KR101350378B1 - Preparing method of graphene substrate and graphene substrate by the same - Google Patents
Preparing method of graphene substrate and graphene substrate by the same Download PDFInfo
- Publication number
- KR101350378B1 KR101350378B1 KR1020110018449A KR20110018449A KR101350378B1 KR 101350378 B1 KR101350378 B1 KR 101350378B1 KR 1020110018449 A KR1020110018449 A KR 1020110018449A KR 20110018449 A KR20110018449 A KR 20110018449A KR 101350378 B1 KR101350378 B1 KR 101350378B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- silicon substrate
- graphene
- dielectric layer
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 273
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 102
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 150
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 145
- 239000010703 silicon Substances 0.000 claims description 145
- 239000002184 metal Substances 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 91
- 239000003054 catalyst Substances 0.000 claims description 51
- 239000011888 foil Substances 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 229910000906 Bronze Inorganic materials 0.000 claims description 8
- 239000010974 bronze Substances 0.000 claims description 8
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910001369 Brass Inorganic materials 0.000 claims description 5
- 229910052770 Uranium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000010951 brass Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 239000010935 stainless steel Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 229910000570 Cupronickel Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 2
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 170
- 230000008569 process Effects 0.000 description 28
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- 238000007517 polishing process Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 238000005411 Van der Waals force Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 5
- 239000004926 polymethyl methacrylate Substances 0.000 description 5
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910016569 AlF 3 Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Inorganic Chemistry (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
본원은 기판에 그래핀층을 전사할 때 표면 결함을 최대한 억제할 수 있는 그래핀 기판 제조 방법에 관한 것이다. The present application relates to a graphene substrate manufacturing method capable of suppressing surface defects as much as possible when transferring the graphene layer to the substrate.
Description
본원은 기판에 그래핀층을 전사할 때 표면 결함을 최대한 억제할 수 있는 그래핀 기판 제조 방법 및 상기 방법에 의하여 제조되는 그래핀 기판에 관한 것이다.
The present application relates to a graphene substrate manufacturing method capable of suppressing surface defects when transferring the graphene layer to the substrate to the maximum, and a graphene substrate manufactured by the method.
그래핀 기판 제조 방법에 있어서, 그래핀(graphene)을 금속촉매 없이 어떠한 유전층 상에 성장하면 아무런 문제가 없지만, 금속촉매 상에서만 그래핀이 성장 되므로, 그래핀 성장 후에는 그래핀 밑에 금속 촉매를 제거해야 하는 문제점이 있다.In the graphene substrate manufacturing method, if graphene is grown on any dielectric layer without a metal catalyst, there is no problem, but since graphene is grown only on the metal catalyst, the metal catalyst is removed under the graphene after graphene growth. There is a problem that must be done.
종래의 그래핀 기판을 제조 하는 방법은 먼저, 금속촉매 위에 그래핀을 성장한 후에 PMMA(polymethylmethacrylate) 같은 보호막을 덮은 후 금속촉매를 FeCl3과 같은 습식식각용액에 식각하게 된다. 식각한 후에는 이를 다른 기판에 전사(transfer)해야 한다. 이때 PMMA/그래핀 층이 아주 얇아서 전사하는 과정에서 많은 결합과 손상이 일어나게 된다. 이렇게 PMMA/그래핀 층을 전사한 후에는 PMMA를 제거하게 된다. 이러한 일련의 방법은 금속촉매층 식각, 전사과정을 통하는데, 대면적일 경우에 그래핀의 손상을 필수적으로 동반할 수밖에 없어 그래핀 기판을 제조하는데 근본적인 문제점을 가진다.
In the conventional method of manufacturing a graphene substrate, first, graphene is grown on a metal catalyst, and then a protective film such as polymethylmethacrylate (PMMA) is covered, and the metal catalyst is etched in a wet etching solution such as FeCl 3 . After etching, it must be transferred to another substrate. At this point, the PMMA / graphene layer is so thin that a lot of bonding and damage occurs during the transfer process. After the PMMA / graphene layer is transferred, the PMMA is removed. This series of methods is through the metal catalyst layer etching, the transfer process, in the case of a large area must be accompanied by damage to the graphene has a fundamental problem in manufacturing the graphene substrate.
본원은, 그래핀층의 표면 결함을 개선할 수 있고, 생산성을 향상시킨 그래핀 기판 제조 방법 및 상기 방법에 의하여 제조되는 그래핀 기판을 제공하고자 한다. The present invention can improve the surface defects of the graphene layer, and to provide a graphene substrate manufacturing method and a graphene substrate manufactured by the above method to improve the productivity.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
However, the problem to be solved by the present application is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기와 같은 목적을 달성하기 위하여, 본원의 일 측면은, 제 1 실리콘 기판 및 제 2 실리콘 기판을 마련하고; 상기 제 1 실리콘 기판 상에 제 1 유전층, 금속촉매층 및 그래핀층을 형성하고; 상기 그래핀층 상에 제 2 유전층을 형성하고; 상기 제 2 유전층 및 상기 제 2 실리콘 기판이 마주하도록 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판을 접합시키고; 및 상기 제 1 실리콘 기판, 상기 제 1 유전층 및 상기 금속촉매층을 제거하는 것:을 포함하는, 그래핀 기판 제조 방법을 제공할 수 있다. In order to achieve the above object, an aspect of the present application, to provide a first silicon substrate and a second silicon substrate; Forming a first dielectric layer, a metal catalyst layer, and a graphene layer on the first silicon substrate; Forming a second dielectric layer on the graphene layer; Bonding the first silicon substrate and the second silicon substrate to face the second dielectric layer and the second silicon substrate; And removing the first silicon substrate, the first dielectric layer and the metal catalyst layer: may provide a method for manufacturing a graphene substrate.
본원의 다른 측면은, 제 1 실리콘 기판 및 제 2 실리콘 기판을 마련하고; 상기 제 1 실리콘 기판 상에 제 1 유전층, 금속촉매층 및 그래핀층을 형성하고; 상기 그래핀층 상에 제 2 유전층을 형성하고; 상기 제 1 실리콘 기판에 이온을 주입하여 이온 주입층을 형성하고; 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판을 접합시키고; 상기 제 1 실리콘 기판의 이온 주입층을 경계로 분리하고; 및 상기 그래핀층이 드러나도록 상기 제 1 유전층 및 금속촉매층을 제거하는 것:을 포함하는, 그래핀 기판 제조 방법을 제공할 수 있다.Another aspect of the present application is to provide a first silicon substrate and a second silicon substrate; Forming a first dielectric layer, a metal catalyst layer, and a graphene layer on the first silicon substrate; Forming a second dielectric layer on the graphene layer; Implanting ions into the first silicon substrate to form an ion implantation layer; Bonding the first silicon substrate and the second silicon substrate; Separating the ion implantation layer of the first silicon substrate into a boundary; And removing the first dielectric layer and the metal catalyst layer to expose the graphene layer.
본원의 또 다른 측면은, 금속 호일 기판 및 실리콘 기판을 마련하고; 상기 금속 호일 기판 상에 그래핀층을 형성하고; 상기 그래핀층 상에 제 1 유전층을 형성하고; 상기 제 1 유전층 및 상기 실리콘 기판이 마주하도록 상기 금속 호일 기판 및 상기 실리콘 기판을 접합시키고; 및 상기 그래핀층이 드러나도록 상기 금속 호일 기판을 제거하는 것:을 포함하는, 그래핀 기판 제조 방법을 제공할 수 있다.Another aspect of the present application is to provide a metal foil substrate and a silicon substrate; Forming a graphene layer on the metal foil substrate; Forming a first dielectric layer on the graphene layer; Bonding the metal foil substrate and the silicon substrate to face the first dielectric layer and the silicon substrate; And removing the metal foil substrate such that the graphene layer is exposed. The graphene substrate manufacturing method may be provided.
본원의 또 다른 측면은, 상기 방법에 의해 형성된 그래핀 기판을 제공할 수 있다.
Another aspect of the present application can provide a graphene substrate formed by the above method.
본원에 의하면, 금속촉매층/그래핀층을 전사할 기판에 접합하여 전사한 후에 금속촉매층을 식각하는 역순으로 제조하게 되므로 그래핀층 전사시 표면 결함을 최대한 억제할 수 있다. 또한, 종래의 기술에 비해 간단한 방법으로 그래핀 기판을 제조할 수 있어 제조 공정 시간을 단축할 수 있다.According to the present application, since the metal catalyst layer / graphene layer is bonded to the substrate to be transferred and then transferred, the metal catalyst layer is manufactured in the reverse order of etching the metal catalyst layer, thereby suppressing surface defects during graphene layer transfer. In addition, since the graphene substrate can be manufactured by a simple method compared to the conventional technology, the manufacturing process time can be shortened.
따라서, 본원에 의하면, 표면 평탄도가 우수하고 균일한 그래핀 기판을 제조할 수 있으며, 생산성을 향상시키고 제조 비용을 절감할 수 있다.
Therefore, according to the present application, it is possible to manufacture a graphene substrate having excellent surface flatness and uniformity, and to improve productivity and reduce manufacturing cost.
도 1은 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2g는 도 1의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다.
도 3은 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이다.
도 4a 내지 도 4h는 도 3의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다.
도 5는 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이다.
도 6a 내지 도 6g는 도 5의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다.1 is a flowchart illustrating a graphene substrate manufacturing method according to an embodiment of the present application.
2A to 2G are cross-sectional views illustrating each step of the graphene substrate manufacturing method of FIG. 1.
3 is a flowchart illustrating a graphene substrate manufacturing method according to an embodiment of the present application.
4A to 4H are cross-sectional views illustrating each step of the graphene substrate manufacturing method of FIG. 3.
5 is a flowchart illustrating a graphene substrate manufacturing method according to an embodiment of the present application.
6A to 6G are cross-sectional views illustrating each step of the graphene substrate manufacturing method of FIG. 5.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.Hereinafter, embodiments and examples of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.It should be understood, however, that the present invention may be embodied in many different forms and is not limited to the embodiments and examples described herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise. The terms "about "," substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure. The word " step (or step) "or" step "used to the extent that it is used throughout the specification does not mean" step for.
도 1은 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이고, 도 2a 내지 도 2g는 도 1의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다. 이하에서는, 도 1 내지 도 2g를 참조하여 본원의 일 구현예에 따른 그래핀 기판 제조 방법에 대해 상세히 설명한다.1 is a flow chart illustrating a graphene substrate manufacturing method according to an embodiment of the present application, Figures 2a to 2g is a cross-sectional view for explaining each step of the graphene substrate manufacturing method of FIG. Hereinafter, a graphene substrate manufacturing method according to an embodiment of the present disclosure will be described in detail with reference to FIGS. 1 to 2G.
먼저, 도 2a에 도시된 바와 같이, 그래핀 기판을 제조하기 위한 제 1 실리콘 기판(110) 및 제 2 실리콘 기판(210)을 마련한다(S110).First, as shown in FIG. 2A, a
여기서, 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)은 동일한 품질의 실리콘 기판을 사용할 수 있으나, 상기 제 1 실리콘 기판(110)은 최종적으로 전자 디바이스가 될 기판이므로, 상기 제 2 실리콘 기판(210)보다 좋은 품질의 기판을 사용하는 것이 좋다.Here, the
이어서, 도 2b에 도시된 바와 같이, 상기 제 1 실리콘 기판(110)의 표면에 소정 두께의 제 1 유전층(120), 금속촉매층(130) 및 그래핀층(140)을 형성한다(S120).Subsequently, as shown in FIG. 2B, the first
여기서, 상기 제 1 실리콘 기판(110)에 제 1 유전층(120)을 형성하기에 앞서, 상기 제 1 실리콘 기판(110) 표면의 유기물과 무기물을 모두 제거하는 세정 공정이 수행될 수 있다. Here, prior to forming the first
상기 제 1 유전층(120)은, 예를 들어, SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2및 이들의 조합으로 이루어진 군에서 선택된 것을 포함할 수 있으며, 증착 또는 산화 방법을 이용하여 형성할 수 있다. 상기 제 1 유전층(120)은, 예를 들어, 화학기상증착(Chemical Vapor Deposition, CVD), 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition; ALD) 또는 플라즈마강화 원자층증착(Plasma Enhanced ALD; PEALD) 방법을 이용하여 상기 제 1 실리콘 기판(110)의 표면에 소정 두께의 산화막을 형성할 수 있다. 또한, 예를 들어, 상기 제 1 실리콘 기판(110)을 소정 온도에서 소정 시간 열처리함으로써 상기 제 1 실리콘 기판(110)의 표면에 소정 두께의 산화막을 형성할 수 있다.The first
상기 금속촉매층(130)은 그래핀 필름의 성장을 용이하게 하기 위하여 형성되며, 상기 금속촉매층(130)의 재료는 특별한 제한 없이 사용될 수 있다. 예를 들어, 상기 금속촉매층(130)은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, 황동(brass), 청동(bronze), 백동 및 스테인레스 스틸(stainless steel)로 이루어진 그룹으로부터 선택된 하나 이상의 금속 또는 합금을 포함할 수 있다. 또한, 상기 금속촉매층(130)의 두께는 특별히 제한되지 않으며, 박막 또는 후막일 수 있다. The
상기 그래핀층(140)을 형성하는 방법은 당업계에서 그래핀 성장을 위해 통상적으로 사용하는 방법을 특별히 제한 없이 사용할 수 있으며, 예를 들어, 화학기상증착(Chemical Vapour Deposition; CVD) 방법을 이용할 수 있으나 이에 제한되는 것은 아니다. 상기 화학기상증착법은 고온 화학기상증착(Rapid Thermal Chemical Vapour Deposition; RTCVD), 유도결합플라즈마 화학기상증착(Inductively Coupled Plasma-Chemical Vapor Deposition; ICP-CVD), 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD), 금속 유기화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD), 및 플라즈마 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD) 방법을 포함할 수 있으나, 이제 제한되는 것은 아니다.The method for forming the
계속해서, 도 2c에 도시된 바와 같이, 그래핀층(140) 상에 제 2 유전층(150)을 형성하고(S130), 도 2d에 도시된 바와 같이, 상기 제 2 실리콘 기판(210) 상에 제 3 유전층(220)을 추가 형성할 수 있다. 상기 제 3 유전층(220)은 반드시 형성하지 않아도 되며, 상기 제 3 유전층(220) 형성 공정은 생략할 수도 있다. 상기 제 3 유전층(220) 및 제 2 유전층(150)상기 제 2 유전층(150)은 상기 제 1 유전층(120)을 형성하는 방법과 같으며, 이하 중복 기재를 생략한다.Subsequently, as shown in FIG. 2C, the second
한편, 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)을 접합하기에 앞서, 상기 기판(110, 210) 표면의 오염과 파티클을 제거하기 위한 세정공정 또는 연마공정을 수행할 수 있다. Meanwhile, prior to bonding the
상기 세정공정은 예를 들어, 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)의 표면을 NH4OH로 표면을 처리하여 표면에 OH-기를 형성시킨다. 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210) 사이의 접합력은 상기 -OH기의 수 및 상기 -OH기의 반응성과 비례하므로, 상기 세정 공정을 통해, 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)의 접합력을 향상시킬 수 있다.In the cleaning process, for example, the surfaces of the
상기 연마공정은 예를 들어, 화학기계적 연마(Chemical Mechanical Polishing; CMP) 장치를 사용할 수 있다. 또한, 상기 연마 공정은 일반적인 기판 제조 공정에 사용되는 싱글 타입 또는 배치 타입 연마 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 두께가 균일하도록 상기 제 2 유전층(150) 또는 상기 제 3 유전층(220)을 연마하여 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)의 접합력을 향상시킬 수 있다.The polishing process may use, for example, a chemical mechanical polishing (CMP) apparatus. In addition, the polishing process may use a single type or batch type polishing apparatus used in a general substrate manufacturing process. Therefore, the second
이어서, 도 2e에 도시된 바와 같이, 상기 제 2 유전층(150)이 상기 제 2 실리콘 기판(210)과 마주하도록 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)을 접합시킨다(S140).Subsequently, as illustrated in FIG. 2E, the
참고적으로, 기판의 접합 방법으로는, 일정 온도와 압력 하에서 특정 방향의 전기장을 인가하여 기판 내의 이온 이동에 의해 실리콘 기판 사이에 이온 결합을 형성하여 기판을 접합하는 양극 접합방법, 접합하려는 두 기판 사이에 접착제 역할을 할 수 있는 폴리머, 에폭시 또는 금속과 같은 물질을 넣어 기판에 미세 구조를 접합하는 매개체 접합 방법, 접합제 없이 계면의 표면성질에 의해 기판을 접합하는 직접 접합 방법이 있다.For reference, as a method of bonding a substrate, an anode bonding method for bonding a substrate by forming an ion bond between silicon substrates by ion movement in the substrate by applying an electric field in a specific direction under a constant temperature and pressure, and two substrates to be bonded. There is a medium bonding method for bonding a microstructure to a substrate by inserting a material such as a polymer, epoxy or metal that can act as an adhesive between them, and a direct bonding method for bonding the substrate by the surface property of the interface without a bonding agent.
본 구현예에서는 직접 접합 방법을 이용하여 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)을 상기 제 1 유전층(120), 금속촉매층(130), 그래핀층(140), 제 2 유전층(150) 및 제 3 유전층(220)을 사이에 두고 접합한다. 직접 기판 접합 방법은 기판을 상온에서 접착제 없이 접촉시켰을 때, 접촉된 면 사이에서 반데르발스(Vander Waals) 힘에 의해 국소적인 인력이 작용하여 기판이 접합된다. 즉, 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210) 표면의 OH-기 사이에 반데르발스 힘이 작용하여 상기 제 1 실리콘 기판(110) 및 상기 제 2 실리콘 기판(210)이 접합된다.In the present exemplary embodiment, the first
이어서, 도 2f에 도시된 바와 같이, 상기 그래핀층이 드러나도록 상기 제 1 실리콘 기판(110), 제 1 유전층(120) 및 금속촉매층(130)을 제거한다(S150).Subsequently, as shown in FIG. 2F, the
상기 제 1 실리콘 기판(110), 제 1 유전층(120) 및 금속촉매층(130)의 제거는 상기 제 1 실리콘 기판(110)을 제거한 후에 순서대로 제 1 유전층(120)을 제거하고, 금속촉매층(130)을 제거할 수도 있지만, 상기 금속촉매층(130) 측면에서 상기 금속촉매층(130)을 식각하여 상기 제 1 실리콘 기판(110), 제 1 유전층(120) 및 금속촉매층(130)을 동시에 제거할 수도 있다. To remove the
상기 제 1 실리콘 기판(110), 제 1 유전층(120) 및 금속촉매층(130)의 제거는 예를 들어, RIE(Reactive Ion Etching), ICP-RIE(Inductively Coupled Plasma RIE), ECR-RIE Electron Cydotron Resonance RIE), RIBE(Reactive Ion Beam Etching) 또는 CAIBE(Chemical Assistant Ion Beam Etching)와 같은 식각 장치를 이용한 건식식각; KOH(Potassium Hydroxide), TMAH(Tetra Methyl Ammonium Hydroxide), EDP(Ethylene Diamine Pyrocatechol), HF, NaF, KF, NH4F, AlF3, NaHF2, KHF2, NH4HF2, HBF4 및 NH4BF4와 같은 식각액을 이용한 습식식각; 또는 산화막 식각제를 이용한 화학기계적 연마 공정;을 실시하여 수행할 수 있다.Removal of the
추가적으로, 제 1 실리콘 기판(110), 제 1 유전층(120) 및 금속촉매층(130)을 제거하는 공정이 완료되면 상기 잔여 금속촉매층(130) 및 손상된 그래핀층(140)을 연마하여, 도 2g에 도시된 바와 같이, 제 2 실리콘 기판(210)과 유전층(150, 220) 및 그래핀층(140)이 적층된 그래핀 기판을 최종 형성한다. 상기 연마 공정은 상기 기판 접합 공정 이전에서 사용한 연마공정과 같이 CMP 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 균일한 그래핀 기판을 제조할 수 있다.
In addition, when the process of removing the
도 3은 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이고, 도 4a 내지 도 4h는 도 3의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다. 이하에서는, 도 3 내지 도 4h를 참조하여 본원의 일 구현예에 따른 그래핀 기판 제조 방법에 대해 상세히 설명한다.3 is a flowchart illustrating a graphene substrate manufacturing method according to an embodiment of the present application, Figures 4a to 4h is a cross-sectional view for explaining each step of the graphene substrate manufacturing method of FIG. Hereinafter, a graphene substrate manufacturing method according to an embodiment of the present disclosure will be described in detail with reference to FIGS. 3 to 4H.
먼저, 도 4a에 도시된 바와 같이, 그래핀 기판을 제조하기 위한 제 1 실리콘 기판(310) 및 제 2 실리콘 기판(410)을 마련한다(S210).First, as shown in FIG. 4A, a
여기서, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)은 동일한 품질의 실리콘 기판을 사용할 수 있으나, 상기 제 1 실리콘 기판(310)은 최종적으로 전자 디바이스가 될 기판이므로, 상기 제 2 실리콘 기판(410)보다 좋은 품질의 기판을 사용하는 것이 좋다.Here, the
이어서, 도 4b에 도시된 바와 같이, 상기 제 1 실리콘 기판(310)의 표면에 소정 두께의 제 1 유전층(320), 금속촉매층(330) 및 그래핀층(340)을 형성한다(S220).Subsequently, as shown in FIG. 4B, a first
여기서, 상기 제 1 실리콘 기판(310)에 제 1 유전층(320)을 형성하기에 앞서, 상기 제 1 실리콘 기판(310) 표면의 유기물과 무기물을 모두 제거하는 세정 공정이 수행될 수 있다. Here, prior to forming the
상기 제 1 유전층(320)은 SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2및 이들의 조합으로 이루어진 군에서 선택된 것을 포함할 수 있으며, 증착 또는 산화 방법을 이용하여 형성할 수 있다. 상기 제 1 유전층(320)은, 예를 들어, 화학기상증착(Chemical Vapor Deposition, CVD), 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition; ALD) 또는 플라즈마강화 원자층증착(Plasma Enhanced ALD; PEALD) 방법으로 형성할 수 있다. 또한, 예를 들어, 상기 제 1 실리콘 기판(310)을 소정 온도에서 소정 시간 열처리함으로써 상기 제 1 실리콘 기판(310)의 표면에 열산화막을 형성할 수 있다.The
상기 금속촉매층(330)은 기재 상에 그래핀 필름의 성장을 용이하게 하기 위하여 형성되며, 상기 금속촉매층(330)의 재료는 특별히 제한 없이 사용될 수 있다. 예를 들어, 상기 금속촉매층(330)은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, 황동(brass), 청동(bronze), 백동 및 스테인레스 스틸(stainless steel)로 이루어진 그룹으로부터 선택된 하나 이상의 금속 또는 합금을 포함할 수 있다. 또한, 상기 금속촉매층(330)의 두께는 특별히 제한되지 않으며, 박막 또는 후막일 수 있다. The
상기 그래핀층(340)을 형성하는 방법은 당업계에서 그래핀 성장을 위해 통상적으로 사용하는 방법을 특별히 제한 없이 사용할 수 있으며, 예를 들어, 화학기상증착(Chemical Vapour Deposition; CVD) 방법을 이용할 수 있으나 이에 제한되는 것은 아니다. 상기 화학기상증착법은 고온 화학기상증착(Rapid Thermal Chemical Vapour Deposition; RTCVD), 유도결합플라즈마 화학기상증착(Inductively Coupled Plasma-Chemical Vapor Deposition; ICP-CVD), 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD), 금속 유기화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD), 및 플라즈마 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD) 방법을 포함할 수 있으나, 이제 제한되는 것은 아니다.The method for forming the
계속해서, 도 4c에 도시된 바와 같이, 상기 그래핀층(340) 상에 제 2 유전층(350)을 형성한다(230).Subsequently, as shown in FIG. 4C, a
상기 제 2 유전층(350)은 상기 제 1 유전층(320)을 형성하는 방법과 같으며, 이하 중복 기재를 생략한다.The
이어서, 도 4d에 도시된 바와 같이, 상기 제1 실리콘 기판(310)에 이온을 주입하여 이온주입층(312)을 형성한다(S240).Subsequently, as illustrated in FIG. 4D, an
상기 이온주입 공정(ion implantation)에서는 예를 들어, 수소 이온(H+ 또는 H2 +), 헬륨 이온(He+ 또는 He2 +) 및 이들의 조합으로 이루어진 군에서 선택된 이온을 사용할 수 있다. 여기서, 이온주입 공정은 원자 또는 분자 이온을 고전압 하에서 타겟 물질의 표면층을 뚫고 들어갈 수 있는 충분한 에너지를 가질 수 있도록 가속시키고, 가속된 이온을 타겟 물질에 충돌시킴으로써 상기 이온이 타겟 물질의 내부로 주입시키는 방법이다. In the ion implantation process, for example, ions selected from the group consisting of hydrogen ions (H + or H 2 + ), helium ions (He + or He 2 + ), and a combination thereof may be used. Here, the ion implantation process accelerates atomic or molecular ions to have sufficient energy to penetrate the surface layer of the target material under high voltage, and injects the ions into the target material by colliding the accelerated ions with the target material. It is a way.
도 4d를 참조하면, 상기 이온주입 공정의 결과, 이온이 상기 제1 실리콘 기판(310)의 상기 제 1 유전층(320), 금속촉매층(330), 그래핀층(340) 및 제 2 유전층(350)을 통과하여, 상기 제1 실리콘 기판(310) 표면 및 상기 제 1 유전층(320)의 내측으로 소정 깊이에 이온주입층(312)이 형성된다. 상기 이온을 가속시키는 이온주입 에너지의 크기를 조절함으로써 이온주입층(312)의 이온주입 깊이를 조절하고, 전이시킬 실리콘층의 두께를 조절할 수 있다. 또한, 상기 주입되는 이온의 양을 조절함으로써, 상기 제1 실리콘 기판(310)의 표면의 이온 분포를 조절할 수 있다.Referring to FIG. 4D, as a result of the ion implantation process, ions may be deposited in the
한편, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)을 접합하기에 앞서, 상기 기판(110, 120) 표면의 오염과 파티클을 제거하기 위한 세정공정 또는 연마공정을 추가적으로 수행할 수 있다. Meanwhile, prior to bonding the
상기 세정공정은 예를 들어, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)의 표면을 NH4OH로 표면을 처리하여 표면에 OH-기를 형성시킨다. 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410) 사이의 접합력은 상기 -OH기의 수 및 상기 -OH기의 반응성과 비례하므로, 상기 세정 공정을 통해, 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)의 접합력을 향상시킬 수 있다.In the cleaning process, for example, the surfaces of the
상기 연마공정은 예를 들어, CMP(Chemical Mechanical Polishing) 장치를 사용할 수 있다. 또한, 상기 연마 공정은 일반적인 기판 제조 공정에 사용되는 싱글 타입 또는 배치 타입 연마 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 두께가 균일하도록 제 2 유전층(350)을 연마하여 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)의 접합력을 향상시킬 수 있다.For example, the polishing process may use a chemical mechanical polishing (CMP) device. In addition, the polishing process may use a single type or batch type polishing apparatus used in a general substrate manufacturing process. Accordingly, the
이어서, 도 4e에 도시된 바와 같이, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)을 접합시킨다(S250).Subsequently, as shown in FIG. 4E, the
참고적으로, 기판의 접합 방법으로는, 일정 온도와 압력 하에서 특정 방향의 전기장을 인가하여 기판 내의 이온 이동에 의해 실리콘 기판 사이에 이온 결합을 형성하여 기판을 접합하는 양극 접합방법, 접합하려는 두 기판 사이에 접착제 역할을 할 수 있는 폴리머, 에폭시 또는 금속과 같은 물질을 넣어 기판에 미세 구조를 접합하는 매개체 접합 방법, 접합제 없이 계면의 표면성질에 의해 기판을 접합하는 직접 접합 방법이 있다.For reference, as a method of bonding a substrate, an anode bonding method for bonding a substrate by forming an ion bond between silicon substrates by ion movement in the substrate by applying an electric field in a specific direction under a constant temperature and pressure, and two substrates to be bonded. There is a medium bonding method for bonding a microstructure to a substrate by inserting a material such as a polymer, epoxy or metal that can act as an adhesive between them, and a direct bonding method for bonding the substrate by the surface property of the interface without a bonding agent.
본 구현예에서는 직접 접합 방법을 이용하여 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)을 상기 제 1 유전층(320), 금속촉매층(330), 그래핀층(340) 및 제 2 유전층(350)을 사이에 두고 접합한다. 직접 기판 접합 방법은 기판을 상온에서 접착제 없이 접촉시켰을 때, 접촉된 면 사이에서 반데르발스(Vander Waals) 힘에 의해 국소적인 인력이 작용하여 기판이 접합된다. 즉, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410) 표면의 OH-기 사이에 반데르발스 힘이 작용하여 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)이 접합된다.In the present exemplary embodiment, the first
이어서, 도 4f에 도시된 바와 같이, 상기 접합된 기판(310, 410)을 상기 이온주입층(312)을 기준으로 분리시킨다(S260).Subsequently, as shown in FIG. 4F, the bonded
상기 접합된 기판을 저온(300~500℃)에서 어닐링 함으로써, 상기 이온이 주입된 깊이에서 상기 제 1 실리콘 기판(310)이 분리된다. 그리고, 상기 제 2 실리콘 기판(410)은 제 2 유전층(350), 그래핀층(340), 금속촉매층(330) 및 제 1 유전층(320)이 형성된 기판이 된다. 상기 이온주입 공정에서 상기 수소이온이 주입됨으로써 상기 제 1 실리콘 기판(310)에는 실리콘 결정의 무질서(disorder)가 발생하고, 상기 저온 어닐링 공정으로 인해 상기 제 1 실리콘 기판(310)에서는 결정의 재배열이 이루어진다. 그리고, 이와 같은 과정에서 상기 이온주입층(312) 최단부에 존재하는 미세한 기포(micro-bubble)들이 합쳐져서 보다 큰 기포(macro-bubble)들이 만들어진다. 한편, 상기 제 1 실리콘 기판(310) 및 상기 제 2 실리콘 기판(410)이 가열되면 상기 기포 내 기체의 팽창으로 인해 상기 제 1 실리콘 기판(310)은 큰 열 긴장(thermal stress)을 받게 된다. 그러나, 상기 제 1 실리콘 기판(310)에 접합된 상기 제 2 실리콘 기판(410)가 상기 기포들이 상기 제 1 실리콘 기판(310)의 표면으로 이동하는 것을 방지하게 된다. 결과적으로 상기 제 1 실리콘 기판(310)은 상기 기포에 의한 국소적인 열 긴장에 의해 상기 이온주입층(312)을 기준으로 편평하게 유지되면서 최종적으로 분리되게 된다. By annealing the bonded substrate at a low temperature (300 to 500 ° C.), the
상기 분리된 제 1 실리콘 기판(310)은 재사용이 가능하여 대량생산할 때 비용적인 측면에서 이점이 있다.The separated
이어서, 도 4g에 도시된 바와 같이, 상기 분리된 기판의 표면을 상기 그래핀층(340)이 드러나도록 상기 제 1 유전층(320) 및 금속촉매층(330)을 제거한다(S270).Subsequently, as shown in FIG. 4G, the
상기 제 1 유전층(320) 및 금속촉매층(330)의 제거는 상기 제 1 유전층(320)을 제거한 후에 순서대로 금속촉매층(330)을 제거할 수도 있지만, 상기 금속촉매층(330) 측면에서 상기 금속촉매층(330)을 식각하여 상기 제 1 유전층(320) 및 금속촉매층(330)을 동시에 제거할 수도 있다. Although the removal of the
상기 제 1 유전층(320) 및 상기 금속촉매층(330)의 제거는 예를 들어, RIE(Reactive Ion Etching), ICP-RIE(Inductively Coupled Plasma RIE), ECR-RIE Electron Cydotron Resonance RIE), RIBE(Reactive Ion Beam Etching) 또는 CAIBE(Chemical Assistant Ion Beam Etching)와 같은 식각 장치를 이용한 건식식각; KOH(Potassium Hydroxide), TMAH(Tetra Methyl Ammonium Hydroxide), EDP(Ethylene Diamine Pyrocatechol), HF, NaF, KF, NH4F, AlF3, NaHF2, KHF2, NH4HF2, HBF4 및 NH4BF4와 같은 식각액을 이용한 습식식각; 또는 산화막 식각제를 이용한 화학기계적 연마 공정;을 실시하여 수행할 수 있다.Removal of the
추가적으로, 제 1 유전층(320) 및 금속촉매층(330)을 제거하는 공정이 완료되면 상기 잔여 금속촉매층(330)을 연마하여, 도 4h에 도시된 바와 같이, 제 2 실리콘 기판(410)과 제 2 유전층(350) 및 그래핀층(340)이 적층된 그래핀 기판을 최종 형성한다. 상기 연마 공정은 상기 기판 접합 공정 이전에서 사용한 연마공정과 같이 CMP 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 균일한 그래핀 기판을 제조할 수 있다.
In addition, when the process of removing the
도 5는 본원의 일 구현예에 따른 그래핀 기판 제조 방법을 설명하기 위한 순서도이고, 도 6a 내지 도 6g는 도 5의 그래핀 기판 제조 방법의 각 단계를 설명하기 위한 단면도이다. 이하에서는, 도 5 내지 도 6f를 참조하여 본원의 일 구현예에 따른 그래핀 기판 제조 방법에 대해 상세히 설명한다.FIG. 5 is a flowchart illustrating a graphene substrate manufacturing method according to an exemplary embodiment of the present disclosure, and FIGS. 6A to 6G are cross-sectional views illustrating each step of the graphene substrate manufacturing method of FIG. 5. Hereinafter, a graphene substrate manufacturing method according to an embodiment of the present disclosure will be described in detail with reference to FIGS. 5 to 6F.
먼저, 도 6a에 도시된 바와 같이, 그래핀 기판을 제조하기 위한 금속 호일 기판(510) 및 실리콘 기판(610)을 마련한다(S310).First, as shown in FIG. 6A, a
여기서, 상기 금속 호일 기판(510)은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, 황동(brass), 청동(bronze), 백동 및 스테인레스 스틸(stainless steel) 및 이들의 조합으로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 금속 호일 기판(510)은 연마(polishing) 공정을 통하여 그 두께의 조절이 가능함으로 플렉서블한 호일 형태로의 가공이 가능하여 향후 다양한 응용분야로의 적용이 가능하다. 해당 금속 호일 기판(510)이 금속 기판이면서도 두께를 감소시킴에 따라 기존 실리콘 기판이나 유리기판과는 달리 플렉서블한 특성을 지니고 있다. 또한, 플라스틱의 취약한 내열성의 단점이 보완되며, 열팽창 계수가 작아 최종적으로 고성능의 전자 디바이스의 제작이 가능한 장점이 있다. The
이어서, 도 6b에 도시된 바와 같이, 금속 호일 기판(510) 상에 그래핀층(520)을 형성한다(S320).Subsequently, as illustrated in FIG. 6B, a
상기 금속 호일 기판(510)은 그래핀의 성장을 용이하게 형성할 수 있는데, 금속 호일 기판 상에 직접적으로 그래핀을 성장시키는 것이 가능하여, 이로 인하여 실리콘 기판이나 유리기판 상에 금속촉매층 형성을 위한 별도의 공정을 적어도 한 단계 이상 줄일 수 있다.The
상기 그래핀층(520)을 형성하는 방법은 당업계에서 그래핀 성장을 위해 통상적으로 사용하는 방법을 특별히 제한 없이 사용할 수 있으며, 예를 들어, 화학기상증착(Chemical Vapour Deposition; CVD) 방법을 이용할 수 있으나 이에 제한되는 것은 아니다. 상기 화학기상증착법은 고온 화학기상증착(Rapid Thermal Chemical Vapour Deposition; RTCVD), 유도결합플라즈마 화학기상증착(Inductively Coupled Plasma-Chemical Vapor Deposition; ICP-CVD), 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD), 금속 유기화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD), 및 플라즈마 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD) 방법을 포함할 수 있으나, 이제 제한되는 것은 아니다.The method for forming the
계속해서, 도 6c에 도시된 바와 같이, 상기 그래핀층(520) 상에는 제 1 유전층(530)을 형성하고(S330), 도 6d에 도시된 바와 같이, 상기 실리콘 기판(610) 상에는 제 2 유전층(620)을 형성한다.Subsequently, as shown in FIG. 6C, a first
상기 제 1 유전층(530) 및 상기 제 2 유전층(620)은 예를 들어, SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2및 이들의 조합으로 이루어진 군에서 선택된 것을 포함할 수 있으며, 증착 또는 산화 방법을 이용하여 형성할 수 있다. 상기 제 1 유전층(530) 및 상기 제 2 유전층(620)은, 예를 들어, 화학기상증착(Chemical Vapor Deposition, CVD), 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition; ALD) 또는 플라즈마강화 원자층증착(Plasma Enhanced ALD; PEALD) 방법을 이용하여 소정 두께의 산화막을 형성할 수 있다. 상기 제 1 유전층(530) 및 제 2 유전층(620)은 반드시 형성하지 않아도 되며, 상기 유전층 형성 공정은 생략할 수도 있다.The
한편, 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)을 접합하기에 앞서, 상기 기판(510, 610) 표면의 오염과 파티클을 제거하기 위한 세정공정 또는 연마공정을 수행할 수 있다. Meanwhile, prior to bonding the
상기 세정공정은 예를 들어, 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)의 표면을 NH4OH로 표면을 처리하여 표면에 OH-기를 형성시킨다. 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610) 사이의 접합력은 상기 -OH기의 수 및 상기 -OH기의 반응성과 비례하므로, 상기 세정 공정을 통해, 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)의 접합력을 향상시킬 수 있다.In the cleaning process, for example, the surfaces of the
상기 연마공정은 예를 들어, 화학기계적 연마(chemical mechanical polishing; CMP) 장치를 사용할 수 있다. 또한, 상기 연마 공정은 일반적인 기판 제조 공정에 사용되는 싱글 타입 또는 배치 타입 연마 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 두께가 균일하도록 제 1 유전층(530) 또는 제 2 유전층(620)을 연마하여 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)의 접합력을 향상시킬 수 있다.The polishing process may use, for example, a chemical mechanical polishing (CMP) apparatus. In addition, the polishing process may use a single type or batch type polishing apparatus used in a general substrate manufacturing process. Accordingly, the bonding force between the
이어서, 도 6e에 도시된 바와 같이, 상기 제 1 유전층(530) 및 상기 실리콘 기판(510)이 마주하도록 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)을 접합시킨다(S340).Subsequently, as illustrated in FIG. 6E, the
참고적으로, 기판의 접합 방법으로는, 일정 온도와 압력 하에서 특정 방향의 전기장을 인가하여 기판 내의 이온 이동에 의해 실리콘 기판 사이에 이온 결합을 형성하여 기판을 접합하는 양극 접합방법, 접합하려는 두 기판 사이에 접착제 역할을 할 수 있는 폴리머, 에폭시 또는 금속과 같은 물질을 넣어 기판에 미세 구조를 접합하는 매개체 접합 방법, 접합제 없이 계면의 표면성질에 의해 기판을 접합하는 직접 접합 방법이 있다.For reference, as a method of bonding a substrate, an anode bonding method for bonding a substrate by forming an ion bond between silicon substrates by ion movement in the substrate by applying an electric field in a specific direction under a constant temperature and pressure, and two substrates to be bonded. There is a medium bonding method for bonding a microstructure to a substrate by inserting a material such as a polymer, epoxy or metal that can act as an adhesive between them, and a direct bonding method for bonding the substrate by the surface property of the interface without a bonding agent.
본 구현예에서는 직접 접합 방법을 이용하여 마주하도록 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)을 상기 제 2 유전층(620), 제 1 유전층(530) 및 그래핀층(520)을 사이에 두고 접합한다. 직접 기판 접합 방법은 기판을 상온에서 접착제 없이 접촉시켰을 때, 접촉된 면 사이에서 반데르발스(Vander Waals) 힘에 의해 국소적인 인력이 작용하여 기판이 접합된다. 즉, 상기 제 1 유전층(530) 및 제 2 유전층(620) 표면의 OH-기 사이에 반데르발스 힘이 작용하여 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610)이 접합된다.In the present embodiment, the
이어서, 도 6f에 도시된 바와 같이, 상기 그래핀층이 드러나도록 상기 금속 호일 기판(510)을 제거한다(S350).Subsequently, as illustrated in FIG. 6F, the
상기 금속 호일 기판(510)의 제거는 예를 들어, RIE(Reactive Ion Etching), ICP-RIE(Inductively Coupled Plasma RIE), ECR-RIE(Electron Cydotron Resonance RIE), RIBE(Reactive Ion Beam Etching) 또는 CAIBE(Chemical Assistant Ion Beam Etching)와 같은 식각 장치를 이용한 건식식각; FeCl3, HNO3, HCl, HF, NaF, KF, NH4F, AlF3, NaHF2, KHF2, NH4HF2, HBF4 및 NH4BF4와 같은 식각액을 이용한 습식식각;을 실시하여 수행할 수 있다. 따라서, 실리콘 기판을 갈아내야 하는 화학기계적 연마 공정이 별도로 추가되지 않아, 상기 금속 호일 기판(510) 및 상기 실리콘 기판(610) 접합 후 분리가 간단한 장점이 있다.Removal of the
추가적으로, 상기 금속 호일 기판(510)을 제거하는 공정이 완료되면 상기 잔여 금속 호일 기판(510) 및 손상된 그래핀층(520)을 연마하여, 도 6g에 도시된 바와 같이, 실리콘 기판(610)과 유전층(530, 620) 및 그래핀층(520)이 적층된 그래핀 기판을 최종 형성한다. 상기 연마 공정은 상기 기판 접합 공정 이전에서 사용한 연마공정과 같이 CMP 장치를 사용할 수 있다. 따라서, 표면 평탄도가 우수하고 균일한 그래핀 기판을 제조할 수 있다.
In addition, when the process of removing the
이상, 실시예를 들어 본원을 상세하게 설명하였으나, 본원은 상기 구현예 및 실시예들에 한정되지 않으며, 여러 가지 다양한 형태로 변형될 수 있으며, 본원의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments and the exemplary embodiments, and various changes and modifications may be made without departing from the scope of the present invention. It is evident that many variations are possible by the possessors.
110: 제 1 실리콘 기판 120: 제 1 유전층
130: 금속촉매층 140: 그래핀층
150: 제 2 유전층 210: 제 2 실리콘 기판
220: 제 3 유전층 310: 제 1 실리콘 기판
320: 제 1 유전층 330: 금속촉매층
340: 그래핀층 410: 제 2 실리콘 기판
510: 금속 호일 기판 520: 그래핀층
530: 제 1 유전층 610: 실리콘 기판
620: 제 2 유전층110: first silicon substrate 120: first dielectric layer
130: metal catalyst layer 140: graphene layer
150: second dielectric layer 210: second silicon substrate
220: third dielectric layer 310: first silicon substrate
320: first dielectric layer 330: metal catalyst layer
340: graphene layer 410: second silicon substrate
510: metal foil substrate 520: graphene layer
530: first dielectric layer 610: silicon substrate
620: second dielectric layer
Claims (25)
상기 제 1 실리콘 기판 상에 제 1 유전층, 금속촉매층 및 그래핀층을 형성하고;
상기 그래핀층 상에 제 2 유전층을 형성하고;
상기 제 1 실리콘 기판에 이온을 주입하여 이온 주입층을 형성하고;
상기 제 2 유전층 및 상기 제 2 실리콘 기판이 마주하도록 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판을 접합시키고; 및
상기 제 1 실리콘 기판, 상기 제 1 유전층 및 상기 금속촉매층을 제거하는 것
을 포함하며,
상기 제 1 실리콘 기판의 제거시 상기 이온 주입층을 경계로 제거하는 것인,
그래핀 기판 제조 방법.
Providing a first silicon substrate and a second silicon substrate;
Forming a first dielectric layer, a metal catalyst layer, and a graphene layer on the first silicon substrate;
Forming a second dielectric layer on the graphene layer;
Implanting ions into the first silicon substrate to form an ion implantation layer;
Bonding the first silicon substrate and the second silicon substrate to face the second dielectric layer and the second silicon substrate; And
Removing the first silicon substrate, the first dielectric layer and the metal catalyst layer
/ RTI >
When removing the first silicon substrate to remove the ion implantation layer as a boundary,
Graphene substrate manufacturing method.
상기 제 2 실리콘 기판 상에 제 3 유전층을 형성하는 것을 추가 포함하는 것인, 그래핀 기판 제조 방법.
The method of claim 1,
And forming a third dielectric layer on the second silicon substrate.
상기 금속촉매층은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, 황동(brass), 청동(bronze), 백동 및 스테인레스 스틸(stainless steel) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 포함하는 것인, 그래핀 기판 제조 방법.
The method of claim 1,
The metal catalyst layer is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, brass, bronze A method of manufacturing a graphene substrate, comprising one selected from the group consisting of (bronze), cupronickel and stainless steel and combinations thereof.
상기 제 1 유전층, 상기 제 2 유전층 또는 상기 제 3 유전층은 각각 독립적으로 SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2 및 이들의 조합으로 이루어지는 군에서 선택된 것을 포함하는 것인, 그래핀 기판 제조 방법.
3. The method according to claim 1 or 2,
Wherein the first dielectric layer, the second dielectric layer or the third dielectric layer each independently include one selected from the group consisting of SiO 2 , SiN x , SiON, Al 2 O 3 , ZrO 2 , TiO 2, and combinations thereof , Graphene substrate manufacturing method.
상기 이온은 수소 이온, 헬륨 이온 및 이들의 조합으로 이루어진 군에서 선택된 이온인 것인, 그래핀 기판 제조 방법.
The method of claim 1,
The ion is a graphene substrate manufacturing method that is an ion selected from the group consisting of hydrogen ions, helium ions and combinations thereof.
상기 금속 호일 기판 상에 그래핀층을 형성하고;
상기 그래핀층 상에 제 1 유전층을 형성하고;
상기 제 1 유전층 및 상기 실리콘 기판이 마주하도록 상기 금속 호일 기판 및 상기 실리콘 기판을 접합시키고; 및
상기 금속 호일 기판을 제거하는 것:
을 포함하는, 그래핀 기판 제조 방법.
Providing a metal foil substrate and a silicon substrate;
Forming a graphene layer on the metal foil substrate;
Forming a first dielectric layer on the graphene layer;
Bonding the metal foil substrate and the silicon substrate to face the first dielectric layer and the silicon substrate; And
Removing the metal foil substrate:
Graphene substrate manufacturing method comprising a.
상기 실리콘 기판 상에 제 2 유전층을 형성하는 것을 추가 포함하는 것인, 그래핀 기판 제조 방법.
The method of claim 7, wherein
And forming a second dielectric layer on the silicon substrate.
상기 금속 호일 기판은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, 황동(brass), 청동(bronze), 백동 및 스테인레스 스틸(stainless steel) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 포함하는 것인, 그래핀 기판 제조 방법.
The method of claim 7, wherein
The metal foil substrate may be Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, brass, A method of manufacturing a graphene substrate, comprising one selected from the group consisting of bronze, cupronickel and stainless steel and combinations thereof.
상기 제 1 유전층 또는 상기 제 2 유전층은 SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2 및 이들의 조합으로 이루어진 군에서 선택된 것을 포함하는 것인, 그래핀 기판 제조 방법.
9. The method according to claim 7 or 8,
Wherein said first dielectric layer or said second dielectric layer comprises one selected from the group consisting of SiO2, SiNx, SiON, Al2O3, ZrO2, TiO2, and combinations thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018449A KR101350378B1 (en) | 2011-03-02 | 2011-03-02 | Preparing method of graphene substrate and graphene substrate by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018449A KR101350378B1 (en) | 2011-03-02 | 2011-03-02 | Preparing method of graphene substrate and graphene substrate by the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120099923A KR20120099923A (en) | 2012-09-12 |
| KR101350378B1 true KR101350378B1 (en) | 2014-01-13 |
Family
ID=47109751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110018449A KR101350378B1 (en) | 2011-03-02 | 2011-03-02 | Preparing method of graphene substrate and graphene substrate by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101350378B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160133959A (en) | 2015-05-14 | 2016-11-23 | 경희대학교 산학협력단 | Doping method of graphene based on a supporting layer with ion implantation |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101382288B1 (en) | 2012-09-10 | 2014-04-08 | 현대자동차(주) | Hybrid steering system and method for controlling the same |
| KR101878748B1 (en) * | 2012-12-20 | 2018-08-17 | 삼성전자주식회사 | Method of transferring graphene and method of manufacturing device using the same |
| KR101505471B1 (en) * | 2013-06-04 | 2015-03-25 | 고려대학교 산학협력단 | Transfer and adhesion technology of nano thin film |
| JP7368363B2 (en) | 2018-03-09 | 2023-10-24 | エーエスエムエル ネザーランズ ビー．ブイ． | graphene pellicle lithography equipment |
-
2011
- 2011-03-02 KR KR1020110018449A patent/KR101350378B1/en not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| Nano Letters Vol.10, 2010, pages 490-493 (2010.01.04.) * |
| Nano Letters Vol.10, 2010, pages 490-493 (2010.01.04.)* |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160133959A (en) | 2015-05-14 | 2016-11-23 | 경희대학교 산학협력단 | Doping method of graphene based on a supporting layer with ion implantation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120099923A (en) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5988389B2 (en) | Substrate strengthening method and resulting device for layer transfer process | |
| KR101350378B1 (en) | Preparing method of graphene substrate and graphene substrate by the same | |
| Stach et al. | Morphological features in aluminum nitride epilayers prepared by magnetron sputtering | |
| JP5443977B2 (en) | Creation of SOI structure using high purity ion shower | |
| JP5324803B2 (en) | Substrate, in particular a method for manufacturing an optical, electronic or electro-optical substrate, and a substrate obtained by this manufacturing method | |
| TWI598238B (en) | Manufacturing a flexible structure by transfers of layers | |
| JP2006527478A (en) | Method for simultaneously manufacturing a pair of substrates coated with useful layers | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| TWI610373B (en) | Pseudo-substrate with improved efficiency of usage of single crystal material | |
| US8505197B2 (en) | Methods of fabricating multilayer substrates | |
| Guan et al. | Stress control of plasma enhanced chemical vapor deposited silicon oxide film from tetraethoxysilane | |
| JP2023118728A (en) | Method for transferring thin layer to support substrate having different thermal expansion coefficient | |
| TW201736292A (en) | Bulk annealing of glass sheets | |
| KR20080100160A (en) | Method for manufacturing soi substrate | |
| KR20100120283A (en) | Method for treatment of surface of soi substrate | |
| EP2246878A1 (en) | Method for preparing soi substrate having backside sandblasted | |
| TW201230181A (en) | Process for cleaving a substrate | |
| KR20140082780A (en) | Double layer transfer method | |
| JP2018520509A5 (en) | Multilayer structure and method of manufacturing the same | |
| KR20120112533A (en) | Bonded wafer manufacturing method | |
| US20160351436A1 (en) | Low temperature wafer bonding | |
| WO2010099837A1 (en) | A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate | |
| WO2007133604B1 (en) | Method for forming a semiconductor on insulator structure | |
| US20210191037A1 (en) | Optical waveguide fabrication process | |
| KR101799085B1 (en) | Method of fabricating substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |