KR101347305B1 - Remote Terminal Unit Digital Output Module Device - Google Patents

Remote Terminal Unit Digital Output Module Device Download PDF

Info

Publication number
KR101347305B1
KR101347305B1 KR1020120061057A KR20120061057A KR101347305B1 KR 101347305 B1 KR101347305 B1 KR 101347305B1 KR 1020120061057 A KR1020120061057 A KR 1020120061057A KR 20120061057 A KR20120061057 A KR 20120061057A KR 101347305 B1 KR101347305 B1 KR 101347305B1
Authority
KR
South Korea
Prior art keywords
signal
unit
relay
point
driving
Prior art date
Application number
KR1020120061057A
Other languages
Korean (ko)
Other versions
KR20130137439A (en
Inventor
심종태
김종우
방상연
Original Assignee
주식회사 비츠로시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비츠로시스 filed Critical 주식회사 비츠로시스
Priority to KR1020120061057A priority Critical patent/KR101347305B1/en
Publication of KR20130137439A publication Critical patent/KR20130137439A/en
Application granted granted Critical
Publication of KR101347305B1 publication Critical patent/KR101347305B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1108—Relay module
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15096—Cpu controls power supply on I-O modules

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치는 데이터신호 및 어드레스신호를 입출력하는 VME BUS(Versa Moudle Eurocard Bus)부, VME BUS부로부터 데이터신호 및 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부 및 메인제어부로부터 포인트 릴레이신호와 구동 릴레이신호를 공급받아 구동하는 터미널 보드부를 포함한다.According to an embodiment of the present invention, the RTU DO module device to which a false control function is applied includes a VME BUS (Versa Moudle Eurocard Bus) unit for inputting / outputting a data signal and an address signal, and receiving a data signal and an address signal from the VME BUS unit. The point relay signal is generated from the main controller and the main controller for generating the first relay control signal or the second relay control signal by using a decoding method, feedbacking and analyzing the output point relay signal, and selecting whether to output the driving relay signal. And a terminal board unit configured to receive and drive a driving relay signal.

Description

오제어 방지 기능을 적용한 ＲＴＵ ＤＯ 모듈 장치{Remote Terminal Unit Digital Output Module Device }RTD DO module with remote control function {Remote Terminal Unit Digital Output Module Device}

본 발명은 RTU DO 모듈 장치에 관한 것으로 RTU의 릴레이 접점 출력을 통한 제어역할을 담당하는 오제어 방지 기능을 적용한 RTU DO 모듈 장치에 관한 것이다.
The present invention relates to an RTU DO module device, and more particularly, to an RTU DO module device to which an erroneous control prevention function in charge of a control role through a relay contact output of an RTU is applied.

일반적으로 DO 모듈의 CPU 및 주요 IC에 냉납, 열화, 노화, 불량 등의 문제가 발생되었을 때 래치 회로에 릴레이가 동작할 수 있는 신호가 입력되어 정상적인 명령 이외의 원하지 않는 오제어가 발생하였다.In general, when a problem such as cold soldering, deterioration, aging, or defect occurs in the CPU and main IC of the DO module, a signal for operating a relay is input to the latch circuit, causing unwanted miscontrol other than a normal command.

이와 같이, 냉납, 열화, 노화, 불량 등의 문제에 의해 발생한 오제어로 인해 출력된 접점과 연결된 장비에 따라 산업 현장에서는 정전 등의 심각한 결과가 발생하는 문제점이 있다.
As described above, there is a problem that serious consequences such as a power failure occur in an industrial site depending on the equipment connected to the output contact due to an incorrect control caused by cold soldering, deterioration, aging, poor or the like.

등록번호 10-0961789Registration number 10-0961789

상술한 문제점을 해결하기 위해 안출된 본 발명의 과제는 프로그램 가능한 로직 디바이스: CPLD(Complex Programmable Logic Device)부의 프로그램을 통해 평상시에는 래치 회로를 DISABLE시키다가 정상적인 릴레이 제어신호로 인식되었을 때에만 래치 회로를 ENABLE 시킴으로써 DO 모듈이 이상이 발생하였을 때에도 오제어가 출력되는 것을 방지할 수 있는 오제어 방지 기능을 적용한 RTU DO 모듈 장치를 제공하는 것이다.
An object of the present invention, which is designed to solve the above-mentioned problems, is to disable the latch circuit only when it is normally recognized as a normal relay control signal by disabling the latch circuit through a programmable logic device: a CPLD (Complex Programmable Logic Device) program. By ENABLE, it provides RTU DO module device to which erroneous control prevention function is applied to prevent erroneous control output even when DO module has an error.

본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치는 데이터신호 및 어드레스신호를 입출력하는 VME BUS(Versa Moudle Eurocard Bus)부, VME BUS부로부터 데이터신호 및 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부 및 메인제어부로부터 포인트 릴레이신호와 구동 릴레이신호를 공급받아 구동하는 터미널 보드부를 포함한다.According to an embodiment of the present invention, the RTU DO module device to which a false control function is applied includes a VME BUS (Versa Moudle Eurocard Bus) unit for inputting / outputting a data signal and an address signal, and receiving a data signal and an address signal from the VME BUS unit. The point relay signal is generated from the main controller and the main controller for generating the first relay control signal or the second relay control signal by using a decoding method, feedbacking and analyzing the output point relay signal, and selecting whether to output the driving relay signal. And a terminal board unit configured to receive and drive a driving relay signal.

또한, 메인제어부는 VME BUS부로부터 데이터신호 및 어드레스신호를 공급받아 제1 릴레이제어신호를 출력하고, 제1 릴레이제어신호에 의해 동작한 포인트 릴레이 신호를 피드백하여 VME BUS로부터 입력된 포인트와 동일한지를 비교하여 제2 릴레이제어신호에 대한 출력여부를 선택하는 CPU(Central Processing Unit)부, VME BUS부 및 CPU(Central Processing Unit)부로부터 데이터신호, 어드레스신호, 제1 릴레이제어신호 또는 제2 릴레이제어신호를 공급받아 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 출력하는 CPLD(Complex Programmable Logic Device)부, CPLD부로부터 CLEAR신호를 공급받되, CLEAR신호가 로우상태로 공급되면, 래치 회로를 DISABLE시켜 포인트 신호와 구동 신호가 출력되지 않도록 하고, CLEAR신호가 하이상태로 공급되면, 래치 회로를 ENABLE시켜 포인트 신호와 구동 신호가 출력되도록 하는 래치 회로부, 포인트 신호를 공급받아 동작하여 터미널 보드부의 포인트 릴레이가 동작하기 위한 신호를 전달하는 포인트 릴레이부, 구동신호를 공급받아 동작하고 터미널 보드부에 구동 릴레이신호를 공급하여 터미널 보드부의 릴레이에 구동 전원이 공급되도록 하는 구동 릴레이부 및 포인트 릴레이부와 구동 릴레이부가 동작하여 출력된 접점 신호를 피드백시키는 피드백 회로부를 포함한다.In addition, the main controller receives the data signal and the address signal from the VME BUS unit and outputs the first relay control signal, and feeds back the point relay signal operated by the first relay control signal to determine whether it is the same as the point input from the VME BUS. Data signal, address signal, first relay control signal or second relay control from CPU (Central Processing Unit) unit, VME BUS unit and CPU (Central Processing Unit) unit to select whether to output the second relay control signal. A CPLD (Complex Programmable Logic Device) unit that receives a signal and outputs a CLEAR signal for controlling a latch circuit using an address decoding method, and receives a CLEAR signal from the CPLD unit, but when the CLEAR signal is supplied in a low state, the latch DISABLE the circuit so that the point signal and the drive signal are not output.When the CLEAR signal is supplied high, enable the latch circuit. A latch circuit unit for outputting an input signal and a driving signal, and a point relay unit for receiving and operating a point signal to transmit a signal for operating the point relay of the terminal board, and receiving and operating a driving signal for driving the relay signal. It includes a drive relay unit for supplying a driving power to the terminal board relay by supplying the power supply and a feedback circuit unit for feeding back the contact signal output by operating the point relay unit and the drive relay unit.

또한, 메인제어부는 VME BUS부를 통해 입력되는 데이터신호, 어드레스신호 및 VME 제어신호를 제공받아 CPLD부에 의하여 VME SLAVE 기능을 하고, CPLD부가 출력하는 CLEAR신호에 의해 포인트 릴레이부 및 구동 릴레이부를 제어하는 것을 포함할 수 있다.In addition, the main controller receives a data signal, an address signal, and a VME control signal input through the VME BUS unit, and performs a VME SLAVE function by the CPLD unit, and controls the point relay unit and the driving relay unit by a CLEAR signal output by the CPLD unit. It may include.

또한, CPLD(Complex Programmable Logic Device)부는 VME BUS부 및 CPU부로부터 제공되는 데이터신호와 어드레스신호를 어드레스 디코딩 방식에 의해 CLEAR신호를 출력하되, 포인트 릴레이부 및 구동 릴레이부를 제어하기 위한 제1 릴레이제어신호 또는 제2 릴레이제어신호가 입력되지 않으면, CLEAR신호를 Low상태로 유지하여 래치회로부에 제공하여 래치 회로부를 DISABLE시켜 래치회로부에 오신호가 입력되더라도 포인트신호 및 구동신호가 출력되지 않도록 하는 것을 포함할 수 있다.In addition, the CPLD (Complex Programmable Logic Device) unit outputs a CLEAR signal from the VME BUS unit and the CPU unit by using an address decoding method for data signals and address signals, and controls the point relay unit and the driving relay unit. If the signal or the second relay control signal is not input, the CLEAR signal is kept low and provided to the latch circuit to disable the latch circuit so that the point signal and the drive signal are not output even if an error signal is input to the latch circuit. Can be.

또한, 포인트 릴레이부 및 구동 릴레이부는 수용된 채널에 대해 TRIP 또는 CLOSE 릴레이로 구성되는 것을 포함할 수 있다.In addition, the point relay unit and the driving relay unit may include a TRIP or CLOSE relay configured for the received channel.

또한, 터미널 보드부는 포인트 릴레이부와 구동 릴레이부가 동시에 동작할 경우에만 동작하는 것을 포함할 수 있다.
In addition, the terminal board unit may include operating only when the point relay unit and the driving relay unit simultaneously operate.

본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치는 주요 산업 시설(한국전력, 항만공사, 가스공사, 농어촌 공사 등)의 장비를 원격에서 제어하는 오제어 방지 기능을 적용한 RTU DO 모듈로 의 오제어를 방지함으로써 오제어로 인한 정전을 비롯한 관련 사고를 억제하고, 신뢰성 있는 제어를 수행할 수 있는 효과가 있다.The RTU DO module device to which the erroneous control prevention function is applied according to an embodiment of the present invention is an RTU to which the erroneous control prevention function for remotely controlling equipment of a major industrial facility (KEPCO, Port Authority, Gas Corporation, Rural Community Corporation, etc.) is applied. By preventing erroneous control to DO module, it is possible to suppress related accidents such as power failure due to erroneous control and to perform reliable control.

또한, 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치는 신뢰성 있는 제어를 수행함으로써, 안정적인 원격 제어가 가능하고, 보다 신뢰성을 요구하는 현장(원자력 발전소 등)에 설치 운영할 수 있는 효과가 있다.In addition, the RTU DO module device to which the erroneous control prevention function according to an embodiment of the present invention is applied is capable of stable remote control, and can be installed and operated in a site (nuclear power plant, etc.) that requires more reliability. It can be effective.

또한, 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치는 CPLD부의 로직 디바이스의 프로그램을 통해 정상적인 릴레이제어신호로 인식되었을 때에만 래치회로를 ENABLE 시킴으로써 DO 모듈이 이상이 발생하였을 때에도 오제어가 출력되는 것을 방지할 수 있는 효과가 있다.
In addition, in the RTU DO module apparatus to which the erroneous control prevention function is applied according to an embodiment of the present invention, the DO module may have an abnormality by enabling the latch circuit only when it is recognized as a normal relay control signal through a logic device program of the CPLD unit. Even when there is an effect that can prevent the miscontrol output.

도 1은 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치를 나타낸 것이다.
도 2 및 3은 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치가 동작한 결과를 나타낸 것이다.1 illustrates an RTU DO module apparatus to which a false control prevention function is applied according to an embodiment of the present invention.
2 and 3 show the results of the operation of the RTU DO module device to which the false control prevention function according to an embodiment of the present invention is applied.

기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

도 1은 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치를 나타낸 것이고, 도 2 및 3은 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치가 동작한 결과를 나타낸 것이다.1 illustrates an RTU DO module apparatus to which a miscontrol prevention function is applied according to an embodiment of the present invention, and FIGS. 2 and 3 illustrate an operation of an RTU DO module apparatus to which a miscontrol prevention function is applied according to an embodiment of the present invention. One result is shown.

도 1을 살펴보면, 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치(100)는 VME BUS(Versa Moudle Eurocard Bus)부(110), 메인제어부(130) 및 터미널 보드부(150)를 포함하여 구성된다.1, the RTU DO module device 100 to which the erroneous control function is applied according to an embodiment of the present invention is a VME BUS (Versa Moudle Eurocard Bus) unit 110, a main controller 130, and a terminal board unit ( 150).

VME BUS(Versa Moudle Eurocard Bus)부(110)는 데이터신호 및 어드레스신호를 입출력한다. 이러한 VME BUS(Versa Moudle Eurocard Bus)부(110)는 VME MASTER로부터 데이터신호, 어드레스신호 및 각종 VME 제어신호를 입력받는다.The VME BUS (Versa Moudle Eurocard Bus) unit 110 inputs and outputs a data signal and an address signal. The VME BUS (Versa Moudle Eurocard Bus) unit 110 receives a data signal, an address signal, and various VME control signals from the VME MASTER.

메인제어부(130)는 VME BUS부(110)로부터 데이터신호 및 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택한다. 이러한 메인제어부(130)는 CPU(Central Processing Unit)부(131), CPLD(Complex Programmable Logic Device)부(133), 래치회로부(135), 포인트 릴레이부(137), 피드백회로부(139) 및 구동 릴레이부(141)를 포함하여 구성된다.The main controller 130 receives the data signal and the address signal from the VME BUS unit 110 to generate a first relay control signal or a second relay control signal using an address decoding method, and feeds back the output point relay signal. Analyze and select whether to output drive relay signal. The main controller 130 includes a central processing unit (CPU) unit 131, a complex programmable logic device (CPLD) unit 133, a latch circuit unit 135, a point relay unit 137, a feedback circuit unit 139, and a driving unit. It is configured to include a relay unit 141.

CPU(Central Processing Unit)부(131)는 VME BUS부(110)로부터 어드레스신호 및 데이터신호를 공급받아 후술할 포인트 릴레이부 및 구동 릴레이부를 구동하기 위한 제1 릴레이제어신호 또는 제2 릴레이제어신호를 선택하여 CPLD부(133)에 출력한다.The CPU (Central Processing Unit) unit 131 receives an address signal and a data signal from the VME BUS unit 110 and supplies a first relay control signal or a second relay control signal for driving a point relay unit and a driving relay unit to be described later. Select and output to the CPLD unit 133.

즉, CPU(Central Processing Unit)부(131)는 VME BUS부(110)로부터 데이터신호와 어드레스신호를 공급받아 제1 릴레이제어신호를 출력하고 제1 릴레이제어신호에 의해 동작한 포인트 릴레이신호를 피드백하여 VME BUS부(110)로부터 입력된 포인트와 동일한지를 비교하여 구동 릴레이부에 대한 출력여부가 선택되도록 제2 릴레이제어신호를 출력할 수 있다. 즉, CPU(Central Processing Unit)부(131)는 포인트 릴레이부 또는 구동 릴레이부를 구동할 수 있는 CS(Chip Select)신호의 출력여부를 판단할 수 있다.That is, the CPU (Central Processing Unit) unit 131 receives the data signal and the address signal from the VME BUS unit 110, outputs the first relay control signal, and feeds back the point relay signal operated by the first relay control signal. By comparing the same as the point input from the VME BUS unit 110 may output a second relay control signal to select whether or not the output to the driving relay unit. That is, the CPU (Central Processing Unit) unit 131 may determine whether to output the CS (Chip Select) signal capable of driving the point relay unit or the driving relay unit.

CPLD(Complex Programmable Logic Device)부(133)는 CPU부(131) 및 VME BUS부(110)로부터 데이터신호 및 어드레스신호를 공급받아 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 평상시 로우(Low)상태를 유지하여 래치 회로부를 DISABLE시키고, 포인트 릴레이부 또는 구동 릴레이부를 제어할 수 있는 제1 릴레이제어신호 또는 제2 릴레이제어신호를 공급받으면 래치회로부에 CLEAR신호를 하이(High)상태로 출력하여 래치 회로부를 ENABLE시킨다.The CPLD (Complex Programmable Logic Device) unit 133 receives a data signal and an address signal from the CPU unit 131 and the VME bus unit 110 and normally performs a CLEAR signal that can control a latch circuit using an address decoding method. The latch circuit part is kept in a low state and the CLEAR signal is set high when the first relay control signal or the second relay control signal capable of controlling the point relay part or the driving relay part is supplied. To enable the latch circuit part.

즉, CPLD(Complex Programmable Logic Device)부는 VME BUS부 및 CPU부로부터 제공되는 데이터신호와 어드레스신호를 어드레스 디코딩 방식에 의해 CLEAR신호를 출력하되, 포인트 릴레이부 및 구동 릴레이부를 제어하기 위한 제1 릴레이제어신호 또는 제2 릴레이제어신호가 입력되지 않으면, CLEAR신호를 Low상태로 유지하여 래치회로부에 제공하여 래치 회로부를 DISABLE시킬 수 있다. 이에 따라, 래치 회로부가 DISABLE된 상태에서 오신호가 입력되더라도 포인트 신호 및 구동 신호가 출력되는 것을 미연에 방지할 수 있다.That is, the CPLD (Complex Programmable Logic Device) unit outputs a CLEAR signal from the VME BUS unit and the CPU unit by using an address decoding method for data signals and address signals, and controls the point relay unit and the driving relay unit. If the signal or the second relay control signal is not input, the CLEAR signal can be kept low and provided to the latch circuit to disable the latch circuit. Accordingly, even if an incorrect signal is input while the latch circuit unit is disabled, the point signal and the driving signal can be prevented from being output.

이러한 CPLD(Complex Programmable Logic Device)부는 공급되는 데이터신호 및 어드레스신호를 이용하여 어드레스 디코딩 방식을 적용할 수 있다. 또한, CPLD부(133)는 VME BUS부(110)에서 입력받는 데이터신호 및 어드레스신호와 CPU부(131)에서 출력되는 CS(Chip Select)신호를 조합하여 CPLD 로직 디바이스 프로그램에서 설계하여 구현할 수 있다.The CPLD unit may apply an address decoding method using a supplied data signal and an address signal. In addition, the CPLD unit 133 may design and implement a CPLD logic device program by combining a data signal and an address signal input from the VME BUS unit 110 and a CS (Chip Select) signal output from the CPU unit 131. .

래치회로부(135)는 CPLD부(133)로부터 CLEAR신호가 로우(Low)상태로 공급되면, 래치 회로를 DISABLE하여 포인트신호 및 구동신호가 출력되지 않도록 함으로써, 포인트 릴레이부 및 구동 릴레이부가 모두 동작하지 않도록 하고, 하이(High)상태로 공급되면, 래치 회로를 ENABLE하여 포인트신호 및 구동신호가 출력되도록 함으로써, 포인트 릴레이부 및 구동 릴레이부가 동작할 수 있다. When the CLEAR signal is supplied from the CPLD unit 133 in the low state, the latch circuit unit 135 disables the point circuit and the drive relay by disabling the latch circuit so that the point signal and the drive signal are not output. In the high state, the point relay unit and the drive relay unit can be operated by ENABLE the latch circuit to output the point signal and the drive signal.

포인트 릴레이부(137)는 포인트 신호를 공급받아 터미널 보드부(150)의 포인트 릴레이가 동작하기 위한 포인트 릴레이신호를 공급하는 역할을 한다. 이러한 포인트 릴레이부(137)는 래치 회로부(135)로부터 포인트 신호를 공급받아 터미널 보드부(150)의 포인트 릴레이가 구동되도록 동작한다.The point relay unit 137 receives a point signal and supplies a point relay signal for operating the point relay of the terminal board unit 150. The point relay unit 137 receives a point signal from the latch circuit unit 135 to operate the point relay of the terminal board unit 150.

또한, 포인트 릴레이부(137)는 수용된 채널에 대해 TRIP 또는 CLOSE 릴레이로 구성될 수 있다.In addition, the point relay unit 137 may be configured as a TRIP or CLOSE relay for the received channel.

구동 릴레이부(141)는 래치 회로부(135)로부터 구동 신호를 공급받아 동작하여 터미널 보드부(150)에 구동 릴레이신호를 제공한다. 구동 릴레이부(141)가 터미널 보드부(150)에 구동 릴레이신호를 제공함으로써, 터미널 보드부(150)의 릴레이에 구동 전원이 공급될 수 있도록 한다.The driving relay unit 141 receives the driving signal from the latch circuit unit 135 and operates to provide the driving relay signal to the terminal board unit 150. The driving relay unit 141 provides a driving relay signal to the terminal board unit 150 so that driving power can be supplied to the relay of the terminal board unit 150.

피드백 회로부(139)는 포인트 릴레이부(137) 및 구동 릴레이부(141)가 동작하여 출력된 접점 신호를 피드백시킬 수 있다. 이러한 피드백 회로부(139)는 접점 신호인 포인트 릴레이신호 및 구동 릴레이신호를 CPU부(139)에 피드백(Feedback)시킬 수 있다.The feedback circuit unit 139 may feed back the contact signal output by the operation of the point relay unit 137 and the driving relay unit 141. The feedback circuit unit 139 may feed back the point relay signal and the driving relay signal, which are contact signals, to the CPU unit 139.

또한, 지금까지 설명한 메인제어부는 VME BUS부에서 데이터신호, 어드레스신호 및 VME 제어신호를 제공받아 CPLD부에 의하여 VME SLAVE 기능을 하고, CPLD부가 출력하는 CLEAR신호에 의해 포인트 릴레이부 및 구동 릴레이부를 제어할 수 있다.In addition, the main controller described so far receives a data signal, an address signal, and a VME control signal from the VME BUS unit, and functions as a VME SLAVE by the CPLD unit, and controls the point relay unit and the driving relay unit by a CLEAR signal output from the CPLD unit. can do.

터미널 보드부(150)는 메인제어부(130)로부터 포인트 릴레이신호와 구동 릴레이신호를 공급받아 구동한다. 이러한 터미널 보드부(150)는 포인트 릴레이부(137)와 구동 릴레이부(141)가 모두 동작하는 경우에만 구동할 수 있다. 즉, 터미널 보드부(150)는 포인트 릴레이부(137)가 동작하더라도 구동 릴레이부(141)가 동시에 동작하지 않을 경우 터미널 보드의 릴레이가 구동하기 위한 전원을 공급받지 못해서 동작할 수 없다.The terminal board unit 150 receives the point relay signal and the driving relay signal from the main controller 130 to drive the terminal board unit 150. The terminal board unit 150 may be driven only when both the point relay unit 137 and the driving relay unit 141 operate. That is, even if the point relay unit 137 operates, the terminal board unit 150 may not operate when the driving relay unit 141 does not operate at the same time because the relay of the terminal board does not receive power for driving.

지금까지 설명한 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치(100)는 VME BUS부(110), CPU부(131), CPLD부(133)를 통해 제1 릴레이신호가 입력되면 래치 회로의 CLEAR신호를 High상태로 출력하여 해당 포인트 릴레이부(137)를 동작시키고, 포인트 릴레이부(137)가 동작한 후 포인트 릴레이신호를 피드백하여 정상적인 동작이라고 확인되면 다시 래치 회로의 CLEAR신호를 High상태로 출력하여 구동 릴레이부(141)를 동작시킨다.The RTU DO module device 100 to which the erroneous control prevention function is applied according to an embodiment of the present invention described above has a first relay signal through the VME BUS unit 110, the CPU unit 131, and the CPLD unit 133. When it is input, it outputs the CLEAR signal of the latch circuit in the high state to operate the corresponding point relay unit 137.After the point relay unit 137 operates, the point relay signal is fed back to confirm that the operation is normal. The driving relay unit 141 is operated by outputting a signal in a high state.

도 2를 살펴보면, 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치(100)가 정상적으로 릴레이를 출력하는 파형을 나타낸 것이다.Referring to FIG. 2, the RTU DO module apparatus 100 to which the erroneous control function is applied according to an embodiment of the present invention shows a waveform normally outputting a relay.

이때 도 2에서 CH 1은 Reset 신호를 나타낸 것이고, CH 2는 74HCT273(래치 IC) CLEAR신호를 나타낸 것이고, CH 3은 74HCT273(래치 IC) CLOCK 신호를 나타낸 것이고, CH 4는 Source 신호(구동 Relay부의 구동 릴레이신호)를 나타낸 것이다.At this time, in Fig. 2, CH 1 represents a Reset signal, CH 2 represents a 74HCT273 (latch IC) CLEAR signal, CH 3 represents a 74HCT273 (latch IC) CLOCK signal, and CH 4 represents a source signal (drive relay part). Drive relay signal).

래치회로부(135)는 CPLD부(133)에서 공급되는 래치 회로의 CLEAR신호(CH2)가 평상시 로우(Low) 상태로 유지하다가 VME BUS부(110) 및 CPU부(131)를 통해 입력되는 어드레스신호 및 데이터신호, 제1 릴레이제어신호, 제2 릴레이제어신호의 조합에 의해 포인트 신호 또는 구동 신호를 출력하고자 할 때 래치 회로의 CLEAR신호를 하이(High)신호로 출력하여 래치 회로를 ENABLE시키고, 래치 회로에 입력되는 데이터 신호를 래치하기 위한 CLOCK신호(CH3)가 입력되었을 때 입력신호가 래치되어 구동 릴레이부(CH4)가 동작하게 된다.The latch circuit unit 135 maintains the CLEAR signal CH2 of the latch circuit supplied from the CPLD unit 133 in a low state, and then receives an address signal input through the VME BUS unit 110 and the CPU unit 131. And outputting the CLEAR signal of the latch circuit as a high signal when the point signal or the drive signal is to be output by a combination of the data signal, the first relay control signal, and the second relay control signal. When the CLOCK signal CH3 for latching the data signal input to the circuit is input, the input signal is latched to operate the driving relay unit CH4.

도 3을 살펴보면, 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치(100)의 오제어 방지 파형을 나타낸 것이다. Referring to FIG. 3, there is shown a waveform of a miscontrol prevention of the RTU DO module apparatus 100 to which a miscontrol prevention function is applied according to an embodiment of the present invention.

이때 도 3에서 CH 1은 Reset 신호를 나타낸 것이고, CH 2는 74HCT273(래치 IC) CLEAR신호를 나타낸 것이고, CH 3은 74HCT273(래치 IC) CLOCK 신호를 나타낸 것이고, CH 4는 Source 신호(구동 Relay부의 구동 릴레이신호)를 나타낸 것이다.In this case, in FIG. 3, CH 1 represents a reset signal, CH 2 represents a 74HCT273 (latch IC) CLEAR signal, CH 3 represents a 74HCT273 (latch IC) CLOCK signal, and CH 4 represents a source signal (drive relay part). Drive relay signal).

래치회로부(135)는 CPLD부(133)에서 공급되는 래치 회로의 CLEAR신호(CH2)가 평상시 로우(Low) 상태로 유지하여 래치 회로를 DISABLE하기 때문에 DO 모듈 이상으로 인해 비정상적인 래치 CLOCK 신호(CH3)가 입력되어도 구동신호가 동작하지 않음으로써 구동 릴레이부(141)가 동작하지 않는다.Since the latch circuit unit 135 disables the latch circuit by keeping the CLEAR signal CH2 of the latch circuit supplied from the CPLD unit 133 normally low, the latch circuit unit 135 abnormally latches the clock signal CH3 due to a DO module error. The drive relay unit 141 does not operate because the driving signal does not operate even when is input.

지금까지 설명한 본 발명의 일실시 예에 따른 오제어 방지 기능을 적용한 RTU DO 모듈 장치(100)는 주요 산업 시설(한국전력, 항만공사, 가스공사, 농어촌 공사 등)의 장비를 원격에서 제어하는 오제어 방지 기능을 적용한 RTU DO 모듈로 의 오제어를 방지함으로써 오제어로 인한 정전을 비롯한 관련 사고를 억제하고, 신뢰성 있는 제어를 수행할 수 있다. 이와 같이, 신뢰성 있는 제어를 수행함으로써, 안정적인 원격 제어가 가능하고, 보다 신뢰성을 요구하는 현장(원자력 발전소 등)에 설치 운영할 수 있다.The RTU DO module apparatus 100 to which the erroneous control prevention function according to an embodiment of the present invention described so far is used to remotely control equipment of a major industrial facility (Korea Electric Power, Port Corporation, Gas Corporation, Rural Community Corporation, etc.). By preventing the control of the RTU DO module to which the control prevention function is applied, it is possible to suppress related accidents such as power failure due to the miscontrol and to perform reliable control. In this way, by performing reliable control, stable remote control is possible and can be installed and operated in the field (nuclear power plant, etc.) that requires more reliability.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the foregoing detailed description, and all changes or modifications derived from the meaning and scope of the claims and the equivalents thereof are included in the scope of the present invention Should be interpreted.

110: VME BUS부 130: 메인제어부
131: CPU부 133: CPLD부
135: 래치회로부 137: 포인트 릴레이부
139: 피드백회로부 141: 구동 릴레이부
150: 터미널 보드부110: VME BUS unit 130: main control unit
131: CPU unit 133: CPLD unit
135: latch circuit portion 137: point relay portion
139: feedback circuit portion 141: drive relay portion
150: terminal board

Claims (6)

삭제delete 삭제delete 데이터신호 및 어드레스신호를 출력하는 VME BUS(Versa Moudle Eurocard Bus)부;
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부; 및
상기 메인제어부로부터 상기 포인트 릴레이신호와 상기 구동 릴레이신호를 공급받아 구동하는 터미널 보드부;를 포함하며,
상기 메인제어부는
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 공급받아 상기 제1 릴레이제어신호를 출력하고, 상기 제1 릴레이제어신호에 의해 동작한 상기 포인트 릴레이신호를 피드백하여 상기 VME BUS로부터 입력된 포인트와 동일한지를 비교하여 상기 제2 릴레이제어신호에 대한 출력여부를 선택하는 CPU(Central Processing Unit)부;
상기 VME BUS부 및 상기 CPU(Central Processing Unit)부로부터 상기 데이터신호, 상기 어드레스신호, 상기 제1 릴레이제어신호 또는 상기 제2 릴레이제어신호를 공급받아 상기 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 출력하는 CPLD(Complex Programmable Logic Device)부;
상기 CPLD부로부터 상기 CLEAR신호를 공급받되, 상기 CLEAR신호가 로우상태로 공급되면, 상기 래치 회로를 DISABLE시켜 포인트신호와 구동신호가 출력되지 않도록 하고, 상기 CLEAR신호가 하이상태로 공급되면, 상기 래치 회로를 ENABLE시켜 상기 포인트신호와 상기 구동신호가 출력되도록 하는 래치회로부;
상기 포인트신호를 공급받아 동작하여 상기 터미널 보드부에 상기 포인트 릴레이신호를 전달하는 포인트 릴레이부;
상기 구동신호를 공급받아 동작하고 상기 터미널 보드부에 상기 구동 릴레이신호를 공급하여 상기 터미널 보드부의 릴레이에 구동 전원이 공급되도록 하는 구동 릴레이부; 및
상기 포인트 릴레이부와 상기 구동 릴레이부가 동작하여 출력된 접점 신호를 피드백시키는 피드백 회로부;를 포함하며,
상기 메인제어부는 상기 VME BUS부를 통해 입력되는 상기 데이터신호, 어드레스신호 및 VME 제어신호를 제공받아 상기 CPLD부에 의하여 VME SLAVE 기능을 하고, 상기 CPLD부가 출력하는 상기 CLEAR신호에 의해 상기 포인트 릴레이부 및 상기 구동 릴레이부를 제어하는 것을 특징으로 하는 오제어 방지 기능을 적용한 RTU DO 모듈 장치.
A Versa Moudle Eurocard Bus (VME BUS) unit for outputting a data signal and an address signal;
The data signal and the address signal are received from the VME BUS unit to generate a first relay control signal or a second relay control signal by using an address decoding method, and feedback and analyze the output point relay signal, and drive relay signal. A main control unit for selecting whether to output the control unit; And
And a terminal board unit configured to receive and drive the point relay signal and the driving relay signal from the main controller.
The main control unit
The data signal and the address signal are supplied from the VME BUS unit to output the first relay control signal, and the point relay signal operated by the first relay control signal is fed back to the point inputted from the VME BUS. A central processing unit (CPU) unit for selecting whether to output the second relay control signal by comparing the same;
The data signal, the address signal, the first relay control signal or the second relay control signal may be supplied from the VME BUS unit and the central processing unit (CPU) unit to control a latch circuit using the address decoding method. A CPLD (Complex Programmable Logic Device) unit for outputting a CLEAR signal;
When the CLEAR signal is supplied from the CPLD unit and the CLEAR signal is supplied in a low state, the latch circuit is disabled so that a point signal and a driving signal are not output. When the CLEAR signal is supplied in a high state, the latch is latched. A latch circuit unit enabling the circuit to output the point signal and the driving signal;
A point relay unit receiving the point signal and operating the point signal to transfer the point relay signal to the terminal board;
A driving relay unit configured to receive and operate the driving signal and supply the driving relay signal to the terminal board unit so that driving power is supplied to a relay of the terminal board unit; And
And a feedback circuit unit which feeds back the contact signal output by the point relay unit and the driving relay unit.
The main control unit receives the data signal, the address signal and the VME control signal input through the VME BUS unit, performs a VME SLAVE function by the CPLD unit, and the point relay unit by the CLEAR signal output by the CPLD unit; RTU DO module device to which the mis-control prevention function, characterized in that for controlling the drive relay unit.
데이터신호 및 어드레스신호를 출력하는 VME BUS(Versa Moudle Eurocard Bus)부;
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부; 및
상기 메인제어부로부터 상기 포인트 릴레이신호와 상기 구동 릴레이신호를 공급받아 구동하는 터미널 보드부;를 포함하며,
상기 메인제어부는
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 공급받아 상기 제1 릴레이제어신호를 출력하고, 상기 제1 릴레이제어신호에 의해 동작한 상기 포인트 릴레이신호를 피드백하여 상기 VME BUS로부터 입력된 포인트와 동일한지를 비교하여 상기 제2 릴레이제어신호에 대한 출력여부를 선택하는 CPU(Central Processing Unit)부;
상기 VME BUS부 및 상기 CPU(Central Processing Unit)부로부터 상기 데이터신호, 상기 어드레스신호, 상기 제1 릴레이제어신호 또는 상기 제2 릴레이제어신호를 공급받아 상기 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 출력하는 CPLD(Complex Programmable Logic Device)부;
상기 CPLD부로부터 상기 CLEAR신호를 공급받되, 상기 CLEAR신호가 로우상태로 공급되면, 상기 래치 회로를 DISABLE시켜 포인트신호와 구동신호가 출력되지 않도록 하고, 상기 CLEAR신호가 하이상태로 공급되면, 상기 래치 회로를 ENABLE시켜 상기 포인트신호와 상기 구동신호가 출력되도록 하는 래치회로부;
상기 포인트신호를 공급받아 동작하여 상기 터미널 보드부에 상기 포인트 릴레이신호를 전달하는 포인트 릴레이부;
상기 구동신호를 공급받아 동작하고 상기 터미널 보드부에 상기 구동 릴레이신호를 공급하여 상기 터미널 보드부의 릴레이에 구동 전원이 공급되도록 하는 구동 릴레이부; 및
상기 포인트 릴레이부와 상기 구동 릴레이부가 동작하여 출력된 접점 신호를 피드백시키는 피드백 회로부;를 포함하며,
상기 CPLD(Complex Programmable Logic Device)부는 상기 VME BUS부 및 상기 CPU부로부터 제공되는 상기 데이터신호와 상기 어드레스신호를 어드레스 디코딩 방식에 의해 상기 CLEAR신호를 출력하되, 상기 포인트 릴레이부 및 상기 구동 릴레이부를 제어하기 위한 상기 제1 릴레이제어신호 또는 상기 제2 릴레이제어신호가 입력되지 않으면, 상기 CLEAR신호를 Low상태로 유지하여 상기 래치회로부에 제공하여 상기 래치회로부를 DISABLE시켜 상기 래치회로부에 오신호가 입력되더라도 상기 포인트신호 및 상기 구동신호가 출력되지 않도록 하는 것을 특징으로 하는 오제어 방지 기능을 적용한 RTU DO 모듈 장치.
A Versa Moudle Eurocard Bus (VME BUS) unit for outputting a data signal and an address signal;
The data signal and the address signal are received from the VME BUS unit to generate a first relay control signal or a second relay control signal by using an address decoding method, and feedback and analyze the output point relay signal, and drive relay signal. A main control unit for selecting whether to output the control unit; And
And a terminal board unit configured to receive and drive the point relay signal and the driving relay signal from the main controller.
The main control unit
The data signal and the address signal are supplied from the VME BUS unit to output the first relay control signal, and the point relay signal operated by the first relay control signal is fed back to the point inputted from the VME BUS. A central processing unit (CPU) unit for selecting whether to output the second relay control signal by comparing the same;
The data signal, the address signal, the first relay control signal or the second relay control signal may be supplied from the VME BUS unit and the central processing unit (CPU) unit to control a latch circuit using the address decoding method. A CPLD (Complex Programmable Logic Device) unit for outputting a CLEAR signal;
When the CLEAR signal is supplied from the CPLD unit and the CLEAR signal is supplied in a low state, the latch circuit is disabled so that a point signal and a driving signal are not output. When the CLEAR signal is supplied in a high state, the latch is latched. A latch circuit unit enabling the circuit to output the point signal and the driving signal;
A point relay unit receiving the point signal and operating the point signal to transfer the point relay signal to the terminal board;
A driving relay unit configured to receive and operate the driving signal and supply the driving relay signal to the terminal board unit so that driving power is supplied to a relay of the terminal board unit; And
And a feedback circuit unit which feeds back the contact signal output by the point relay unit and the driving relay unit.
The CPLD (Complex Programmable Logic Device) unit outputs the CLEAR signal to the data signal and the address signal provided from the VME BUS unit and the CPU unit by an address decoding method, and controls the point relay unit and the driving relay unit. If the first relay control signal or the second relay control signal is not inputted, the CLEAR signal is kept low and provided to the latch circuit part to disable the latch circuit part so that the latch circuit part may be RTU DO module device to which the mis-control prevention function characterized in that the point signal and the drive signal is not output.
데이터신호 및 어드레스신호를 출력하는 VME BUS(Versa Moudle Eurocard Bus)부;
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부; 및
상기 메인제어부로부터 상기 포인트 릴레이신호와 상기 구동 릴레이신호를 공급받아 구동하는 터미널 보드부;를 포함하며,
상기 메인제어부는
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 공급받아 상기 제1 릴레이제어신호를 출력하고, 상기 제1 릴레이제어신호에 의해 동작한 상기 포인트 릴레이신호를 피드백하여 상기 VME BUS로부터 입력된 포인트와 동일한지를 비교하여 상기 제2 릴레이제어신호에 대한 출력여부를 선택하는 CPU(Central Processing Unit)부;
상기 VME BUS부 및 상기 CPU(Central Processing Unit)부로부터 상기 데이터신호, 상기 어드레스신호, 상기 제1 릴레이제어신호 또는 상기 제2 릴레이제어신호를 공급받아 상기 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 출력하는 CPLD(Complex Programmable Logic Device)부;
상기 CPLD부로부터 상기 CLEAR신호를 공급받되, 상기 CLEAR신호가 로우상태로 공급되면, 상기 래치 회로를 DISABLE시켜 포인트신호와 구동신호가 출력되지 않도록 하고, 상기 CLEAR신호가 하이상태로 공급되면, 상기 래치 회로를 ENABLE시켜 상기 포인트신호와 상기 구동신호가 출력되도록 하는 래치회로부;
상기 포인트신호를 공급받아 동작하여 상기 터미널 보드부에 상기 포인트 릴레이신호를 전달하는 포인트 릴레이부;
상기 구동신호를 공급받아 동작하고 상기 터미널 보드부에 상기 구동 릴레이신호를 공급하여 상기 터미널 보드부의 릴레이에 구동 전원이 공급되도록 하는 구동 릴레이부; 및
상기 포인트 릴레이부와 상기 구동 릴레이부가 동작하여 출력된 접점 신호를 피드백시키는 피드백 회로부;를 포함하며,
상기 포인트 릴레이부 또는 상기 구동 릴레이부는 수용된 채널에 대해 TRIP 또는 CLOSE 릴레이로 구성되는 것을 특징으로 하는 오제어 방지 기능을 적용한 RTU DO 모듈 장치.
A Versa Moudle Eurocard Bus (VME BUS) unit for outputting a data signal and an address signal;
The data signal and the address signal are received from the VME BUS unit to generate a first relay control signal or a second relay control signal by using an address decoding method, and feedback and analyze the output point relay signal, and drive relay signal. A main control unit for selecting whether to output the control unit; And
And a terminal board unit configured to receive and drive the point relay signal and the driving relay signal from the main controller.
The main control unit
The data signal and the address signal are supplied from the VME BUS unit to output the first relay control signal, and the point relay signal operated by the first relay control signal is fed back to the point inputted from the VME BUS. A central processing unit (CPU) unit for selecting whether to output the second relay control signal by comparing the same;
The data signal, the address signal, the first relay control signal or the second relay control signal may be supplied from the VME BUS unit and the central processing unit (CPU) unit to control a latch circuit using the address decoding method. A CPLD (Complex Programmable Logic Device) unit for outputting a CLEAR signal;
When the CLEAR signal is supplied from the CPLD unit and the CLEAR signal is supplied in a low state, the latch circuit is disabled so that a point signal and a driving signal are not output. When the CLEAR signal is supplied in a high state, the latch is latched. A latch circuit unit enabling the circuit to output the point signal and the driving signal;
A point relay unit receiving the point signal and operating the point signal to transfer the point relay signal to the terminal board;
A driving relay unit configured to receive and operate the driving signal and supply the driving relay signal to the terminal board unit so that driving power is supplied to a relay of the terminal board unit; And
And a feedback circuit unit which feeds back the contact signal output by the point relay unit and the driving relay unit.
The point relay unit or the drive relay unit RTU DO module device to which the mis-control prevention function, characterized in that configured for the received channel TRIP or CLOSE relay.
데이터신호 및 어드레스신호를 출력하는 VME BUS(Versa Moudle Eurocard Bus)부;
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 제공받아 어드레스 디코딩 방식을 이용하여 제1 릴레이제어신호 또는 제2 릴레이제어신호를 발생시키고, 출력되는 포인트 릴레이신호를 피드백하여 분석하고, 구동 릴레이신호에 대한 출력여부를 선택하는 메인제어부; 및
상기 메인제어부로부터 상기 포인트 릴레이신호와 상기 구동 릴레이신호를 공급받아 구동하는 터미널 보드부;를 포함하며,
상기 메인제어부는
상기 VME BUS부로부터 상기 데이터신호 및 상기 어드레스신호를 공급받아 상기 제1 릴레이제어신호를 출력하고, 상기 제1 릴레이제어신호에 의해 동작한 상기 포인트 릴레이신호를 피드백하여 상기 VME BUS로부터 입력된 포인트와 동일한지를 비교하여 상기 제2 릴레이제어신호에 대한 출력여부를 선택하는 CPU(Central Processing Unit)부;
상기 VME BUS부 및 상기 CPU(Central Processing Unit)부로부터 상기 데이터신호, 상기 어드레스신호, 상기 제1 릴레이제어신호 또는 상기 제2 릴레이제어신호를 공급받아 상기 어드레스 디코딩 방식을 이용하여 래치 회로를 제어할 수 있는 CLEAR신호를 출력하는 CPLD(Complex Programmable Logic Device)부;
상기 CPLD부로부터 상기 CLEAR신호를 공급받되, 상기 CLEAR신호가 로우상태로 공급되면, 상기 래치 회로를 DISABLE시켜 포인트신호와 구동신호가 출력되지 않도록 하고, 상기 CLEAR신호가 하이상태로 공급되면, 상기 래치 회로를 ENABLE시켜 상기 포인트신호와 상기 구동신호가 출력되도록 하는 래치회로부;
상기 포인트신호를 공급받아 동작하여 상기 터미널 보드부에 상기 포인트 릴레이신호를 전달하는 포인트 릴레이부;
상기 구동신호를 공급받아 동작하고 상기 터미널 보드부에 상기 구동 릴레이신호를 공급하여 상기 터미널 보드부의 릴레이에 구동 전원이 공급되도록 하는 구동 릴레이부; 및
상기 포인트 릴레이부와 상기 구동 릴레이부가 동작하여 출력된 접점 신호를 피드백시키는 피드백 회로부;를 포함하며,
상기 터미널 보드부는 상기 포인트 릴레이부와 상기 구동 릴레이부가 동시에 동작할 경우에만 동작하는 것을 특징으로 하는 오제어 방지 기능을 적용한 RTU DO 모듈 장치.A Versa Moudle Eurocard Bus (VME BUS) unit for outputting a data signal and an address signal;
The data signal and the address signal are received from the VME BUS unit to generate a first relay control signal or a second relay control signal by using an address decoding method, and feedback and analyze the output point relay signal, and drive relay signal. A main control unit for selecting whether to output the control unit; And
And a terminal board unit configured to receive and drive the point relay signal and the driving relay signal from the main controller.
The main control unit
The data signal and the address signal are supplied from the VME BUS unit to output the first relay control signal, and the point relay signal operated by the first relay control signal is fed back to the point inputted from the VME BUS. A central processing unit (CPU) unit for selecting whether to output the second relay control signal by comparing the same;
The data signal, the address signal, the first relay control signal or the second relay control signal may be supplied from the VME BUS unit and the central processing unit (CPU) unit to control a latch circuit using the address decoding method. A CPLD (Complex Programmable Logic Device) unit for outputting a CLEAR signal;
When the CLEAR signal is supplied from the CPLD unit and the CLEAR signal is supplied in a low state, the latch circuit is disabled so that a point signal and a driving signal are not output. When the CLEAR signal is supplied in a high state, the latch is latched. A latch circuit unit enabling the circuit to output the point signal and the driving signal;
A point relay unit receiving the point signal and operating the point signal to transfer the point relay signal to the terminal board;
A driving relay unit configured to receive and operate the driving signal and supply the driving relay signal to the terminal board unit so that driving power is supplied to a relay of the terminal board unit; And
And a feedback circuit unit which feeds back the contact signal output by the point relay unit and the driving relay unit.
And the terminal board unit operates only when the point relay unit and the driving relay unit operate simultaneously.
KR1020120061057A 2012-06-07 2012-06-07 Remote Terminal Unit Digital Output Module Device KR101347305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120061057A KR101347305B1 (en) 2012-06-07 2012-06-07 Remote Terminal Unit Digital Output Module Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120061057A KR101347305B1 (en) 2012-06-07 2012-06-07 Remote Terminal Unit Digital Output Module Device

Publications (2)

Publication Number Publication Date
KR20130137439A KR20130137439A (en) 2013-12-17
KR101347305B1 true KR101347305B1 (en) 2014-01-15

Family

ID=49983675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061057A KR101347305B1 (en) 2012-06-07 2012-06-07 Remote Terminal Unit Digital Output Module Device

Country Status (1)

Country Link
KR (1) KR101347305B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104199332A (en) * 2014-09-12 2014-12-10 珠海格力电器股份有限公司 Automatic remote control triggering device and automatic remote control triggering method
CN107102612A (en) * 2017-05-23 2017-08-29 郑州云海信息技术有限公司 A kind of logic control element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005304A (en) * 2002-06-03 2004-01-08 Hitachi High-Technologies Corp System lsi control device
KR20040027683A (en) * 2004-02-24 2004-04-01 (주)태광이엔시 Method of displaying the states of control and digital output module using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005304A (en) * 2002-06-03 2004-01-08 Hitachi High-Technologies Corp System lsi control device
KR20040027683A (en) * 2004-02-24 2004-04-01 (주)태광이엔시 Method of displaying the states of control and digital output module using the same

Also Published As

Publication number Publication date
KR20130137439A (en) 2013-12-17

Similar Documents

Publication Publication Date Title
US20110215751A1 (en) Electric power converter
CN103278764A (en) Automatic board card detecting device of direct current power transmission control protective system
JP5368926B2 (en) Programmable logic controller and fault diagnosis method in programmable logic controller
KR101347305B1 (en) Remote Terminal Unit Digital Output Module Device
CN113691018A (en) Intelligent power system
JP6567472B2 (en) Gate driver drive device
CN106558578B (en) Semiconductor power module and drive system for electric motor
US20200185175A1 (en) Controller, distributed power supply, and method for checking for welding
US9735563B2 (en) Power distribution method, power distribution apparatus, and information handling system
WO2023177722A1 (en) Electrical power systems and methods
US20120313687A1 (en) Connection apparatus
CN104049982A (en) Server control system and server control method
US9755635B2 (en) Electronic system for an electrical apparatus and related method
JP2012088181A (en) Inspection device for overcurrent detection cutoff circuit
KR101710683B1 (en) Apparatus and Method for Controling of Safety System Equipment Using Logic Gate Component in Nuclear Power Plant
KR102514585B1 (en) Digital protection relay and controlling method thereof
Asif et al. Design of Mini PLC based on PIC18F452 Microcontroller using Concepts of Graceful Degradation.
CN101414829B (en) Method and circuit for preventing digital-analog conversion output circuit from output runaway
JP2013196383A (en) Gate control device, clock signal supply device, gate control method and clock signal supply method and program
JP2015099412A (en) Digital output apparatus
KR101091550B1 (en) Distributed programming system
KR101540975B1 (en) Apparatus and method for checking operation integrity on fpga based controller
RU181875U1 (en) STARTING TECHNOLOGY EQUIPMENT MANAGEMENT MODULE
Lee et al. Verification of improved load sequence logic of emergency diesel generator
JP4777202B2 (en) Breaker circuit verification device and verification signal holding device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191220

Year of fee payment: 7