KR101342558B1 - Method for fabricating network electrodes using self-assembly of particles - Google Patents

Method for fabricating network electrodes using self-assembly of particles Download PDF

Info

Publication number
KR101342558B1
KR101342558B1 KR1020120140102A KR20120140102A KR101342558B1 KR 101342558 B1 KR101342558 B1 KR 101342558B1 KR 1020120140102 A KR1020120140102 A KR 1020120140102A KR 20120140102 A KR20120140102 A KR 20120140102A KR 101342558 B1 KR101342558 B1 KR 101342558B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode layer
particles
etching
surface structure
Prior art date
Application number
KR1020120140102A
Other languages
Korean (ko)
Inventor
이신두
박승철
김민회
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120140102A priority Critical patent/KR101342558B1/en
Application granted granted Critical
Publication of KR101342558B1 publication Critical patent/KR101342558B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

A surface structure is formed by arranging particles having a nanometer or micrometer level of size on an electrode layer and allowing a functional fluid to permeate space among the particles. A network electrode can be periodically formed by differentially etching the electrode layer using the surface structure. The network electrode can be formed on a period about tens of nanometers. However, the shape, size and period of the network electrode can be variously adjusted according to the shape and size of used particles and the etching level of the electrode layer. Further, the ratio of an electrode area to a non-electrode area can be changed according to the etching level even in the network electrode having the same shape and period.

Description

입자 자기조립을 이용한 네트워크 전극 제작 방법{METHOD FOR FABRICATING NETWORK ELECTRODES USING SELF-ASSEMBLY OF PARTICLES}Method for fabricating network electrode using particle self-assembly {METHOD FOR FABRICATING NETWORK ELECTRODES USING SELF-ASSEMBLY OF PARTICLES}

실시예들은 입자 자기조립을 이용한 네트워크 전극 제작 방법에 관한 것이다. 보다 구체적으로는, 실시예들은 전극층상에 배열된 입자를 이용하여 위치에 따른 높이 차이를 갖는 표면 구조물을 형성하고, 표면 구조물을 이용하여 위치에 따른 전극층의 식각 정도를 조절하여 주기적인 네트워크 전극을 형성하는 기술에 대한 것이다. Embodiments relate to a method of fabricating a network electrode using particle self-assembly. More specifically, embodiments form a surface structure having a height difference according to the position using particles arranged on the electrode layer, and by using the surface structure to adjust the degree of etching of the electrode layer according to the position to form a periodic network electrode It is about forming technology.

주기적인 네트워크 전극을 형성하는 연구는 표면 구조물을 형성하는 다양한 방법을 통해 연구되어 왔으며, 대표적으로 광전사법(photolithography), 전자빔 리소그래피(electron-beam lithography), 집속 이온빔 리소그래피(focused ion beam lithography) 등이 있다. 하지만 이 중 광전사법의 경우에는, 대면적에 균일한 구조물을 형성할 수 있다는 장점이 있는 반면 서브마이크론 이하의 공정은 어렵다는 단점이 있다. 전자빔 리소그래피 방식과 집속 이온빔 리소그래피 방식의 경우에는, 균일한 나노 단위의 구조물 형성이 가능하다는 장점이 있는 반면에 그 공정 단가가 매우 높고 대면적에 적용이 어렵다는 단점이 있다. Formation of periodic network electrodes has been studied through various methods of forming surface structures. Typical examples include photolithography, electron-beam lithography, and focused ion beam lithography. have. However, in the case of the photoelectric method, there is an advantage in that it is possible to form a uniform structure in a large area, while the sub-micron process is difficult. In the case of electron beam lithography and focused ion beam lithography, there is an advantage in that a uniform nano-unit structure can be formed, while the process cost is very high and it is difficult to apply to a large area.

이러한 문제를 해결하기 위하여, 그 자체로 마이크로부터 나노 단위의 크기를 가지는 입자를 이용하는 방법이 연구되었다. 이 방법은, 유리 기판 위에 입자를 2차원적인 조밀 육방 구조(hexagonal closed packed)로 배열한 후, 식각 공정을 통하여 입자의 크기를 줄여 입자와 입자 사이의 떨어진 공간을 형성하고 이러한 입자와 입자 사이의 공간에 전극층으로 이용되는 금속을 증착한 후 입자를 제거하는 방식이다. 입자는 유리기판에 대하여 금속의 증착을 막아주는 희생층으로 이용되었으며 이와 같이 희생층을 이용하여 구조물을 형성하는 방식을 리프트오프(lift-off) 방식이라고 지칭한다. In order to solve this problem, a method of using a particle having a size of micro to nano units by itself has been studied. This method involves arranging particles in a two-dimensional hexagonal packed on a glass substrate, and then reducing the size of the particles through an etching process to form spaces between the particles and between them. Particles are removed after depositing a metal used as an electrode layer in the space. Particles were used as a sacrificial layer that prevents the deposition of metal on the glass substrate. Thus, a method of forming a structure using the sacrificial layer is called a lift-off method.

전술한 것과 같이 입자를 이용하여 주기적인 네트워크 전극을 형성하는 경우, 입자의 크기에 따라 다양한 크기 및 주기의 전극형성이 가능하다는 장점이 있다. 반면, 희생층 위에 전극 물질이 형성되고 하부의 희생층을 제거하는 리프트오프 공정의 원리로 인하여, 희생층을 제거하는 과정에서 하부 기판의 전극 부분과 희생층 위에 형성된 전극 물질 간의 끊어짐에 의하여 경계 부분에서 전극의 어긋남 또는 들뜸 현상이 발생하게 된다. 이러한 전극의 불균일한 형성의 경우 기본적으로 전기장의 왜곡에 의한 불균일한 분포와 다양한 층이 요구되는 소자의 경우에는 소자의 안정성 및 신뢰성이 크게 저하되는 문제점이 있다. As described above, in the case of forming the periodic network electrode using the particles, there is an advantage that electrode formation of various sizes and periods is possible depending on the size of the particles. On the other hand, due to the principle of the lift-off process in which the electrode material is formed on the sacrificial layer and the lower sacrificial layer is removed, the boundary portion is formed between the electrode portion of the lower substrate and the electrode material formed on the sacrificial layer in the process of removing the sacrificial layer. In this case, the electrodes are displaced or lifted up. In the case of the non-uniform formation of such an electrode, there is a problem that the stability and reliability of the device are greatly degraded in the case of a device requiring a nonuniform distribution and various layers due to distortion of an electric field.

또한, 리프트오프 방식에서 전극을 형성할 때 전극물질이 기판에 수직한 방향으로 도포가 되므로 대부분의 전극의 경계면이 기판에 수직한 모양으로 형성이 된다. 따라서 경사면을 가지는 전극 구조를 형성하고자 할 경우에 리프트오프 방식으로는 한계가 있다.In addition, since the electrode material is applied in a direction perpendicular to the substrate when forming the electrode in the lift-off method, the boundary surface of most electrodes is formed in a shape perpendicular to the substrate. Therefore, there is a limit to the lift-off method when forming an electrode structure having an inclined surface.

David J. Norris 외 1인, "Chemical Approaches to Three-Dimensional Semiconductor Photonic Crystals", Adv. Mater. 2001, 13, No. 6. David J. Norris et al., “Chemical Approaches to Three-Dimensional Semiconductor Photonic Crystals”, Adv. Mater. 2001, 13, No. 6. Yu-Hsuan Ho 외 5인, "Transparent and conductive metallic electrodes fabricated by using nanosphere lithography", Organic Elecronics 12 (2011) 961-965. Yu-Hsuan Ho et al., "Transparent and conductive metallic electrodes fabricated by using nanosphere lithography", Organic Elecronics 12 (2011) 961-965.

본 발명의 일 측면에 따르면, 마이크로미터 또는 나노미터 수준의 다양한 크기 및 주기를 가지는 네트워크 전극을 형성하는데 있어서, 기존의 방식이 가지는 대면적의 한계, 공정 단가의 상승 및 해상도의 한계 등의 문제를 입자를 이용한 상향식 기술을 통하여 해결할 수 있는 네트워크 전극 제작 방법을 제공할 수 있다.According to an aspect of the present invention, in forming a network electrode having a variety of sizes and periods of the micrometer or nanometer level, problems such as the limitation of the large area, the increase in the unit cost and the resolution of the conventional method It is possible to provide a method for fabricating a network electrode that can be solved through a bottom-up technique using particles.

일 실시예에 따른 네트워크 전극 제작 방법은, 전극층상에 복수 개의 입자를 배열하는 단계; 상기 복수 개의 입자가 배열된 상기 전극층상에 기능성 유체를 도포하는 단계; 상기 기능성 유체를 경화시키는 단계; 상기 복수 개의 입자를 제거하여, 경화된 상기 기능성 유체로 이루어지는 표면 구조물을 형성하는 단계; 및 상기 표면 구조물의 위치에 따른 높이 차이를 이용하여 상기 전극층을 차등적으로 식각하는 단계를 포함할 수 있다.Network electrode manufacturing method according to an embodiment comprises the steps of arranging a plurality of particles on the electrode layer; Applying a functional fluid onto the electrode layer on which the plurality of particles are arranged; Curing the functional fluid; Removing the plurality of particles to form a surface structure composed of the cured functional fluid; And differentially etching the electrode layer by using a height difference depending on a position of the surface structure.

상기 전극층을 차등적으로 식각하는 단계는, 상기 표면 구조물을 희생층으로 이용하여 수행될 수 있다. The step of differentially etching the electrode layer may be performed using the surface structure as a sacrificial layer.

상기 표면 구조물은 상기 복수 개의 입자 각각에 대응되는 복수 개의 함몰 영역을 포함하며, 상기 전극층을 차등적으로 식각하는 단계는, 상기 복수 개의 함몰 영역에서 상기 전극층을 식각하는 단계를 포함할 수 있다.The surface structure may include a plurality of recessed regions corresponding to each of the plurality of particles, and the step of differentially etching the electrode layer may include etching the electrode layers in the plurality of recessed regions.

또한, 상기 표면 구조물은 상기 입자의 표면 형상에 대응되는 경사면을 가지며, 상기 전극층을 차등적으로 식각하는 단계는, 상기 표면 구조물의 경사면을 이용하여 상기 전극층이 경사면을 갖도록 식각하는 단계를 포함할 수 있다. In addition, the surface structure has an inclined surface corresponding to the surface shape of the particles, and the step of differentially etching the electrode layer, using the inclined surface of the surface structure may include the step of etching so that the electrode layer has an inclined surface. have.

상기 전극층을 차등적으로 식각하는 단계는, 식각 시간을 조절함으로써 상기 전극층의 식각된 영역의 크기를 조절하는 단계를 포함할 수도 있다. The step of differentially etching the electrode layer may include adjusting the size of the etched region of the electrode layer by adjusting the etching time.

상기 기능성 유체를 도포하는 단계는, 모세관 현상에 의해 상기 복수 개의 입자 사이의 공간으로 상기 기능성 유체가 스며들게 하는 단계를 포함할 수 있다.The applying of the functional fluid may include infiltrating the functional fluid into a space between the plurality of particles by capillary action.

본 발명의 일 측면에 따른 네트워크 전극 제작 방법에 의하면, 입자 자체를 마스크로 이용하는 경우 전극 형성 과정에서 필연적으로 발생하는 경계면의 이격 또는 들뜸 현상을 원천적으로 제거하여 안정적이며 신뢰성 높은 소자의 구현에 이용될 수 있다. According to the method of fabricating a network electrode according to an aspect of the present invention, when the particles themselves are used as a mask, the separation or lifting phenomenon of the boundary surface that is inevitably generated during the electrode formation process is removed to be used to implement a stable and reliable device. Can be.

상기 네트워크 전극 제작 방법은 별도의 패턴 공정 또는 배열 공정이 요구되지 않는 균일한 전극층을 이용한 기술로서, 양산성이 우수하며 공정이 단순한 이점이 있다. 또한, 네트워크 전극 제조 공정 중에 사용되는 입자의 크기 및/또는 식각 시간을 조절하여 네트워크 전극의 주기를 다양하게 변화시킬 수 있으며, 네트워크 전극에서 전극 부분과 비 전극 부분의 비율을 다양하게 구현할 수 있다.The method of fabricating the network electrode is a technology using a uniform electrode layer that does not require a separate pattern process or an array process, and has excellent mass productivity and a simple process. In addition, the period of the network electrode may be variously changed by adjusting the size and / or etching time of the particles used during the network electrode manufacturing process, and various ratios of the electrode portion and the non-electrode portion may be realized in the network electrode.

나아가, 네트워크 전극 제조 공정에서 상부의 희생층의 경사면을 이용하여 위치에 따른 식각의 정도를 조절할 경우, 하부의 전극층 역시 경계면에서 경사면을 가지는 전극을 형성할 수 있다. 이를 이용하여, 예컨대, 둘 이상의 물질이 적층된 구조의 전극층을 식각하는 과정에서 하부 물질과 상부 물질의 노출 정도가 차이가 있도록 함으로써, 최종적으로 형성된 전극층에 의한 전기장 변화를 구조적으로 형성할 수 있다. Further, when the degree of etching according to the position is adjusted by using the inclined surface of the sacrificial layer on the upper part in the network electrode manufacturing process, the lower electrode layer may also form an electrode having an inclined surface on the interface. Using this, for example, by varying the degree of exposure of the lower material and the upper material in the process of etching the electrode layer of the two or more materials stacked structure, it is possible to structurally form the electric field change by the electrode layer formed finally.

도 1a 내지 1e는 일 실시예에 따른 네트워크 전극 형성 방법을 나타내는 개념도들이다.
도 2a 내지 2c는 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 주사 전자 현미경(Scanning Electron Microscope; SEM) 이미지이다.
도 3은 실시예들에 따라 형성된 네트워크 전극의 광 투과도를 나타내는 그래프이다.
도 4a 내지 4c는 다른 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 SEM 이미지이다.
도 5a 내지 5c는 또 다른 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 SEM 이미지이다.
도 6은 실시예들에 따라 형성된 네트워크 전극의 광 투과도를 나타내는 그래프이다.
도 7은 실시예들에 따라 형성된 네트워크 전극의 전기 전도도를 나타내는 그래프이다. 1A to 1E are conceptual views illustrating a method of forming a network electrode according to an embodiment.
2A-2C are Scanning Electron Microscope (SEM) images showing the surface of a network electrode formed in accordance with embodiments.
3 is a graph showing light transmittance of a network electrode formed according to embodiments.
4A-4C are SEM images showing the surface of a network electrode formed in accordance with other embodiments.
5A-5C are SEM images showing the surface of a network electrode formed in accordance with yet other embodiments.
6 is a graph showing light transmittance of a network electrode formed according to embodiments.
7 is a graph showing electrical conductivity of network electrodes formed in accordance with embodiments.

이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

실시예들은 마이크로미터부터 나노미터 단위까지의 다양한 주기 및 폭을 가질 수 있는 주기적인 네트워크 전극을 만드는 기술에 대한 것이다. 실시예들은 이러한 전극을 형성하기 위하여 균일한 전극층 위에 나노미터 혹은 마이크로미터 수준의 다양한 크기를 갖는 입자를 이용하여 주기적인 표면 구조물을 형성하는 기술을 수반한다. 또한, 실시예들은 식각 공정 시간에 따른 식각 정도를 조절하여 동일한 주기에서 전극 부분과 비 전극 부분의 다양한 비율을 가지는 주기적인 네트워크 전극을 형성하는 기술에 관련된다. 네트워크 전극에서 전극 부분과 비 전극 부분의 다양한 비율에 따라 단위 면적에 대한 전기장의 양이 변화될 수 있으므로, 실시예들에 의해 제조된 네트워크 전극은 다양한 전기 광학적 소자의 응용에 적용 가능하다. Embodiments are directed to techniques for making periodic network electrodes that can have various periods and widths from micrometers to nanometers. Embodiments involve the technique of forming periodic surface structures using particles of various sizes on the uniform electrode layer at nanometer or micrometer levels to form such electrodes. Embodiments also relate to a technique of forming a periodic network electrode having various ratios of electrode portions and non-electrode portions in the same period by adjusting the degree of etching over the etching process time. Since the amount of the electric field with respect to the unit area may vary according to various ratios of the electrode portion and the non-electrode portion in the network electrode, the network electrode manufactured by the embodiments is applicable to the application of various electro-optical elements.

이하에서, 실시예들에 따른 네트워크 전극 제작 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of fabricating a network electrode according to embodiments will be described in detail with reference to the accompanying drawings.

도 1a 내지 1e는 일 실시예에 따른 네트워크 전극 형성 방법을 나타내는 개념도들이다. 1A to 1E are conceptual views illustrating a method of forming a network electrode according to an embodiment.

도 1a를 참조하면, 먼저 전극층(10)이 형성되어 있는 기판(1)을 준비할 수 있다. 전극층(10)은 후속 공정에 의해 네트워크 전극을 형성하기 위한 기반 물질로서, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu) 등의 금속, 인듐주석산화물(indium tin oxide), 인듐아연산화물(indium zinc oxide) 등의 금속산화물, 금(Au), 은(Ag) 등 전도성 물질의 나노입자, 또는 전도성 고분자 등 적당한 도전 물질로 이루어질 수 있으며, 특정 물질에 한정되지 않는다. 또한, 전극층(10)은 적어도 부분적으로 투명한 물질로 이루어질 수도 있다. 전극층(10)은 기판(1) 전면에서 균일한 두께를 갖도록 형성될 수 있다. 실시예들에서 전극층(10)은, 초기 증착시 별도의 패턴(pattern)이나 배열(alignment) 공정을 수행할 필요 없이, 기판(1) 전면에 단순 증착, 도포, 또는 다른 적당한 방법에 의해 형성될 수 있다. Referring to FIG. 1A, first, a substrate 1 on which an electrode layer 10 is formed may be prepared. The electrode layer 10 is a base material for forming a network electrode by a subsequent process, and includes metals such as gold (Au), silver (Ag), aluminum (Al), copper (Cu), and indium tin oxide. , Metal oxides such as indium zinc oxide, nanoparticles of a conductive material such as gold (Au), silver (Ag), or a suitable conductive material such as a conductive polymer, and the like, and are not limited thereto. In addition, the electrode layer 10 may be made of at least partially transparent material. The electrode layer 10 may be formed to have a uniform thickness on the entire surface of the substrate 1. In embodiments, the electrode layer 10 may be formed by simple deposition, coating, or other suitable method on the entire surface of the substrate 1 without the need for performing a separate pattern or alignment process during initial deposition. Can be.

도 1b를 참조하면, 전극층(10) 상에 복수 개의 입자(20)를 배열할 수 있다. 복수 개의 입자(20)는 상호 간에 일정한 간격을 갖도록 배열되어, 복수 개의 입자(20) 사이의 공간이 주기적으로 배열되도록 할 수 있다. 각각의 입자(20)는 나노미터 또는 마이크로미터 수준의 크기를 가질 수 있다. 예컨대, 각각의 입자(20)는 나노미터 또는 마이크로미터 수준의 직경을 갖는 구 형상일 수 있으나, 이에 한정되는 것은 아니다. Referring to FIG. 1B, a plurality of particles 20 may be arranged on the electrode layer 10. The plurality of particles 20 may be arranged to have a predetermined distance from each other, such that the space between the plurality of particles 20 is periodically arranged. Each particle 20 may have a size on the nanometer or micrometer level. For example, each particle 20 may be a spherical shape having a diameter of the nanometer or micrometer level, but is not limited thereto.

각각의 입자(20)는 금(Au), 은(Ag) 등의 금속, 폴리스티렌(polystyrene; PS), 아크릴 등의 합성수지, 플라스틱, 실리콘 산화물(SiO2), 티타늄 산화물(TiO2) 등의 무기 산화물, 또는 다른 적당한 물질로 이루어질 수 있다. 복수 개의 입자(20)는, 특정 방법에 한정됨이 없이, 증발법(evaporation method), 스핀 코팅법(spin-coating method), 액적 코팅법(drop-coating method)과 같은 용액 공정 방법, 템플릿을 이용한 방법(template-assisted method), 또는 다른 적당한 방법에 의하여 전극층(10)상에 배열될 수 있다.Each particle 20 is made of metal such as gold (Au), silver (Ag), synthetic resin such as polystyrene (PS), acryl, plastic, silicon oxide (SiO 2 ), titanium oxide (TiO 2 ), or other inorganic materials. Oxide, or other suitable material. The plurality of particles 20 is not limited to a specific method, but may be a solution process method such as an evaporation method, a spin-coating method, a drop-coating method, or a template. The electrode layer 10 may be arranged by a template-assisted method, or other suitable method.

도 1c를 참조하면, 복수 개의 입자(20)가 배열된 전극층(10)상에 기능성 유체(30)를 도포할 수 있다. 본 명세서에서 기능성 유체(30)란, 유체 상태를 갖는 한편 열, 빛, 전자기파 또는 다른 적당한 방법에 의하여 경화시키는 것이 가능한 종류의 물질을 지칭한다. 예를 들어, 기능성 유체(30)로 불소(fluorine)계 물질, 포토레지스트(photoresist), 폴리아크릴산(polyaclilic acid), 폴리디메틸실록세인(polydimethylsiloxane; PDMS), 또는 금(Au), 은(Ag) 등으로 이루어진 나노입자가 용매 내에 분산되어 이루어진 유체 등이 사용될 수도 있으나, 이에 한정되는 것은 아니다. 복수 개의 입자(20)와 마찬가지로, 기능성 유체(30)는 증발법, 스핀 코팅법, 액적 코팅법, 또는 다른 적당한 방법에 의하여 전극층(10)상에 도포될 수 있으나, 이에 한정되는 것은 아니다. Referring to FIG. 1C, the functional fluid 30 may be applied onto the electrode layer 10 on which the plurality of particles 20 are arranged. Functional fluid 30 herein refers to a kind of material that has a fluid state and is capable of curing by heat, light, electromagnetic waves or other suitable methods. For example, the functional fluid 30 may be a fluorine-based material, photoresist, polyaclilic acid, polydimethylsiloxane (PDMS), or gold (Au) or silver (Ag). A fluid in which nanoparticles made of such particles are dispersed in a solvent may be used, but is not limited thereto. Like the plurality of particles 20, the functional fluid 30 may be applied on the electrode layer 10 by, but not limited to, evaporation, spin coating, droplet coating, or other suitable method.

유체의 경우, 모세관 현상에 의하여 크기가 작은 공간에 위치하려는 힘을 받게 되는데 이를 브릿지(bridge) 현상이라고 지칭한다. 나노미터 혹은 마이크로미터 수준의 크기를 갖는 입자(20)들이 배열된 전극층(10)상에 기능성 유체(30)를 도포하면, 브리지(bridge) 현상으로 인하여 각각의 입자(20)들 사이의 매우 작은 공간이 강한 모세관 현상을 유발하고, 그 결과 기능성 유체(30)가 입자(20)와 입자(20) 사이의 공간들에 위치하게 된다.In the case of a fluid, a capillary phenomenon causes a force to be placed in a small space, which is called a bridge phenomenon. When the functional fluid 30 is applied onto the electrode layer 10 on which particles 20 having a nanometer or micrometer size are arranged, a very small space between the particles 20 due to a bridge phenomenon occurs. The space causes a strong capillary phenomenon, which results in the functional fluid 30 being located in the spaces between the particles 20 and 20.

기능성 유체(30)가 복수 개의 입자(20) 사이의 공간에 스며들도록 한 후, 기능성 유체(30)를 경화시킬 수 있다. 전술한 것과 같이, 기능성 유체(30)는 열, 빛, 전자기파 또는 다른 적당한 형태의 에너지를 인가함으로써 경화되는 물질로 이루어진다. 따라서, 기능성 유체(30)를 구성하는 물질에 따라 적합한 형태의 에너지를 가함으로써 기능성 유체(30)를 경화시킬 수 있다. After allowing the functional fluid 30 to permeate the space between the plurality of particles 20, the functional fluid 30 may be cured. As noted above, the functional fluid 30 is made of a material that is cured by applying heat, light, electromagnetic waves or other suitable forms of energy. Accordingly, the functional fluid 30 may be cured by applying an energy of a suitable form depending on the material constituting the functional fluid 30.

도 1d를 참조하면, 기능성 유체가 경화된 후 입자들을 제거함으로써 표면 구조물(35)을 형성할 수 있다. 입자는 화학 처리, 초음파, 또는 다른 적당한 방법에 의하여 제거될 수 있다. 표면 구조물(35)에서 기존에 입자가 위치하였던 부분은, 입자의 존재로 인해 기능성 유체가 스며들지 못하였으므로 입자를 제거하였을 때에는 다른 부분과 높이 차이를 갖는 함몰 영역(350)이 된다. 예컨대, 표면 구조물(35)은 복수 개의 함몰 영역(350)에서 유체에 의하여 덮이지 않은 전극층(10)이 노출된 형상을 가질 수 있다. 제거 전의 복수 개의 입자는 주기적으로 배열되며, 그 결과 표면 구조물(35)의 함몰 영역(350) 역시 복수 개가 나노미터 또는 마이크로미터 수준의 간격으로 주기적으로 배열될 수 있다. Referring to FIG. 1D, the surface structure 35 may be formed by removing particles after the functional fluid has cured. The particles may be removed by chemical treatment, ultrasonication, or other suitable method. The portion of the surface structure 35 in which the particles have been previously positioned becomes a recessed region 350 having a height difference from other portions when the particles are removed because the functional fluid has not penetrated due to the presence of the particles. For example, the surface structure 35 may have a shape in which the electrode layer 10 that is not covered by the fluid in the plurality of recessed areas 350 is exposed. The plurality of particles before removal are arranged periodically, so that the recessed areas 350 of the surface structure 35 may also be arranged periodically at intervals of the nanometer or micrometer level.

도 1e를 참조하면, 전극층(10) 일부를 제거함으로써 네트워크 전극을 형성할 수 있다. 이때 전극층(10) 위의 표면 구조물이 희생층(sacrificial layer) 또는 보호층(protective layer)의 기능을 할 수 있다. 본 명세서에서 네트워크 전극이란, 도 1e에 도시된 전극층(10)과 같이 부분적으로 비 전극 영역(100)을 포함하는 전극을 지칭한다. 예컨대, 비 전극 영역(100)은 전극층(10)이 식각되어 제거된 영역일 수 있다. 또한, 본 명세서에서 네트워크 전극의 주기란 비 전극 영역(100)들 사이의 거리를 지칭한다. 전극층(10)은 다양한 화학적 또는 광학적 방식으로 식각될 수 있으며, 식각 과정에서 자외선-오존(UV-ozone), 또는 산소 플라즈마(O2 plasma) 등이 이용될 수도 있다.Referring to FIG. 1E, a network electrode may be formed by removing a portion of the electrode layer 10. In this case, the surface structure on the electrode layer 10 may function as a sacrificial layer or a protective layer. In the present specification, the network electrode refers to an electrode including the non-electrode region 100 partially, such as the electrode layer 10 illustrated in FIG. 1E. For example, the non-electrode region 100 may be a region where the electrode layer 10 is removed by etching. In addition, in the present specification, the period of the network electrode refers to the distance between the non-electrode regions 100. It may be used, such as ozone (UV-ozone), or oxygen plasma (O 2 plasma) - electrode layer 10 is chemically different or can be etched in an optical manner, the ultraviolet light from the etching process.

도 1d를 다시 참조하면, 표면 구조물(35)의 두께는 균일하지 않으며 표면 구조물(35)에서 기존에 입자와 접촉하였던 영역(350)은 다른 부분과 비교하여 함몰된 형상을 갖는다. 전극층(10)의 식각은, 표면 구조물(35)의 높이 차이를 이용하여 차등적으로 이루어질 수 있다. 즉, 전극층(10)의 식각 공정에서 표면 구조물(35)의 희생층의 역할을 하므로, 동일한 식각 공정에서도 위치별로 표면 구조물(35)의 높이에 따라 그 아래에 위치하는 전극층(10)의 식각 정도가 상이하게 된다. 상대적으로 높이가 낮은 표면 구조물(35)의 함몰 영역(350)에서 다른 부분에 비해 빠른 속도로 식각이 이루어진 결과, 도 1e에 도시되는 것과 같이 식각된 비 전극 영역(100)이 주기적으로 배열된 네트워크 전극이 형성될 수 있다. Referring again to FIG. 1D, the thickness of the surface structure 35 is not uniform and the region 350 previously contacted with particles in the surface structure 35 has a recessed shape compared to other portions. The etching of the electrode layer 10 may be differentially performed using the height difference of the surface structure 35. That is, since it serves as a sacrificial layer of the surface structure 35 in the etching process of the electrode layer 10, the etching degree of the electrode layer 10 positioned below the height of the surface structure 35 for each position even in the same etching process. Will be different. As a result of etching faster than other portions in the recessed region 350 of the relatively low surface structure 35, a network in which the etched non-electrode regions 100 are periodically arranged as shown in FIG. 1E. An electrode can be formed.

일 실시예에서는, 표면 구조물을 이용하여 전극층(10)의 식각된 면이 경사면이 되도록 식각 조건을 제어할 수도 있다. 표면 구조물은 입자의 형상에 대응되는 경사면을 갖는다. 예컨대, 도 1c의 입자(20)와 같이 구형 입자가 사용될 경우, 이를 이용하여 형성된 도 1d의 표면 구조물(35)에서 함몰 영역(350)의 내측면은 구의 표면과 대응되는 경사면이 된다. 이후, 표면 구조물(35)을 희생층으로 이용하여 전극층(10)을 식각함으로써, 식각된 전극층(10)도 경사면을 갖도록 할 수 있다. 즉, 함몰 영역(350)에서 표면 구조물(35)의 높이는 위치에 따라 상이하므로, 희생층인 표면 구조물(35)이 완전히 제거된 후 그 아래의 전극층(10)이 식각되기 시작하는 시점 또한 위치에 따라 상이하게 된다. 이때, 함몰 영역(350) 아래의 전극층(10) 전체가 완전히 식각되어 제거되지 않을 정도로 식각 시간을 적절히 조절할 경우, 전극층(10)의 식각된 정도가 위치별로 상이하게 되므로 식각면은 전체적으로 경사면 형태가 될 수 있다. In one embodiment, the etching conditions may be controlled such that the etched surface of the electrode layer 10 is an inclined surface by using the surface structure. The surface structure has an inclined surface corresponding to the shape of the particles. For example, when spherical particles are used, such as the particle 20 of FIG. 1C, the inner surface of the recessed area 350 in the surface structure 35 of FIG. 1D formed using the same becomes an inclined surface corresponding to the surface of the sphere. Subsequently, by etching the electrode layer 10 using the surface structure 35 as a sacrificial layer, the etched electrode layer 10 may also have an inclined surface. That is, since the height of the surface structure 35 in the recessed area 350 is different depending on the position, the time point at which the electrode layer 10 begins to be etched after the sacrificial layer surface structure 35 is completely removed is also at the position. Accordingly. At this time, when the etching time is properly adjusted so that the entire electrode layer 10 under the recessed area 350 is not completely etched and removed, the etched surface of the electrode layer 10 is different from location to location, so the etched surface is inclined as a whole. Can be.

도 2a 내지 2c는 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 주사 전자 현미경(Scanning Electron Microscope; SEM) 이미지이다.2A-2C are Scanning Electron Microscope (SEM) images showing the surface of a network electrode formed in accordance with embodiments.

도 2a 내지 2c는, 약 15 nm 두께의 금(Au)으로 된 전극층상에 약 500 nm 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과를 나타낸다. 또한, 도 2a 내지 2c는 각각 식각 시간을 60초, 75초 및 150초로 변화시켰을 경우의 결과를 나타낸다. 도 2a에 도시되는 바와 같이, 식각 시간이 60초일 경우 입자와 전극층의 접접 근처에서만 부분적으로 식각이 이루어진다. 반면, 도 2b에 도시되는 바와 같이 식각 시간이 75초이면 식각 영역의 경계가 뚜렷한 결과가 얻어진다. 한편, 도 2c에 도시되는 바와 같이 식각 시간이 150초일 경우에는 식각이 과도하게 진행되어 위치에 따른 차등적인 식각이 아닌 전극층 전체에 대한 면 식각이 발생된다. 2A to 2C show a surface structure formed by a method according to the embodiment described above with reference to FIG. 1, with spherical PS particles of about 500 nm diameter arranged on an electrode layer of about 15 nm thick gold (Au). The differential etching results are shown. 2A to 2C show the results when the etching time is changed to 60 seconds, 75 seconds and 150 seconds, respectively. As shown in FIG. 2A, when the etching time is 60 seconds, the etching is partially performed only near the contact between the particles and the electrode layer. On the other hand, as shown in FIG. 2B, when the etching time is 75 seconds, the boundary of the etching area is clear. On the other hand, as shown in FIG. 2C, when the etching time is 150 seconds, etching is excessively performed, and surface etching is performed on the entire electrode layer instead of differential etching according to the position.

따라서, 식각 시간을 조절함으로써 전극층에서 식각되는 영역의 크기를 제어할 수 있다. 나아가, 이를 이용하여 전극층에서 전극 부분과 비 전극 부분(즉, 식각된 영역)의 비율을 제어함으로써 다양한 비율을 갖는 네트워크 전극을 제조할 수 있다. Therefore, by controlling the etching time, it is possible to control the size of the region to be etched in the electrode layer. Further, by using the same control the ratio of the electrode portion and the non-electrode portion (that is, the etched region) in the electrode layer can be produced a network electrode having various ratios.

도 3은 실시예들에 따라 형성된 네트워크 전극의 광 투과도를 나타내는 그래프이다. 3 is a graph showing light transmittance of a network electrode formed according to embodiments.

도 3은, 약 15 nm 두께의 금(Au)으로 된 전극층상에 약 500 nm 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과물의 광 투과도를 나타낸다. 도 3의 그래프(301, 302, 303, 304)는 각각 식각 시간이 60초, 75초, 150초 및 0초인 경우의 결과를 나타내는 것으로서, 동일한 주기를 입자를 배열하여 형성된 네트워크 전극에서 식각 시간의 변화에 따라 전극과 비 전극 부분의 비율을 상이하게 할 수 있으며, 그 결과 광 투과도가 상이함을 나타낸다. 광 투과도는 상용 자외선-가시광선 분광기(UV-Vis spectrometer)인 Jasco-V530를 통하여 측정하였으며, 기준값으로는 금속이 없는 유리층의 광 투과도를 이용하였다. 도시되는 바와 같이, 아무런 식각 공정을 인가하지 않은 전극층의 광 투과도가 가장 낮고 식각 시간이 증가할수록 하부의 전극층에서 식각된 부분의 비율이 증가하여 광 투과도가 증가함을 알 수가 있다. FIG. 3 shows a surface structure formed by a method according to the embodiment described above with reference to FIG. The light transmittance of the differentially etched result is shown. The graphs 301, 302, 303, and 304 of FIG. 3 show the results when the etching time is 60 seconds, 75 seconds, 150 seconds, and 0 seconds, respectively. According to a change, the ratio of an electrode and a non-electrode part may be made different, and as a result, it shows that light transmittance is different. The light transmittance was measured using a commercial UV-Vis spectrometer Jasco-V530, and the light transmittance of the glass layer without a metal was used as a reference value. As shown, it can be seen that the light transmittance of the electrode layer to which no etching process is applied is the lowest, and as the etching time increases, the ratio of the etched portion of the lower electrode layer increases to increase the light transmittance.

따라서, 식각 시간을 조절하여 동일한 주기를 갖는 네트워크 형태의 전극에서도 전극 부분과 비 전극 부분의 비율 및 광 투과도를 목적하는 범위로 제어하여 네트워크 전극을 형성할 수 있다.Therefore, the network electrode may be formed by controlling the etching time and controlling the ratio and the light transmittance of the electrode portion and the non-electrode portion in the desired range even in the network type electrode having the same period.

도 4a 내지 4c는 다른 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 SEM 이미지이다. 4A-4C are SEM images showing the surface of a network electrode formed in accordance with other embodiments.

도 4a 내지 4c는, 약 15 nm 두께의 금(Au)으로 된 전극층상에 약 1 ㎛ 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과를 나타낸다. 또한, 도 4a 내지 4c는 각각 식각 시간을 60초, 75초 및 150초로 변화시켰을 경우의 결과를 나타낸다. 도 4 및 도2를 비교하면, 전극층상에 배열되는 입자의 크기를 변화시킴으로써 상이한 주기의 네트워크 전극을 형성할 수 있다. 4A-4C show a surface structure formed by a method according to the embodiment described above with reference to FIG. 1, with spherical PS particles of about 1 μm diameter arranged on an electrode layer of about 15 nm thick gold (Au). The differential etching results are shown. 4A to 4C show the results when the etching time is changed to 60 seconds, 75 seconds and 150 seconds, respectively. 4 and 2, different periods of network electrodes can be formed by changing the size of the particles arranged on the electrode layer.

한편, 입자의 크기가 증가할 경우 표면 구조물의 형성시 인가되는 모세관 힘의 크기가 상이하게 되므로, 표면 구조물의 두께가 증가하게 된다. 표면 구조물은 전극층의 식각 공정에서 희생층의 기능을 하므로, 표면 구조물의 두께가 증가하면 전극층으로부터 네트워크 전극을 형성하기 위한 최적의 식각 시간 역시 증가하게 된다. 도 4a를 참조하면, 식각 시간이 60초인 경우 도 2a의 경우와 유사하게 단지 부분적 식각 만이 이루어졌다. 또한 도 4b를 참조하면, 식각 시간이 75초인 경우에도 마찬가지로 희생층 두께의 증가로 인하여 충분한 식각이 얻어지지 않았다. 반면, 도 4c를 참조하면, 식각 시간이 120초인 경우 주기적인 네트워크 전극이 얻어졌다. On the other hand, when the size of the particles increases the size of the capillary force applied during the formation of the surface structure is different, the thickness of the surface structure is increased. Since the surface structure functions as a sacrificial layer in the etching process of the electrode layer, as the thickness of the surface structure increases, the optimal etching time for forming the network electrode from the electrode layer also increases. Referring to FIG. 4A, when the etching time is 60 seconds, only partial etching is performed similarly to the case of FIG. 2A. In addition, referring to FIG. 4B, even when the etching time is 75 seconds, sufficient etching may not be obtained due to an increase in the sacrificial layer thickness. On the other hand, referring to Figure 4c, when the etching time is 120 seconds, a periodic network electrode was obtained.

따라서, 실시예들에 따라 네트워크 전극을 형성하는 데에 있어서 입자의 크기에 따른 희생층의 두께가 최적의 식각 시간을 결정하는 중요한 변수가 될 수 있다. 즉, 표면 구조물을 형성하는데 사용되는 입자의 크기에 따라, 표면 구조물의 형성 후 전극층을 식각하기 위한 식각 시간을 적절히 조절할 수 있다. Therefore, in forming the network electrode according to the embodiments, the thickness of the sacrificial layer according to the size of the particles may be an important parameter in determining the optimal etching time. That is, according to the size of the particles used to form the surface structure, the etching time for etching the electrode layer after the formation of the surface structure can be appropriately adjusted.

도 5a 내지 5c는 또 다른 실시예들에 따라 형성된 네트워크 전극의 표면을 나타내는 SEM 이미지이다. 5A-5C are SEM images showing the surface of a network electrode formed in accordance with yet other embodiments.

도 5a 내지 5c는, 약 30 nm 두께의 금(Au)으로 된 전극층상에 약 500 nm 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과를 나타낸다. 또한, 도 5a 내지 5c는 각각 식각 시간을 60초, 150초 및 180초로 변화시켰을 경우의 결과를 나타낸다.5a to 5c show a surface structure formed by a method according to the embodiment described above with reference to FIG. 1, with a spherical PS particle of about 500 nm diameter arranged on an electrode layer of about 30 nm thick gold (Au). The differential etching results are shown. 5A to 5C show the results when the etching time is changed to 60 seconds, 150 seconds and 180 seconds, respectively.

도 5 에 도시된 실시예는 도 2를 참조하여 전술한 실시예에서 초기의 금(Au) 전극층의 두께를 두 배로 증가시킨 것이므로, 이론적인 최적 식각 시간은 도 2의 결과를 참조하여 150초 수준으로 예상될 수 있다. 도 5a를 참조하면, 식각 시간이 60초인 경우 비 전극부분을 전혀 얻을 수 없음을 알 수 있다. 또한, 도 5c를 참조하면, 식각 시간이 180초인 경우 과도한 식각이 진행되어 전극 부분이 거의 남아 잇지 않음을 알 수 있다. 반면, 도 5b를 참조하면, 150초 동안 식각을 진행한 경우 전극 부분과 비 전극 부분이 잘 분리되어 주기적인 네트워크 전극을 형성하게 된다.The embodiment shown in FIG. 5 doubles the thickness of the initial gold (Au) electrode layer in the embodiment described above with reference to FIG. Can be expected. Referring to FIG. 5A, when the etching time is 60 seconds, it can be seen that the non-electrode portion is not obtained at all. In addition, referring to FIG. 5C, when the etching time is 180 seconds, the excessive etching proceeds, so that the electrode part hardly remains. On the other hand, referring to Figure 5b, when the etching is performed for 150 seconds, the electrode portion and the non-electrode portion is well separated to form a periodic network electrode.

도 6은 실시예들에 따라 형성된 네트워크 전극의 광 투과도를 나타내는 그래프이다. 6 is a graph showing light transmittance of a network electrode formed according to embodiments.

도 6은, 약 30 nm 두께의 금(Au)으로 된 전극층상에 약 500 nm 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과물의 광 투과도를 나타낸다. 그래프(601, 602, 603, 604)는 각각 식각 시간이 60초, 150초, 180초 및 0초인 경우의 결과를 나타낸다. 도 3에 도시된 실시예와 비교하면, 전극층의 두께가 증가하여 상대적인 광 투과도는 감소하였으나, 식각 시간의 증가에 따라 광 투과도가 증가하는 경향은 유사함을 알 수 있다.FIG. 6 illustrates the use of a surface structure formed by a method according to the embodiment described above with reference to FIG. The light transmittance of the differentially etched result is shown. Graphs 601, 602, 603, and 604 show the results when the etching time is 60 seconds, 150 seconds, 180 seconds and 0 seconds, respectively. Compared with the embodiment shown in FIG. 3, although the relative light transmittance was decreased due to the increase in the thickness of the electrode layer, it can be seen that the tendency of light transmittance to increase with the increase of the etching time is similar.

도 7은 실시예들에 따라 형성된 네트워크 전극의 전기 전도도를 나타내는 그래프이다. 7 is a graph showing electrical conductivity of network electrodes formed in accordance with embodiments.

도 7의 그래프(701, 702)는, 각각 약 15 nm 및 약 30 nm 두께의 금(Au)으로 된 전극층들상에 약 500 nm 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과물의 단위 면적당 저항을 식각 시간별로 산출한 후 이를 연결한 그래프를 나타낸다. Graphs 701 and 702 of FIG. 7 arrange spherical PS particles of about 500 nm diameter on electrode layers of gold (Au) of thicknesses of about 15 nm and about 30 nm, respectively, described above with reference to FIG. Using the surface structure formed by the method according to the embodiment, the resistance per unit area of the resultant etched by the etching time is calculated for each etching time and the graph is connected.

또한, 도 7의 점(703, 704)은, 각각 약 15 nm 및 약 30 nm 두께의 금(Au)으로 된 전극층들상에 약 1 ㎛ 직경의 구형 PS 입자를 배열하고, 도 1을 참조하여 전술한 실시예에 따른 방법에 의하여 형성된 표면 구조물을 이용하여 차등적으로 식각한 결과물의 단위 면적당 저항을 나타낸다. 점(703)의 경우 식각 시간은 90초이며, 점(704)의 경우 식각 시간은 150초이다. In addition, dots 703 and 704 in FIG. 7 arrange spherical PS particles having a diameter of about 1 μm on electrode layers of gold (Au) having a thickness of about 15 nm and about 30 nm, respectively, and with reference to FIG. 1. The resistance per unit area of the differentially etched result using the surface structure formed by the method according to the above embodiment is shown. In the case of the point 703, the etching time is 90 seconds, and in the case of the point 704, the etching time is 150 seconds.

도 7에 도시되는 바와 같이, 식각 전 전극층의 초기 두께, 표면 구조물의 형성에 사용되는 입자의 크기, 표면 구조물을 희생층으로 이용한 전극층의 식각 시간 등이 네트워크 전극의 주기 및 면 저항과 상관 관계가 있음을 알 수 있다. 도 3 및 6에 도시된 광 투과도 특성 및 도 7에 도시된 면 저항 특성을 조합함으로써, 실시예들을 이용하여 사용 목적에 적합한 최적의 특성을 갖는 투명 네트워크 전극을 설계 및 구현할 수 있다. As shown in FIG. 7, the initial thickness of the electrode layer before etching, the size of particles used to form the surface structure, the etching time of the electrode layer using the surface structure as a sacrificial layer, and the like have a correlation with the period and surface resistance of the network electrode. It can be seen that. By combining the light transmittance characteristics shown in FIGS. 3 and 6 and the sheet resistance characteristics shown in FIG. 7, embodiments can be used to design and implement a transparent network electrode having an optimal characteristic suitable for use.

이상에서 설명한 실시예들에 따른 네트워크 전극의 제조 방법은, 전극 패턴을 형성하기 위한 기존의 광전사법(photolithography), 진공 증착법(vacuum deposition), 스크린 프린팅(screen printing) 방법 등에서 요구되는 마스크(mask) 및 정밀한 배열(precise alignment) 과정을 필요로 하지 않으며, 전극의 폭을 일정하게 유지한 상태에서도 비 전극 영역의 크기 조절이 가능하여 전극 간 전압의 크기를 조절할 수 있다. The method for manufacturing a network electrode according to the embodiments described above, a mask required by conventional photolithography, vacuum deposition, screen printing method, etc. for forming an electrode pattern And it does not require a precision alignment (precise alignment) process, the size of the non-electrode region can be adjusted even when the width of the electrode is kept constant to adjust the magnitude of the voltage between the electrodes.

또한, 기판 전체에 균일하게 형성된 전극층으로부터 단순한 식각 작업을 통해 네트워크 전극을 형성하므로, 전극 영역과 비 전극 영역의 경계면에서 생기는 이격 혹은 돌출 등에 의한 결함을 원천적으로 제거할 수 있는 장점이 있다. 나아가, 식각시 보호층으로 사용되는 표면 구조물의 수평 위치에 따른 수직 높이 변화를 이용하여 전극층의 식각 정도를 변화시킬 수 있다. 이를 이용하여, 서로 상이한 둘 이상의 물질의 적층 구조를 가진 전극층으로부터 두께에 따라 경사를 가지는 다양한 전극 구조를 형성할 수 있다.In addition, since the network electrode is formed through a simple etching operation from the electrode layer uniformly formed on the entire substrate, there is an advantage that the defects due to the separation or protrusion generated at the interface between the electrode region and the non-electrode region can be removed. Further, the etching degree of the electrode layer may be changed by using a vertical height change according to a horizontal position of the surface structure used as a protective layer during etching. By using this, various electrode structures having inclinations according to thicknesses can be formed from an electrode layer having a laminated structure of two or more materials different from each other.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. However, it should be understood that such modifications are within the technical scope of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (11)

전극층상에 복수 개의 입자를 배열하는 단계;
상기 복수 개의 입자가 배열된 상기 전극층상에 기능성 유체를 도포하는 단계;
상기 기능성 유체를 경화시키는 단계;
상기 복수 개의 입자를 제거하여, 경화된 상기 기능성 유체로 이루어지는 표면 구조물을 형성하는 단계; 및
상기 표면 구조물의 위치에 따른 높이 차이를 이용하여 상기 전극층을 차등적으로 식각하는 단계를 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
Arranging a plurality of particles on the electrode layer;
Applying a functional fluid onto the electrode layer on which the plurality of particles are arranged;
Curing the functional fluid;
Removing the plurality of particles to form a surface structure composed of the cured functional fluid; And
And differentially etching the electrode layer using the height difference depending on the position of the surface structure.
제 1항에 있어서,
상기 전극층을 차등적으로 식각하는 단계는, 상기 표면 구조물을 희생층으로 이용하여 수행되는 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 1,
And differentially etching the electrode layer is performed using the surface structure as a sacrificial layer.
제 2항에 있어서,
상기 표면 구조물은 상기 복수 개의 입자 각각에 대응되는 복수 개의 함몰 영역을 포함하며,
상기 전극층을 차등적으로 식각하는 단계는, 상기 복수 개의 함몰 영역에서 상기 전극층을 식각하는 단계를 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
3. The method of claim 2,
The surface structure includes a plurality of recessed areas corresponding to each of the plurality of particles,
The differentially etching the electrode layer may include etching the electrode layer in the plurality of recessed areas.
제 2항에 있어서,
상기 표면 구조물은 상기 입자의 표면 형상에 대응되는 경사면을 가지며,
상기 전극층을 차등적으로 식각하는 단계는, 상기 표면 구조물의 경사면을 이용하여 상기 전극층이 경사면을 갖도록 식각하는 단계를 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
3. The method of claim 2,
The surface structure has an inclined surface corresponding to the surface shape of the particles,
The differentially etching the electrode layer may include etching the electrode layer to have an inclined surface by using an inclined surface of the surface structure.
제 2항에 있어서,
상기 전극층을 차등적으로 식각하는 단계는, 식각 시간을 조절함으로써 상기 전극층의 식각된 영역의 크기를 조절하는 단계를 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
3. The method of claim 2,
And differentially etching the electrode layer comprises adjusting the size of the etched region of the electrode layer by adjusting an etching time.
제 1항에 있어서,
상기 기능성 유체를 도포하는 단계는, 모세관 현상에 의해 상기 복수 개의 입자 사이의 공간으로 상기 기능성 유체가 스며들게 하는 단계를 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 1,
The step of applying the functional fluid, the method of manufacturing a network electrode, characterized in that the step of infiltrating the functional fluid into the space between the plurality of particles by a capillary phenomenon.
제 1항에 있어서,
상기 전극층을 차등적으로 식각하는 단계 후, 상기 표면 구조물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 1,
And after the differentially etching the electrode layer, removing the surface structure.
제 1항에 있어서,
상기 기능성 유체는 열, 빛 또는 전자기파에 의하여 경화될 수 있는 물질인 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 1,
The functional fluid is a method of manufacturing a network electrode, characterized in that the material which can be cured by heat, light or electromagnetic waves.
제 8항에 있어서,
상기 기능성 유체는, 불소계 물질, 포토레지스트, 폴리아크릴산, 폴리디메틸실록세인, 또는 나노입자가 분산된 용매로 이루어지는 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 8,
The functional fluid comprises a fluorine-based material, photoresist, polyacrylic acid, polydimethylsiloxane, or a solvent in which nanoparticles are dispersed.
제 1항에 있어서,
상기 전극층은 금속, 금속산화물, 전도성 나노입자, 또는 전도성 고분자로 이루어진 것을 특징으로 하는 네트워크 전극의 제작 방법.
The method of claim 1,
The electrode layer is a method of manufacturing a network electrode, characterized in that made of a metal, metal oxide, conductive nanoparticles, or a conductive polymer.
제 1항에 있어서,
상기 입자는 금속, 합성수지, 플라스틱 또는 무기 산화물로 이루어진 것을 특징으로 하는 네트워크 전극의 제작 방법.The method of claim 1,
The particle is a method of manufacturing a network electrode, characterized in that made of metal, synthetic resin, plastic or inorganic oxide.
KR1020120140102A 2012-12-05 2012-12-05 Method for fabricating network electrodes using self-assembly of particles KR101342558B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120140102A KR101342558B1 (en) 2012-12-05 2012-12-05 Method for fabricating network electrodes using self-assembly of particles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120140102A KR101342558B1 (en) 2012-12-05 2012-12-05 Method for fabricating network electrodes using self-assembly of particles

Publications (1)

Publication Number Publication Date
KR101342558B1 true KR101342558B1 (en) 2013-12-17

Family

ID=49988542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140102A KR101342558B1 (en) 2012-12-05 2012-12-05 Method for fabricating network electrodes using self-assembly of particles

Country Status (1)

Country Link
KR (1) KR101342558B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550452B1 (en) 2004-10-19 2006-02-08 한국과학기술원 Non-volatile memory with well-ordered metal nanodots for multi-bit cell operation and its manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550452B1 (en) 2004-10-19 2006-02-08 한국과학기술원 Non-volatile memory with well-ordered metal nanodots for multi-bit cell operation and its manufacturing

Similar Documents

Publication Publication Date Title
US9491853B2 (en) Composite conductive films with enhanced surface hardness
JP5359270B2 (en) Manufacturing method of fine structure using single particle film etching mask and manufacturing method of mold for nanoimprint or injection molding
CN105793777B (en) Imprint lithography template and method for zero gap imprinting
US20120015112A1 (en) Method of fabricating pattern
KR101381395B1 (en) Method of fabrication for array of nano-structures and devices containing the same
TW201602740A (en) Method for manufacturing conductive mesh pattern, mesh electrode manufactured by the method and laminate
KR100565174B1 (en) Method for manufacturing nano-gap electrode device
EP3660886B1 (en) Plasma etching method using faraday cage
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
US11276563B2 (en) Plasma etching method using faraday box
KR101997073B1 (en) Thin-film transistor substrate and method of manufacturing the same
US20240217168A1 (en) Additive manufacturing method for fabricating micro-nano structures
KR101251344B1 (en) 3-Dimensional Electrode Using Polyurethane Acrylate Pillar and Method of Manufacturing for the Same
Horváth et al. Fabrication of Large Area Sub‐200 nm Conducting Electrode Arrays by Self‐Confinement of Spincoated Metal Nanoparticle Inks
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
US8163656B2 (en) Process for adjusting the size and shape of nanostructures
KR101342558B1 (en) Method for fabricating network electrodes using self-assembly of particles
KR101940238B1 (en) A method of manufacturing metal stamps
KR100682887B1 (en) Method for forming nanostructure
KR101391010B1 (en) Process for producing 3-dimensional nanoparticle structure
KR20220096324A (en) Method for alignment of block copolymer using superfine pattern
JP5071643B2 (en) Manufacturing method of electronic device
KR20190081504A (en) 3d nano structure manufacturing method and 3d nano device manufacturing method
KR20180062317A (en) Method for manufacturing Metamaterial structure
KR20150122891A (en) A preparation method of micro-nano composite pattern using extraction of nano particles and a preparation method of light guide plate using the same method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 7