KR101338356B1 - Method of measuring short channel effect of nano-wire field effect transistor - Google Patents
Method of measuring short channel effect of nano-wire field effect transistor Download PDFInfo
- Publication number
- KR101338356B1 KR101338356B1 KR1020070034920A KR20070034920A KR101338356B1 KR 101338356 B1 KR101338356 B1 KR 101338356B1 KR 1020070034920 A KR1020070034920 A KR 1020070034920A KR 20070034920 A KR20070034920 A KR 20070034920A KR 101338356 B1 KR101338356 B1 KR 101338356B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowire
- microscope
- channel
- field effect
- scanning probe
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000005669 field effect Effects 0.000 title claims abstract description 41
- 230000000694 effects Effects 0.000 title claims abstract description 34
- 239000000523 sample Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000001124 conductive atomic force microscopy Methods 0.000 claims 1
- 210000004185 liver Anatomy 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 239000008186 active pharmaceutical agent Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000001338 self-assembly Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000004690 animal fin Anatomy 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000979 dip-pen nanolithography Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002127 nanobelt Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000527 sonication Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y35/00—Methods or apparatus for measurement or analysis of nanostructures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Abstract
주사 탐침 현미경을 이용하여 소스전극과 드레인 전극에 연결된 나노선 채널을 찾는 단계, 주사 탐침 현미경의 팁을 나노선 채널 위에 접촉시키고 나노선 채널 위에서 위치를 변화시키며 팁을 드레인 전극으로 하여 소스전극 과 팁 간에 채널을 형성시키는 단계 및 반도체 파라미터 분석기를 이용하여 소스전극과 팁 간의 채널에서 나노소자의 전기적 특성을 측정하는 단계를 포함하여 주사 탐침 현미경을 이용한 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법을 구성한다. 따라서, 나노선 전계효과 트랜지스터의 단채널 효과를 직접적으로 측정이 가능하게 됨으로써, 단채널 효과에 의한 동작전압 및 문턱전압의 변화를 고려한 소자의 설계 및 제조가 가능해진다.Finding a nanowire channel connected to a source electrode and a drain electrode by using a scanning probe microscope, contacting the tip of the scanning probe microscope on the nanowire channel, changing its position on the nanowire channel, and using the tip as a drain electrode. A method of measuring short channel effects of a nanowire field effect transistor using a scanning probe microscope, comprising: forming a channel in the liver and measuring the electrical characteristics of the nano device in the channel between the source electrode and the tip using a semiconductor parameter analyzer. do. Therefore, the short channel effect of the nanowire field effect transistor can be directly measured, and thus the device can be designed and manufactured in consideration of changes in operating voltage and threshold voltage due to the short channel effect.
Description
도 1은 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정방법이 적용되는 나노선 전계효과 트랜지스터의 구조도이다.1 is a structural diagram of a nanowire field effect transistor to which a short channel effect measuring method of a nanowire field effect transistor according to the present invention is applied.
도 2는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정방법이 적용되는 나노선 전계효과 트랜지스터의 주사 탐침 현미경 사진이다.2 is a scanning probe micrograph of the nanowire field effect transistor to which the short channel effect measuring method of the nanowire field effect transistor according to the present invention is applied.
도 3a는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법을 위한 주사 탐침 현미경을 이용한 단채널 형성의 개념도이다.3A is a conceptual diagram of short channel formation using a scanning probe microscope for a method for measuring short channel effects of a nanowire field effect transistor according to the present invention.
도 3b는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법을 수행하기 위한 시스템의 모식도이다. 3B is a schematic diagram of a system for performing a method for measuring short channel effects of a nanowire field effect transistor according to the present invention.
도 4a와 도 4b는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법에 의해 예시적으로 측정된 나노선 전계효과 트랜지스터의 전기적 특성의 보여주는 그래프이다.4A and 4B are graphs showing electrical characteristics of nanowire field effect transistors exemplarily measured by a method for measuring short channel effects of nanowire field effect transistors according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]
10: 반도체 나노선 20: 소스 전극10: semiconductor nanowire 20: source electrode
30: 드레인 전극 40: 게이트 산화막30
50: 기판 60: 주사 탐침 현미경50
61: 주사 탐침 현미경 팁 61: scanning probe microscope tip
70: 채널 길이70: channel length
본 발명은 나노선 전계효과 트랜지스터에 적용이 가능한 측정방법에 관한 것으로, 더욱 상세하게는 주사 탐침 현미경을 이용한 단채널 나노선 전계효과 트랜지스터의 전기적 특성 측정 방법에 관한 것이다.The present invention relates to a measuring method applicable to a nanowire field effect transistor, and more particularly to a method for measuring electrical characteristics of a short channel nanowire field effect transistor using a scanning probe microscope.
현재의 반도체 제조기술은 고집적화를 통한 대량생산 및 생산비용 절감을 기본으로 하고 있으나, 이와 같은 고직접화기술은 명백한 한계를 가지고 있으며, 이러한 한계는 나노소재와 나노소자에 대한 관심과 연구에 대한 동기가 되었다. 나노소재와 나노소자기술은 다양한 분야에서 광범위하게 적용되고 그 분야의 기술을 획기적으로 발전시키고 있다. Current semiconductor manufacturing technology is based on mass production and cost reduction through high integration. However, such high-consolidation technology has obvious limitations, and these limitations are motivated by interest and research on nanomaterials and nanodevices. Became. Nanomaterials and nanodevice technology are widely applied in various fields, and technology of the field is greatly developed.
일반적으로 물질의 크기가 나노미터 이하로 줄어들면 양자 구속 효과와 같은 새로운 물리적 특성이 예측된다. 최근 합성되고 있는 나노물질은 영차원(0-dimension), 일차원(1-dimension), 이차원(2-dimension) 구조로 나눌 수 있다. 영 차원 구조로서는 양자점(quantum dot)을 들 수 있으며, 일차원 구조로서는 나노선(nano-wire) 및 나노벨트(nano-belt)를 들 수 있다. 이차원 구조로서는 초격자 박막, 양자 우물 구조 등이 이에 해당된다. 그 중, 나노선은 단면의 지름이 수 나노미터에서 수백 나노미터 정도인 극미세선으로 현재 나노기술 분야에서 가장 효율적인 분야 가운데 하나로 평가되고 있다. 특히, 반도체 나노선은 밴드갭에 따라 다양한 물리적 특성을 보이며, 나노 스케일에 따른 양자 효과로 독특한 광학적, 전기적 특성을 가짐에 따라 많은 연구의 대상이 되고 있다.In general, as the material shrinks below nanometers, new physical properties such as quantum confinement effects are foreseen. Recently synthesized nanomaterials can be divided into 0-dimension, 1-dimension, 2-dimension structure. As the zero-dimensional structure, a quantum dot may be mentioned, and as the one-dimensional structure, a nano-wire and a nano-belt may be mentioned. Examples of two-dimensional structures include superlattice thin films and quantum well structures. Among them, nanowires are extremely fine wires having a diameter of several nanometers to several hundred nanometers, and are considered as one of the most efficient fields in nanotechnology. In particular, semiconductor nanowires have various physical properties according to the bandgap, and have a unique optical and electrical properties due to quantum effects according to the nanoscale, and thus have been the subject of many studies.
고집적도의 집적회로에서는 전자소자의 채널크기가 점차로 소형화되어 가고 있으며 이러한 나노화된 전자소자의 패터닝 방법은 크게 전통적인 탑-다운 방식(top-down)과 바텀-업(bottom-up) 방식으로 대별된다.In high-integration integrated circuits, the channel size of electronic devices is gradually miniaturized, and the patterning method of such nanonized electronic devices is largely classified into a traditional top-down method and a bottom-up method. .
전통적인 탑-다운 방식은 포토마스크를 이용하여 기판위에 패턴을 새기는 포토리소그래피(photo-lithography) 방법이 대표적이나, 이런 방법으로 제작되는 선의 폭은 점점 감소되어 가공가능한 선의 폭이 한계에 이르고 있는 상황이다. 왜냐하면, 탑-다운 방식의 경우에는 제조 가능한 가장 작은 형태의 크기 한계가 사용되는 도구의 정밀도에 직접적으로 좌우되게 되기 때문이다. 탑-다운 방식 내에서 개발되는 차세대 공정 기술로는 극자외선(EUV; Extreme Ultra-Violet) 리소그래피와 전자빔(Electron Beam) 리소그래피 기술 등이 각광을 받고 있기는 하나 두 기술 모두 비용과 시간의 관점에서 효율적이지 못하다.The traditional top-down method is a photo-lithography method in which a pattern is engraved on a substrate using a photomask, but the width of lines produced in such a method is gradually decreasing and the width of processable lines is reaching a limit. . This is because in the case of the top-down method, the smallest size limit that can be manufactured depends directly on the precision of the tool used. Next-generation process technologies developed within the top-down approach include Extreme Ultra-Violet (EUV) lithography and Electron Beam lithography, but both are cost effective and time efficient. Not
반면에, 바텀-업 방식의 경우는 개별 원자 혹은 분자들을 그들이 있어야 할 곳에 정확히 위치시키거나 자기조립(self-assembly)되도록 하는 기술을 의미한다. 자기조립 기술은 분자들의 자기조립 성질을 이용한 패터닝 기술이며 분자가 자기조립할 때 여러 조건을 조절하여 원하는 패턴을 만드는 기술이다. In the case of bottom-up, on the other hand, it means a technique that places individual atoms or molecules exactly where they should be or is self-assembly. Self-assembly technology is a patterning technology using the self-assembly of the molecules and is a technology that creates a desired pattern by controlling various conditions when the molecules self-assemble.
그러나, 이러한 나노 스케일의 전자소자의 구현시, 하나의 단위 소자에 대하여 전기적 특성을 제대로 측정하는 방법이 절실히 필요하다. 특히, 나노선 전계효과 트랜지스터의 경우에는 채널길이의 극미세화로 인한 단채널 효과(Short Channel Effect: SCE)가 나타난다. 단채널 효과는 트랜지스터의 채널 길이가 줄어들거나 너무 작아 소스와 드레인이 너무 근접함에 따라 소자특성이 나빠지는 현상을 의미한다. 즉, 소스와 드레인이 근접하게 되면 단채널 효과에 의해 게이트가 더 이상 소스와 드레인간의 운반자의 이동, 즉 전류를 제어할 수 없게 되어 스위칭 기능을 상실하는 현상이 발생하는 것이다. 이러한 소자의 축소에 기인한 제반 문제들은 제어 가능한 동작전압 및 문턱전압(threshold voltage) 범위의 축소로 인해 동작 성능의 향상에 제약을 가한다. 채널 길이를 짧게 만들면 (즉, 단채널로 만들면) 누설전류가 증가하거나 비선형 특성들이 커져서 회로설계에 문제가 된다. 이에 대한 해결 방안으로서 채널의 형태를 바꾸거나, LDD(Lightly Doped Drain) 조건을 조절하거나, Fin(물고기의 지느러미) 구조의 신소자(FinFET)를 적용하는 노력을 기울이고 있다. 뿐만 아니라, 전자소자의 채널 길이에 따른 단채널 효과의 측정이 단채널 효과에 기인한 동작전압 및 문턱전압의 변화를 고려한 나노선 전계효과 트랜지스터의 설계를 위하여 무엇보다 필요하다. However, in the implementation of such a nano-scale electronic device, a method for properly measuring the electrical characteristics of one unit device is urgently needed. In particular, in the case of a nanowire field effect transistor, a short channel effect (SCE) due to an extremely small channel length appears. The short channel effect refers to a phenomenon in which device characteristics deteriorate as the channel length of the transistor is reduced or is so small that the source and drain are too close. In other words, when the source and the drain are in close proximity, the short channel effect causes the gate to no longer control the movement of the carrier between the source and the drain, that is, the current, and thus the switching function is lost. Various problems due to the reduction of the device limit the improvement of the operation performance due to the reduction of the controllable operating voltage and the threshold voltage range. Shorter channel lengths (i.e. shorter channels) increase leakage current or increase nonlinear characteristics, which is a problem for circuit design. As a solution to this, efforts are being made to change the shape of the channel, to adjust the lightly doped drain (LDD) conditions, or to apply a fin (FinFET) having a fin (fish fin) structure. In addition, the measurement of the short channel effect according to the channel length of the electronic device is necessary for the design of the nanowire field effect transistor considering the change of the operating voltage and the threshold voltage due to the short channel effect.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 나노선 전계효과 트랜지스터의 제조공정 및 테스트 공정에 있어서, 나노선 전계효과 트랜지스터의 단채널 효과에 의한 전기적 특성을 인-시츄 방식으로 측정할 수 있는 방법을 제공하는데 있다.An object of the present invention for solving the above problems is in the manufacturing process and test process of the nanowire field effect transistor, it is possible to measure the electrical properties by the short-channel effect of the nanowire field effect transistor in-situ method To provide a method.
상기 목적을 달성하기 위한 본 발명은, 주사 탐침 현미경을 이용하여 소스전극과 드레인 전극에 연결된 나노선 채널을 찾는 단계, 주사 탐침 현미경의 팁을 상기 나노선 채널 위에 접촉시키고 상기 나노선 채널 위에서 위치를 변화시키며 상기 팁을 드레인 전극으로 하여 상기 소스전극 과 상기 팁 간에 채널을 형성시키는 단계 및 반도체 파라미터 분석기를 이용하여 상기 소스전극과 상기 팁 간의 채널에서 나노소자의 전기적 특성을 측정하는 단계를 포함하여 구성된 주사 탐침 현미경을 이용한 나노선 전계효과트랜지스터의 단채널 효과 측정 방법을 제공한다. In order to achieve the above object, the present invention is to find a nanowire channel connected to a source electrode and a drain electrode by using a scanning probe microscope, the tip of the scanning probe microscope to contact the nanowire channel and position on the nanowire channel And forming a channel between the source electrode and the tip using the tip as a drain electrode and measuring electrical characteristics of the nano device in the channel between the source electrode and the tip using a semiconductor parameter analyzer. Provided is a method for measuring short channel effects of a nanowire field effect transistor using a scanning probe microscope.
여기에서, 상기 나노선은 Si, SiC, SnO2, In2O3, ZnO, GaN, Ge, SiGe, InP, InN, InAs, GaP 중 하나이거나, 또는 그의 혼합물로 이루어지는 군에서 선택될 수 있다.Here, the nanowires may be selected from the group consisting of Si, SiC, SnO 2 , In 2 O 3 , ZnO, GaN, Ge, SiGe, InP, InN, InAs, GaP, or a mixture thereof.
여기에서, 상기 주사 탐침 현미경으로는, 원자력 현미경(AFM; Atomic Force Microscope), 스캐닝 터널링 현미경(STM; Scanning Tunneling Microscope), 측면력 현미경(LFM; Lateral Force Microscope), 자기력 현미경(MFM; Magnetic Force Microscope), 전기력 현미경(EFM; Electrostatic Force Microscope), 스캐닝 커패시턴스(capacitance) 현미경, 터널링 원자력 현미경 또는 전도성 원자력 현미경(CAFM; Conducting Atomic Force Microscope)이 이용될 수 있다.The scanning probe microscope may include an atomic force microscope (AFM), a scanning tunneling microscope (STM), a lateral force microscope (LFM), and a magnetic force microscope (MFM). ), Electrostatic Force Microscope (EFM), Scanning Capacitance Microscope, Tunneling Nuclear Microscope or Conducting Atomic Force Microscope (CAFM) can be used.
여기에서, 주사 탐침 현미경의 팁은 금속 또는 전기 전도성을 갖는 물질로 구성될 수 있다.Here, the tip of the scanning probe microscope may be composed of a metal or a material having electrical conductivity.
여기에서, 나노선 전계효과트랜지스터의 단채널 효과 측정 방법은 나노선 전계효과 트랜지스터의 제조에서 온-프로세스 인-시츄(In-situ) 방법으로 이루어질 수 있다.Here, the method for measuring the short channel effect of the nanowire field effect transistor may be made by an on-process in-situ method in the manufacture of the nanowire field effect transistor.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
도1은 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정방법이 적용되는 나노선 전계효과 트랜지스터의 구조도이다.1 is a structural diagram of a nanowire field effect transistor to which a short channel effect measuring method of a nanowire field effect transistor according to the present invention is applied.
도1에서 보여지는 바와 같이, 나노선 전계효과 트랜지스터는 반도체 나노선(10), 소스 전극(20), 드레인 전극(30), 게이트 산화막(40) 및 기판(50)을 포함하여 구성될 수 있다.As shown in FIG. 1, the nanowire field effect transistor may include a
먼저, 반도체 나노선(10)은 Si, SiC, SnO2, In2O3, ZnO, GaN, Ge, SiGe, InP, InN, InAs, GaP 중 하나 또는 그의 혼합물로 이루어지는 군에서 선택되어질 수 있다. First, the
반도체 나노선은 일반적으로 기판위에 스핀 코팅(spin coating)등의 방법으로 촉매입자를 얇게 도포하고, 촉매가 도포된 기판을 전기로에 넣고 화학기상증착(CVD; Chemical Vapor Deposition) 또는 금속유기화학기상증착(MOCVD; Metal Organic Chemical Vapor Deposition) 방법으로 성장시킨다. 현재 나노선 제조기술은 촉매의 크기나 양을 조절하여 소재의 길이를 자유자재로 조절할 수 있고 두께도 5 나노미터에서 수백 나노미터까지 조절할 수 있는 수준에까지 도달해 있다. 성장된 나노선은 기판을 화학적으로 안정한 휘발성 용액에 넣고 음파진동(sonication)으로 떼어내게 된다.Semiconductor nanowires are generally coated with a thin layer of catalyst particles by spin coating or the like on a substrate, and the substrate on which the catalyst is applied is placed in an electric furnace, followed by chemical vapor deposition (CVD) or metal organic chemical vapor deposition. Grown by (MOCVD; Metal Organic Chemical Vapor Deposition) method. Current nanowire manufacturing technology can control the length and length of the material freely by adjusting the size or amount of catalyst, and the thickness has reached the level that can be adjusted from 5 nanometers to several hundred nanometers. The grown nanowires are placed in a chemically stable volatile solution and separated by sonication.
다음으로 나노선이 들어있는 용액을 소자 제작에 사용될 기판(50)에 도포하고 포토리소그래피 방법으로 소스 전극(20) 및 드레인 전극(30)을 나노선(10) 양단에 형성하는 공정이 이루어지게 된다. 이때, 기판(50)에는 게이트 산화막(40)이 형성되어 있게 되는데, 게이트 산화막(40)에는 기판으로 고농도 도핑 실리콘 기판이 사용될 경우에는 SiO2가 일반적으로 이용될 수 있다. Next, a process of forming a
한편, 나노선이 들어있는 용액을 기판(50)에 도포하는 과정에서는 마이크로 유동채널(micro fluidic channel)을 이용한 방법과 딥-펜 나노리소그래피(Dip-pen nanolithography) 방법 등이 이용되어 나노선의 배열이 제어될 수 있다.Meanwhile, in the process of applying the solution containing the nanowires to the
도 1에서 예시된 나노선 전계효과트랜지스터는 게이트 산화막(40) 하부의 기판(50)이 고농도 도핑 처리되어 게이트 전극으로 기능하는 백게이트형(back-gate) 나노선 전계효과 트랜지스터이다. 이외에 나노선 전계효과 트랜지스터의 구조로는 나노선위에 게이트 절연막을 형성하고 그 상부에 게이트 전극이 형성되는 탑-게이트(top gate)형과 직접적으로 나노선 위에 쇼키(Schottky) 접촉 특성을 갖는 게이트 전극이 형성되는 형태도 가능하다.The nanowire field effect transistor illustrated in FIG. 1 is a back-gate nanowire field effect transistor in which the
도 2는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정방법이 적용되는 나노선 전계효과 트랜지스터의 주사 탐침 현미경 사진이다.2 is a scanning probe micrograph of the nanowire field effect transistor to which the short channel effect measuring method of the nanowire field effect transistor according to the present invention is applied.
도 2를 살펴보면, 도 1의 구조도를 통하여 설명된 바와 같이, 소스전극(20)과 드레인 전극(30)이 형성되어져 있으며, 소스전극(20)과 드레인 전극(30)간에 양단이 연결된 나노선(10)이 위치됨을 확인할 수 있다.Referring to FIG. 2, as described with reference to the structural diagram of FIG. 1, a
도 3a는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법을 위한 주사 탐침 현미경을 이용한 단채널 형성의 개념도이다.3A is a conceptual diagram of short channel formation using a scanning probe microscope for a method for measuring short channel effects of a nanowire field effect transistor according to the present invention.
도 3a에서 보여지는 바와 같이, 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법은 주사 탐침 현미경(60)을 이용하여 소스전극과 드레인 전극에 연결된 나노선 채널(10)을 찾는 과정으로부터 시작된다.As shown in FIG. 3A, the method for measuring short channel effects of the nanowire field effect transistor according to the present invention is based on finding a
주사 탐침 현미경(60)의 팁(61)이 상기 나노선 채널(10) 위에 접촉되면 나노선 채널 상에서 주사 탐침 현미경의 팁(61)의 위치를 변화시키며 소스전극(20) 과 팁(61) 간에 단채널(70)을 형성시키게 된다. 이때, 주사 탐침 현미경의 팁(61)은 금속(예컨대, Pt) 또는 전기 전도성을 갖는 물질로 구성되며, 드레인 전극(30)을 대체하는 새로운 드레인 전극으로 기능하게 되는 것이다. 즉, 소스 전극(20)과 주사 탐침 현미경의 팁(61)이 나노선(10)위에 접촉된 지점까지의 거리가 채널 길이(70)로 정의되는 것이다. 한편 주사 탐침 현미경의 팁(61)에는 드레인 전극으로 서 기능하기 위한 드레인 바이어스 전압(VDS)이 인가되게 되며, 게이트 전극으로서 기능하는 기판(50)에는 게이트 전압(VG)이 인가된다. 소스 전극(20)은 도3a에서는 생략된 채 도시되어 있지 아니하나 접지되어 있다.When the
주사 탐침 현미경으로는 일반적으로 주사탐침현미경(SPM; Scanning Probe Microscope)으로 통칭되는 원자력 현미경(AFM; Atomic Force Microscope), 스캐닝 터널링 현미경(STM; Scanning Tunneling Microscope), 측면력 현미경(LFM; Lateral Force Microscope), 자기력 현미경(MFM; Magnetic Force Microscope), 전기력 현미경(EFM; Electrostatic Force Microscope), 스캐닝 커패시턴스(capacitance) 현미경, 터널링 원자력 현미경 및 전도성 원자력 현미경(CAFM; Conducting Atomic Force Microscope)등이 이용될 수 있다. Scanning probe microscopes are commonly referred to as Scanning Probe Microscopes (APM), Atomic Force Microscopes (AFM), Scanning Tunneling Microscopes (STM), Lateral Force Microscopes (LFM). ), Magnetic Force Microscope (MFM), Electrostatic Force Microscope (EFM), Scanning Capacitance Microscope, Tunneling Nuclear Microscope and Conducting Atomic Force Microscope (CAFM), etc. may be used. .
도 3b는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법을 수행하기 위한 시스템의 모식도이다. 3B is a schematic diagram of a system for performing a method for measuring short channel effects of a nanowire field effect transistor according to the present invention.
도 3b에서 보여지는 바와 같이, 소스 전극(20), 게이트 전극으로서 기능하는 기판(50)과 드레인 전극으로서 기능하는 원자 탐침 현미경(60)에 반도체 파라미터 분석기(80)의 3단자가 연결된다. As shown in FIG. 3B, three terminals of the
도 3b에서는 도 3a를 통하여 설명된 바와 같은 소스 전극(20), 기판(50) 및 원자 탐침 현미경(60)의 팁(61)간의 인가 바이어스 전압 관계가 생략된 채 도시되어 있지 아니하나 단채널효과 측정을 위하여 적절한 전압이 인가되어야 함은 자명하다. 즉, 주사 탐침 현미경의 팁(61)에는 드레인 전극으로서 기능하기 위한 드레인 바이 어스 전압(VDS)이 인가되게 되며, 게이트 전극으로서 기능하는 기판(50)에는 게이트 전압(VG)이 인가된다. 소스 전극(20)은 접지되어 있다.In FIG. 3B, the applied bias voltage relationship between the
상술한 바와 같이 연결된 상태에서 반도체 나노선(10)을 따라 원자 탐침 현미경의 팁(61)을 이동시킴으로써 소스 전극(20)과 원자 탐침 현미경의 팁(61)간의 거리로 정의되는 채널 길이(70)에 따른 나노선 전계효과 트랜지스터의 전기적 특성이 분석될 수 있다.The
도 4a와 도 4b는 본 발명에 따른 나노선 전계효과 트랜지스터의 단채널 효과 측정 방법에 의해 예시적으로 측정된 나노선 전계효과 트랜지스터의 전기적 특성의 보여주는 그래프이다.4A and 4B are graphs showing electrical characteristics of nanowire field effect transistors exemplarily measured by a method for measuring short channel effects of nanowire field effect transistors according to the present invention.
도 4a에서 보여지는 그래프의 수평(x)축은 드레인-소스 전압(VDS)이며 수직(y)축은 드레인-소스 전류(IDS)를 표시하고 있다. 각각의 곡선은 채널 길이(L)가 각각 1㎛, 500nm, 200nm, 50nm, 20nm 일 때의 드레인-소스 전압(VDS)의 변화에 따른 드레인-소스 전류(IDS)의 변화 특성을 예시하고 있다. The horizontal (x) axis of the graph shown in FIG. 4A represents the drain-source voltage V DS and the vertical (y) axis represents the drain-source current I DS . Each curve illustrates the change characteristic of the drain-source current I DS according to the change of the drain-source voltage V DS when the channel length L is 1 μm, 500 nm, 200 nm, 50 nm, and 20 nm, respectively. have.
도 4a에서 보여지는 바와 같이, 짧은 채널길이(50nm, 20nm)를 가지는 경우에는 양의 드레인 바이어스 전압(VDS)하에서 포화 영역(saturation region)내에 명확한 전류의 상승 기울기가 관찰됨을 알 수 있다. 이러한 포화 영역에서는 전류의 상승은 전형적인 채널 길이 변조(CLM; Channel Length Modulation)에 기인한 단채널효과라 할 수 있다.As shown in FIG. 4A, it can be seen that in the case of having a short channel length (50 nm, 20 nm), a clear rising slope of the current in the saturation region is observed under the positive drain bias voltage V DS . In this saturation region, the increase in current is a short channel effect due to the typical channel length modulation (CLM).
한편, 도 4b에서 보여지는 그래프의 수평(x)축은 게이트 전압(VG)이며 수직(y)축은 드레인-소스 전류(IDS)를 표시하고 있다. 도4a와 마찬가지로 각각의 곡선은 채널 길이(L)가 각각 1㎛, 500nm, 200nm, 50nm, 20nm 일 때의 게이트 전압(VG)의 변화에 따른 드레인-소스 전류(IDS)의 변화 특성을 보여주고 있다. On the other hand, the horizontal (x) axis of the graph shown in Figure 4b is the gate voltage (V G ) and the vertical (y) axis represents the drain-source current (I DS ). As shown in FIG. 4A, each curve shows characteristics of the drain-source current I DS according to the change of the gate voltage V G when the channel length L is 1 μm, 500 nm, 200 nm, 50 nm, and 20 nm, respectively. Is showing.
도 4b의 측정을 위해서는 드레인 바이어스 전압(VDS)은 각각의 채널 길이에 대하여 동일하게 유지된다. 본 도 4b의 측정은 게이트 전압(VG)의 증가에 의해 드레인-소스 전류(IDS)가 증가하는 특성을 보여주고 있는데, 이는 n형의 반도체 특성을 가진 In2O3 나노선이 사용된 경우를 대상으로 측정된 것이기 때문이다. In2O3 나노선은 전도대에 전자를 제공하는 도너(donor) 역할을 수행하는 산소공공(vacancy)들 때문에 n형 반도체 특성을 가짐이 알려져 있다. For the measurement of FIG. 4B, the drain bias voltage V DS remains the same for each channel length. The measurement of FIG. 4B shows that the drain-source current I DS is increased by increasing the gate voltage V G , which is an In 2 O 3 nanowire having an n-type semiconductor characteristic. This is because it is measured for the case. In 2 O 3 nanowires are known to have n-type semiconductor properties because of oxygen vacancies that act as donors to provide electrons to the conduction band.
도 4b에서 보여지는 바와 같이, 채널길이가 짧아짐에 따라서 문턱전압(VT; threshold voltage)이 네거티브 쉬프트(shift)되는 현상이 관찰된다. 예컨대, 채널길이가 1㎛인 경우에는 -3.2V의 VT값을 보이고 채널 길이가 20nm로 짧아진 경우에는 -5.5V의 VT값을 보여주고 있다. , The channel length is shorter, depending on a threshold voltage as shown in Figure 4b; is (V T threshold voltage) is negative shift (shift) phenomenon is observed. For example, the
이러한 문턱전압의 쉬프트 현상도 단채널 효과에 기인한 것으로, 일반적으로 전하 분배 모델(charge sharing model)에 의해 설명될 수 있다. 즉, 채널 길이가 극단적으로 짧아짐에 따라 소스와 드레인 접합(junction)에 의하여 상당한 양의 전 하가 공핍(depletion)되게 되므로 반전층(inversion-layer) 채널 형성을 위하여 필요한 게이트 전압이 낮아지게 되는 것이다. The shift phenomenon of the threshold voltage is also due to the short channel effect and can be generally explained by a charge sharing model. In other words, as the channel length becomes extremely short, a significant amount of charge is depleted by the source and drain junctions, which lowers the gate voltage necessary for inversion-layer channel formation. .
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that
상기와 같은 본 발명에 따르면, 나노선 전계효과 트랜지스터의 소자 크기가 축소됨(scaling down)에 따른 전기적 특성 변화를 원자 탐침 현미경을 이용하여 직접적으로 측정 가능한 방법을 제공한다. According to the present invention as described above, there is provided a method capable of directly measuring the change in electrical characteristics according to the scaling down of the device size of the nanowire field effect transistor using an atomic probe microscope.
이에 의하여, 단채널 효과의 측정을 위하여 다양한 채널길이를 가지는 소자를 나노패터닝 공정을 이용하여 제작할 필요없이, 하나의 단위 소자를 이용해서도 다양한 채널길이에서의 전기적 특성을 평가할 수 있다. 또한, 본 발명에 의하면 주사 탐침 현미경 팁을 사용하여 나노선의 컨택 저항을 측정할 수 있다거나, 기판하부에 히터 또는 저온 장비를 장착하여 온도변화에 따른 전기적 특성 측정도 가능해진다는 효과가 있다.As a result, it is possible to evaluate the electrical characteristics at various channel lengths using a single unit device without having to fabricate a device having various channel lengths using a nanopatterning process for measuring short channel effects. In addition, according to the present invention, it is possible to measure the contact resistance of the nanowire using the scanning probe microscope tip, or to mount the heater or the low temperature equipment under the substrate to measure the electrical characteristics according to the temperature change.
이상과 같이 채널의 길이가 짧아짐에 따른 나노선 전계효과 트랜지스터의 단채널 효과를 직접적으로 측정이 가능하게 되므로써, 단채널 효과에 의한 동작전압 및 문턱전압의 변화를 고려한 소자의 설계 및 제조가 가능해진다.As described above, since the short channel effect of the nanowire field effect transistor can be directly measured as the channel length becomes shorter, the device can be designed and manufactured in consideration of the change in operating voltage and threshold voltage due to the short channel effect. .
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070034920A KR101338356B1 (en) | 2007-04-10 | 2007-04-10 | Method of measuring short channel effect of nano-wire field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070034920A KR101338356B1 (en) | 2007-04-10 | 2007-04-10 | Method of measuring short channel effect of nano-wire field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080091898A KR20080091898A (en) | 2008-10-15 |
| KR101338356B1 true KR101338356B1 (en) | 2013-12-06 |
Family
ID=40152240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070034920A KR101338356B1 (en) | 2007-04-10 | 2007-04-10 | Method of measuring short channel effect of nano-wire field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101338356B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003522419A (en) | 2000-02-02 | 2003-07-22 | ザ、ボード、オブ、トラスティーズ、オブ、ザ、ユニバシティー、オブ、イリノイ | Silicon nanoparticle field effect transistor and transistor memory device |
| WO2006076036A2 (en) | 2004-05-25 | 2006-07-20 | The Trustees Of The University Of Pennsylvania | Nanostructure assemblies, methods and devices thereof |
| KR100658993B1 (en) | 2004-06-22 | 2006-12-21 | 학교법인 포항공과대학교 | Semiconductor nanorod surface-treated with organic material |
-
2007
- 2007-04-10 KR KR1020070034920A patent/KR101338356B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003522419A (en) | 2000-02-02 | 2003-07-22 | ザ、ボード、オブ、トラスティーズ、オブ、ザ、ユニバシティー、オブ、イリノイ | Silicon nanoparticle field effect transistor and transistor memory device |
| WO2006076036A2 (en) | 2004-05-25 | 2006-07-20 | The Trustees Of The University Of Pennsylvania | Nanostructure assemblies, methods and devices thereof |
| KR100658993B1 (en) | 2004-06-22 | 2006-12-21 | 학교법인 포항공과대학교 | Semiconductor nanorod surface-treated with organic material |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080091898A (en) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858965B2 (en) | Nanowire heterostructures | |
| Karmakar et al. | Nano-electronics and spintronics with nanoparticles | |
| US7838368B2 (en) | Nanoscale fet | |
| Nilsson et al. | InSb nanowire field-effect transistors and quantum-dot devices | |
| Versen et al. | Nanoscale devices fabricated by direct machining of GaAs with an atomic force microscope | |
| Sun et al. | On the operation modes of dual-gate reconfigurable nanowire transistors | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| KR100822992B1 (en) | Nanowire field-effect transistor and manufacturing method of the same | |
| KR101071110B1 (en) | Nano-structured photodetector with photo-induced charge transfer elements | |
| KR100455279B1 (en) | Fabrication method of single electron tunelling device | |
| Pfund et al. | Fabrication of semiconductor nanowires for electronic transport measurements | |
| KR101338356B1 (en) | Method of measuring short channel effect of nano-wire field effect transistor | |
| Shirakashi et al. | Ferromagnetic ultra-small tunnel junction devices fabricated by scanning probe microscope (SPM) local oxidation | |
| US9449851B2 (en) | Local doping of two-dimensional materials | |
| US8164086B2 (en) | Phase-controlled field effect transistor device and method for manufacturing thereof | |
| Ramezani et al. | Fundamental phenomena in nanoscale semiconductor devices | |
| Dehzangi et al. | Field effect in silicon nanostructure fabricated by Atomic Force Microscopy nano lithography | |
| Sasa et al. | Coulomb Blockade Observed in InAs/AlGaSb Nanostructures Produced by an Atomic Force Microscope Oxidation Process | |
| US11322702B1 (en) | Electrical devices having radiofrequency field effect transistors and the manufacture thereof | |
| Li et al. | Design, fabrication and characterization of High-Performance silicon nanowire transistor | |
| Choi et al. | A Silicon self assembled quantum dot transistor operating at room temperature | |
| Ghoneim | From All-Si Nanowire TFETs Towards III-V TFETs | |
| Tiwari | CNT FETs the Next Generation of FETs | |
| Xiang et al. | High performance, low power nanowire transistor devices | |
| Guo et al. | Coulomb Interaction in One Dimensional Transport of Silicon Junctionless Nanowire Transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |