KR101335721B1 - 전압 제어 가변 저항을 이용한 연속시간형 카오스 신호 생성회로 - Google Patents

Abstract

본 발명은 암호화 통신에 사용 가능한 연속시간형 카오스 신호를 발생하는 전자회로 구현에 관한 것으로 CMOS 트랜스콘덕터 기반 인덕터, 커패시터, MOS 능동 가변 저항, CMOS 트랜스콘덕터 기반 비선형 부성저항으로 이루어지며 MOS 능동 가변 저항의 제어전압 및 비선형 부성저항의 전류-전압 곡선의 형태에 따라 카오스 신호 제어가 가능하도록 하였다.

Description

전압 제어 가변 저항을 이용한 연속시간형 카오스 신호 생성회로 {Chaos signal generator circuit using voltage-controlled variable resistor}

본 발명은 암호화 통신에 사용 가능한 연속시간형 카오스 신호를 발생하는 전자회로를 구현하는 기술에 관한 것으로서, 보다 상세하게는 CMOS 트랜스콘덕터 기반의 비선형 부성저항(negative resistance)과 CMOS 트랜스콘덕터 기반 인덕터를 이용하며, 제어 전압에 따라 저항값을 달리 할 수 있는 MOS 형태의 가변 저항을 통하여 카오스 신호를 제어하는 전자회로에 관한 것이다.

카오스(chaos)라는 말은 흔히 '혼돈', '혼란' 등의 뜻으로 번역되며 질서를 의미하는 코스모스(cosmos)와는 상대적인 개념의 단어이다. 카오스는 그리스어에서 기원하며 세상의 여러 가지 무질서한 상태, 우주가 생성되는 과정 중 최초의 단계로 천지의 구별과 질서가 없는 혼란한 상태를 의미하기도 한다.

공학분야에서는 카오스 이론(Chaos Theory), 카오스 공학(Chaos Engineering) 등과 같은 용어가 사용되는데 이 때의 카오스 현상의 개념은 외부 입력의 작은 섭동이 비선형적인 되먹임 (feedback) 과정을 통하여 특이한 해를 발생시켜 예측이 불가능한 무작위한 특성을 나타내는 것으로 정의된다. 카오스 현상은 1975년 수리생물학자 R. May가 생물의 개체수 변동에 대한 수학적 모델에 대한 연구를 계기로 물리, 화학, 공학 등 각 분야에서 지속적으로 진행되어 왔다. 더불어 이러한 비선형 동력계의 복잡한 카오스 현상을 전자회로 형태의 하드웨어로 구현하여, 암호통신, 카오스 신경망 등에 응용해 보려는 연구 또한 계속되어 왔다. 카오스 시스템을 전자회로로 구현하고자 하는 대표적인 예로서 추아(Chua) 회로를 들 수 있다.

카오스 시스템은 일견 무질서해 보이는 점에서 퍼지 이론(Fuzzy Theory)의 시스템과도 유사한 듯 보이지만, 퍼지 시스템은 항상 명확한 답을 가지고 있지는 못하며 0과 1의 조합으로 참이냐 거짓이냐를 판단하는 특징을 가지는 반면, 카오스 시스템은 종래의 해석학에서는 풀리지 않는 비선형 방정식의 해이기는 하지만 결정적 동적 시스템으로부터 얻어지기 때문에 답을 풀 수 있는 키를 가지고 있다는 점은 퍼지 시스템과도 상이한 특징이다.

카오스 시스템은 답을 풀 수 있다는 키를 가지고 있다는 특징과, 일견 잡음과 유사한 넓은 주파수 대역 특성을 가지는 신호 특성을 제공한다. 이러한 카오스 시스템의 특징으로 인하여 통신 보안을 위한 암호화 과정 등에서 카오스 신호가 이용되고 있다.

카오스 시스템은 초기값에 매우 민감하여, 카오스 어트랙터 (chaos attractor)는 무한개의 불안정 주기궤도(unstable perildic orbit)로 상태공간에 표현된다. 이러한 특징은 바람직하지 않으며 제어하기 어려운 것으로 간주되어 왔다. 최근의 카오스 제어(chaos control)는 새로운 개념으로 등장했으며, 물리, 공학, 화학, 의학, 수학 등의 분야에 많은 흥미를 불러 일으키고 있다. OGY는 처음으로 카오스 궤도를 주기궤도로 제어하는 실험을 행했다. 그러나 OGY 기법은 카오스 상태에서 원하는 제어를 하려면 계속적인 계산과 제어를 요구한다. 또한 Pyragas는 연속적인 피드백제어 개념을 도입하여 불안정한 카오스 상태를 원하는 주기상태로 제어하는 실험을 행했다.

카오스 시스템간의 동기화에 관한 연구도 많이 진행되었는데, 카오스 시스템은 동일한 카오스 시스템일지라도 초기값의 작은 변화가 즉각적으로 큰 변화를 일으키므로 동기화는 어려운 문제로 간주되어 왔다. pecora와 Carroll은 카오스 시스템을 구동시스템(drive system)과 안정한 응답 서브시스템(stable response subsystem)으로 분해했을 경우, 응답 서브시스템에서 모든 리아프노프(Lyapunov)지수가 음의 수치를 가질 때, 구동시스템에서 어떤 신호를 구동하면 카오스적인 자기동기화(self-synchronization)를 이룬다는 것을 보고했다. Cuomo와 Oppenheim는 카오스신호의 분석 및 합성기법의 유용한 측면을 지적했으며, 여러 분야에 적용될 것이라 예언했다. 카오스신호는 전형적으로 광대역(spread spectrum)의 주파수 특성을 가지며, 노이즈와 같이 예측하기 어려운 신호이다. 이러한 특징은 광대역 주파수 통신에 적용될 수 있으며, 정보파형의 마스킹기법을 이용하여 비화통신시스템을 구성할 수 있다.

카오스신호를 발생하는 회로는 카오스 수식에 따라 다양하게 구현될 수 있으며, 보통의 경우는 저항(R), 인덕터(L), 커패시터(C) 등의 수동소자를 이용하여 카오스신호를 발생시킨다. 종래의 기술에서와 같이 수동소자를 이용하여 카오스 발생회로를 구성할 경우, 그 구현은 쉽지만 정확한 R, L, C 등의 값을 구하기 어렵다는 단점이 있으며, 칩으로 구현하는 것이 불가능하다. 따라서 인덕터소자가 없는 능동소자, 즉 연산증폭기(Op-amp)와 저항으로 구성하는 것이 바람직하다. 야마카와 (Yamakawa) IC칩은 2차원의 카오스 신호이며 디지탈적인 신호이므로, 다양하며 복잡한 카오스 신호를 발생하는 회로가 필요하며, 아날로그적인 신호가 필요할 경우에 적용하기 곤란하다는 단점이 있다.

또한 카오스 신호를 제어하는 기법들도 많이 연구되어 있다. OGY방법은 계속적인 계산이 필요하며, Pyragas 방법은 피드백 제어에 의해 불안정 주기궤도(UPO)를 안정한 궤도로 제어하는 기법이 있다. 그러나 이러한 제어기법은 카오스신호를 주기신호로 외부에서 신호를 인가하여 제어한다. 카오스신호를 카오스신호로 제어하는 기법에는 pecora와 Carroll의 카오스 동기화하는 기법이 있다.

선행기술인 한국등록특허 제0202423호 "추아 카오스 발생회로"에서는 이 같은 카오스 신호를 발생시키는 전자회로로서 가장 널리 이용되는 추아(Chua) 카오스 회로를 개량한 발명이 개시되었다. 본 선행기술에서는 연산 증폭기를 사용하여 3차원 추아 상태 방정식을 상태변수 회로 구현 방법으로 설계하고, 기판 상에서 구현하는 기술이 개시되었다.

도 1은 일반적인 추아 회로를 나타낸 도면이다. 추아 회로는 고정 저항, 인덕터, 커패시터 및 추아 다이오드라고 하는 비선형 저항 등으로 이루어지며 특정한 조건 하에서 회로의 상태변수, 즉 전류, 전압에 대한 미분방정식의 해를 통하여 카오스 신호를 얻을 수 있게 된다. 저항, 커패시터, 및 인덕터 등으로 이루어진 전자회로가 카오스 현상을 나타내기 위해서는 비선형 소자가 하나 이상 포함된 3차 이상의 시스템이어야 한다.

[수학식 1]

상태 변수를 V1, V2, V3으로 정의하면 이 회로는 상기 수학식 1과 같이 3개의 상미분 방정식으로 표현되며 이로부터 특정한 조건에서 카오스 신호를 얻을 수 있게 된다.

도 1에서, 부성 저항을 가지는 비선형 저항은 일반적으로 연산 증폭기와 선형 저항의 적절한 조합을 통하여 구현할 수가 있다. 도 1에 도시된 회로는 개별소자로 이루어진 전형적인 비선형 저항을 이용하여 구현된 것이며, 도 2에 도 1의 회로의 비선형 저항 부분의 전류-전압 특성곡선을 나타내었다.

추아 회로의 하드웨어 구현의 관건은 부성 저항 특성을 가지는 비선형 저항의 구현 방법에 있다. 여러 가지 형태의 비선형 저항이 구현되어 왔으나, 대부분 연산 증폭기와 저항을 활용하는 하이브리드 형태에 기본을 두고 있다고 할 수 있다. 한편, 암호화 통신 등 다양한 공학적 응용을 위해서는 카오스 신호에 대한 안정된 제어 가능성 뿐 아니라 소형화를 위한 집적화 가능성이 요구된다. 지금까지의 추아 회로는 여전히 개별 부품 구조의 하이브리드 형태에 머물러 왔고 단순 수동소자들 중심으로 구현되어 카오스 신호 제어에 어려움을 겪어 온 것이 사실이다.

이 같은 연산 증폭기를 활용한 구현은 많은 수의 능동 소자를 필요로 하기때문에 집적화에 어려움을 겪어 왔고, 이러한 문제점을 해결할 수 있는 추아 카오스 회로의 개발에 대한 요구가 대두되고 있는 시점이다.

한국등록특허 제0202423호 "추아 카오스 발생회로"

T. S. Parker and L. O. Chua, "Chaos : a tutorial for engineers", Proc. IEEE, vol. 75, no. 8, pp. 982-1008, 1987. L. O. Chua, et al., "A universal circuit for study and generating chaos - part I : routes to chaos", IEEE Trans. Circuits and Syst., vol. 40, no. 10, pp 732-744, Oct. 1993. L. O. Chua "Chua's circuit 10 years later", Int. J. Circuit Theory and Application, vol. 22, no. pp. 279-305, 1994.

본 발명은 암호화 통신에 사용 가능한 연속시간형 카오스 신호를 발생하기 위한 전자회로 구현에 관한 기술로서, 통상의 커패시터를 제외하고는, 집적화에 용이하도록, 수동 인덕터 대신에, CMOS OTA 기반 등가 인덕터를 사용하고, 역시 CMOS OTA기반 비선형 부성 저항으로 이루어지며, 이 비선형 부성 저항의 전류-전압 곡선의 형태에 따라 카오스 방정식의 상태 변수가 달리 구현되고 수동저항 대신에 제어단자를 지닌 MOS 능동 저항을 사용하여 카오스 신호를 제어하는 것을 목적으로 한다.

본 발명의 추아 카오스 신호 발생 회로는 상기의 목적을 구현하기 위하여, 서로 병렬적으로 연결되는 CMOS OTA 기반 인덕터-제1 커패시터 회로와, 일측의 절점(node)이 상기 CMOS OTA 기반 인덕터-제1 커패시터 회로의 일측의 절점(node)과 직렬 연결되는 가변 저항기와, 상기 가변 저항기의 타측의 절점 및 상기 CMOS OTA 기반 인덕터-제1 커패시터 회로의 타측의 절점 사이에 직렬로 연결되는 트랜스콘덕턴스 기반 비선형 저항기와, 상기 트랜스콘덕턴스 기반 비선형 저항기와 병렬 연결되는 제2 커패시터를 포함하여 구현된다.

이 때 상기 트랜스콘덕턴스 기반 인덕터는 수동소자로 된 인덕터를 대체하며, 2개의 트랜스콘덕터와 1개의 커패시터로 이루어진다. 등가 인덕턴스에 대한 수식은 하기 수학식 2와 같이 주어진다. 여기에서 gm1과 gm2는 두 트랜스콘덕터의 트랜스콘덕턴스를 나타낸다.

[수학식 2]

또한 상기 트랜스콘덕턴스 기반 비선형 저항기는 입출력 단자 간의 비선형 부성 저항 특성을 나타내도록 정궤환 연산 트랜스콘덕턴스 증폭기의 형태를 취할 수 있다. 또한 상기 트랜스콘덕턴스 기반 비선형 저항기는 한 쌍의 트랜지스터로 이루어지는 전류미러와, 상기 전류미러에 직렬 연결되는 한 쌍의 출력 트랜지스터를 포함한다. 상기 한 쌍의 출력 트랜지스터 각각의 게이트 단자는 상기 트랜스콘덕턴스 기반 비선형 저항기의 두 개의 출력 단자로 기능하게 된다.

한편 상기 가변 저항기는 서로 방향성을 달리 하는 두 개의 모스 다이오드들과, 상기 두 개의 모스 다이오드들의 양 단자에 병렬 연결되고, 게이트 단자에는 제어 전압이 인가되는 제어 트랜지스터를 포함하여 구현된다. 이 때 두 개의 모스 다이오드들은 MOS 트랜지스터를 이용하여 구현된다.

본 발명에 따르면 MOS로 이루어진 가변저항과, CMOS로 이루어진 OTA(Operational Transconductance Amplifier) 비선형 부성 저항을 이용하여 추아 카오스 상태 방정식의 상태 변수를 전자회로로 구현할 수 있다. 구체적으로는 MOS 능동 저항의 제어 전압에 따른 가변 저항값과, 비선형 부성 저항의 전류-전압 곡선 특성이 대응하여 나타나는 결과적인 동작점(operational point)을 조정하여 카오스 방정식의 상태 변수를 나타낼 수 있으며, 이를 통해 카오스 신호의 발생을 제어할 수 있는 효과가 있다.

특히 본 발명에서는 종래의 연산 증폭기(op-amp) 기반 추아 다이오드를 CMOS OTA를 기반으로 하는 비선형 부성 저항으로 대체하고, 저항을 MOS 트랜지스터로 이루어진 가변저항으로 생성하여 종래 기술과는 차별화된다.

이러한 본 발명은 추아 카오스 신호를 저면적으로 구현할 수 있으며, 비화(秘話)통신, 카오스 메모리 등의 기술 분야에 응용할 수 있다.

도 1은 종래의 추아 카오스 신호 발생 회로의 개략적인 블록도이다.
도 2는 도 1의 회로의 전류-전압 특성 곡선이다.
도 3은 본 발명의 카오스 신호 발생 회로의 개략적인 블록도이다.
도 4는 도 3의 회로에 의하여 생성된 카오스 출력파형의 일 예이다.
도 5는 도 3의 카오스 신호의 위상 특성을 도시한 도면이다.
도 6은 MOS 기반 가변저항기의 구체적인 일 실시예를 도시하는 도면이다.
도 7은 도 6의 가변저항기의 전류-전압 특성곡선이다.
도 8은 트랜스콘덕턴스 기반 비선형 저항기의 구체적인 일 실시예를 도시하는 도면이다.
도 9는 도 8의 회로에 의한 전류-전압 특성곡선이다.
도 10은 도 6의 가변저항기의 제어 전압의 변화에 따른 카오스 시스템의 출력 신호의 다양한 예이다.
도 11은 도 8의 비선형 저항기의 트랜지스터 조건의 몇가지 예를 도시하고, 그 중 제1 조건에 대한 시간 영역의 신호 파형과 카오스 다이나믹스를 도시한 도면이다.
도 12는 도 11에 도시된 제2 조건의 신호 파형과 카오스 다이나믹스의 SPICE 회로 시뮬레이션 결과를 도시하는 도면이다.
도 13은 도 11에 도시된 제3 조건의 신호 파형과 카오스 다이나믹스의 SPICE 회로 시뮬레이션 결과를 도시하는 도면이다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.

본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.

본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 3은 본 발명의 추아 카오스 신호 발생 회로의 일 예를 나타내는 블록도이다. 도 3에서는 고정 저항 대신 MOS 트랜지스터를 이용한 가변 저항을 활용하며, 종래의 연산 증폭기 기반 추아 다이오드를 CMOS OTA (Operational Transconductance amplifier) 기반의 비선형 저항으로 대체하여 구현한다. 또한 수동소자인 인덕터 대신에, CMOS OTA 기반 인덕터를 사용하여 반도체 집적회로화가 가능하게 한다.

따라서, 도 3에 도시된 추아 카오스 신호 발생 회로는 필요한 능동 소자의 수를 종래 기술보다 줄일 수 있기 때문에, 집적화에 유리한 이점이 있다.

도 3의 추아 카오스 신호 발생 회로는 2개의 커패시터(C1, C2)와 1개의 CMOS OTA 기반 인덕터(L)를 포함하며, 1개의 MOS 트랜지스터 가변 저항(R), CMOS OTA 기반 비선형 저항으로 구성된다.

CMOS OTA 기반 인덕터 L과 커패시터 C1은 상호 병렬 연결되며, 커패시터 C2와 비선형 저항도 상호 병렬 연결된다. 가변 저항 R은 병렬 연결된 CMOS OTA 기반 인덕터 L-C1 회로, C2-비선형 저항 회로와 직렬로 연결된다.

이 때 CMOS OTA 기반 인덕터 L은 두 개의 서로 병렬 연결된 CMOS OTA gm1, gm2에 커패시턴스 CL가 직렬로 연결된 형태의 인덕터 등가회로로 구현된다. gm1, gm2는 각각 CMOS OTA의 트랜스콘덕턴스 이득을 나타낸다.

인덕터 L을 이와 같은 등가회로로 구현하는 것이 CMOS 공정을 이용하는 반도체 집적회로 상에서 집적화가 더욱 용이하다.

도 4은 도 3의 회로에 의하여 생성된 카오스 신호의 출력 파형을 도시한 것이며, 도 5는 카오스 신호의 V1과 V2 간의 위상 특성을 비교하여 도시한 도면이다. 이 때 출력되는 신호는 시계열 상으로는 일견 잡음과 유사한 형태를 띄며, 위상 측면에서 카오스 신호로서의 특성을 가지고 있음을 알 수 있다.

도 6은 MOS 기반 가변저항의 회로이고, 도 7은 도 6의 회로의 제어 전압 Vc에 따른 전류-전압 특성곡선을 나타낸다. 도 6은 양방향 전류의 흐름을 위하여, 서로 반대되는 방향으로 병렬 연결되는,두 개의 다이오드 결선 트랜지스터 M1, M2를 포함하며, M1과 M2는 각각 P타입 MOS 트랜지스터를 이용하여 형성된다. M3는 이들 M1, M2의 양단에 병렬 연결되는 NMOS 트랜지스터로 구성되며, M3의 게이트 단자에는 제어 전압 Vc가 인가된다.

이 때 제어 트랜지스터 M3에는 양방향성 전류가 흐르게 되며, 이를 통하여 가변 저항 R은 저항의 기능을 수행하게 된다. 즉 제어 트랜지스터 M3의 양단 간의 전위의 고저에 의하여 높은 전위에서 낮은 전위 쪽으로 전류가 흐르게 된다. 이 때 흐르는 전류의 양은 제어 트랜지스터 M3의 양단 간의 전위차와 제어 전압 Vc의 값에 의하여 결정된다.

이 때 도 6의 회로에서 각 트랜지스터의 크기는 한 실시예에서 M1이 100 um/2 um, M2가 100 um/2 um, M3가 10 um/2 um으로 구현될 수 있는데, 이는 한 실시예로 든 것일 뿐이며, 이러한 크기가 본 발명의 사상을 한정하지 않음은 당업자에게 자명하다.

도 7에서 MOS 가변저항의 제어 전압 Vc의 변화에 따라서 가변 저항 양단 간의 저항 특성 곡선이 변화하는 것을 알 수 있으며, 이것이 카오스 시스템의 카오스 다이나믹스를 조절할 수 있는 요인이 된다.

도 8은 CMOS OTA 기반 비선형 저항인 추아 다이오드의 개량된 형태를 나타낸다. OTA 기반 추아 다이오드는 부성 저항을 가지도록 정궤환 (positive feedback) 형태로 이루어진다. 도 8의 M1과 M2는 NMOS 트랜지스터로 이루어지며, 각각의 게이트 단자는 비선형 저항의 두 단자 역할을 한다. 도 8의 M3와 M4는 전류 미러로서 M1과 M2 각각에 전류를 공급하는 전류원 역할을 한다. OTA의 M1과 M2의 트랜지스터의 W/L 크기를 조절함으로써 서로 다른 비선형 저항 곡선을 가질 수 있으며, 이는 카오스 시스템의 특성을 조절할 수 있는 요인이 된다.

도 8에 도시된 한 실시예에서는 M1, M2, M3, M4의 트랜지스터의 크기 W/L (채널의 폭/채널의 길이)는 각각 60 um/2 um, 60 um/2 um, 100um/2 um, 100 um/2 um이고 전류원의 크기는 800 uA이다. 이 같은 수치는 단순히 본 발명의 일 실시예를 나타내기 위한 것이며, 본 발명의 사상이 이로써 제한되지 않음은 당업자에게 자명한 사실이다.

도 8의 회로의 전류-전압 특성 곡선은 도 9에 도시되었다. 도 9에서는 도 8의 M1과 M2의 W/L 조건을 60 um/ 2 um, 30 um/ 2um, 15 um/ 2 um으로 달리하면서 각각의 경우에 대한 전류-전압 특성 곡선을 나타내었다. 도 9에서 나타난 바와 같이 비선형 저항은 부성 저항 (negative resistance)을 가짐을 알 수 있으며, 카오스 다이나믹스를 조절하기 위한 수단으로 도 8의 M1과 M2의 크기를 조절할 수 있음을 알 수 있다.

도 10은 본 발명의 도 3의 추아 카오스 발생 회로에 대한 카오스 특성을 도시한 도면이다. 도 10의 카오스 특성은 도 3의 회로에 대한 SPICE 회로 시뮬레이션 결과이다. 시뮬레이션에 사용된 소자의 값은 L=7 mH, C1 = 47 nF, C2 = 4.7 nF이며, 이 역시 한 실시예에 해당할 뿐, 본 발명의 사상을 제한하지 않는다.

도 10에 따르면 도 6의 M3의 게이트 단자에 인가되는 제어 전압 Vc의 값을 달리 함에 따라 추아 회로의 시간파형과 끌개 특성곡선이 다르게 나타남을 알 수 있다. Vc = 1V 일 때는 chaotic state(카오스 상태)의 특성을 나타내며, Vc = 2V일 때는 quasi chaotic state(준 카오스 상태), Vc = 3V일 때는 quasi periodic state(준 주기 상태), Vc = 4V 일 때는 periodic state(주기 상태), Vc = 5V 일 때에는 equilibrium state (평형 상태)에 도달했음을 알 수 있다.

도 6의 M3에 대한 제어 전압 Vc의 값에 따라 도 3의 전체 회로의 바이어스 조건 등이 변화하게 되며, 이 때 도 8의 비선형 저항의 전류-전압 특성에 따라 카오스 상태가 다르게 나타날 수 있다.

도 11 내지 도 13은 도 8의 비선형 저항의 전류-전압 특성을 달리 하였을 때의 전체 카오스 시스템의 특성 변화를 모니터하기 위한 시뮬레이션 결과이다.

도 11 내지 도 13은 Vc = 1.5 V 로 고정된 조건 하에서 도 8의 M3와 M4를 100 um/ 2 um으로 고정시키고, 도 8의 M1과 M2의 W/L 값을 3가지로 변화시켜 보았다.

제1 조건은 도 8의 M1과 M2 모두 60 um/2 um이고, 제2 조건은 도 8의 M1과 M2 모두 30 um/2 um이며, 제3 조건은 도 8의 M1과 M2 모두 15 um/2 um의 크기를 가지는 조건이다.

도 11에서는 제1 조건에 따른 SPICE 회로 시뮬레이션 결과가 도시된다. V1과 V2의 특성, V1에 대한 V2의 끌개 특성을 나타내며, 카오스 특성을 보이고 있다.

도 12에서는 제2 조건에 따른 SPICE 회로 시뮬레이션 결과가 도시된다. 마찬가지로 V1과 V2의 특성, V1에 대한 V2의 끌개 특성이 도시되며, 일정한 주기성 패턴이 나타나는 것을 알 수 있다.

도 13에서는 제3 조건에 따른 SPICE 회로 시뮬레이션 결과가 도시된다. 마찬가지로 V1과 V2의 특성, V1에 대한 V2의 위상 특성이 도시되며, 평형 상태에 도달했음을 알 수 있다.

이상에서 본 발명은 기존의 고정된 저항 대신 전압 제어 방식의 가변 저항을 이용하는 추아 회로를 제안하였다. 이에 카오스 시스템의 특성을 다양하게 제어할 수 있는 이점을 얻을 수 있다.

한편, OTA 기반 비선형 부성 저항을 활용함으로써 종래의 연산 증폭기를 이용한 기법에 비하여 능동 소자의 수를 줄이고 집적화에 용이하도록 구현하였다. 본 발명에서 제안된 추아 시스템에 대해서는 MOS 타입의 가변 저항에서 첫번째 제어 요인이 발생하며, OTA 기반 비선형 부성 저항의 구성요소의 값을 달리 조정함으로써 전체 시스템 특성을 변화시킬 수 있는 것이 두번째 제어 요인이 된다.

이 같은 본 발명의 다양한 제어 요인은 카오스 시스템의 특성을 다양화하여 향후 암호화 통신, 카오스 메모리 등 다양한 분야에서 응용이 가능할 것으로 사료된다.

Claims (5)

1. 서로 병렬적으로 연결되는 인덕터 - 제1 커패시터 회로;
   일측의 절점(node)이 상기 인덕터 - 제1 커패시터 회로의 일측의 절점(node)과 직렬 연결되는 가변 저항기;
   상기 가변 저항기의 타측의 절점 및 상기 인덕터 - 제1 커패시터 회로의 타측의 절점 사이에 직렬로 연결되는 비선형 저항기; 및
   상기 비선형 저항기와 병렬 연결되는 제2 커패시터
   를 포함하고,
   상기 가변 저항기는
   모스(MOS) 트랜지스터로 구현되며, 소스 및 드레인 단자 각각이 상기 가변 저항기의 양 단자에 연결되는 제어 트랜지스터를 포함하고,
   상기 제어 트랜지스터의 게이트 단자에는 제어 전압이 인가되고,
   상기 제어 전압에 의하여 상기 가변 저항기의 저항값이 제어되는 추아 카오스 신호 발생 회로.
   
2. 삭제
3. 서로 병렬적으로 연결되는 인덕터 - 제1 커패시터 회로;
   일측의 절점(node)이 상기 인덕터 - 제1 커패시터 회로의 일측의 절점(node)과 직렬 연결되는 가변 저항기;
   상기 가변 저항기의 타측의 절점 및 상기 인덕터 - 제1 커패시터 회로의 타측의 절점 사이에 직렬로 연결되는 비선형 저항기; 및
   상기 비선형 저항기와 병렬 연결되는 제2 커패시터
   를 포함하고,
   상기 가변 저항기는
   상호 병렬 연결되는 두 개의 모스(MOS) 트랜지스터들; 및
   상기 두개의 모스 트랜지스터들의 양 단자에 병렬 연결되어 양방향성 전류가 흐르고, 게이트 단자에는 제어 전압이 인가되는 제어 트랜지스터
   를 포함하는 추아 카오스 신호 발생 회로.
   
4. 제3항에 있어서,
   상기 두 개의 모스 트랜지스터들은 제1 타입의 모스 트랜지스터로 구현되고, 상기 제어 트랜지스터는 제2 타입의 모스 트랜지스터로 구현되는 추아 카오스 신호 발생 회로.
   
5. 서로 병렬적으로 연결되는 인덕터 - 제1 커패시터 회로;
   일측의 절점(node)이 상기 인덕터 - 제1 커패시터 회로의 일측의 절점(node)과 직렬 연결되는 가변 저항기;
   상기 가변 저항기의 타측의 절점 및 상기 인덕터 - 제1 커패시터 회로의 타측의 절점 사이에 직렬로 연결되는 비선형 저항기; 및
   상기 비선형 저항기와 병렬 연결되는 제2 커패시터
   를 포함하고,
   상기 가변 저항기는
   상호 병렬 연결되며, 모스(MOS) 트랜지스터로 형성되고, 서로 방향성을 달리 하는 두 개의 모스 다이오드들; 및
   상기 두 개의 모스 다이오드들의 양 단자에 병렬 연결되고, 게이트 단자에는 제어 전압이 인가되는 제어 트랜지스터
   를 포함하는 추아 카오스 신호 발생 회로.

Images