KR101329973B1 - 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법 - Google Patents

멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법 Download PDF

Info

Publication number
KR101329973B1
KR101329973B1 KR1020110145786A KR20110145786A KR101329973B1 KR 101329973 B1 KR101329973 B1 KR 101329973B1 KR 1020110145786 A KR1020110145786 A KR 1020110145786A KR 20110145786 A KR20110145786 A KR 20110145786A KR 101329973 B1 KR101329973 B1 KR 101329973B1
Authority
KR
South Korea
Prior art keywords
processor
packet
registered
forwarding map
load balancing
Prior art date
Application number
KR1020110145786A
Other languages
English (en)
Other versions
KR20130093768A (ko
Inventor
이종호
Original Assignee
주식회사 시큐아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 시큐아이 filed Critical 주식회사 시큐아이
Priority to KR1020110145786A priority Critical patent/KR101329973B1/ko
Publication of KR20130093768A publication Critical patent/KR20130093768A/ko
Application granted granted Critical
Publication of KR101329973B1 publication Critical patent/KR101329973B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

제 1 프로세서 및 적어도 하나의 제 2 프로세서를 포함하는 UTM 장치에서, 멀티프로세서의 부하 밸런싱을 위한 방법이 개시된다. 상기 방법은 상기 제 1 프로세서가 상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정하는 단계; 상기 제 1 프로세서가 과도 활성 상태에 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서의 제 2 포워딩 맵에서 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하는 단계 ― 상기 포워딩 맵은 임의의 프로세서가 다른 프로세서로 패킷을 포워딩할 때 상기 다른 프로세서에 관한 정보를 포함함 ― ; 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하는 단계; 및 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않다면, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하는 단계를 포함할 수 있다.
본 발명은 종래의 NIC를 이용함으로써, 하드웨어의 복잡도를 낮추고, 비용을 절감할 수 있다. 또한, 프로세서에 가해지는 부하의 정도, 및 패킷 프로세싱의 타입(프로세싱의 대상이 패킷의 헤더인지, 또는 패킷의 헤더 및 페이로드인지 여부)을 고려하여 동적으로 멀티프로세서 간의 포워딩 관계를 변화시킴으로써 멀티프로세서의 효율적인 로드 밸런싱을 달성할 수 있다.

Description

멀티프로세서의 부하 밸런싱을 위한 ＵＴＭ 장치 및 그 방법{UTM APPARATUS FOR LOAD BALANCING OF MULTIPROCESSR AND METHOD THEREOF}
본 발명의 UTM 장치에 관한 것으로서, 더 구체적으로는 UTM 장치 내의 멀티프로세서 사이의 부하 밸런싱에 관한 것이다.
통합 위협 관리(unified threat management, UTM) 장치는 다중 위협에 대해 보호 기능을 제공할 수 있는 포괄적 보안 장치를 의미한다. 이러한 UTM 장치에는 통상 방화벽, 앤티바이러스 소프트웨어, 콘텐츠 필터링 그리고 스팸 필터 등이 하나의 패키지로 통합되어 있다. 통상적으로, UTM 장치는 패킷 프로세싱 성능을 향상시키기 위해 대칭형 다중처리(symmetric multiprocessing, SMP) 아키텍처를 따르고 있다. 여기서 SMP는 두 개 또는 그 이상의 프로세서가 한 개의 공유된 메모리를 사용하는 멀티프로세서 컴퓨터 아키텍처를 의미한다.
그러나, UTM 장치의 SMP 환경 하에서도 패킷의 수신 및 프로세싱은 내장된 모든 프로세서에 의해 동시에 이루어지지는 않는다. 즉, 실제 구현 시에는 다수의 프로세서 중 하나의 프로세서만이 하나의 네트워크 인터페이스 컨트롤러(network interface controller, NIC)로부터 패킷을 수신 및 프로세싱하게 된다.
도 1a는 RSS(receive side scaling)를 지원하는 NIC를 이용하여 멀티프로세서의 로드 밸런싱(load balancing)을 달성하는 종래의 UTM 장치를 도시한다. 여기서 RSS는 다중 프로세서 시스템에서 대량의 패킷 수신을 처리하기 위한 네트워크 입출력 처리 구조를 의미하는데, 도1a에서 도시되는 바와 같이, NIC는 외부로부터 수신한 패킷을 UTM 장치 내의 다수의 프로세서에 분배할 수 있다. 즉, 다수의 프로세서를 통한 패킷의 병렬 처리가 가능해짐으로써, 로드 밸런싱을 달성하고, 시스템의 전체적인 성능 및 네트워크 응답시간 단축에도 큰 효과가 있다. 그러나, NIC 내의 하드웨어의 복잡도가 크게 증가하며, 특히 NIC 내부에 패킷을 각각의 프로세서로 분배하기 위한 다수의 패킷 버퍼를 내장하여야 하므로 구현 비용이 상대적으로 높다.
이에 반해, 도 1b는 RPS(receive packet steering)를 이용하여 멀티프로세서의 로드 밸런싱을 달성하는 종래의 UTM 장치를 도시한다. 종래의 NIC와 동일한 NIC가 이용되며, 다만 도시되는 바와 같이, 하나의 프로세서가 NIC로부터 패킷을 수신한 후, 상기 패킷을 직접 프로세싱하거나 다른 프로세서로 포워딩할 수 있다. 이를 통해 멀티 프로세서의 로드 밸런싱을 달성할 수 있다. 그러나, RPS에서는 각각의 세션과 특정 프로세서를 바인딩(binding)한 후, 해당하는 세션의 패킷에 대해서는 상기 특정 프로세서로만 포워딩을 수행하기 때문에, 특정한 경우에는 부하 밸런싱이 크게 떨어지는 경우가 발생할 수 있다. 예를 들어, 하나의 세션만이 존재하는 경우, 다수의 프로세서 중에서 하나의 프로세서만이 동작하게 될 것이다.
따라서, 종래의 NIC를 이용함으로써, 하드웨어의 복잡도를 낮추고, 비용을 절감하면서, 멀티프로세서의 효율적인 로드 밸런싱을 달성할 수 있는 기술이 요구된다.
본 발명은 상기 문제점들을 해결하기 위한 것으로서, 하드웨어의 복잡도를 낮추고, 비용을 절감하면서, 멀티프로세서의 효율적인 로드 밸런싱을 달성하는데 그 목적이 있다.
본 발명의 실시예에 따라 제 1 프로세서 및 적어도 하나의 제 2 프로세서를 포함하는 UTM 장치에서, 멀티프로세서의 부하 밸런싱을 위한 방법이 개시된다. 상기 방법은 상기 제 1 프로세서가 상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정하는 단계; 상기 제 1 프로세서가 과도 활성 상태에 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서의 제 2 포워딩 맵에서 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하는 단계 ― 상기 포워딩 맵은 임의의 프로세서가 다른 프로세서로 패킷을 포워딩할 때 상기 다른 프로세서에 관한 정보를 포함함 ― ; 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하는 단계; 및 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않다면, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하는 단계를 포함할 수 있다.
본 발명의 실시예에 따라 멀티프로세서의 부하 밸런싱을 위한 UTM 장치가 개시된다. 상기 장치는 제 1 프로세서; 및 적어도 하나의 제 2 프로세서를 포함하고, 상기 제 1 프로세서는 상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정하기 위한 상태 결정부; 상기 제 1 프로세서가 제 2 프로세서로 패킷을 포워딩할 때 상기 제 2 프로세서에 관한 정보를 포함하기 위한 제 1 포워딩 맵; 상기 상태 결정부가 상기 제 1 프로세서가 과도 활성 상태에 있다고 결정한 경우, 상기 제 2 프로세서의 제 2 포워딩 맵에 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하기 위한 등록 검색부; 상기 등록 검색부의 검색 결과, 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있는 경우, 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하기 위한 송신부; 상기 등록 검색부의 검색 결과, 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않은 경우, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하기 위한 등록부; 및 외부 네트워크로부터 적어도 하나의 패킷 또는 제 2 프로세서로부터 해제 요청 메시지를 수신하기 위한 수신부를 포함할 수 있다.
본 발명은 종래의 NIC를 이용함으로써, 하드웨어의 복잡도를 낮추고, 비용을 절감할 수 있다. 또한, 프로세서에 가해지는 부하의 정도, 및 패킷 프로세싱의 타입(프로세싱의 대상이 패킷의 헤더인지, 또는 패킷의 헤더 및 페이로드인지 여부)을 고려하여 동적으로 멀티프로세서 간의 포워딩 관계를 변화시킴으로써 멀티프로세서의 효율적인 로드 밸런싱을 달성할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a는 RSS를 지원하는 NIC를 이용하여 멀티프로세서의 로드 밸런싱을 달성하는 종래의 UTM 장치를 도시한다.
도 1b는 RPS를 이용하여 멀티프로세서의 로드 밸런싱을 달성하는 종래의 UTM 장치를 도시한다.
도 2는 본 발명의 실시예에 따른 멀티프로세서의 부하 밸런싱을 위한 방법을 도시한다.
도 3은 본 발명의 실시예에 따라 포워딩 맵에 프로세서를 등록하기 위한 세부적인 방법을 도시한다.
도 4는 본 발명의 실시예에 따라 패킷을 프로세싱 및 포워딩하기 위한 세부적인 방법을 도시한다.
도 5는 본 발명의 실시예에 따라 패킷을 포워딩하기 위한 세부적인 방법을 도시한다.
도 6은 본 발명의 실시예에 따른 멀티프로세서의 부하 밸런싱을 위한 UTM 장치를 도시한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명함으로써, 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 멀티프로세서의 부하 밸런싱을 위한 방법(200)을 도시한다. 상기 방법(200)은 제 1 프로세서 및 적어도 하나의 제 2 프로세서를 포함하는 UTM 장치에서, 상기 프로세서들 각각에 의해 수행되지만, 설명을 간이하게 하기 위해 하기 제 1 프로세서의 관점에서 동작을 설명한다. 또한, 상기 UTM 장치는 하나 이상의 NIC를 포함할 수 있으며, 상기 NIC는 패킷 분배를 통한 로드 밸런싱을 수행하지 않는 종래의 NIC일 수 있다.
상기 방법(200)은 상기 제 1 프로세서가 상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성(normal active) 상태 또는 과도 활성(over active) 상태인지 여부를 결정하는 단계(201); 상기 제 1 프로세서가 과도 활성 상태에 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서의 제 2 포워딩 맵(forwarding map)에서 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하는 단계(202); 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하는 단계(203); 및 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않다면, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하는 단계(204)를 포함할 수 있다.
상기 단계(201) 내지 단계(204)는 일정한 주기로 반복 수행될 수 있다. 예를 들어, 상기 일정한 주기는 10초 내지 60초일 수 있다.
먼저, 단계(201)에서, 제 1 프로세서는 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정할 수 있다. 여기서, 일반 활성 상태는 프로세서가 프로세싱을 수행하는데 큰 부하가 가해지지 않는 상태를 의미하고, 과도 활성 상태는 큰 부하가 가해지고 있는 상태를 의미한다. 본 발명에서는 프로세서의 상태에 따라 부하 밸런싱의 적용 여부를 결정하게 되는데, 이는 프로세서가 패킷의 프로세싱뿐만 아니라, 패킷의 포워딩을 수행하는 경우에도, 프로세서에 적지 않은 부하가 가해지기 때문에, 일괄적으로 부하 밸런싱을 수행하는 것이 오히려 프로세서의 효율성을 감소시킬 수 있기 때문이다. 따라서, 프로세서가 과도 활성 상태에 있는 경우, 즉 상기 프로세서가 많은 부하가 가해지는 경우에만, 본 발명에 따른 부하 밸런싱이 수행될 수 있다.
일 실시예에서, 패킷 처리율은 단위시간 당 패킷 프로세싱에 소요되는 시간의 비율을 의미하며,
Figure 112011104931172-pat00001
에 의해 계산될 수 있다. 상기 패킷 처리율이 임의의 임계값보다 높은 경우, 상기 프로세서가 과도 활성 상태에 있다고 결정하고, 임의의 임계값보다 낮은 경우, 상기 프로세서가 일반 활성 상태에 있다고 결장할 수 있다. 일 실시예에서, 상기 임계값은 90%일 수 있다.
본 발명에서 프로세서의 상태를 결정하기 위해 패킷 처리율을 이용하였지만, 당해 기술분야에서 프로세서의 동작 상태를 결정하기 위한 임의의 다른 기술이 이용될 수 있다.
단계(201)에서 제 1 프로세서가 일반 활성 상태에 존재한다면, 상기 제 1 프로세서에는 큰 부하가 가해지고 있는 상태는 아니므로, 상기 논의한 바와 같이 부하 밸런싱은 고려하지 않는다. 그러나, 단계(201)에서 상기 제 1 프로세서가 과도 활성 상태에 있다면, 상기 제 1 프로세서는 상기 제 2 프로세서의 제 2 포워딩 맵(forwarding map)에서 상기 제 1 프로세서가 등록되어 있는지 여부를 검색할 수 있다(단계(202)). 여기서 포워딩 맵은 임의의 프로세서가 다른 프로세서로 패킷을 포워딩할 때 상기 다른 프로세서에 관한 정보를 포함한다. 예를 들어, 제 2 프로세서의 제 2 포워딩 맵에 제 1 프로세서가 등록되어 있다면, 상기 제 2 프로세서는 패킷을 수신한 후, 상기 패킷을 제 1 프로세서로 포워딩할 수 있다. 단계(202)에서 제 1 프로세서는 제 2 프로세서의 제 2 포워딩 맵을 검색함으로써, 다른 프로세서로부터 패킷을 수신하고 있는지를 판단할 수 있다.
상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있다면(단계(202)), 상기 제 1 프로세서는 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송할 수 있다(단계(203)). 다른 프로세서로부터 포워딩 받은 패킷보다 NIC로부터 직접 수신한 패킷에 대한 프로세싱이 우선하기 때문에, 과도 활성 상태로부터 벗어나기 위해 상기 제 1 프로세서는 해제 요청 메시지를 전송함으로써 다른 프로세서로부터의 포워딩을 차단할 수 있다.
일 실시예에서, 상기 단계(203)는 상기 제 1 프로세서가 복수의 제 2 프로세서의 제 2 포워딩 맵에 등록되어 있는 경우, 상기 제 1 프로세서가 상기 복수의 제 2 프로세서 중 패킷 처리율이 가장 낮은 제 2 프로세서로 상기 해제 요청 메시지를 전송하는 단계를 포함할 수 있다. 패킷 처리율이 가장 낮은 제 2 프로세서의 제 2 포워딩 맵으로부터 상기 제 1 프로세서의 등록을 해제함으로써, 멀티프로세서 전체의 부하 밸런싱을 달성할 수 있다.
반대로, 제 1 프로세서가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로부터 해제 요청 메시지를 수신하는 경우, 상기 제 1 프로세서는 상기 제 1 포워딩 맵에서 상기 해제 요청 메시지를 전송한 제 2 프로세서의 등록을 해제할 수 있다. 이후, 상기 제 1 프로세서로부터 상기 제 2 프로세서로는 패킷이 포워딩되지 않으며, 이를 통해 상기 제 2 프로세서의 패킷 처리율을 감소시키고 부하 밸런싱을 달성할 수 있다.
한편, 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않다면(단계(202)), 상기 제 1 프로세서는 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록할 수 있다(단계(204)). 즉, 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록함으로써, 이후 상기 제 1 프로세서로부터 상기 제 2 프로세서로는 패킷이 포워딩될 수 있으며, 이를 통해 상기 제 1 프로세서의 패킷 처리율을 감소시키고 부하 밸런싱을 달성할 수 있다.
도 3은 본 발명의 실시예에 따라 포워딩 맵에 프로세서를 등록하기 위한 세부적인 방법을 도시한다. 상기 단계(204)는 제 1 프로세서의 패킷 프로세싱의 타입, 즉 상기 제 1 프로세서가 패킷의 헤더를 프로세싱하는지, 또는 상기 패킷의 헤더 및 페이로드 모두를 프로세싱하는지 여부를 판단하는 단계(301)를 포함할 수 있다. 예를 들어, 방화벽, NAT(network address translation) 등의 경우, 패킷 헤더에 대한 프로세싱이 수행되고, VPN, DPI 등의 경우, 패킷의 헤더 및 페이로드 전체에 대한 프로세싱이 수행되는데, 패킷의 헤더만을 프로세싱하는지 또는 패킷의 헤더 및 페이로드를 프로세싱하는지에 따라, 하나의 패킷을 프로세싱할 때 프로세서에 가해지는 부하가 달라진다. 때문에 범용 프로세서를 이용하는 UTM 장치에서 상기 두 가지의 타입의 부하를 모두 고려하여 부하 밸런싱을 수행하는데 어려움이 존재한다. 하지만 본 발명은 이러한 프로세싱의 타입을 판단하고, 그 형태에 따라 동적으로 동적으로 멀티프로세서 간의 포워딩 관계를 변화시킴으로써 멀티프로세서의 효율적인 로드 밸런싱을 달성할 수 있다.
상기 제 1 프로세서가 패킷의 헤더 및 페이로드 모두를 프로세싱하는 경우, 상기 제 1 프로세서는 상기 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서 중 하나를 상기 제 1 포워딩 맵에 등록할 수 있다(단계(302)). 하나의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하지만, 본 발명에 따른 방법은 일정한 주기로 반복되서 수행되므로, 상기 제 1 프로세서에 계속해서 높은 부하가 걸린다면, 다음 주기에서 새로운 제 2 프로세서가 상기 제 1 포워딩 맵에 등록되면서, 상기 제 1 포워딩 맵을 늘려갈 것이다. 또한, 다른 실시예에 따라, 하나 이상의 제 2 프로세서가 한번에 상기 제 1 포워딩 맵에 등록될 수도 있다.
도 4는 본 발명의 실시예에 따라 패킷을 프로세싱 및 포워딩하기 위한 세부적인 방법을 도시한다. 단계(302)가 수행된 후, 상기 제 1 프로세서는 적어도 하나의 패킷을 수신할 수 있다(단계(401)). 상기 제 1 프로세서는 상기 적어도 하나의 패킷 중 임의의 패킷을 직접 프로세싱하고(단계(402)), 다른 임의의 패킷은 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩할 수 있다(단계(403)). 즉, 직접적인 프로세싱과 포워딩을 병행함으로써, 로드 밸런싱을 달성할 수 있다. 이 때, 상기 적어도 하나의 패킷 중 상기 제 1 프로세서가 프로세싱하는 패킷의 비율, 및 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일할 수 있다. 다른 실시예에서, 상기 적어도 하나의 패킷 중 상기 제 1 프로세서가 프로세싱하는 패킷의 비율, 및 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 패킷 처리율이 낮은 프로세서가 다른 프로세서에 비해 높은 비율을 갖도록 결정될 수 있다.
다시, 도 3으로 돌아가서, 상기 제 1 프로세서가 패킷의 헤더를 프로세싱하는 경우(단계(301)), 상기 제 1 프로세서는 상기 제 1 포워딩 맵에 등록된 제 2 프로세서의 개수를 결정할 수 있다(단계(303)). 그리고 나서, 상기 제 1 포워딩 맵에 등록된 제 2 프로세서가 3개 미만인 경우, 상기 제 1 프로세서가 상기 포워딩 맵에 등록된 제 2 프로세서가 3개 이상이 되도록 상기 제 1 포워딩 맵에 등록되지 않은 일반 활성 상태의 제 2 프로세서를 등록할 수 있다(단계(304)). 패킷의 헤더에 대한 프로세싱의 경우, 패킷의 헤더 및 페이로드 모두에 대한 프로세싱에 비해 프로세서에 가해지는 부하가 크지 않으며, 프로세서가 다른 프로세서로 패킷을 포워딩하는데에도 어느 정도의 부하가 가해지게 된다. 따라서, 프로세서의 효율성을 위해, 세 개 이상의 프로세서가 포워딩 맵에 등록되도록 한다.
도 5는 본 발명의 실시예에 따라 패킷을 포워딩하기 위한 세부적인 방법을 도시한다. 단계(304)가 수행된 후, 상기 제 1 프로세서는 적어도 하나의 패킷을 수신할 수 있다(501). 상기 제 1 프로세서는 상기 적어도 하나의 패킷을 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩할 수 있다(단계(502)). 상기 제 1 프로세서가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 패킷을 포워딩함으로써 상기 제 1 프로세서에 가해지는 부하를 감안하여, 상기 제 1 프로세서에 의한 패킷 프로세싱을 수행되지 않는다. 이때, 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일할 수 있다. 다른 실시예에서, 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 패킷 처리율이 낮은 프로세서가 다른 프로세서에 비해 높은 비율을 갖도록 결정될 수 있다.
도 6은 본 발명의 실시예에 따른 멀티프로세서의 부하 밸런싱을 위한 UTM 장치(600)를 도시한다. 상기 장치(600)는 제 1 프로세서(610); 및 적어도 하나의 제 2 프로세서(620)를 포함할 수 있다. 상기 프로세서들(610 및 620) 각각에 의해 본 발명이 수행되지만, 설명을 간이하게 하기 위해 하기 제 1 프로세서(610)의 관점에서 설명한다. 또한, 상기 장치(600)는 도 6에는 도시되지 않지만, 하나 이상의 NIC를 포함할 수 있으며, 상기 NIC는 패킷 분배를 통한 로드 밸런싱을 수행하지 않는 종래의 NIC일 수 있다.
상기 제 1 프로세서(610)는 상기 제 1 프로세서(610)의 패킷 처리율에 기초하여 상기 제 1 프로세서(610)의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정하기 위한 상태 결정부(611); 상기 제 1 프로세서(610)가 제 2 프로세서(620)로 패킷을 포워딩할 때 상기 제 2 프로세서(620)에 관한 정보를 포함하기 위한 제 1 포워딩 맵(612); 상기 상태 결정부(611)가 상기 제 1 프로세서(610)가 과도 활성 상태에 있다고 결정한 경우, 상기 제 2 프로세서(620)의 제 2 포워딩 맵(도 6에서 도시되지 않음)에 상기 제 1 프로세서(610)가 등록되어 있는지 여부를 검색하기 위한 등록 검색부(613); 상기 등록 검색부(613)의 검색 결과, 상기 제 1 프로세서(610)가 상기 제 2 포워딩 맵에 등록되어 있는 경우, 상기 제 2 프로세서(620)로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서(610)의 등록 해제를 요청하는 해제 요청 메시지를 전송하기 위한 송신부(614); 상기 등록 검색부(613)의 검색 결과, 상기 제 1 프로세서(610)가 상기 제 2 포워딩 맵에 등록되어 있지 않은 경우, 상기 제 1 프로세서(610)가 상기 제 1 프로세서(610)의 제 1 포워딩 맵(612)에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서(620)를 상기 제 1 포워딩 맵(612)에 등록하기 위한 등록부(615); 및 외부 네트워크로부터 적어도 하나의 패킷 또는 제 2 프로세서(620)로부터 해제 요청 메시지를 수신하기 위한 수신부(616)를 포함할 수 있다.
일 실시예에서, 상기 등록 검색부(613)의 검색 결과, 상기 제 1 프로세서(610)가 복수의 제 2 프로세서(620)의 제 2 포워딩 맵에 등록되어 있는 경우, 상기 송신부(614)는 상기 복수의 제 2 프로세서(620) 중 패킷 처리율이 가장 낮은 제 2 프로세서(620)로 상기 해제 요청 메시지를 전송할 수 있다.
일 실시예에서, 상기 제 1 프로세서(610)는 패킷을 프로세싱하기 위한 패킷 프로세싱부(617); 및 상기 패킷 프로세싱부(617)가 패킷의 헤더를 프로세싱하는지, 또는 상기 패킷의 헤더 및 페이로드 모두를 프로세싱하는지 여부를 판단하기 위한 판단부(618)를 더 포함할 수 있다.
상기 판단부(618)의 판단 결과, 상기 패킷 프로세싱부(617)가 패킷의 헤더 및 페이로드 모두를 프로세싱하는 경우, 상기 등록부(615)는 상기 제 1 포워딩 맵(612)에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서(620) 중 하나를 상기 제 1 포워딩 맵(612)에 등록할 수 있다. 그리고나서, 상기 수신부(616)가 적어도 하나의 패킷을 수신한 경우, 상기 패킷 프로세싱부(617)는 상기 적어도 하나의 패킷 중 임의의 패킷을 프로세싱하고, 상기 송신부(614)는 상기 적어도 하나의 패킷 중 다른 임의의 패킷을 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)로 포워딩할 수 있다. 이때, 상기 적어도 하나의 패킷 중 상기 패킷 프로세싱부(618)가 프로세싱하는 패킷의 비율, 및 상기 송신부(614)가 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620) 각각에 포워딩하는 패킷의 비율은 동일하거나, 패킷 처리율이 낮은 프로세서가 다른 프로세서에 비해 높은 비율을 갖도록 결정될 수 있다.
상기 판단부(618)의 판단 결과, 상기 패킷 프로세싱부(618)가 패킷의 헤더를 프로세싱하는 경우, 상기 등록부(615)는 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)의 개수를 결정하고, 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)가 3개 미만인 경우, 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)가 3개 이상이 되도록 상기 제 1 포워딩 맵(612)에 등록되지 않은 일반 활성 상태의 제 2 프로세서(620)를 등록할 수 있다. 그리고나서, 상기 수신부(616)가 적어도 하나의 패킷을 수신한 경우, 상기 송신부(614)는 상기 적어도 하나의 패킷을 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)로 포워딩할 수 있다. 이 때, 상기 등록부(615)가 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620) 각각에 포워딩하는 패킷의 비율은 동일하거나, 패킷 처리율이 낮은 프로세서가 다른 프로세서에 비해 높은 비율을 갖도록 결정될 수 있다.
일 실시예에서, 상기 수신부(616)가 상기 제 1 포워딩 맵(612)에 등록된 제 2 프로세서(620)로부터 해제 요청 메시지를 수신한 경우, 상기 등록부(615)는 상기 제 1 포워딩 맵(612)에서 상기 해제 요청 메시지를 전송한 제 2 프로세서(620)의 등록을 해제할 수 있다.
상기 장치(600)는 본 발명의 실시예에 따른 멀티프로세서의 부하 밸런싱을 위한 방법을 수행하기 위한 예시적인 실시예에 해당하며, 상기 실시예는 상기 방법을 수행하기 위한 모든 변형들 또는 수정들을 포함하는 것으로 의도된다.
본 발명은 종래의 NIC를 이용함으로써, 하드웨어의 복잡도를 낮추고, 비용을 절감할 수 있다. 또한, 프로세서에 가해지는 부하의 정도, 및 패킷 프로세싱의 타입(프로세싱의 대상이 패킷의 헤더인지, 또는 패킷의 헤더 및 페이로드인지 여부)을 고려하여 동적으로 멀티프로세서 간의 포워딩 관계를 변화시킴으로써 멀티프로세서의 효율적인 로드 밸런싱을 달성할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (27)

  1. 제 1 프로세서 및 적어도 하나의 제 2 프로세서를 포함하는 UTM(united threat management) 장치에서, 멀티프로세서의 부하 밸런싱을 위한 방법으로서,
    상기 제 1 프로세서가 상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성(normal active) 상태 또는 과도 활성(over active) 상태인지 여부를 결정하는 단계;
    상기 제 1 프로세서가 과도 활성 상태에 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서의 제 2 포워딩 맵(forwarding map)에 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하는 단계 ― 상기 포워딩 맵은 프로세서가 다른 프로세서로 패킷을 포워딩할 때 상기 다른 프로세서에 관한 정보를 포함함 ― ;
    상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있다면, 상기 제 1 프로세서가 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하는 단계; 및
    상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않다면, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하는 단계
    를 포함하는, 멀티프로세서의 부하 밸런싱을 위한 방법.
  2. 제 1 항에 있어서,
    상기 패킷 처리율은
    Figure 112011104931172-pat00002
    에 의해 계산되는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  3. 제 2 항에 있어서,
    상기 결정하는 단계는 상기 제 1 프로세서의 패킷 처리률이 90% 이상인 경우, 상기 제 1 프로세서가 과도 활성 상태에 있다고 결정하고, 상기 제 1 프로세서의 패킷 처리률이 90% 미만인 경우, 상기 제 1 프로세서가 활성 상태에 있다고 결정함으로써 수행되는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  4. 제 1 항에 있어서,
    상기 해제 요청 메시지를 전송하는 단계는,
    상기 제 1 프로세서가 복수의 제 2 프로세서의 제 2 포워딩 맵에 등록되어 있는 경우, 상기 제 1 프로세서가 상기 복수의 제 2 프로세서 중 패킷 처리율이 가장 낮은 제 2 프로세서로 상기 해제 요청 메시지를 전송하는 단계를 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  5. 제 1 항에 있어서,
    상기 제 2 프로세서를 등록하는 단계는,
    상기 제 1 프로세서가 패킷의 헤더를 프로세싱하는지, 또는 상기 패킷의 헤더 및 페이로드 모두를 프로세싱하는지 여부를 판단하는 단계를 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  6. 제 5 항에 있어서,
    상기 제 2 프로세서를 등록하는 단계는,
    상기 제 1 프로세서가 패킷의 헤더 및 페이로드 모두를 프로세싱하는 경우, 상기 제 1 프로세서가 상기 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서 중 하나를 상기 제 1 포워딩 맵에 등록하는 단계를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  7. 제 6 항에 있어서,
    상기 제 1 프로세서가 적어도 하나의 패킷을 수신하는 단계
    상기 제 1 프로세서가 상기 적어도 하나의 패킷 중 임의의 패킷을 프로세싱하는 단계; 및
    상기 제 1 프로세서가 상기 적어도 하나의 패킷 중 다른 임의의 패킷을 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩하는 단계를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 패킷 중 상기 제 1 프로세서가 프로세싱하는 패킷의 비율, 및 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일한,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  9. 제 7 항에 있어서,
    상기 적어도 하나의 패킷 중 상기 제 1 프로세서가 프로세싱하는 패킷의 비율, 및 상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 패킷 처리율이 낮은 프로세서가 다른 프로세서에 비해 높은 비율을 갖도록 결정되는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  10. 제 5 항에 있어서,
    상기 제 2 프로세서를 등록하는 단계는,
    상기 제 1 프로세서가 패킷의 헤더를 프로세싱하는 경우, 상기 제 1 프로세서가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서의 개수를 결정하는 단계; 및
    상기 제 1 포워딩 맵에 등록된 제 2 프로세서가 3개 미만인 경우, 상기 제 1 프로세서가 상기 포워딩 맵에 등록된 제 2 프로세서가 3개 이상이 되도록 상기 제 1 포워딩 맵에 등록되지 않은 일반 활성 상태의 제 2 프로세서를 등록하는 단계를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  11. 제 10 항에 있어서,
    상기 제 1 프로세서가 적어도 하나의 패킷을 수신하는 단계; 및
    상기 제 1 프로세서가 상기 적어도 하나의 패킷을 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩하는 단계를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  12. 제 11 항에 있어서,
    상기 제 1 프로세서가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일한,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  13. 제 1 항에 있어서,
    상기 제 1 프로세서가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로부터 해제 요청 메시지를 수신한 경우, 상기 제 1 프로세서가 상기 제 1 포워딩 맵에서 상기 해제 요청 메시지를 전송한 제 2 프로세서의 등록을 해제하는 단계를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  14. 제 1 항에 있어서,
    상기 결정하는 단계 내지 상기 등록하는 단계는 일정한 주기로 반복 수행되는,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  15. 제 14 항에 있어서,
    상기 일정한 주기는 10초 내지 60초인,
    멀티프로세서의 부하 밸런싱을 위한 방법.
  16. 멀티프로세서의 부하 밸런싱을 위한 UTM 장치로서,
    제 1 프로세서; 및
    적어도 하나의 제 2 프로세서를 포함하고,
    상기 제 1 프로세서는,
    상기 제 1 프로세서의 패킷 처리율에 기초하여 상기 제 1 프로세서의 상태가 일반 활성 상태 또는 과도 활성 상태인지 여부를 결정하기 위한 상태 결정부;
    상기 제 1 프로세서가 제 2 프로세서로 패킷을 포워딩할 때 상기 제 2 프로세서에 관한 정보를 포함하기 위한 제 1 포워딩 맵;
    상기 상태 결정부가 상기 제 1 프로세서가 과도 활성 상태에 있다고 결정한 경우, 상기 제 2 프로세서의 제 2 포워딩 맵에 상기 제 1 프로세서가 등록되어 있는지 여부를 검색하기 위한 등록 검색부;
    상기 등록 검색부의 검색 결과, 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있는 경우, 상기 제 2 프로세서로 상기 제 2 포워딩 맵에서 상기 제 1 프로세서의 등록 해제를 요청하는 해제 요청 메시지를 전송하기 위한 송신부;
    상기 등록 검색부의 검색 결과, 상기 제 1 프로세서가 상기 제 2 포워딩 맵에 등록되어 있지 않은 경우, 상기 제 1 프로세서가 상기 제 1 프로세서의 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서를 상기 제 1 포워딩 맵에 등록하기 위한 등록부; 및
    외부 네트워크로부터 적어도 하나의 패킷 또는 제 2 프로세서로부터 해제 요청 메시지를 수신하기 위한 수신부
    를 포함하는, 멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  17. 제 16 항에 있어서,
    상기 패킷 처리율은
    Figure 112011104931172-pat00003
    에 의해 계산되는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  18. 제 16 항에 있어서,
    상기 수신부가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로부터 해제 요청 메시지를 수신한 경우, 상기 등록부는 상기 제 1 포워딩 맵에서 상기 해제 요청 메시지를 전송한 제 2 프로세서의 등록을 해제하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  19. 제 16 항에 있어서,
    상기 등록 검색부의 검색 결과, 상기 제 1 프로세서가 복수의 제 2 프로세서의 제 2 포워딩 맵에 등록되어 있는 경우, 상기 송신부는 상기 복수의 제 2 프로세서 중 패킷 처리율이 가장 낮은 제 2 프로세서로 상기 해제 요청 메시지를 전송하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  20. 제 16 항에 있어서,
    상기 제 1 프로세서는,
    패킷을 프로세싱하기 위한 패킷 프로세싱부; 및
    상기 패킷 프로세싱부가 패킷의 헤더를 프로세싱하는지, 또는 상기 패킷의 헤더 및 페이로드 모두를 프로세싱하는지 여부를 판단하기 위한 판단부를 더 포함하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  21. 제 20 항에 있어서,
    상기 판단부의 판단 결과, 상기 패킷 프로세싱부가 패킷의 헤더 및 페이로드 모두를 프로세싱하는 경우, 상기 등록부는 상기 제 1 포워딩 맵에 등록되어 있지 않은 일반 활성 상태의 제 2 프로세서 중 하나를 상기 제 1 포워딩 맵에 등록하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  22. 제 21 항에 있어서,
    상기 수신부가 적어도 하나의 패킷을 수신한 경우, 상기 패킷 프로세싱부는 상기 적어도 하나의 패킷 중 임의의 패킷을 프로세싱하고, 상기 송신부는 상기 적어도 하나의 패킷 중 다른 임의의 패킷을 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  23. 제 22 항에 있어서,
    상기 적어도 하나의 패킷 중 상기 패킷 프로세싱부가 프로세싱하는 패킷의 비율, 및 상기 송신부가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일한,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  24. 제 20 항에 있어서,
    상기 판단부의 판단 결과, 상기 패킷 프로세싱부가 패킷의 헤더를 프로세싱하는 경우, 상기 등록부는,
    상기 제 1 포워딩 맵에 등록된 제 2 프로세서의 개수를 결정하고,
    상기 제 1 포워딩 맵에 등록된 제 2 프로세서가 3개 미만인 경우, 상기 제 1 포워딩 맵에 등록된 제 2 프로세서가 3개 이상이 되도록 상기 제 1 포워딩 맵에 등록되지 않은 일반 활성 상태의 제 2 프로세서를 등록하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  25. 제 24 항에 있어서,
    상기 수신부가 적어도 하나의 패킷을 수신한 경우, 상기 송신부는 상기 적어도 하나의 패킷을 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로 포워딩하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  26. 제 25 항에 있어서,
    상기 등록부가 제 1 포워딩 맵에 등록된 제 2 프로세서 각각에 포워딩하는 패킷의 비율은 동일한,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
  27. 제 16 항에 있어서,
    상기 수신부가 상기 제 1 포워딩 맵에 등록된 제 2 프로세서로부터 해제 요청 메시지를 수신한 경우, 상기 등록부는 상기 제 1 포워딩 맵에서 상기 해제 요청 메시지를 전송한 제 2 프로세서의 등록을 해제하는,
    멀티프로세서의 부하 밸런싱을 위한 UTM 장치.
KR1020110145786A 2011-12-29 2011-12-29 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법 KR101329973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110145786A KR101329973B1 (ko) 2011-12-29 2011-12-29 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110145786A KR101329973B1 (ko) 2011-12-29 2011-12-29 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20130093768A KR20130093768A (ko) 2013-08-23
KR101329973B1 true KR101329973B1 (ko) 2013-11-13

Family

ID=49217816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110145786A KR101329973B1 (ko) 2011-12-29 2011-12-29 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101329973B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005921A (ko) * 2007-07-10 2009-01-14 삼성전자주식회사 대칭적 다중 프로세서 시스템에서의 로드 밸런싱 방법 및장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005921A (ko) * 2007-07-10 2009-01-14 삼성전자주식회사 대칭적 다중 프로세서 시스템에서의 로드 밸런싱 방법 및장치

Also Published As

Publication number Publication date
KR20130093768A (ko) 2013-08-23

Similar Documents

Publication Publication Date Title
CN108418782B (zh) 用于经代理的安全会话的粒度卸载的方法、设备和介质
US9460289B2 (en) Securing a virtual environment
US10740162B2 (en) Intercepting socket metadata
US20180285151A1 (en) Dynamic load balancing in network interface cards for optimal system level performance
CN108270813B (zh) 一种异构多协议栈方法、装置及系统
CN102377640B (zh) 一种报文处理装置和报文处理方法、及预处理器
US20130318238A1 (en) Sampling network traffic
US20180109456A1 (en) System, method, and device for network load balance processing
US20200076736A1 (en) Method and apparatus for tunnel endpoint ip address selection in a network environment
JP2016531372A (ja) メモリモジュールアクセス方法および装置
US20200344205A1 (en) Intelligently routing a response packet along a same connection as a request packet
US8478877B2 (en) Architecture-aware allocation of network buffers
CN107426728B (zh) 高性能接入认证处理方法、系统、控制器设备、组网装置
CN102761608A (zh) Udp会话复用的方法和负载均衡设备
KR101329973B1 (ko) 멀티프로세서의 부하 밸런싱을 위한 ｕｔｍ 장치 및 그 방법
CN111163102B (zh) 数据处理方法及装置、网络设备、可读存储介质
CN102970236B (zh) 一种组播分发树切换方法和装置
US10819780B2 (en) Protected data collection in a multi-node network
KR101429114B1 (ko) 다중 프로세서 기반의 패킷 처리 장치 및 그 방법
CN111405046B (zh) 一种批量设备的授权方法
KR101683818B1 (ko) Cpu 부하 분산 패킷 처리 장치 및 방법
US20130242994A1 (en) Message relay apparatus and method
US11271897B2 (en) Electronic apparatus for providing fast packet forwarding with reference to additional network address translation table
CN109600421B (zh) 一种无线云计算系统中分布式计算资源的选择方法
KR101648568B1 (ko) 분산된 객체를 클러스터링하여 하나의 객체처럼 활용하는 방법 및 이를 사용한 분산 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 7