KR101326933B1

KR101326933B1 - Oled driving device

Info

Publication number: KR101326933B1
Application number: KR1020120001994A
Authority: KR
Inventors: 남형식
Original assignee: 경희대학교 산학협력단
Priority date: 2012-01-06
Filing date: 2012-01-06
Publication date: 2013-11-11
Also published as: KR20130081041A

Abstract

본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 초기화 구간에서 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.The present invention includes a data switch, a source terminal, a drain terminal, and a gate terminal, which are activated in an initialization section, a sampling section, and a compensation section, and having a source terminal connected to a data line, a constant current device for supplying a constant current, and a data switch. A first reservoir connected between a drain terminal and a gate terminal of the constant current device, an initialization switch activated in an initialization section to apply a ground voltage to the drain terminal of the constant current device, and connected between the gate terminal and the drain terminal of the constant current device And a sampling switch activated in a sampling period, the first voltage applying switch being activated in a sampling period to apply a first voltage to a source terminal of the constant current device, and a second voltage applied to a source terminal of the constant current device. A second voltage applying switch for applying And a light emitting device driving switch which is activated in a light emitting section and applies a current from the constant current device to the light emitting device, and a light emitting device which emits light according to a current flowing through the light emitting device driving switch. .

Description

Light Emitting Device Driving Device {OLED DRIVING DEVICE}

본 발명은 발광소자 구동장치에 관한 것으로서, 보다 구체적으로 설명하면, 면적이 작고 전력 소모를 줄일 수 있는 발광소자 구동장치에 관한 것이다.The present invention relates to a light emitting device driving apparatus, and more particularly, to a light emitting device driving apparatus capable of reducing an area and reducing power consumption.

최근, 정보화시대에 발맞추어, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 근대까지 브라운관(cathode-ray tube, CRT)이 디스플레이 장치의 주류를 이루고 발전을 거듭해 왔으나, 현대에 들어 소형화, 경량화, 저소비 전력화 등의 시대상황에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두 되었다. 이에 부응하여 개발된 것이 유기전계 발광소자(OLED)이다.Recently, in line with the information age, a display field for processing a large amount of information and displaying it is rapidly developing. Although the cathode-ray tube (CRT) has been the mainstream of display devices until the modern times, the development of the display device has continued to develop, but the need for a flat panel display is needed to meet the times of miniaturization, light weight, and low power consumption. This has been rising. In response to this, organic light emitting diodes (OLEDs) have been developed.

OLED는 형광 또는 인광 유기물 박막에 전류를 흘리면, 전자와 정공이 유기물층에서 결합하면서 빛이 발생하는 원리를 이용한 자체 발광형 디스플레이 장치를 말한다. OLED는 수동형 유기전계 발광소자(Passive Matrix OLED)와 능동형 유기전계 발광소자(Active Matrix OLED)로 나뉜다. PMOLED가 하나의 라인 전체가 한꺼번에 발광해 구동하는 라인 구동방식인데 비해, AMOLED는 발광소자를 개별로 제어하여 한 프레임 동안 유지하는 방식이다. 그래서, 현재는 AMOLED가 더 각광을 받고 있다.OLED refers to a self-luminous display device using a principle that light is generated when electrons and holes combine in an organic material layer when a current flows through a thin film of fluorescent or phosphorescent organic material. OLEDs are classified into passive organic light emitting diodes (Passive Matrix OLED) and active organic light emitting diodes (Active Matrix OLED). While PMOLED is a line driving method in which one entire line emits light and is driven at the same time, AMOLED is a method of individually controlling light emitting devices and maintaining them for one frame. So, AMOLED is getting more attention now.

도 1은 종래기술에 따른 AMOLED의 픽셀회로를 포함하는 발광소자 구동장치를 나타낸 구성도이다.1 is a block diagram showing a light emitting device driving apparatus including a pixel circuit of the AMOLED according to the prior art.

도 1에 도시한 바와 같이, AMOLED의 픽셀회로(1)는, 선택라인(SL, select line)이 게이트에 연결되고 데이터라인(DL, data line)이 소스에 연결되는 선택 트랜지스터(P2)와, 선택 트랜지스터(P2)의 드레인과 내부전압(EVDD) 사이에 배치된 저장캐패시터(Cst)와, 선택 트랜지스터(P2)의 드레인에 게이트가 연결되고 내부전압(EVDD)이 소스에 연결되는 구동 트랜지스터(P1), 및 구동 트랜지스터(P1)와 접지전압 사이에 배치된 발광 소자(D1)를 포함한다.As shown in FIG. 1, the pixel circuit 1 of the AMOLED includes a selection transistor P2 having a select line SL connected to a gate and a data line DL connected to a source; The storage capacitor Cst disposed between the drain of the select transistor P2 and the internal voltage EVDD and the driving transistor P1 having a gate connected to the drain of the select transistor P2 and an internal voltage EVDD connected to a source. ) And a light emitting device D1 disposed between the driving transistor P1 and the ground voltage.

또한, AMOLED의 픽셀회로(1)를 구동하기 위한 데이터 드라이버(2)는 외부 또는 내부에서 생성된 어드레스(address), 커맨드 및 데이터 등의 제어신호에 응답하여 발광소자(D1)의 밝기를 제어하기 위한 데이터를 데이터라인(DL)에 전달한다. 보다 구체적으로 설명하면, 디지털 회로부(21)는 픽셀회로(1)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(22)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 내부전압(EVDD)과 접지전압 사이의 전압을 가지며, 픽셀회로(1)의 밝기를 제어하기 위한 아날로그 신호가 데이터라인(DL)을 통해 픽셀회로(1)에 전달된다. 픽셀회로(1)에서는 이 아날로그 신호의 전압에 대응되는 전압이 트랜지스터(P1)의 게이트에 인가되어 발광소자(D1)에 흐르는 전류(I_D1)를 제어함으로써 발광소자(D1)의 밝기를 제어하게 된다.Further, the data driver 2 for driving the pixel circuit 1 of the AMOLED controls the brightness of the light emitting device D1 in response to control signals such as addresses, commands, and data generated externally or internally. Transfers data to the data line DL. More specifically, the digital circuit unit 21 outputs a digital signal for controlling the brightness of the pixel circuit 1, and the analog circuit unit 22 converts it into an analog signal. The analog signal has a voltage between the internal voltage EVDD and the ground voltage, and an analog signal for controlling the brightness of the pixel circuit 1 is transmitted to the pixel circuit 1 through the data line DL. In the pixel circuit 1, a voltage corresponding to the voltage of the analog signal is applied to the gate of the transistor P1 to control the current I _D1 flowing through the light emitting device D1 to control the brightness of the light emitting device D1. do.

내부전압(EVDD)은 구동 트랜지스터(P1)의 문턱전압(threshold voltage)에 의해 결정되는데, 일반적으로 약 10V의 레벨을 갖는다. 한편, 디지털 회로부(21)에 공급되는 전원전압(VDD)은 내부전압(EVDD)보다 낮은 레벨이다.The internal voltage EVDD is determined by a threshold voltage of the driving transistor P1, and generally has a level of about 10V. On the other hand, the power supply voltage VDD supplied to the digital circuit unit 21 is at a level lower than the internal voltage EVDD.

이와 같은 AMOLED의 픽셀회로와 데이터 드라이버의 동작을 설명하면 다음과 같다. 먼저, 선택라인(SL)을 통해 로우레벨(low level)로 활성화된 선택신호(sel)가 선택 트랜지스터(P2)에 인가되면, 선택 트랜지스터(P2)가 턴온(turn on)하고 데이터라인(DL)으로 밝기 제어를 위한 아날로그 신호(데이터 신호) Vdata가 입력되어 저장 캐패시터(Cst)에 충전된다. 또한, 데이터 신호는 구동 트랜지스터(P1)의 게이트에 인가되어 구동 트랜지스터(P1)를 통해 흐르는 전류(I_D1)를 제어하게 된다. 이에 따라 발광 소자(D1)의 밝기가 제어된다. The operation of the pixel circuit and data driver of the AMOLED is as follows. First, when the selection signal sel activated at the low level through the selection line SL is applied to the selection transistor P2, the selection transistor P2 is turned on and the data line DL is turned on. As a result, an analog signal (data signal) Vdata for brightness control is input and charged in the storage capacitor Cst. In addition, the data signal is applied to the gate of the driving transistor P1 to control the current I _D1 flowing through the driving transistor P1. Thereby, the brightness of the light emitting element D1 is controlled.

따라서, 데이터 구동부는 디지털 회로부를 위한 저전압 공정과 아날로그 회로부를 위한 고전압 공정이 필요하며, 특히 고전압 레벨이 높을 수록 같은 특성을 나타내기 위해 더 넓은 면적이 필요하다. 즉, 아날로그 회로부(22)는 전원(EVDD)의 레벨이 약 10V이기 때문에, 큰 사이즈(size, length, width)의 트랜지스터로 설계되어야 한다. 그렇지 않으면, 고전압의 데이터에 의해 트랜지스터가 파괴되기 때문이다. 트랜지스터의 사이즈가 커지면 그만큼 아날로그 회로부(22)의 면적이 커지는 것을 의미하며, 나아가 데이터 드라이버(2)의 면적이 증가하는 것을 의미한다. 또한, 회로가 높은 전원을 필요로 하다는 것은 전력 소모도 많다는 것을 의미한다.Accordingly, the data driver requires a low voltage process for the digital circuit and a high voltage process for the analog circuit, and particularly, the higher the voltage level, the larger the area is required to exhibit the same characteristics. That is, the analog circuit section 22 should be designed as a transistor of a large size (size, length, width) because the level of the power supply EVDD is about 10V. Otherwise, the transistor is destroyed by the high voltage data. The larger the size of the transistor, the larger the area of the analog circuit section 22, and the larger the area of the data driver 2 is. In addition, the fact that the circuit requires a high power supply means a high power consumption.

따라서, 현재, 위와 같이 고전압의 데이터로 인한 데이터 드라이버(2)의 면적 증가를 방지하면서 전력 소모를 줄일 수 있는 기술이 필요한 실정이다.Therefore, at present, there is a need for a technology capable of reducing power consumption while preventing an increase in the area of the data driver 2 due to the high voltage data as described above.

본 발명은 데이터의 전압레벨을 감소시켜, 면적이 작고 전력 소모를 줄일 수 있는 발광소자 구동장치를 제공하는데 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting device driving apparatus capable of reducing the voltage level of data and thus reducing the area and power consumption.

본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 제1 전압을 인가받아 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.The present invention includes a data switch, a source terminal, a drain terminal, and a gate terminal, which are activated in an initialization period, a sampling period, and a compensation period, and whose source terminal is connected to a data line, and which is supplied with a first voltage to supply a constant current. A first reservoir connected between a device, a drain terminal of the data switch and a gate terminal of the constant current device, a sampling switch connected between a gate terminal and a drain terminal of the constant current device, and activated in a sampling period, and activated in a light emitting period. And a light emitting device driving switch for applying a current from the constant current device to the light emitting device, and a light emitting device for emitting light according to a current flowing through the light emitting device driving switch.

또한, 본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 초기화 구간에서 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.In addition, the present invention includes a data switch, a source terminal, a drain terminal, a gate terminal which is activated in an initialization section, a sampling section, and a compensation section, and a source terminal is connected to a data line, and is a constant current device for supplying a constant current. A first reservoir connected between the drain terminal of the switch and the gate terminal of the constant current element, an initialization switch activated in an initialization section to apply a ground voltage to the drain terminal of the constant current element, between the gate terminal and the drain terminal of the constant current element A sampling switch connected to and activated in a sampling period, the first voltage applying switch being activated in a sampling period to apply a first voltage to a source terminal of the constant current device, the switch being activated in a light emitting period and provided to a source terminal of the constant current device. 2nd voltage application switch for applying 2 voltages A light emitting device driving device including a light emitting device driving switch for activating at a position and a light emitting section to apply current from the constant current device to the light emitting device, and a light emitting device emitting light according to a current flowing through the light emitting device driving switch; Include.

삭제delete

본 발명의 발광소자 구동장치는 데이터의 전압레벨을 감소시켜, 데이터 드라이버의 아날로그 회로부의 트랜지스터의 사이즈를 감소시킨다. 따라서, 아날로그 회로부의 트랜지스터의 사이즈 감소로, 데이터 드라이버의 면적도 감소시킬 수 있다. 더불어, 데이터의 전압레벨을 감소시켜도 발광소자의 구동전류는 감소되지 않기 때문에, 발광소자 구동장치의 전력 소모를 줄일 수 있는 효과가 있다.The light emitting element driving apparatus of the present invention reduces the voltage level of data, thereby reducing the size of the transistor of the analog circuit portion of the data driver. Therefore, the area of the data driver can be reduced by reducing the size of the transistor of the analog circuit portion. In addition, since the driving current of the light emitting device does not decrease even when the voltage level of the data is reduced, the power consumption of the light emitting device driving apparatus can be reduced.

도 1은 종래기술에 따른 AMOLED의 픽셀회로를 포함하는 발광소자 구동장치를 나타낸 구성도이다.
도 2는 본 발명의 일실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 3은 도 2의 선택신호, 샘플링신호, 에미션신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 5는 도 4의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 6은 데이터의 전압레벨을 나타낸 도면이다.
도 7은 DA변환기의 일예를 나타낸 회로도이다.
도 8는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 9는 도 8의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 10은 발광패널의 신호선 연결구조를 보여주는 개념도이다.1 is a block diagram showing a light emitting device driving apparatus including a pixel circuit of the AMOLED according to the prior art.
2 is a block diagram showing a light emitting device driving apparatus according to an embodiment of the present invention.
3 is a timing diagram illustrating levels of a selection signal, a sampling signal, an emission signal, and data of FIG. 2.
4 is a block diagram showing a light emitting device driving apparatus according to another embodiment of the present invention.
5 is a timing diagram illustrating levels of a selection signal, a sampling signal, an emission signal, an initialization signal, and data of FIG. 4.
6 is a diagram illustrating a voltage level of data.
7 is a circuit diagram illustrating an example of a DA converter.
8 is a block diagram showing a light emitting device driving apparatus according to another embodiment of the present invention.
FIG. 9 is a timing diagram illustrating levels of a selection signal, a sampling signal, an emission signal, an initialization signal, and data of FIG. 8.
10 is a conceptual diagram illustrating a signal line connection structure of a light emitting panel.

본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.An embodiment of the present invention will be described in detail with reference to the accompanying drawings. Hereinafter, a repeated description, a known function that may obscure the gist of the present invention, and a detailed description of the configuration will be omitted. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. Accordingly, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity.

도 2는 본 발명의 일실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.2 is a block diagram showing a light emitting device driving apparatus according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 발광소자 구동장치는 데이터 드라이버(101)와 픽셀회로(102)를 포함한다.As shown in FIG. 2, the light emitting device driving apparatus includes a data driver 101 and a pixel circuit 102.

데이터 드라이버(101)의 디지털 회로부(1011)는 픽셀회로(102)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(1012)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 VDD과 접지전압 사이의 전압을 가지며, 픽셀회로(102)의 밝기를 제어하기 위한 아날로그 신호가 데이터라인(DL)을 통해 픽셀회로(102)에 전달된다. The digital circuit unit 1011 of the data driver 101 outputs a digital signal for controlling the brightness of the pixel circuit 102, and the analog circuit unit 1012 converts it into an analog signal. The analog signal has a voltage between VDD and a ground voltage, and an analog signal for controlling the brightness of the pixel circuit 102 is transmitted to the pixel circuit 102 through the data line DL.

본 실시예의 데이터 드라이버(101)는 종래기술의 데이터 드라이버보다 낮은 전압레벨 범위를 갖는 데이터(data)를 생성한다. 만약, 종래기술에서 본 실시예와 같이 낮은 전압레벨의 데이터를 생성한다면, 픽셀회로(102) 내 구동 p형(p-type) 트랜지스터의 낮은 전류값을 구현할 수 없다. 하지만, 본 실시예의 픽셀회로(102)는 구동 트랜지스터의 구동력을 보상하는 트랜지스터를 별도로 구성하여 이를 보완한다.The data driver 101 of this embodiment generates data having a lower voltage level range than that of the prior art data driver. If the low voltage level data is generated in the prior art as in the present exemplary embodiment, low current values of the driving p-type transistor in the pixel circuit 102 may not be realized. However, the pixel circuit 102 of the present embodiment configures a transistor to compensate the driving force of the driving transistor separately and compensates for this.

픽셀회로(102)는 제1 내지 제4 스위치 소자(P1~P4), 제1 및 제2 저장 소자(C_st, C_th) 및 발광 소자(D1)를 포함한다. 각 소자들의 구조를 보다 구체적으로 설명하면 다음과 같다.The pixel circuit 102 includes first to fourth switch elements P1 to P4, first and second storage elements C _st and C _th , and a light emitting element D1. The structure of each device is described in more detail as follows.

제2 스위치 소자(P2)는 데이터 스위치로 동작하며, 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인(DL)에 연결되어 있다. 구체적으로는 제2 스위치 소자(P2)는 데이터 스위치로서 동작하며, 데이터라인(DL)과 제1 노드(A) 사이에 배치되고, 샘플링 구간 및 보상 구간에 활성화되며 발광 구간에서 비활성화되는 선택신호(sel)에 응답하여 스위칭한다. 이를 위해, 제2 스위치 소자(P2)는 선택신호(sel)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다. 데이터라인(DL)에는 0V에서 αEVDD 사이의 전압이 인가될 수 있다. 여기에서 α는 1 이하의 값이다.The second switch element P2 operates as a data switch, is activated in the initialization section, the sampling section, and the compensation section, and has a source terminal connected to the data line DL. Specifically, the second switch element P2 operates as a data switch, is disposed between the data line DL and the first node A, is activated in the sampling period and the compensation period, and is selected from the light emission period. switch in response to sel). To this end, the second switch element P2 may be designed as a PMOS thin film transistor that receives a selection signal sel as a gate. A voltage between 0V and αEVDD may be applied to the data line DL. Α is a value of 1 or less.

제1 스위치 소자(P1)는 정전류 전달 스위치로서 동작하며, 소스 단자, 드레인 단자, 게이트 단자를 구비한다. 구체적으로 제1 스위치 소자(P1)는 내부전압(EVDD)과 제3 노드(C) 사이에 배치되고, 제2 노드(B)의 전압레벨에 대응되는 전류가 흐르게 된다. 제1 스위치 소자(P1)는 제2 노드(B)와 게이트가 전기적으로 연결된 PMOS 박막 트랜지스터로 설계될 수 있다.The first switch element P1 operates as a constant current transfer switch and includes a source terminal, a drain terminal, and a gate terminal. In detail, the first switch element P1 is disposed between the internal voltage EVDD and the third node C, and a current corresponding to the voltage level of the second node B flows. The first switch element P1 may be designed as a PMOS thin film transistor in which a gate of the second node B is electrically connected.

제3 스위치 소자(P3)는 샘플링 스위치로서 동작하며, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화된다. 구체적으로 제3 스위치 소자(P3)는 제2 노드(B)와 제3 노드(C) 사이에 배치되고, 샘플링 구간에 활성화되며 보상 구간 및 발광 구간에 비활성화되는 샘플링신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제3 스위치 소자(P3)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The third switch element P3 operates as a sampling switch and is connected between the gate terminal and the drain terminal of the constant current device and is activated in the sampling period. Specifically, the third switch element P3 is disposed between the second node B and the third node C, and is switched in response to a sampling signal smpl activated in the sampling period and deactivated in the compensation period and the emission period. do. To this end, the third switch element P3 may be designed as a PMOS thin film transistor that receives a sampling signal smpl as a gate.

제4 스위치 소자(P4)는 구동 스위치로서 동작하며, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가한다. 구체적으로 제4 스위치 소자(P4)는 제3 노드(C)와 발광소자(D1) 사이에 배치되고, 샘플링 구간 및 보상 구간에 비활성화되며 발광 구간에 활성화되는 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제4 스위치 소자(P4)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The fourth switch element P4 acts as a drive switch and is activated in the light emitting section to apply current from the constant current element to the light emitting element. Specifically, the fourth switch element P4 is disposed between the third node C and the light emitting element D1, and is switched in response to the emission signal em which is deactivated in the sampling period and the compensation period and is activated in the light emitting period. do. To this end, the fourth switch device P4 may be designed as a PMOS thin film transistor that receives an emission signal em as a gate.

제1 저장 소자(C_st)는 제1 노드(A)와 내부전압(EVDD) 사이에 배치되고, 캐패시터로 설계될 수 있다.The first storage element C _st is disposed between the first node A and the internal voltage EVDD and may be designed as a capacitor.

제2 저장 소자(C_th)는 제1 노드(A)와 제2 노드(B) 사이에 배치되고, 캐패시터로 설계될 수 있다.The second storage element C _th is disposed between the first node A and the second node B and may be designed as a capacitor.

도 3은 도 2의 선택신호(sel), 샘플링신호(smpl), 에미션신호(em) 및 데이터(data)의 레벨을 나타낸 타이밍도이다. 도 3은 설명의 편의를 위하여 T1과 T2 구간에서 각각 EVDD와 Vdata가 인가되는 경우를 보여주고 있으나, 본 실시예에서 실제로는 T1과 T2 구간에서 각각 αEVDD와 αVdata가 인가된다(0<α<1).3 is a timing diagram illustrating levels of a selection signal sel, a sampling signal smpl, an emission signal em, and data of FIG. 2. FIG. 3 shows a case where EVDD and Vdata are respectively applied in the T1 and T2 sections for convenience of description, but in the present embodiment, αEVDD and αVdata are respectively applied in the T1 and T2 sections (0 <α <1). ).

도 3에 도시된 바와 같이, 샘플링 구간(T1)에서 선택신호(sel)와 샘플링신호(smpl)는 로우레벨로 활성화되고, 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 보상 구간(T2)에서는 선택신호(sel)는 로우레벨로 활성화 상태를 유지하고, 샘플링신호(smpl)와 에미션신호(em)는 하이레벨로 비활성화된다. 마지막으로 발광 구간(T3)에서 선택신호(sel)와 샘플링신호(smpl)는 하이레벨로 비활성화되고, 에미션신호(em)는 하이레벨로 활성화된다. 데이터(data)의 레벨은 동작과 연계하여 설명한다.As shown in FIG. 3, in the sampling section T1, the selection signal sel and the sampling signal smpl are activated at a low level, and the emission signal em is deactivated at a high level. Subsequently, in the compensation period T2, the selection signal sel is maintained at the low level, and the sampling signal smpl and the emission signal em are deactivated to the high level. Finally, in the light emission period T3, the selection signal sel and the sampling signal smpl are deactivated to the high level, and the emission signal em is activated to the high level. The level of data is described in conjunction with the operation.

이와 같은 발광소자 구동장치의 동작을 설명하면 다음과 같다. 이때, 설명의 편의를 위해 데이터라인(DL)에 인가되는 전압 범위는 종래기술과 동일한 내부전압(EVDD)인 것으로 가정한다. 그러나, 본 실시예에서는 내부전압(EVDD)의 α(0<α<1)배의 전압 범위가 데이터라인(DL)에 인가되며, 0~EVDD 범위의 전압이 인가되는 경우의 수식으로부터 α(0<α<1)배의 전압 범위가 인가되는 경우의 수식을 도출할 것이다.Referring to the operation of the light emitting device driving device as follows. In this case, for convenience of description, the voltage range applied to the data line DL is assumed to be the same internal voltage EVDD as in the prior art. However, in the present embodiment, a voltage range of α (0 <α <1) times of the internal voltage EVDD is applied to the data line DL, and α (0) is expressed from the equation when a voltage in the range of 0 to EVDD is applied. A formula will be derived if a voltage range of <α <1) times is applied.

먼저, 샘플링 구간(T1)에서 로우레벨의 선택신호(sel)에 의해 제2 스위치 소자(P2)가 인에이블되어 내부전압(EVDD)의 전압이 제1 노드(A)에 전달된다. 동시에, 로우레벨의 샘플링신호(smpl)에 의해 제3 스위치 소자(P3)가 인에이블되고, 하이레벨의 에미션신호(em)에 의해 제4 스위치 소자(P4)가 디스에이블된다. 이와 같은 각 스위치 소자(P1, P3, P4)의 동작에 의해 제2 노드(B)의 레벨은 EVDD-|V_th1|가 된다. 여기서, V_th1는 제1 스위치 소자(P1)의 문턱전압(threshold voltage)이다. 따라서, 제2 저장 소자(C_th)의 양단 전압은 |V_th1|가 된다.First, the second switch element P2 is enabled by the low level select signal sel in the sampling period T1, and the voltage of the internal voltage EVDD is transmitted to the first node A. FIG. At the same time, the third switch element P3 is enabled by the low level sampling signal smpl, and the fourth switch element P4 is disabled by the high level emission signal em. By the operation of each of the switch elements P1, P3, and P4 as described above, the level of the second node B becomes EVDD- | V _th1 |. Here, V _th1 is a threshold voltage of the first switch element P1. Therefore, the voltage across the second storage element C _th becomes | V _th1 |

다음으로, 보상 구간(T2)에서 하이레벨로 천이하는 샘플링신호(smpl)에 의해 제3 스위치 소자(P3)가 디스에이블되고, 데이터라인(DL)에는 원하는 구동전압 Vdata가 인가된다. 이에 따라 제1 노드(A)에는 제2 스위치 소자(P2)를 통해 구동전압 V_data가 인가된다. 이때, 제2 저장 소자(C_th)의 전압 레벨이 |V_th1|이기 때문에, 제2 노드(B)는 V_data - |V_th1|가 되어 제1 스위치 소자(P1)의 게이트-소스(gate-source) 전압은 EVDD - V_data + |V_th1|가 된다.Next, the third switch element P3 is disabled by the sampling signal smpl transitioning to the high level in the compensation period T2, and the desired driving voltage Vdata is applied to the data line DL. Accordingly, the driving voltage V _data is applied to the first node A through the second switch element P2. At this time, since the voltage level of the second storage element C _th is | V _th1 |, the second node B becomes V _data- | V _th1 | and the gate-source gate of the first switch element P1. -source) voltage becomes EVDD-V _data + | V _th1 |

다음으로, 발광 구간(T3)에서 하이레벨로 천이하는 선택신호(sel)에 의해 제2 스위치 소자(P2)가 디스에이블되고, 로우레벨로 천이하는 에미션 신호(em)에 의해 제4 스위치 소자(P4)는 인에이블되고, 발광 소자(D1)에는 구동전류(I_D1)가 흐르게 된다. Next, the second switch element P2 is disabled by the selection signal sel transitioning to the high level in the light emission period T3, and the fourth switch element is caused by the emission signal em that transitions to the low level. P4 is enabled, and a driving current I _D1 flows through the light emitting element D1.

구동전류(I_D1)은 수학식1에 의해 도출된다.The drive current I _D1 is derived from equation (1).

수학식 1에서 알 수 있는 것처럼, 구동전류(I_D1)는 |V_th1|에 영향을 받지 않게 된다.As can be seen from Equation 1, the driving current (I _D1 ) is not affected by | V _th1 |.

한편, 발광 소자(D1)를 구동하기 위해 공급된 데이터라인(DL)의 레벨을 각 구간별로 정리하면, 샘플링 구간(T1)에서 데이터(data)는 내부전압(EVDD) 레벨이고, 보상 구간(T2)에서는 V_data 레벨이며, 발광 구간(T3)에서는 다시 내부전압(EVDD) 레벨이 된다. On the other hand, if the level of the data line DL supplied to drive the light emitting device D1 is arranged for each section, the data in the sampling section T1 is the internal voltage EVDD level, and the compensation section T2. ) Is at the V _data level, and at the light emission period T3 again is the internal voltage EVDD level.

이와 같은 본 실시예의 발광소자 구동장치와 종래기술의 발광소자 구동장치를 비교해 보면, 종래기술의 발광소자 구동장치는 데이터의 레벨에서 구동 트랜지스터의 문턱전압을 감한 값으로 발광 소자를 구동하였다. 때문에, 높은 데이터의 전압 레벨을 필요로 하였다. 하지만, 본 실시예의 발광소자 구동장치는 종래기술의 구동 트랜지스터에 대응하는 제1 스위치 소자(P1)의 문턱전압이 발광 소자(D1)를 구동하기 위한 구동전류(I_D1)에 영향을 미치지 않기 때문에 데이터의 전압레벨을 하강시킬 수 있다. 즉, 본 실시예의 아날로그 회로부(1012)처럼 내부전압(EVDD)보다 낮은 레벨의 전원전압을 사용할 수 있다. 또한, 아날로그 회로부(1012)에 인가되는 전압을 디지털 회로부(1011)에 인가되는 전압과 동일한 전압으로 사용하면 하나의 공정으로 디지털 회로부와 아날로그 회로부를 구현할 수 있으므로 드라이버 IC의 제조원가를 더욱더 낮출 수 있다.When comparing the light emitting device driving apparatus of the present embodiment with the light emitting device driving apparatus of the prior art as described above, the light emitting device driving apparatus of the prior art drives the light emitting device by subtracting the threshold voltage of the driving transistor from the data level. Therefore, a high data voltage level was required. However, in the light emitting element driving apparatus of the present embodiment, the threshold voltage of the first switch element P1 corresponding to the driving transistor of the prior art does not affect the driving current I _D1 for driving the light emitting element D1. The voltage level of the data can be lowered. That is, like the analog circuit unit 1012 of the present embodiment, a power supply voltage having a level lower than the internal voltage EVDD may be used. In addition, when the voltage applied to the analog circuit unit 1012 is the same as the voltage applied to the digital circuit unit 1011, the digital circuit unit and the analog circuit unit can be implemented in one process, thereby lowering the manufacturing cost of the driver IC.

즉, 본 실시예에서는 도 2에서 볼 수 있는 것처럼 데이터라인(DL)에 인가되는 전압레벨을 내부전압(EVDD)보다 낮은 αEVDD로 인가한다. 이 경우에, 샘플링 구간(T1)에서 제2 저장 소자(C_th)는 |V_th1|-(1-α)EVDD를 저장한다. 이어서, 보상 구간(T2)에는 데이터라인(DL)에 종래기술의 V_data가 아닌 αV_data가 인가되고, 제2 노드(B)의 레벨은 (1-α)EVDD + V_data - |V_th1|가 된다. 결과적으로, 발광 구간(T3)에서 발광 소자(D1)에 흐르는 구동전류(I'_D1)는 수학식2와 같이 되어, k'_P1이 k_P1과 동일하다면 발광 소자(D1)에 흐르는 구동전류(I'_D1)는 종래기술에서의 구동전류(I_D1)에 비해 α²배의 전류가 흐르게 된다. 또한, 앞서 설명한 바와 같이 제1 스위치 소자(P1)의 문턱전압(V_th1)에 영향을 받지 않게 된다.That is, in this embodiment, as shown in FIG. 2, the voltage level applied to the data line DL is applied to αEVDD lower than the internal voltage EVDD. In this case, in the sampling period T1, the second storage element C _th stores | V _th1 |-(1-α) EVDD. Then, the compensation interval (T2) is applied to the αV _data than the V _data of the prior art to a data line (DL), the second node (B) level (1-α) EVDD + V data of - | V _th1 | Becomes As a result, the driving current I ' _D1 flowing in the light emitting element D1 in the light emitting period T3 is expressed by Equation 2, and if k' _P1 is equal to k _P1 , the driving current flowing in the light emitting element D1 ( I ' _D1 ) is a current of α ² times compared to the driving current (I _D1 ) in the prior art. In addition, as described above, the threshold voltage V _th1 of the first switch element P1 is not affected.

따라서, 본 실시예의 발광소자 구동장치는 데이터라인에 인가되는 전압레벨을 감소시킬 수 있기 때문에, 데이터 드라이버(101)의 아날로그 회로부(1012)의 트랜지스터의 사이즈를 감소시킬 수 있다. 그리고, 아날로그 회로부(1012)의 트랜지스터의 사이즈 감소로, 데이터 드라이버(101)의 면적도 감소시킬 수 있다. Therefore, since the light emitting element driving apparatus of the present embodiment can reduce the voltage level applied to the data line, the size of the transistor of the analog circuit portion 1012 of the data driver 101 can be reduced. The area of the data driver 101 can also be reduced by reducing the size of the transistor of the analog circuit unit 1012.

한편, 수학식2에서, k'_P1이 k_P1과 동일하다면 발광 소자(D1)에 흐르는 구동전류(I'_D1)는 종래기술에서의 구동전류(I_D1)에 비해 α²배의 전류가 흐르게 되어, 종래기술에 비해 적은 양의 전류가 흐르게 된다. 따라서, 발광 소자(D1)에 종래기술과 동일한 구동전류(I_D1)를 흘려주기 위해서는 제2 스위치 소자(P2)의 채널폭(channel width)를 1/α²배 만큼 증가시켜야 한다. 하지만, 아날로그 회로부(1012)의 트랜지스터 사이즈 감소라는 장점을 감안하면 제2 스위치 소자(P2) 하나의 채널폭 상승은 충분히 만회된다. 더불어, 데이터라인에 인가되는 전압레벨을 감소시켜도 발광 소자(D1)의 구동전류(I'_D1)를 종래와 동일한 전류로 구현할 수 있으므로, 발광소자 구동장치의 전력 소모를 절감할 수 있는 효과가 있다.
On the other hand, in Equation 2, if k ' _P1 is equal to k _P1 , the driving current I' _D1 flowing in the light emitting device D1 causes the current to be α ² times larger than the driving current I _D1 in the related art. Thus, a small amount of current flows as compared with the prior art. Therefore, in order to flow the same drive current I _D1 as in the prior art to the light emitting device D1, the channel width of the second switch device P2 needs to be increased by 1 / α ² times. However, considering the advantage of reducing the transistor size of the analog circuit unit 1012, the increase in the channel width of one second switch element P2 is sufficiently compensated. In addition, even when the voltage level applied to the data line is reduced, the driving current I ' _D1 of the light emitting device D1 can be implemented with the same current as in the prior art, thereby reducing power consumption of the light emitting device driving apparatus. .

도 4는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.4 is a block diagram showing a light emitting device driving apparatus according to another embodiment of the present invention.

도 4에 도시된 바와 같이, 발광소자 구동장치는 데이터 드라이버(201)와 픽셀회로(202)를 포함한다.As shown in FIG. 4, the light emitting device driving apparatus includes a data driver 201 and a pixel circuit 202.

데이터 드라이버(201)의 디지털 회로부(2011)는 픽셀회로(202)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(2012)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 보상구간에서 EVDD/2과 접지전압(0V) 사이의 전압을 가지며, 픽셀회로(202)의 밝기를 제어하기 위한 아날로그 신호 Vdata가 보상구간에서 데이터라인(DL)을 통해 픽셀회로(202)에 전달된다. 또한, 초기화구간과 샘플링 구간에서는 데이터라인(DL)에 0V 또는 EVDD/2가 인가되어, 보상구간에서 제2 노드(B)에 인가되는 전압(V_B)의 범위를 결정하게 된다.The digital circuit unit 2011 of the data driver 201 outputs a digital signal for controlling the brightness of the pixel circuit 202, and the analog circuit unit 2012 converts it into an analog signal. The analog signal has a voltage between EVDD / 2 and the ground voltage (0V) in the compensation section, and the analog signal Vdata for controlling the brightness of the pixel circuit 202 passes through the pixel circuit 202 through the data line DL in the compensation section. Is delivered). In addition, in the initialization period and the sampling period, 0 V or EVDD / 2 is applied to the data line DL to determine the range of the voltage V _B applied to the second node B in the compensation period.

이와 같이 본 실시예의 데이터 드라이버(201)는 종래기술의 데이터 드라이버보다 낮은 전압레벨 범위의 아날로그 신호를 생성한다. 즉, 종래기술의 내부전압(EVDD) 범위보다 낮은 제1 내부전압(EVDD/2) 범위의 아날로그 신호를 생성하여 데이터라인(DL)에 인가한다. 만약, 종래기술에서 본 실시예와 같이 낮은 전압레벨의 데이터를 생성할 경우, 픽셀회로(202) 내 구동 트랜지스터의 구동력이 떨어져 정상적으로 발광 소자를 구동시킬 수 없다. 하지만, 본 실시예의 픽셀회로(202)는 구동 트랜지스터의 구동력을 보상하는 회로를 별도로 구성하여 이를 보완한다.As such, the data driver 201 of this embodiment generates an analog signal with a voltage level range lower than that of the prior art data driver. That is, an analog signal having a first internal voltage EVDD / 2 that is lower than a conventional internal voltage EVDD range is generated and applied to the data line DL. In the case of generating data having a low voltage level as in the present embodiment in the related art, the driving force of the driving transistor in the pixel circuit 202 is dropped, so that the light emitting device cannot be normally driven. However, the pixel circuit 202 of the present embodiment configures a circuit for compensating the driving force of the driving transistor to compensate for this.

픽셀회로(202)는 제1 내지 제7 스위치 소자(P1~P7), 제1 및 제2 저장 소자(C_st, C_th) 및 발광 소자(D1)를 포함한다. 각 소자들의 구조를 보다 구체적으로 설명하면 다음과 같다. The pixel circuit 202 includes first to seventh switch elements P1 to P7, first and second storage elements C _st and C _th , and a light emitting element D1. The structure of each device is described in more detail as follows.

제2 스위치 소자(P2)는 데이터 스위치로 동작하며, 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 되어 있다. 구체적으로, 제2 스위치 소자(P2)는 데이터라인(DL)과 제1 노드(A) 사이에 배치되고, 초기화 구간, 샘플링 구간 및 보상 구간에 활성화되며 발광 구간에서 비활성화되는 선택신호(sel)에 응답하여 스위칭한다. 이를 위해, 제2 스위치 소자(P2)는 선택신호(sel)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The second switch element P2 operates as a data switch and is activated in the initialization section, the sampling section, and the compensation section, and the source terminal is in the data line. In detail, the second switch element P2 is disposed between the data line DL and the first node A, and is activated by the selection signal sel that is activated in the initialization period, the sampling period, and the compensation period, and is inactivated in the emission period. Switch in response. To this end, the second switch element P2 may be designed as a PMOS thin film transistor that receives a selection signal sel as a gate.

여기서, 데이터 라인에는 초기화 구간 및 샘플링 구간에 0V 또는 제1 내부전압(EVDD/2)이 인가되고, 보상구간에 0V와 제1 내부전압(EVDD/2) 사이의 Vdata 전압이 인가되며, 발광구간에 상기 발광소자에 흐르는 전류는, 상기 샘플링 구간에서 데이터 라인(DL)에 0V가 인가된 경우에는 제1 내부전압(EVDD/2)에서 Vdata를 뺀 전압에 대응되는 전류가 흐르며, 상기 샘플링 구간에 상기 데이터 라인에 제1 내부전압(EVDD/2)이 인가된 경우에는 제2 내부전압(EVDD)에서 Vdata를 뺀 전압에 대응되는 전류가 흐른다. 제1 내부전압(EVDD/2)은 제2 내부전압(EVDD)의 1/2이다.Here, 0 V or the first internal voltage EVDD / 2 is applied to the data line in the initialization section and the sampling section, and a Vdata voltage between 0 V and the first internal voltage EVDD / 2 is applied in the compensation section. When 0 V is applied to the data line DL in the sampling period, a current corresponding to a voltage obtained by subtracting Vdata from the first internal voltage EVDD / 2 flows in the sampling period. When the first internal voltage EVDD / 2 is applied to the data line, a current corresponding to a voltage obtained by subtracting Vdata from the second internal voltage EVDD flows. The first internal voltage EVDD / 2 is 1/2 of the second internal voltage EVDD.

제5 스위치 소자(P5)는 제2 전압인가 스위치로 동작하며, 발광구간에서 활성화되어 정전류 소자(P1)의 소스 단자에 제2 내부전압(EVDD)을 인가한다. 구체적으로, 제5 스위치 소자(P5)는 제2 내부전압(EVDD)과 제4 노드(D) 사이에 배치되고, 초기화 구간, 샘플링 구간 및 보상 구간에 비활성화되며 발광 구간에서 활성화되는 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제5 스위치 소자(P5)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다. The fifth switch element P5 operates as a second voltage applying switch and is activated in the light emitting period to apply the second internal voltage EVDD to the source terminal of the constant current element P1. In detail, the fifth switch element P5 is disposed between the second internal voltage EVDD and the fourth node D, and is deactivated in the initialization period, the sampling period, and the compensation period, and is activated in the emission period. switch in response to em). To this end, the fifth switch element P5 may be designed as a PMOS thin film transistor that receives an emission signal em as a gate.

제6 스위치 소자(P6)는 제1 전압인가 스위치로 동작하며, 샘플링 구간에서 활성화되어 정전류 소자(P1)의 소스 단자에 제1 내부전압(EVDD/2)을 인가한다. 구체적으로는 제6 스위치 소자(P6)는 제1 내부전압(EVDD/2)과 제4 노드(D) 사이에 배치되고, 초기화 구간에 비활성화되고 샘플링 구간에 활성화되며 보상 구간 및 발광 구간에 비활성되는 샘플링 신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제6 스위치 소자(P6)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다. The sixth switch element P6 operates as a first voltage applying switch and is activated in the sampling period to apply the first internal voltage EVDD / 2 to the source terminal of the constant current element P1. Specifically, the sixth switch element P6 is disposed between the first internal voltage EVDD / 2 and the fourth node D, and is deactivated in the initialization period, activated in the sampling period, and deactivated in the compensation period and the emission period. Switch in response to a sampling signal (smpl). To this end, the sixth switch element P6 may be designed as a PMOS thin film transistor that receives a sampling signal smpl as a gate.

제1 스위치 소자(P1)는 정전류 소자로 동작하며, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급한다. 구체적으로는 제1 스위치 소자(P1)는 제4 노드(D)와 제3 노드(C) 사이에 배치되고, 제2 노드(B)의 전압레벨에 따라 스위칭한다. 이를 위해, 제1 스위치 소자(P1)는 제2 노드(B)에 게이트가 전기적으로 연결된 PMOS 박막 트랜지스터로 설계될 수 있다. The first switch element P1 operates as a constant current element, has a source terminal, a drain terminal, and a gate terminal, and supplies a constant current. Specifically, the first switch element P1 is disposed between the fourth node D and the third node C, and switches according to the voltage level of the second node B. FIG. To this end, the first switch element P1 may be designed as a PMOS thin film transistor having a gate electrically connected to the second node B.

제3 스위치 소자(P3)는 샘플링 스위치로 동작하며, 정전류 소자(P1)의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화된다. 구체적으로는 제3 스위치 소자(P3)는 제2 노드(B)와 제3 노드(C) 사이에 배치되고, 샘플링신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제3 스위치 소자(P3)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The third switch element P3 operates as a sampling switch and is connected between the gate terminal and the drain terminal of the constant current element P1 and is activated in the sampling period. Specifically, the third switch element P3 is disposed between the second node B and the third node C, and switches in response to the sampling signal smpl. To this end, the third switch element P3 may be designed as a PMOS thin film transistor that receives a sampling signal smpl as a gate.

제4 스위치 소자(P4)는 구동 스위치로 동작하며, 발광구간에서 활성화되어 정전류 소자(P1)로부터의 전류를 발광소자(D1)에 인가한다. 구체적으로는 제4 스위치 소자(P4)는 제3 노드(C)와 발광소자(D1) 사이에 배치되고, 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제4 스위치 소자(P4)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The fourth switch element P4 acts as a driving switch and is activated in the light emitting section to apply current from the constant current element P1 to the light emitting element D1. Specifically, the fourth switch element P4 is disposed between the third node C and the light emitting element D1 and switches in response to the emission signal em. To this end, the fourth switch device P4 may be designed as a PMOS thin film transistor that receives an emission signal em as a gate.

제7 스위치 소자(P7)는 초기화 스위치로 동작하며, 초기화 구간에서 활성화되어 정전류 소자(P1)의 드레인 단자에 접지전압을 인가한다. 구체적으로는 제7 스위치 소자(P7)는 제3 노드(C)와 접지전압(VSS) 사이에 배치되고, 초기화구간에 활성화되며 샘플링 구간, 보상 구간 및 발광 구간에 비활성화되는 초기화신호(init)에 응답하여 스위칭한다. 이를 위해, 제7 스위치 소자(P7)는 초기화신호(init)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.The seventh switch element P7 operates as an initialization switch and is activated in the initialization section to apply a ground voltage to the drain terminal of the constant current element P1. Specifically, the seventh switch element P7 is disposed between the third node C and the ground voltage VSS, and is activated in the initialization period and is applied to the initialization signal init that is inactivated in the sampling period, the compensation period, and the light emission period. Switch in response. To this end, the seventh switch element P7 may be designed as a PMOS thin film transistor that receives an initialization signal init as a gate.

제1 저장 소자(C_st)는 제1 노드(A)와 제2 내부전압(EVDD) 사이에 배치되고, 캐패시터로 설계될 수 있다.The first storage element C _st is disposed between the first node A and the second internal voltage EVDD and may be designed as a capacitor.

발광 소자(D1)는 제5 노드(nd5)와 접지전압(VSS) 사이에 배치되며, OLED(Organic Light Emitting Diode) 등의 발광 다이오드로 설계될 수 있다.The light emitting device D1 is disposed between the fifth node nd5 and the ground voltage VSS and may be designed as a light emitting diode such as an organic light emitting diode (OLED).

도 5는 도 4의 선택신호(sel), 샘플링신호(smpl), 에미션신호(em), 초기화신호(init) 및 데이터라인(DL)의 레벨을 나타낸 타이밍도이다.FIG. 5 is a timing diagram illustrating levels of a selection signal sel, a sampling signal smpl, an emission signal em, an initialization signal init, and a data line DL of FIG. 4.

도 5에 도시된 바와 같이, 초기화 구간(①)에서 선택신호(sel)와 초기화신호(init)는 로우레벨로 활성화되고, 샘플링신호(smpl)와 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 샘플링 구간(②)에서는 선택신호(sel)와 샘플링신호(smpl)는 로우레벨로 활성화되고, 초기화신호(init)와 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 보상 구간(③)에서는 선택신호(sel)는 로우레벨로 활성화 상태를 유지하고, 샘플링신호(smpl)와 초기화신호(init) 및 에미션신호(em)는 하이레벨로 비활성화된다. 마지막으로 발광 구간(④)에서 선택신호(sel)와 샘플링신호(smpl) 및 초기화신호(init)는 하이레벨로 비활성화되고, 에미션신호(em)는 하이레벨로 활성화된다. 데이터라인 신호(data)의 레벨은 구동동작과 연계하여 후술한다.As shown in FIG. 5, in the initialization section ①, the selection signal sel and the initialization signal init are activated at a low level, and the sampling signal smpl and the emission signal em are inactivated at a high level. . Next, in the sampling period ②, the selection signal sel and the sampling signal smpl are activated at the low level, and the initialization signal init and the emission signal em are deactivated at the high level. Subsequently, in the compensation section ③, the selection signal sel is maintained at the low level, and the sampling signal smpl, the initialization signal init, and the emission signal em are deactivated to the high level. Finally, in the light emitting period ④, the selection signal sel, the sampling signal smpl, and the initialization signal init are deactivated to the high level, and the emission signal em is activated to the high level. The level of the data line signal data will be described later in connection with the driving operation.

이와 같은 발광소자 구동장치의 동작을 설명하면 다음과 같다. Referring to the operation of the light emitting device driving device as follows.

먼저, 초기화 구간(①)에서 로우레벨의 초기화신호(init)에 의해 제7 스위치 소자(P7)가 인에이블되어 제3 노드(C)를 접지전압(VSS)으로 초기화한다. 한편, 초기화 구간은 전 라인의 선택신호(sel)를 이용하여 구동할 수도 있다. 이에 대해서는 실시예 4에서 설명한다.First, in the initialization period ①, the seventh switch element P7 is enabled by the low level initialization signal init to initialize the third node C to the ground voltage VSS. Meanwhile, the initialization section may be driven by using the selection signal sel of all the lines. This will be described in the fourth embodiment.

샘플링 구간(②)에서 로우레벨의 선택신호(sel)에 의해 제2 스위치 소자(P2)가 인에이블되어 데이터라인의 전압 V_ds가 제1 노드(A)에 전달된다. 동시에, 로우레벨의 샘플링신호(smpl)에 의해 제6 스위치 소자(P6)와 제3 스위치 소자(P3)가 인에이블되고, 하이레벨의 에미션신호(em)에 의해 제5 스위치 소자(P5)와 제4 스위치 소자(P4)가 디스에이블된다. 이와 같은 각 스위치 소자의 동작에 의해 제2 노드(B)의 레벨은 EVDD/2-|V_th1|가 된다. 여기서, V_th1는 제1 스위치 소자(P1)의 문턱전압이다. 샘플링 구간(②)에서 데이터라인(DL)에는 V_ds가 인가되므로 제1 노드(A)에는 V_ds가 인가되어, 제2 저장 소자(C_th)에 저장되는 전압(V_AB)는 수학식3과 같이 표현할 수 있다.In the sampling period ②, the second switch element P2 is enabled by the low level select signal sel, and the voltage V _ds of the data line is transmitted to the first node A. FIG. At the same time, the sixth switch element P6 and the third switch element P3 are enabled by the low level sampling signal smpl, and the fifth switch element P5 by the high level emission signal em. And the fourth switch element P4 are disabled. By the operation of each switch element as described above, the level of the second node B becomes EVDD / 2- | V _th1 |. Here, V _th1 is a threshold voltage of the first switch element P1. Sampling interval (②), so in the data line (DL) is applied to the V _ds first node (A), V _ds is applied to the second storage element is Equation (3) a voltage (V _AB) are stored in (C _th) It can be expressed as

다음으로, 보상 구간(③)에서 하이레벨로 천이하는 샘플링신호(smpl)에 의해 제6 스위치 소자(P6)와 제3 스위치 소자(P3)가 디스에이블된다. 보상 구간(③)에서 데이터라인(DL)에는 0V에서 EVDD/2 사이의 전압을 갖는 Vdata가 인가되며, 제1 스위치 소자(P1)의 게이트 전압(V_B)은 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 V_ds에 따라 수학식 4와 같이 2종류의 값을 가지게 된다. Next, the sixth switch element P6 and the third switch element P3 are disabled by the sampling signal smpl transitioning to the high level in the compensation period ③. In the compensation period ③, Vdata having a voltage between 0V and EVDD / 2 is applied to the data line DL, and the gate voltage V _B of the first switch element P1 is applied to the data line in the sampling period ②. According to the voltage V _ds applied to the (DL) has two kinds of values as shown in equation (4).

즉, 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 V_ds가 OV인 경우, 도 6을 참조하면, 제2 노드(B)의 전압(V_B)은 EVDD/2-|V_th1|에서 EVDD-|V_th1| 사이의 값을 갖게 된다. 즉, Vdata가 최저값인 0V라면 V_B=EVDD/2-|V_th1|가 되고, Vdata가 최고값인 EVDD/2라면 V_B=EVDD-|V_th1|이 되어 제2 노드(B)의 전압(V_B)은 Vdata 값에 따라 EVDD/2-|V_th1|에서 EVDD-|V_th1| 사이의 값을 갖게 되는 것이다. 이는 수학식 4의 V_ds=0인 경우에 해당하고, 이에 따라 수학식 5에서 V_ds=0인 경우의 전류가 발광 소자(D1)에 흐르게 된다. That is, when the voltage V _ds applied to the data line DL in the sampling period ② is OV, referring to FIG. 6, the voltage V _B of the second node _B is EVDD / 2- | V _th1. EVDD- | V _th1 | It will have a value between. That is, if Vdata is 0V, which is the lowest value, V _B = EVDD / 2- | V _th1 |, and if Vdata is EVDD / 2, which is the highest value, V _B = EVDD− | V _th1 | and the voltage of the second node B (V _B ) is EVDD / 2- | V _th1 | to EVDD- | V _th1 | It will have a value between. This corresponds to the case of V _ds = 0 in Equation 4, and accordingly, a current in the case of V _ds = 0 in Equation 5 flows to the light emitting device D1.

한편, 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 V_ds가 EVDD/2인 경우에는, 도 6을 참조하면, 제2 노드(B)의 전압(V_B)은 -|V_th1|에서 EVDD/2-|V_th1| 사이의 값을 갖게 된다. 즉, Vdata가 최저값인 0V라면 V_B=-|V_th1|이며, Vdata가 최고값인EVDD/2라면 V_B=EVDD/2-|V_th1|이 되어 제2 노드(B)의 전압(V_B)은 Vdata 값에 따라 -|V_th1|에서 EVDD/2-|V_th1| 사이의 값을 갖게 되는 것이다. 이는 수학식 4의 V_ds=EVDD/2인 경우에 해당하고, 이에 따라 수학식 5에서 V_ds=EVDD/2인 경우의 전류가 발광 소자(D1)에 흐르게 된다. Meanwhile, when the voltage V _ds applied to the data line DL in the sampling period ② is EVDD / 2, referring to FIG. 6, the voltage V _B of the second node B is-| V _th1. EVDD / 2- | V _th1 | It will have a value between. That is, if Vdata is 0V, which is the lowest value, V _B =-| V _th1 |, and if Vdata is EVDD / 2, which is the highest value, then V _B = EVDD / 2- | V _th1 | and the voltage of the second node B (V). _B ) is based on Vdata value from-| V _th1 | to EVDD / 2- | V _th1 | It will have a value between. This corresponds to the case of V _ds = EVDD / 2 in Equation 4, and accordingly, a current in the case of V _ds = EVDD / 2 in Equation 5 flows to the light emitting device D1.

다음으로, 발광 구간(④)에서 하이레벨로 천이하는 선택신호(sel)에 의해 제2 스위치 소자(P2)가 디스에이블되고, 로우레벨로 천이하는 에미션 신호(em)에 의해 제4 스위치 소자(P4)는 인에이블된다. 따라서, 발광 소자(D1)에는 구동전류(I_D1)가 흐르게 된다. 앞서, 보상 구간(③)에서 제1 스위치 소자(P1)의 게이트 전압(V_B)이 2종류로 생성되기 때문에 구동전류(I_D1)도 수학식 5와 같이 2종류로 주어진다.Next, the second switch element P2 is disabled by the selection signal sel transitioning to the high level in the light emission period ④ and the fourth switch element by the emission signal em transitioning to the low level. P4 is enabled. Therefore, the driving current I _D1 flows through the light emitting element D1. Since two types of gate voltages V _B of the first switch element P1 are generated in the compensation period ③, two types of driving currents I _D1 are also given as in Equation 5.

결과적으로, 본 실시예에서는 샘플링 구간에 인가되는 데이터라인의 전압(V_ds)에 따라 도 6에서와 같이 제1 스위치 소자의 게이트 전압(V_B)의 2가지의 변화 영역 중의 하나를 선택한 후에 Vdata를 이용하여 선택된 영역 내에서의 오프셋을 선택할 수 있으므로, 종래보다 좁은 데이터 전압의 범위, 즉 0~EVDD/2으로도 게이트 전압(V_B)의 변화 범위를 0~EVDD 사이로 얻을 수 있으므로, 종래 기술에서 데이터 전압의 범위가 0~EVDD일 때와 동일한 효율로 발광 소자(D1)를 발광시킬 수 있다. 앞선 실시예는 제2 스위치 소자(P2)의 채널폭을 상승시켜야 하는 단점이 있으나, 본 실시예는 제2 스위치 소자(P2)의 채널폭을 키울 필요가 없는 구조이다.As a result, in the present embodiment, Vdata is selected after selecting one of two change regions of the gate voltage V _B of the first switch element as shown in FIG. 6 according to the voltage V _ds of the data line applied to the sampling interval. Since the offset within the selected region can be selected using the above, since the range of the data voltage narrower than that of the prior art, that is, the variation range of the gate voltage V _B can be obtained between 0 and EVDD even with 0 to EVDD / 2, the prior art The light emitting device D1 may emit light at the same efficiency as when the data voltage ranges from 0 to EVDD. The foregoing embodiment has a disadvantage in that the channel width of the second switch element P2 needs to be increased. However, the present embodiment does not need to increase the channel width of the second switch element P2.

또한, 본 실시예는 데이터라인에 인가되는 전압 레벨을 감소시켜, 데이터 드라이버(201) 내 아날로그 회로(2012)의 면적을 감소시킬 수 있다. 특히, 아날로그 회로(2012) 내 DA변환기(digital to analog convert)의 크기를 감소시킬 수 있다. 또한, 전압이 1/2로 낮아지기 때문에 전력 절감의 효과도 얻을 수 있다.
In addition, the present embodiment can reduce the voltage level applied to the data line, thereby reducing the area of the analog circuit 2012 in the data driver 201. In particular, the size of the digital to analog convert in the analog circuit 2012 can be reduced. In addition, since the voltage is lowered to 1/2, power savings can be obtained.

실시예 3에서는 픽셀회로로서 실시예 1에서의 픽셀회로(102)가 사용되며, 구동 타이밍도 실시예 1의 경우와 같다. 다만, 실시예 1의 샘플링 구간(T1)에서 데이터라인에는 V_ds가 인가되며, 이때 제2 저장 소자(C_th)에 저장되는 V_AB 전압은 수학식 6과 같다. In the third embodiment, the pixel circuit 102 of the first embodiment is used as the pixel circuit, and the driving timing is the same as that of the first embodiment. However, V _ds is applied to the data line in the sampling period T1 of the first embodiment, and the V _AB voltage stored in the second storage element C _th is represented by Equation 6 below.

따라서, 보상 구간(T2)에서 데이터라인(DL)에 V_data가 인가될 때, 제2 노드(B)의 전압 V_B는 다음과 같다.Therefore, when V _data is applied to the data line DL in the compensation period T2, the voltage V _B of the second node _B is as follows.

따라서, 샘플링 구간(T1)에 데이터라인(DL)에 인가되는 전압(V_ds)으로 내부전압(EVDD) 범위 내에서의 다수의 영역 중의 하나를 결정하고, 결정된 영역 내에서의 전압 오프셋을 V_data로 나타내면 - 즉, MSB(Most Significant Bit)는 V_ds로, LSB(Least Significant Bit)는 V_data로 나타내면 - DA변환기의 저항 개수는 감소될 수 있다. 또한, MSB 전압과 LSB 전압의 합을 발광소자 구동장치에서 구현할 수 있기 때문에, 드라이버 IC 내에 캐패시터가 필요 없으므로 드라이버 IC의 면적을 감소시킬 수 있다.Accordingly, one of the plurality of regions within the internal voltage EVDD range is determined by the voltage V _ds applied to the data line DL in the sampling period T1, and the voltage offset within the determined region is determined by V _data. In other words, if the MSB (Most Significant Bit) is represented by V _ds and LSB (Least Significant Bit) is represented by V _data-the number of resistors in the DA converter can be reduced. In addition, since the sum of the MSB voltage and the LSB voltage can be implemented in the LED driver, the capacitor IC is not required in the driver IC, thereby reducing the area of the driver IC.

도 7은 DA변환기를 나타낸 회로도이다.7 is a circuit diagram illustrating a DA converter.

도 7에 도시된 바와 같이, DA변환기는 전압분배부(301), 선택부(302) 및 전압유지부(303)를 포함한다.As shown in FIG. 7, the DA converter includes a voltage divider 301, a selector 302, and a voltage maintainer 303.

전압분배부(301)는 복수의 저항을 이용하여 내부전압을 레벨이 서로 다른 복수의 전압으로 출력하고, 선택부(302)는 선택신호(D(11:6), D(5:0))를 이용하여 상기 복수의 전압 중의 하나를 선택하며, 전압유지부(303)는 선택된 전압의 레벨을 유지하여 데이터라인(DL)으로 출력한다. The voltage divider 301 outputs the internal voltage as a plurality of voltages having different levels by using a plurality of resistors, and the selector 302 selects the signals D (11: 6) and D (5: 0). One of the plurality of voltages is selected by using, and the voltage holding unit 303 maintains the selected voltage level and outputs it to the data line DL.

도 7에서 전압분배부(301)는 MSB 선택을 위하여 내부전압(EVDD)을 64 단계로 균등하게 나눈 64 종류의 MSB 전압(VM(0)~VM(63))을 출력하고 있다. 또한, 전압분배부(301)는 LSB 선택을 위하여 단위 MSB 전압(VM(63))(= EVDD/64)을 64단계로 균등하게 나눈 64 종류의 LSB 전압(VL(0)~VL(63))을 출력하고 있다. In FIG. 7, the voltage divider 301 outputs 64 types of MSB voltages (VM (0) to VM 63) obtained by dividing the internal voltage EVDD equally into 64 steps for MSB selection. In addition, the voltage divider 301 divides the unit MSB voltage (VM (63)) (= EVDD / 64) into 64 steps in order to select the LSB, and 64 types of LSB voltages (VL (0) to VL (63)). )

선택부(302)는 상기 복수의 전압 중 어느 하나를 선택하기 위해, 제1 멀티플렉서 및 제2 멀티플렉서를 포함하고, 제1 멀티플렉서와 제2 멀티플렉서의 출력 중 어느 하나를 선택하기 위한 제1 및 제2 스위치(SW1, SW2)를 포함한다. 여기서, 제1 스위치(SW1)는 샘플링 구간(T1)에서 연결되어 V_ds(MSB)의 값을 결정한다. 그리고, 제2 스위치(SW2)는 보상 구간(T2)에서 연결되어 V_data(LSB)의 값을 결정한다. The selector 302 includes a first multiplexer and a second multiplexer to select any one of the plurality of voltages, and selects one of the first and second multiplexers and an output of the second multiplexer. Switch SW1 and SW2. Here, the first switch SW1 is connected in the sampling period T1 to determine the value of V _ds (MSB). The second switch SW2 is connected in the compensation period T2 to determine the value of the V _data LSB.

그러면 보상구간(T2)에서 V_B는 수학식 8과 같이 표현된다. Then, V _B in the compensation period T2 is expressed as Equation (8).

이와 같이 샘플링 구간에서는 MSB에 해당하는 전압(V_MSB)을 출력하고, 보상구간에서는 LSB에 해당하는 전압(V_LSB)을 출력하도록 함으로써 정전류 소자의 게이트에 인가되는 전압(V_B)을 정밀하게 제어할 수 있다. As such, the voltage V _MSB corresponding to the _MSB is output in the sampling section and the voltage V _LSB corresponding to the LSB in the compensation section, thereby precisely controlling the voltage V _B applied to the gate of the constant current device. can do.

한편, 종래 기술에서는 선택신호(D<0:11>)가 12비트(bit)일 경우, DA변환기는 2¹² = 4096개의 저항이 필요하지만, 본 실시예에서는 128개의 저항만이 필요하다.
On the other hand, in the prior art, when the selection signals D <0:11> are 12 bits, the DA converter needs 2 ¹² = 4096 resistors, but only 128 resistors are required in this embodiment.

다음으로 도 8 내지 도 10을 참조하여 본 발명의 실시예 4를 설명한다. 실시예 4는 실시예 2의 회로도(도 4 참조)에서 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])를 이용하여 구동하는 경우이다.Next, Embodiment 4 of the present invention will be described with reference to FIGS. 8 to 10. The fourth embodiment uses the selection signal sel [n-1] of all lines instead of the initialization signal init in the circuit diagram of the second embodiment (see FIG. 4).

도 8은 도 4와 회로 구성은 동일하지만, 제7 스위칭 소자(P7)에 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 연결되어 있는 점이 다르다. 회로의 구성이 동일하므로 각 구성요소의 동작도 동일하며, 따라서 회로 동작에 관한 상세한 설명은 생략한다.Although FIG. 8 has the same circuit configuration as that of FIG. 4, the selection signal sel [n-1] of all the lines is connected to the seventh switching element P7 instead of the initialization signal init. Since the configuration of the circuit is the same, the operation of each component is also the same, and thus, detailed description of the circuit operation is omitted.

도 9는 도 8의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.FIG. 9 is a timing diagram illustrating levels of a selection signal, a sampling signal, an emission signal, an initialization signal, and data of FIG. 8.

도 9와 실시예 2의 도 5를 비교하면, 본 실시예에서는 실시예 2의 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 사용되고 있음을 알 수 있다. 9 and 5 of the second embodiment, it can be seen that the selection signal sel [n-1] of all the lines is used instead of the initialization signal init of the second embodiment.

전 라인의 선택신호란, 매트릭스 형태로 구성된 발광패널에서 다수의 라인 단위로 데이터 구동이 일어나는데, 이러한 다수의 라인 중에서 바로 전에 구동이 된 라인을 말한다. 이를 도 10을 참조하여 좀더 상세히 설명한다. 도 10은 발광패널의 신호선 연결구조를 보여주는 개념도이다.The selection signal of all lines means that data driving occurs in units of a plurality of lines in a light emitting panel configured in a matrix form. This will be described in more detail with reference to FIG. 10. 10 is a conceptual diagram illustrating a signal line connection structure of a light emitting panel.

도 10에서 볼 수 있는 것처럼, 발광소자들이 매트릭스 형태로 배치된 발광패널(10)에는 세로(column)로는 데이터 드라이버(20)로부터의 데이터 라인이, 가로(line)로는 라인 드라이버(30)로부터의 구동라인들이 연결되며, 데이터 드라이버(20)에서 출력하는 데이터가 다수의 라인 중에서 라인 드라이버(30)에 의해 구동되는 라인 상의 발광소자들에게 인가됨으로써 해당 라인 상의 발광소자들이 구동되고, 이를 모든 라인에 대해서 반복함으로써 모든 발광소자들을 구동하도록 구성되어 있다. As can be seen in FIG. 10, in the light emitting panel 10 in which the light emitting devices are arranged in a matrix form, data lines from the data driver 20 are arranged in columns, and line drivers 30 are arranged in lines. The driving lines are connected, and the data output from the data driver 20 is applied to the light emitting elements on the line driven by the line driver 30 among the plurality of lines, thereby driving the light emitting elements on the corresponding line, Is repeated to drive all the light emitting elements.

본 실시예에서는 이러한 구성에서 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 사용되는 것이다.In this embodiment, the selection signal sel [n-1] of all the lines is used instead of the initialization signal init in this configuration.

따라서, 도 9에서 전 라인의 선택신호(sel[n-1])와 현재 라인의 선택신호(sel[n])의 길이는 같다. 또한, 현재 라인이 현재 라인의 선택신호(sel[n])에 의해 선택되어 구동되는 동안에 동일한 신호가 다음 라인의 초기화신호로서 사용된다. 즉, 현 라인을 구동하는 동안에 동시에 다음 라인의 초기화가 진행되는 것이다. 즉, 도 9에서 초기화 구간(①)의 V_ds 및 V_data는 전 라인을 위한 데이터 신호이며, 샘플링 구간(②)의 V_ds 및 보상구간(③)의 V_data는 현재 라인을 위한 데이터 신호이다.Accordingly, the lengths of the selection signals sel [n-1] of all the lines and the selection signals sel [n] of the current line are the same in FIG. 9. Also, while the current line is selected and driven by the selection signal sel [n] of the current line, the same signal is used as the initialization signal of the next line. That is, while the current line is being driven, the initialization of the next line is performed at the same time. That is, V _ds, and V _data in the setup period (①) in FIG. 9 is a data signal for the entire line, V _data of the sampling period (②) V _ds and the compensation section (③) of is a data signal for the current line. .

한편, 에미션신호(em[n])는 초기화 구간(①) 직전까지 로우(low) 상태를 유지하는데, 초기화 구간(①)은 전 라인의 구동 구간과 동일하므로 현 라인의 발광구간은 전 라인의 구동 전까지가 된다.On the other hand, the emission signal em [n] is kept low until just before the initialization section ①. Since the initialization section ① is the same as the driving section of all the lines, the light emitting section of the current line is all the lines. Until the drive of.

한편, 도 9에서는 초기화구간(①)과 샘플링 구간(②) 사이에 짧은 구간이 그려져 있는데, 이는 선택신호(sel[n]) 및 샘플링신호(smpl[n])를 인가하기 전에 V_ds를 먼저 인가하는 것을 나타나기 위한 것이지만, 선택신호(sel[n]) 및 샘플링신호(smpl[n])의 인가와 동시에 V_ds를 인가하도록 구성하는 것도 가능하다.
Meanwhile, in FIG. 9, a short section is drawn between the initialization section ① and the sampling section ②, which is first applied to V _ds before applying the selection signal sel [n] and sampling signal smpl [n]. In order to show the application, it is also possible to configure V _ds to be applied simultaneously with the application of the selection signal sel [n] and the sampling signal smpl [n].

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

101, 201 데이터 드라이버
102, 202 픽셀회로
301 전압분배부
302 선택부
303 전압유지부101, 201 data driver
102, 202 pixel circuit
301 Voltage Distribution
302 selector
303 voltage holding part

Claims

A data switch activated in an initialization section, a sampling section, and a compensation section and having a source terminal connected to the data line;
A constant current device having a source terminal, a drain terminal, and a gate terminal, and configured to supply a constant current by receiving a first voltage;
A first reservoir connected between the drain terminal of the data switch and the gate terminal of the constant current device;
A second storage element connected between the drain terminal of the data switch and a second voltage;
A sampling switch connected between the gate terminal and the drain terminal of the constant current device and activated during a sampling period;
A light emitting device driving switch activated in the light emitting section to apply current from the constant current device to the light emitting device;
Light emitting device for emitting light in accordance with the current flowing through the light emitting device drive switch
Light emitting device driving apparatus comprising a.

delete

The method of claim 1,
And a data transmitted through the data line has a lower level than the first voltage.

A data switch activated in an initialization section, a sampling section, and a compensation section and having a source terminal connected to the data line;
A constant current element having a source terminal, a drain terminal, and a gate terminal, for supplying a constant current;
A first reservoir connected between the drain terminal of the data switch and the gate terminal of the constant current device;
An initialization switch activated in an initialization section to apply a ground voltage to a drain terminal of the constant current device;
A sampling switch connected between the gate terminal and the drain terminal of the constant current device and activated during a sampling period;
A first voltage application switch activated in a sampling period to apply a first voltage to a source terminal of the constant current device;
A second voltage application switch activated in a light emission period to apply a second voltage to a source terminal of the constant current device;
A light emitting device driving switch activated in the light emitting section to apply current from the constant current device to the light emitting device;
Light emitting device for emitting light in accordance with the current flowing through the light emitting device drive switch
Light emitting device driving apparatus comprising a.

5. The method of claim 4,
And a second storage element connected between the drain terminal of the data switch and a second voltage.

The method of claim 5, wherein
0 V or a first voltage is applied to the data line in the initialization section and the sampling section, and a Vdata voltage between 0 V and the first voltage is applied in the compensation section, and a current flowing through the light emitting element in the light emitting section is applied to the sampling section. When 0 V is applied to the data line, a current corresponding to a voltage obtained by subtracting Vdata from the first voltage flows, and when a first voltage is applied to the data line in the sampling period, a voltage obtained by subtracting Vdata from the second voltage Light emitting device driving apparatus characterized in that the current flows corresponding to the flow.

5. The method of claim 4,
And a data transmitted through the data line has a lower level than the first voltage.

8. The method according to any one of claims 4 to 7,
And the first voltage is 1/2 of the second voltage.

delete

A data switch activated by a selection signal enabled over a sampling period and a compensation period and having a source terminal connected to the data line;
A constant current element having a source terminal, a drain terminal, and a gate terminal, for supplying a constant current;
A first reservoir connected between the drain terminal of the data switch and the gate terminal of the constant current device;
An initialization switch activated by a selection signal of all lines in an initialization section to apply a ground voltage to a drain terminal of the constant current device;
A sampling switch connected between the gate terminal and the drain terminal of the constant current device and activated during a sampling period;
A first voltage application switch activated in a sampling period to apply a first voltage to a source terminal of the constant current device;
A second voltage application switch activated in a light emission period to apply a second voltage to a source terminal of the constant current device;
A light emitting device driving switch activated in the light emitting section to apply current from the constant current device to the light emitting device;
Light emitting device for emitting light in accordance with the current flowing through the light emitting device drive switch
Light emitting device driving apparatus comprising a.

13. The method of claim 12,
And a second storage element connected between the drain terminal of the data switch and a second voltage.

The method of claim 13,
0 V or a first voltage is applied to the data line in the sampling period, a Vdata voltage between 0 V and the first voltage is applied in the compensation period, and a current flowing through the light emitting device in the light emitting period is applied to the data line in the sampling period. When 0 V is applied to the current, a current corresponding to the voltage minus Vdata flows. When the first voltage is applied to the data line in the sampling period, the current corresponds to the voltage minus Vdata. Light-emitting device driving apparatus, characterized in that the current flows.

13. The method of claim 12,
And a data transmitted through the data line has a lower level than the first voltage.

16. The method according to any one of claims 12 to 15,
And the first voltage is 1/2 of the second voltage.