KR101326480B1 - Data Read Out Circuit with precharging sensing line and Data Detection System - Google Patents

Data Read Out Circuit with precharging sensing line and Data Detection System Download PDF

Info

Publication number
KR101326480B1
KR101326480B1 KR1020120020874A KR20120020874A KR101326480B1 KR 101326480 B1 KR101326480 B1 KR 101326480B1 KR 1020120020874 A KR1020120020874 A KR 1020120020874A KR 20120020874 A KR20120020874 A KR 20120020874A KR 101326480 B1 KR101326480 B1 KR 101326480B1
Authority
KR
South Korea
Prior art keywords
line
sensing
data
charge
voltage
Prior art date
Application number
KR1020120020874A
Other languages
Korean (ko)
Other versions
KR20130099396A (en
Inventor
이정우
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020120020874A priority Critical patent/KR101326480B1/en
Publication of KR20130099396A publication Critical patent/KR20130099396A/en
Application granted granted Critical
Publication of KR101326480B1 publication Critical patent/KR101326480B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Read Only Memory (AREA)

Abstract

센싱 라인을 프리차아지하는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템이 게시된다. 본 발명의 데이터 판독 회로는 센싱 데이터를 수신하는 센싱 라인; 상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 수신되는 상기 센싱 데이터에 따른 상기 전하 집적 라인에 발생하는 전하 집적부로서, 리셋 구간 동안에 상기 센싱 라인과 상기 전하 집적 라인을 리셋시키도록 구동되는 상기 전하 집적부; 상기 전하 집적 라인의 전압레벨을 측정하는 전하 측정부; 및 상기 리셋 구간에 포함되는 예비 구간에서, 상기 센싱 라인을 프리전압으로 제어하도록 구동되는 프리차아지부를 구비한다. 본 발명의 데이터 판독 회로에서는, 리셋 구간에 포함되는 예비 구간에서 센싱 라인을 프리 전압으로 프리차아지한다. 이에 따라, 본 발명의 데이터 판독 회로에 의하면, 센싱 라인과 전하 집적 라인의 리셋 속도가 개선되고, 전체적이 판독 속도가 현저히 향상된다. 또한, 본 발명의 데이터 판독 회로를 포함하는 데이터 감지 시스템에서도, 센싱 데이터에 대한 판독 속도가 향상되어, 전체적으로 제어 속도가 향상된다.Disclosed are a data read circuit for precharging a sensing line and a data sensing system comprising the same. The data reading circuit of the present invention includes a sensing line for receiving sensing data; A charge integration part formed between the sensing line and the charge integration line and generated in the charge integration line according to the sensing data received by the sensing line, to reset the sensing line and the charge integration line during a reset period. The charge integration unit being driven; A charge measuring unit measuring a voltage level of the charge integrated line; And a precharge unit driven to control the sensing line to a pre-voltage in the preliminary section included in the reset section. In the data reading circuit of the present invention, the sensing line is precharged to the pre-voltage in the preliminary section included in the reset section. As a result, according to the data reading circuit of the present invention, the reset speed of the sensing line and the charge integration line is improved, and the read speed is significantly improved as a whole. In addition, even in the data sensing system including the data reading circuit of the present invention, the reading speed of the sensing data is improved, and the overall control speed is improved.

Description

센싱 라인을 프리차아지하는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템{Data Read Out Circuit with precharging sensing line and Data Detection System}Data read out circuit with precharging sensing line and data sensing system comprising same

본 발명은 데이터 판독 회로에 관한 것으로서, 특히 데이터의 판독 속도를 향상시키는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to data readout circuits, and more particularly, to data readout circuits for improving data read speeds and data sensing systems comprising the same.

일반적으로, 데이터 판독 회로는 아날로그 성분의 데이터를 감지하여 디지털 성분의 데이터를 제공하는 회로로서, 터치 감지 시스템, 이미지 스캐너 등에 널리 사용되고 있다. 이러한 데이터 판독 회로는 빠른 판독 속도를 가지는 것이 매우 중요하다.In general, the data reading circuit is a circuit for sensing data of an analog component and providing data of a digital component, and is widely used in touch sensing systems, image scanners, and the like. It is very important that such data reading circuits have a high reading speed.

도 1의 종래의 데이터 판독 회로를 설명하기 위한 도면이다. 종래의 데이터 판독 회로(PROT)는, 전하 집적부(10)와 전하 측정부(20)를 포함하여 구성된다. 이때, 전하 집적부(10)는, 데이터 감지 시스템의 제어 패널(CONPAN) 등으로부터 센싱 라인(LSEN)을 통하여, 제공되는 아날로그 성분의 센싱 데이터(ADAT)를 수신한다. 그리고, 전하 집적부(10)는 상기 센싱 라인(LSEN)에 수신되는 상기 센싱 데이터(ADAT)에 따라 전하를 집적하며, 집적된 전하에 따른 전압 레벨을 전하 집적 라인(LCA)에 발생한다.It is a figure for demonstrating the conventional data reading circuit of FIG. The conventional data reading circuit PROT includes a charge integration section 10 and a charge measurement section 20. At this time, the charge integration unit 10 receives the sensing data ADAT of the analog component provided from the control panel CONPAN of the data sensing system through the sensing line LSEN. The charge integration unit 10 accumulates charges according to the sensing data ADAT received on the sensing line LSEN, and generates a voltage level corresponding to the integrated charges in the charge integration line LCA.

상기 전하 집적부(10)의 동작을 살펴보면, 먼저 리셋 신호(RST)가 활성화되는 리셋 구간에서, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)가 기준 전압(VREF)으로 리셋된다. 그리고, 상기 리셋 신호(RST)가 비활성화되고, 상기 제어 패널(CONPAN)의 게이트 라인(GN)이 활성화된다. 이때, 상기 게이트 라인(GN)에 의하여 게이팅되는 제어 패널(CONPAN)의 센싱 셀(SNS)의 데이터인 상기 센싱 데이터(ADAT)가 게이트 트랜지스터(TG)를 통하여 상기 센싱 라인(LSEN)에 제공되고, 이에 따른 레벨이 상기 전하 집적 라인(LCA)에 발생된다.Referring to the operation of the charge integration unit 10, first, in the reset period in which the reset signal RST is activated, the sensing line LSEN and the charge integration line LCA are reset to the reference voltage VREF. The reset signal RST is deactivated and the gate line GN of the control panel CONPAN is activated. In this case, the sensing data ADAT, which is data of the sensing cell SNS of the control panel CONPAN gated by the gate line GN, is provided to the sensing line LSEN through a gate transistor TG. The resulting level is generated in the charge integration line LCA.

이후, 전하 측정부(20)는 샘플링 홀딩 신호(SAH)에 응답하여, 상기 전하 집적 라인(LCA)의 전압 레벨을 감지하며, 이에 따른 디지털 성분의 디지털 데이터(DDAT)를 발생한다.Then, the charge measuring unit 20 detects the voltage level of the charge integrated line LCA in response to the sampling holding signal SAH, and generates digital data DDAT of the digital component.

그런데, 상기 센싱 라인(LSEN)은 상당한 길이로 배선되는 것이 일반적이다. 이에 따라, 상기 센싱 라인(LSEN)에는, 상당한 크기의 기생 캐패시턴스(CAPS)가 비의도적 으로 형성된다. 또한, 상기 전하 집적 라인(LCA)에도, 상기 전하 측정부(20)의 내부 소자 및 배선들에 의하여 기생 캐패시턴스(CAPH)가 비의도적 또는 의도적으로 형성된다. 그러므로, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)를 기준 전압(VREF)으로 리셋하는 속도가 저하된다.However, the sensing line LSEN is generally wired to a considerable length. Accordingly, a considerable amount of parasitic capacitance CAPS is formed unintentionally in the sensing line LSEN. Also, in the charge integrated line LCA, parasitic capacitance CAH is unintentionally or intentionally formed by internal elements and wirings of the charge measuring unit 20. Therefore, the speed of resetting the sensing line LSEN and the charge integration line LCA to the reference voltage VREF is reduced.

따라서, 도 1의 데이터 판독 회로(PROT)에서는, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)를 리셋하는 리셋 구간으로 상당한 시간이 할당되는 것이 요구되고, 그 결과, 전체적이 판독 속도가 저하되는 문제점이 발생된다.Therefore, in the data read circuit PROT of FIG. 1, a considerable time is required to be allocated to a reset period for resetting the sensing line LSEN and the charge integration line LCA. As a result, the overall read speed is increased. The problem of deterioration arises.

참고로, 도 1에서, 참조부호 CAPS는 상기 센싱 라인(LSEN)의 기생 캐패시턴스를 모델링한 것이며, 참조부호 CAPH는 상기 전하 집적 라인(LCA)의 기생 캐패시턴스를 모델링한 것이다.
For reference, in FIG. 1, reference numeral CAPS is a model of the parasitic capacitance of the sensing line LSEN, and reference numeral CAPH is a model of the parasitic capacitance of the charge integration line LCA.

본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 센싱 라인과 전하 집적 라인의 리셋 속도를 개선하여, 전체적이 판독 속도가 향상되는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템을 제공하는 데 있다.An object of the present invention is to solve the problems of the prior art, to improve the reset speed of the sensing line and the charge integration line, to provide a data reading circuit and a data sensing system including the same that improves the overall read speed .

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 데이터 판독 회로에 관한 것이다. 본 발명의 데이터 판독 회로는 센싱 데이터를 수신하는 센싱 라인; 상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 수신되는 상기 센싱 데이터에 따른 전압을 상기 전하 집적 라인에 발생시키는 전하 집적부로서, 리셋 구간 동안에 상기 센싱 라인과 상기 전하 집적 라인을 기준 전압으로 리셋시키도록 구동되는 상기 전하 집적부; 상기 전하 집적 라인의 전압레벨을 측정하는 전하 측정부; 및 예비 구간에서, 상기 센싱 라인을 프리전압으로 제어하도록 구동되는 프리차아지부를 구비한다. 이때, 상기 예비 구간은 상기 리셋 구간에 포함되며, 상기 프리 전압은 상기 기준 전압과 동일한 레벨이다.One aspect of the present invention for achieving the above technical problem relates to a data reading circuit. The data reading circuit of the present invention includes a sensing line for receiving sensing data; A charge integration unit formed between the sensing line and the charge integration line to generate a voltage according to the sensing data received by the sensing line to the charge integration line, wherein the charge integration line is referenced to the sensing line and the charge integration line during a reset period. The charge integrator is driven to reset to a voltage; A charge measuring unit measuring a voltage level of the charge integrated line; And a precharge unit driven to control the sensing line to a prevoltage in a preliminary section. In this case, the preliminary section is included in the reset section, and the free voltage is at the same level as the reference voltage.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 데이터 감지 시스템에 관한 것이다. 본 발명의 데이터 감지 시스템은 게이트 라인들과 센싱 라인들로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자들을 포함하는 제어 패널로서, 상기 감지 소자들 각각은 대응하는 상기 게이트 라인의 활성화에 따라 대응하는 상기 센싱 라인으로 센싱 데이터를 제공하되, 상기 센싱 데이터는 외부의 지정 여부에 따라 변화되는 상기 제어 패널; 상기 게이트 라인을 특정하여 구동하는 게이트 드라이버 블락; 및 대응하는 상기 센싱 라인을 통하여 제공되는 상기 센싱 데이터를 판독하는 데이터 판독 회로를 포함하는 데이터 판독 블락으로서, 상기 데이터 판독 회로는 상기 센싱 데이터를 판독하기 위하여 리셋 구간에서 상기 센싱 라인을 기준 전압으로 리셋되도록 구동되되, 예비 구간에서, 상기 센싱 라인을 프리전압으로 제어하도록 구동되는 상기 데이터 판독 블락을 구비한다. 이때, 상기 예비 구간은 상기 리셋 구간에 포함되며, 상기 프리 전압은 상기 기준 전압과 동일한 레벨이다.One aspect of the present invention for achieving the above technical problem relates to a data sensing system. A data sensing system of the present invention is a control panel including a plurality of sensing elements arranged on a matrix of gate lines and sensing lines, each of the sensing elements corresponding to the activation of the corresponding gate line. Providing the sensing data to a sensing line, wherein the sensing data is changed according to an external designation; A gate driver block that specifies and drives the gate line; And a data reading circuit for reading the sensing data provided through the corresponding sensing line, wherein the data reading circuit resets the sensing line to a reference voltage in a reset period to read the sensing data. And a data read block which is driven to control the sensing line to a pre-voltage in a preliminary section. In this case, the preliminary section is included in the reset section, and the free voltage is at the same level as the reference voltage.

본 발명의 데이터 판독 회로에서는, 예비 구간에서 센싱 라인을 프리 전압으로 프리차아지한다. 이때, 예비 구간은 리셋 구간에 포함되며, 프리 전압은 기준 전압과 동일한 레벨이다. 이에 따라, 본 발명의 데이터 판독 회로에 의하면, 센싱 라인과 전하 집적 라인의 리셋 속도가 개선되고, 전체적이 판독 속도가 현저히 향상된다. 또한, 본 발명의 데이터 판독 회로를 포함하는 데이터 감지 시스템에서도, 센싱 데이터에 대한 판독 속도가 향상되어, 전체적으로 제어 속도가 향상된다.
In the data readout circuit of the present invention, the sensing line is precharged to a prevoltage in a preliminary section. In this case, the preliminary section is included in the reset section, and the prevoltage is at the same level as the reference voltage. As a result, according to the data reading circuit of the present invention, the reset speed of the sensing line and the charge integration line is improved, and the read speed is significantly improved as a whole. In addition, even in the data sensing system including the data reading circuit of the present invention, the reading speed of the sensing data is improved, and the overall control speed is improved.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1의 종래의 데이터 판독 회로를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 데이터 판독 회로를 나타내는 도면이다.
도 3은 본 발명의 효과를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 데이터 감지 시스템을 나타내는 도면이다.
A brief description of each drawing used in the present invention is provided.
It is a figure for demonstrating the conventional data reading circuit of FIG.
2 is a diagram illustrating a data reading circuit according to an exemplary embodiment of the present invention.
3 is a view for explaining the effect of the present invention.
4 is a diagram illustrating a data sensing system according to an embodiment of the present invention.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Further, detailed descriptions of known functions and configurations that may be unnecessarily obscured by the gist of the present invention are omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 데이터 판독 회로를 나타내는 도면이다. 도 2에서는, 설명의 편의를 위하여, 본 발명의 데이터 판독 회로가 이용될 수 있는 데이터 감지 시스템의 제어 패널(CONPAN)의 일부가 함께 도시된다.2 is a diagram illustrating a data reading circuit according to an exemplary embodiment of the present invention. In FIG. 2, for convenience of description, a portion of the control panel CONPAN of the data sensing system in which the data reading circuit of the present invention can be used is shown together.

도 2를 참조하면, 본 발명의 데이터 판독 회로(NROT)는 센싱 라인(LSEN), 전하 집적부(110), 전하 측정부(120) 및 프리차아지부(130)를 구비한다.Referring to FIG. 2, the data reading circuit NROT according to the present invention includes a sensing line LSEN, a charge integrating unit 110, a charge measuring unit 120, and a precharge unit 130.

상기 센싱 라인(LSEN)은, 예로서, 데이터 감지 시스템의 제어 패널(CONPAN)로부터 제공되는 아날로그 성분의 센싱 데이터(ADAT)를 수신한다.The sensing line LSEN receives, for example, sensing data ADAT of analog components provided from the control panel CONPAN of the data sensing system.

상기 전하 집적부(110)는 상기 센싱 라인(LSEN)과 전하 집적 라인(LCA) 사이에 형성되어, 상기 센싱 라인(LSEN)에 수신되는 상기 센싱 데이터(ADAT)에 따른 전압을 상기 전하 집적 라인(LCA)에 발생한다. 그리고, 상기 전하 집적부(110)는, 리셋 구간(도 3의 P_RS 참조) 동안에 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)을 리셋시키도록 구동된다. 바람직하기로는, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)은 기준 전압(VREF)으로 리셋된다.The charge integration unit 110 is formed between the sensing line LSEN and the charge integration line LCA, and the voltage is generated based on the sensing data ADAT received by the sensing line LSEN. LCA). The charge integration unit 110 is driven to reset the sensing line LSEN and the charge integration line LCA during a reset period (see P_RS of FIG. 3). Preferably, the sensing line LSEN and the charge integration line LCA are reset to the reference voltage VREF.

바람직한 실시예에 의하면, 상기 전하 집적부(110)는 축전 캐패시터(111), 리셋 스위치(113) 및 증폭기(115)을 구비한다.According to a preferred embodiment, the charge integrating unit 110 includes a storage capacitor 111, a reset switch 113 and an amplifier 115.

상기 축전 캐패시터(111)는 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA) 사이에 형성된다.The storage capacitor 111 is formed between the sensing line LSEN and the charge integration line LCA.

상기 리셋 스위치(113)는 상기 리셋 구간(P_RS) 동안에 활성화되는 상기 리셋 신호(XRS)에 응답하여 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)을 전기적으로 연결하도록 구동된다. 이때, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)은 동일한 전압, 바람직하기로는, 상기 기준 전압(VREF)으로 리셋된다.The reset switch 113 is driven to electrically connect the sensing line LSEN and the charge integration line LCA in response to the reset signal XRS activated during the reset period P_RS. In this case, the sensing line LSEN and the charge integration line LCA are reset to the same voltage, preferably, the reference voltage VREF.

상기 증폭기(115)는 상기 센싱 라인(LSEN)의 전압을 증폭하여 상기 전하 집적 라인(LCA)의 전압을 발생한다. 바람직하기로는, 상기 증폭기(115)는 반전 입력단(-)에 상기 센싱 라인(LSEN)이 인가되고, 비반전 입력단(+)에 상기 기준 전압(VREF)가 인가되며, 출력단이 상기 전하 집적 라인(LCA)이 연결되는 연산 증폭기이다.The amplifier 115 amplifies the voltage of the sensing line LSEN to generate the voltage of the charge integrated line LCA. Preferably, the amplifier 115 is applied with the sensing line LSEN to an inverting input terminal (−), the reference voltage VREF is applied to a non-inverting input terminal (+), and an output terminal is connected to the charge integration line ( LCA) is an operational amplifier connected.

상기 전하 측정부(120)는 상기 전하 집적 라인(LCA)의 전압을 측정한다. 바람직한 실시예에서는, 상기 전하 측정부(120)는 샘플링 홀딩 신호(SAH)에 응답하여 상기 전하 집적 라인(LCA)의 전압을 디지털 데이터(DDIG)로 변환하여 출력하는 ADC 회로를 포함한다.The charge measuring unit 120 measures the voltage of the charge integration line LCA. In a preferred embodiment, the charge measuring unit 120 includes an ADC circuit for converting the voltage of the charge integrated line LCA into digital data DDIG in response to a sampling holding signal SAH.

상기 프리차아지부(130)는 상기 리셋 구간(P_RS)에 포함되는 예비 구간(도 3의 P_PR 참조)에서, 상기 센싱 라인(LSEN)을 프리전압(VPRE)으로 제어하도록 구동된다.The precharge unit 130 is driven to control the sensing line LSEN to the prevoltage VPRE in a preliminary section (see P_PR of FIG. 3) included in the reset section P_RS.

바람직하기로는, 상기 프리차아지부(131)는 예비 스위치(131)를 구비한다. 상기 예비 스위치(131)는 상기 예비 구간(도 3의 P_PR 참조) 동안에 활성화되는 프리신호(PST)에 응답하여 상기 센싱 라인(LSEN)을 상기 예비 전압(VPRE)에 연결하도록 구동된다.Preferably, the precharge unit 131 includes a preliminary switch 131. The preliminary switch 131 is driven to connect the sensing line LSEN to the preliminary voltage VPRE in response to a pre signal PST activated during the preliminary section (see P_PR in FIG. 3).

더욱 바람직하기로는, 상기 예비 전압(VPRE)은 상기 기준 전압(VREF)와 동일한 레벨을 가진다.More preferably, the preliminary voltage VPRE has the same level as the reference voltage VREF.

계속하여, 도 3을 참조하여, 본 발명의 데이터 판독 회로의 효과가 기술된다. 본 발명의 데이터 판독 회로에서는, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)을 상기 기준 전압(VREF)으로 리셋하기 위하여 리셋 신호(RST)가 활성화되는 리셋 구간(P_RS) 중에 일부인 예비 구간(P_PR)에서, 예비 신호(PST)가 활성화되어 상기 센싱 라인(LSEN)을 예비 전압(VPRE)으로 제어한다. 그 결과, 상기 전하 집적 라인(LCA)이 상기 기준 전압(VREF)으로 리셋되는 시간이, 종래기술과 비교하여, 'T1'에서 'T2'로 현저히 단축된다. 특히, 상기 프리 전압(VPRE)이 상기 기준 전압(VREF)과 동일한 레벨인 경우, 상기 전하 집적 라인(LCA)이 상기 기준 전압(VREF)으로 리셋되는 시간은 더욱 현저히 단축된다.Subsequently, with reference to FIG. 3, the effect of the data reading circuit of the present invention is described. In the data readout circuit of the present invention, a preliminary section which is a part of a reset section P_RS in which a reset signal RST is activated to reset the sensing line LSEN and the charge integration line LCA to the reference voltage VREF. At P_PR, the preliminary signal PST is activated to control the sensing line LSEN to the preliminary voltage VPRE. As a result, the time for the charge integrated line LCA to reset to the reference voltage VREF is significantly shortened from 'T1' to 'T2' as compared with the prior art. In particular, when the pre-voltage VPRE is at the same level as the reference voltage VREF, the time for resetting the charge integrated line LCA to the reference voltage VREF is further shortened.

이후, 제어 패널(CONPAN)의 감지 소자(DSEN)의 게이트 트랜지스터(TG)를 게이팅하는 게이트 라인(GN) 및 상기 전하 측정기(120)를 제어하는 샘플링 홀딩 신호(SAH)의 활성화 시점이 현저히 앞당겨질 수 있게 된다.Subsequently, the activation time of the gate line GN gating the gate transistor TG of the sensing element DSEN of the control panel CONPAN and the sampling holding signal SAH controlling the charge meter 120 may be significantly advanced. It becomes possible.

정리하면, 본 발명의 데이터 판독 회로에서는, 리셋 구간에 포함되는 예비 구간에서 센싱 라인을 프리 전압으로 프리차아지한다. 이에 따라, 본 발명의 데이터 판독 회로에 의하면, 센싱 라인과 전하 집적 라인의 리셋 속도가 개선되고, 전체적이 판독 속도가 현저히 향상된다.
특히, 상기 프리 전압이 상기 기준 전압과 동일한 레벨인 경우, 센싱 라인과 전하 집적 라인의 리셋 속도가 더욱 개선되고, 전체적이 판독 속도가 더욱 현저히 향상된다.In summary, in the data reading circuit of the present invention, the sensing line is precharged to the pre-voltage in the preliminary section included in the reset section. As a result, according to the data reading circuit of the present invention, the reset speed of the sensing line and the charge integration line is improved, and the read speed is significantly improved as a whole.
In particular, when the free voltage is at the same level as the reference voltage, the reset speed of the sensing line and the charge integration line is further improved, and the overall read speed is further improved.

한편, 본 발명의 데이터 판독 회로는 다양한 시스템에 적용된다.On the other hand, the data reading circuit of the present invention is applied to various systems.

도 4는 본 발명의 일실시예에 따른 데이터 감지 시스템을 나타내는 도면으로서, 본 발명의 데이터 판독 회로가 이용된다.4 is a diagram illustrating a data sensing system according to an embodiment of the present invention, in which the data reading circuit of the present invention is used.

도 4를 참조하면, 본 발명의 데이터 감지 시스템은 제어 패널(CONPAN), 게이트 드라이버 블락(BKGD) 및 데이터 판독 블락(BKRD)을 구비한다.Referring to FIG. 4, the data sensing system of the present invention includes a control panel CONPAN, a gate driver block BKGD, and a data read block BKRD.

상기 제어 패널(CONPAN)은 게이트 라인들(GN1~n)과 센싱 라인들(LSEN1~n)로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자(DSEN)들을 포함한다. 상기 감지 소자(DSEN)들 각각은 게이트 트랜지스터(TG) 및 센싱 셀(SNS)을 포함하여 구성된다. 그리고, 상기 센싱 셀(SNS)의 데이터는, 대응하는 게이트 라인(GN1~n)의 활성화에 의하여, 상기 센싱 라인(LSEN1~n)에 센싱 데이터(ADAT)로 제공된다.The control panel CONPAN includes a plurality of sensing elements DSEN arranged on a matrix consisting of gate lines GN1 to n and sensing lines LSEN1 to n. Each of the sensing elements DSEN includes a gate transistor TG and a sensing cell SNS. The data of the sensing cell SNS is provided as sensing data ADAT to the sensing lines LSEN1 to n by activation of corresponding gate lines GN1 to n.

이때, 상기 센싱 데이터(ADAT)는 외부의 접촉 등과 같은 외부의 지정 여부에 따라 상이한 값을 가지며, 이에 대한 구현은 당업자에게는 자명하다. 그러므로, 이에 대한 구체적인 기술은 생략된다.In this case, the sensing data ADAT has a different value depending on external designation such as external contact, and the implementation thereof will be apparent to those skilled in the art. Therefore, detailed description thereof is omitted.

상기 게이트 드라이버 블락(BKGD)은 상기 게이트 라인(GN1~n)을 특정하여 구동한다. The gate driver block BKGD specifies and drives the gate lines GN1 to n.

상기 데이터 판독 블락(BKRD)은 대응하는 상기 센싱 라인(LSEN1~n)을 통하여 제공되는 상기 센싱 데이터(ADAT)를 판독하는 데이터 판독 회로(NROT1~n)들을 포함한다.The data read block BKRD includes data read circuits NROT1 to n that read the sensed data ADAT provided through corresponding sensing lines LSEN1 to n.

이때, 데이터 판독 회로(NROT1~n)들 각각으로, 도 2 내지 도 3에 기술된 바와 같은 본 발명의 데이터 판독 회로(NROT)가 적용될 수 있다. 즉, 상기 데이터 판독 회로(NROT1~n)들 각각은 상기 센싱 데이터(ADAT)를 판독하기 위하여 리셋 구간(P_RS)에서 상기 센싱 라인(LSEN1~n)을 기준 전압(VREF)으로 리셋되도록 구동된다. 그리고, 예비 구간(P_PR)에서, 상기 센싱 라인(LSEN1~n)은 프리전압(VPRE)으로 제어된다. 바람직하기로는, 상기 예비 구간(P_PR)은 상기 리셋 구간(P_RS)에 포함되며, 상기 프리전압(VPRE)은 상기 기준 전압(VPRE)와 동일한 레벨이다. At this time, as each of the data read circuits NROT1 to n, the data read circuit NROT of the present invention as described in FIGS. 2 to 3 may be applied. That is, each of the data reading circuits NROT1 to n is driven to reset the sensing lines LSEN1 to n to the reference voltage VREF in the reset period P_RS to read the sensing data ADAT. In the preliminary section P_PR, the sensing lines LSEN1 to n are controlled to the prevoltage VPRE. Preferably, the preliminary section P_PR is included in the reset section P_RS, and the prevoltage VPRE is at the same level as the reference voltage VPRE.

이 경우, 상기 게이트 트랜지스터(TG) 및 센싱 셀(SNS)은 도 2의 게이트 트랜지스터(TG) 및 센싱 셀(SNS)에 각각 해당될 수 있다. 그리고, 상기 게이트 라인들(GN1~n) 중의 선택되는 어느 하나와 상기 센싱 라인들(LSEN1~n) 중의 선택되는 어느 하나도 도 2의 게이트 라인(GN) 및 센싱 라인(LSEN)에 각각 해당될 수 있다.In this case, the gate transistor TG and the sensing cell SNS may correspond to the gate transistor TG and the sensing cell SNS of FIG. 2, respectively. In addition, any one selected from the gate lines GN1 to n and any one selected from the sensing lines LSEN1 to n may correspond to the gate line GN and the sensing line LSEN of FIG. 2, respectively. have.

상기와 같은 본 발명의 데이터 판독 회로를 포함하는 데이터 감지 시스템에 의하면, 상기 센싱 데이터(ADAT)에 대한 판독 속도가 향상되어, 전체적으로 제어 속도가 향상된다.
According to the data sensing system including the data reading circuit of the present invention as described above, the reading speed of the sensing data ADAT is improved, and the overall control speed is improved.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (8)

데이터 판독 회로에 있어서,
센싱 데이터를 수신하는 센싱 라인;
상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 수신되는 상기 센싱 데이터에 따른 전압을 상기 전하 집적 라인에 발생시키는 전하 집적부로서, 리셋 구간 동안에 상기 센싱 라인과 상기 전하 집적 라인을 기준 전압으로 리셋시키도록 구동되는 상기 전하 집적부;
상기 전하 집적 라인의 전압레벨을 측정하는 전하 측정부; 및
예비 구간에서, 상기 센싱 라인을 프리전압으로 제어하도록 구동되는 프리차아지부를 구비하며,
상기 예비 구간은 상기 리셋 구간에 포함되며,
상기 프리 전압은
상기 기준 전압과 동일한 레벨인 것을 특징으로 하는 데이터 판독 회로.
In the data reading circuit,
A sensing line for receiving sensing data;
A charge integration unit formed between the sensing line and the charge integration line to generate a voltage according to the sensing data received by the sensing line to the charge integration line, wherein the charge integration line is referenced to the sensing line and the charge integration line during a reset period. The charge integrator is driven to reset to a voltage;
A charge measuring unit measuring a voltage level of the charge integrated line; And
In the preliminary section, provided with a precharge unit which is driven to control the sensing line to a pre-voltage,
The preliminary section is included in the reset section,
The free voltage is
And a data read circuit having the same level as the reference voltage.
삭제delete 제1 항에 있어서, 상기 전하 집적부는
상기 센싱 라인과 상기 전하 집적 라인 사이에 형성되는 축전 캐패시터;
상기 리셋 구간 동안에 상기 센싱 라인과 상기 전하 집적 라인을 전기적으로 연결하도록 구동되는 리셋 스위치; 및
상기 센싱 라인의 전압을 증폭하여 상기 전하 집적 라인의 전압을 발생하는 증폭기를 구비하는 것을 특징으로 하는 데이터 판독 회로.
The method of claim 1, wherein the charge integrated portion
A storage capacitor formed between the sensing line and the charge integration line;
A reset switch driven to electrically connect the sensing line and the charge integration line during the reset period; And
And an amplifier for amplifying the voltage of the sensing line to generate the voltage of the charge integrated line.
제3 항에 있어서, 상기 증폭기는
반전 입력단(-)에 상기 센싱 라인이 인가되고, 비반전 입력단(+)에 상기 기준 전압이 인가되며, 출력단에 상기 전하 집적 라인이 연결되는 것을 특징으로 하는 데이터 판독 회로.
4. The amplifier of claim 3, wherein the amplifier
The sensing line is applied to an inverting input terminal (-), the reference voltage is applied to a non-inverting input terminal (+), and the charge integration line is connected to an output terminal.
제3 항에 있어서, 상기 프리차아지부는
상기 예비 구간 동안에 상기 센싱 라인을 상기 예비 전압에 연결하도록 구동되는 예비 스위치를 구비하는 것을 특징으로 하는 데이터 판독 회로.
The method of claim 3, wherein the precharge section
And a preliminary switch driven to connect the sensing line to the preliminary voltage during the preliminary period.
삭제delete 데이터 감지 시스템에 있어서,
게이트 라인들과 센싱 라인들로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자들을 포함하는 제어 패널로서, 상기 감지 소자들 각각은 대응하는 상기 게이트 라인의 활성화에 따라 대응하는 상기 센싱 라인으로 센싱 데이터를 제공하되, 상기 센싱 데이터는 외부의 지정 여부에 따라 변화되는 상기 제어 패널;
상기 게이트 라인을 특정하여 구동하는 게이트 드라이버 블락; 및
대응하는 상기 센싱 라인을 통하여 제공되는 상기 센싱 데이터를 판독하는 데이터 판독 회로를 포함하는 데이터 판독 블락으로서, 상기 데이터 판독 회로는 상기 센싱 데이터를 판독하기 위하여 리셋 구간에서 상기 센싱 라인을 기준 전압으로 리셋되도록 구동되되, 예비 구간에서, 상기 센싱 라인을 프리전압으로 제어하도록 구동되는 상기 데이터 판독 블락을 구비하며,
상기 예비 구간은 상기 리셋 구간에 포함되며,
상기 프리 전압은
상기 기준 전압과 동일한 레벨인 것을 특징으로 하는 데이터 감지 시스템.
In a data sensing system,
A control panel comprising a plurality of sensing elements arranged on a matrix of gate lines and sensing lines, each sensing element providing sensing data to a corresponding sensing line according to activation of the corresponding gate line. Wherein the sensing data is changed in accordance with the external designation of the control panel;
A gate driver block that specifies and drives the gate line; And
A data read block including a data read circuit for reading the sensing data provided through the corresponding sensing line, the data read circuit configured to reset the sensing line to a reference voltage in a reset period to read the sensed data. A data read block driven to control the sensing line to a pre-voltage in a preliminary section,
The preliminary section is included in the reset section,
The free voltage is
And at the same level as the reference voltage.
제7 항에 있어서, 상기 데이터 판독 회로는
상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 수신되는 상기 센싱 데이터에 따른 전압을 상기 전하 집적 라인에 발생하는 전하 집적부로서, 상기 리셋 구간 동안에 상기 센싱 라인과 상기 전하 집적 라인을 상기 기준 전압으로 리셋시키도록 구동되는 상기 전하 집적부;
상기 전하 집적 라인의 전압레벨을 측정하는 전하 측정부; 및
상기 예비 구간에서, 상기 센싱 라인을 상기 프리전압으로 제어하도록 구동되는 프리차아지부를 구비하는 것을 특징으로 하는 데이터 감지 시스템.8. The circuit of claim 7, wherein the data readout circuitry is
A charge integration unit formed between the sensing line and the charge integration line to generate a voltage according to the sensing data received in the sensing line to the charge integration line, wherein the sensing line and the charge integration line are connected during the reset period. The charge integrator is driven to reset to the reference voltage;
A charge measuring unit measuring a voltage level of the charge integrated line; And
And a precharge unit driven to control the sensing line to the pre-voltage in the preliminary section.
KR1020120020874A 2012-02-29 2012-02-29 Data Read Out Circuit with precharging sensing line and Data Detection System KR101326480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120020874A KR101326480B1 (en) 2012-02-29 2012-02-29 Data Read Out Circuit with precharging sensing line and Data Detection System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120020874A KR101326480B1 (en) 2012-02-29 2012-02-29 Data Read Out Circuit with precharging sensing line and Data Detection System

Publications (2)

Publication Number Publication Date
KR20130099396A KR20130099396A (en) 2013-09-06
KR101326480B1 true KR101326480B1 (en) 2013-11-08

Family

ID=49450717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120020874A KR101326480B1 (en) 2012-02-29 2012-02-29 Data Read Out Circuit with precharging sensing line and Data Detection System

Country Status (1)

Country Link
KR (1) KR101326480B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987526B1 (en) * 2016-03-07 2019-09-30 전용원 Fingerprint sensing system with effectively reducing common voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211787A1 (en) 2007-02-20 2008-09-04 Kenji Nakao Liquid crystal display apparatus
KR100879478B1 (en) 2007-10-16 2009-01-23 주식회사 티엘아이 Touch screen lcd with improving touching point detection and driving method therefor
KR20100131049A (en) * 2009-06-05 2010-12-15 주식회사 티엘아이 Touch screen lcd having improved speed operation with maintaining touching position detection ability and driving method therefor
KR20110125347A (en) * 2010-05-13 2011-11-21 주식회사 실리콘웍스 Circuit for processing touch line signal of touch screen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211787A1 (en) 2007-02-20 2008-09-04 Kenji Nakao Liquid crystal display apparatus
KR100879478B1 (en) 2007-10-16 2009-01-23 주식회사 티엘아이 Touch screen lcd with improving touching point detection and driving method therefor
KR20100131049A (en) * 2009-06-05 2010-12-15 주식회사 티엘아이 Touch screen lcd having improved speed operation with maintaining touching position detection ability and driving method therefor
KR20110125347A (en) * 2010-05-13 2011-11-21 주식회사 실리콘웍스 Circuit for processing touch line signal of touch screen

Also Published As

Publication number Publication date
KR20130099396A (en) 2013-09-06

Similar Documents

Publication Publication Date Title
EP3139595B1 (en) Event-based sensor and pixel of event-based sensor
KR101285647B1 (en) Data read out circuit with compensating noise in sensing line and data detection system
US20130275080A1 (en) Computing device and method for measuring speed of vehicle
WO2015188146A3 (en) Sensors and systems for the capture of scenes and events in space and time
US20110279407A1 (en) Circuit for processing touch line signal of touch screen
US9185314B2 (en) Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
US8326568B2 (en) Temperature sensor and temperature sensing method
US11207591B2 (en) Gamepad control method, storage medium, and gamepad
CN103901336A (en) Method and device for calibrating reference voltage inside integrated circuit chip
WO2017197920A1 (en) Pixel circuit and drive method therefor, substrate, display panel and electronic device
KR101326480B1 (en) Data Read Out Circuit with precharging sensing line and Data Detection System
CN107515050B (en) A kind of infrared focal plane read-out circuit
US9692438B2 (en) Signal processing, amplification module, an analog to digital converter module
US20160034080A1 (en) Semiconductor device and method of operating the same
CN202994881U (en) Relative error voltage detection circuit
WO2019171295A3 (en) Thin film-based readout circuitry for triboelectric touch sensors
US20160350997A1 (en) Device for detecting thickness of sheet medium and method thereof
US20150292908A1 (en) Integrated hardware and software for probe
US20170234816A1 (en) Temperature sensor based on direct threshold-voltage sensing for on-chip dense thermal monitoring
US9322710B2 (en) Optical sensing device having plural sensing units each receives scanning signals with different voltage levels
KR101563648B1 (en) DATA READOUT CIRCUIT HAVING IMPROVED ANALOG TO DIGITAL COVERTING CHARACTERISTICS WITH MINIMIZING NOISE EFFECT and DATA DETECTION SYSTEM
KR101770644B1 (en) PIPELINE TYPE DATA READOUT CIRCUIT and DATA DETECTION SYSTEM
CN112328082B (en) Slip terminal and correction method for displacement detection of slip terminal
KR101032583B1 (en) Touch screen LCD having improved speed operation with maintaining touching position detection ability And Driving Method therefor
Eminoglu et al. MT3825BA: a 384× 288-25µm ROIC for uncooled microbolometer FPAs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 7