KR101312593B1 - Trench forming method for silicon wafer - Google Patents

Trench forming method for silicon wafer Download PDF

Info

Publication number
KR101312593B1
KR101312593B1 KR1020120036957A KR20120036957A KR101312593B1 KR 101312593 B1 KR101312593 B1 KR 101312593B1 KR 1020120036957 A KR1020120036957 A KR 1020120036957A KR 20120036957 A KR20120036957 A KR 20120036957A KR 101312593 B1 KR101312593 B1 KR 101312593B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
etching
trench
forming
wet etching
Prior art date
Application number
KR1020120036957A
Other languages
Korean (ko)
Inventor
주재철
이상철
Original Assignee
(주)에이피텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이피텍 filed Critical (주)에이피텍
Priority to KR1020120036957A priority Critical patent/KR101312593B1/en
Application granted granted Critical
Publication of KR101312593B1 publication Critical patent/KR101312593B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Abstract

PURPOSE: A method for forming the trench of a silicon wafer is provided to improve a plating property and a filling property by performing a wet etching process on the upper and lower surfaces of a silicon wafer. CONSTITUTION: An etch mask (110) is arranged on both surfaces of a silicon wafer (100). The silicon wafer is etched. A protrusion part is formed on the sidewall of a through hole. The protrusion part is etched. A trench (140) having a vertical wall is formed.

Description

실리콘 웨이퍼의 트렌치 형성방법{Trench forming method for silicon wafer}Trench forming method for silicon wafer

본 발명은 실리콘 웨이퍼의 트렌치 형성방법에 관한 것으로서, 보다 자세하게는 [110] 실리콘 웨이퍼의 상, 하면에서 습식 에칭을 실시하여 수직 벽면을 갖는 트렌치가 형성되도록 한 실리콘 웨이퍼의 트렌치의 형성방법에 관한 것이다.
The present invention relates to a trench formation method of a silicon wafer, and more particularly, to a trench formation method of a silicon wafer in which wet etching is performed on upper and lower surfaces of a [110] silicon wafer to form a trench having a vertical wall surface. .

LED 패키징을 비롯한 반도체 컴포넌트의 개선된 성능과 저가격, 박형화 및 집적 회로의 패키징 밀도는 현재 반도체 산업에서 지속적으로 요구되고 있다. 최근에는 반도체 산업이 광학 컴포넌트, 즉 전하결합소자(CCD)나 CMOS 촬상 장치의 개발과 제조 분야에서 중요성이 높아지고 있다.Improved performance of semiconductor components, including LED packaging, as well as low cost, thinner and integrated circuit packaging densities continue to be demanded in the semiconductor industry. In recent years, the semiconductor industry has become increasingly important in the development and manufacture of optical components, namely charge coupled devices (CCDs) or CMOS imaging devices.

현재 DRAM이나 마이크로프로세서를 제조하기 위한 종래 IC 공정 및 LED의 서브마운트 제조 공정은 [100] 실리콘 웨이퍼 상에서 수행된다. [100] 실리콘 웨이퍼를 기판으로 하여 [100] 실리콘 웨이퍼에 수직 에지를 생성하기 위하여 플라즈마를 이용한 건식 식각 공정이 이용된다.Currently, conventional IC processes for manufacturing DRAMs or microprocessors and submount manufacturing processes for LEDs are performed on [100] silicon wafers. A dry etching process using plasma is used to create vertical edges on a [100] silicon wafer using a [100] silicon wafer as a substrate.

그러나, 이와 같이 생성된 구조체는 항상 바람직한 형상을 가질수가 없으며, 이에 더하여 고비용의 건식 제조 공정을 수행할 수 밖에 없는 실정이다.However, the structure thus produced may not always have the desired shape, and in addition, it is necessary to perform a costly dry manufacturing process.

실리콘 웨이퍼를 식각하는데는 플라즈마를 이용한 건식식각 및 KOH, TMAH, EDP 등을 이용한 습식식각 방법이 있다. 또한 식각 형태에 따라 등방성 식각 및 이방성 식각으로도 나눌 수 있다. 그리고, 습식식각의 경우 식각 용액의 조성비, 온도 등 식각 조건에 따라 식각 형태가 등방성 또는 이방성으로 나타날 수 있다.To etch a silicon wafer, there are dry etching using plasma and wet etching using KOH, TMAH, EDP and the like. In addition, it can be divided into isotropic etching and anisotropic etching according to the etching form. In the case of wet etching, the etching form may be isotropic or anisotropic depending on the etching conditions such as the composition ratio of the etching solution and the temperature.

이방성 습식식각은 실리콘 웨이퍼의 [111] 면이 다른 결정면에 비해 조밀하게 패킹되어 있기 때문에 [111] 배향의 표면 에칭 속도는 [110] 배향의 표면 에칭 속도보다 낮다. 즉, [110] 실리콘 웨이퍼의 표면의 습식 에칭시 [111] 면에 대한 낮은 식각율을 이용하여 습식 식각이 이루어지게 된다.In anisotropic wet etching, the surface etching rate of the [111] orientation is lower than the surface etching rate of the [110] orientation because the [111] face of the silicon wafer is densely packed compared to other crystal faces. That is, wet etching is performed by using a low etching rate for the [111] plane during the wet etching of the surface of the [110] silicon wafer.

이에 따라, 종래의 습식 에칭을 이용한 [100] 실리콘 웨이퍼의 트렌치 형성시에는 [100] 면의 에칭됨에 의해 드러나는 [111] 면이 포함된 경사면을 형성하며 에칭이 이루어지게 됨으로써, 실리콘 웨이퍼를 관통하는 트렌치를 형성할 수는 있으나, 트렌치 내에 수직 벽면의 형성은 불가능한 단점이 있다.
Accordingly, when forming the trench of the [100] silicon wafer using the conventional wet etching, the etching is performed by forming an inclined surface including the [111] surface exposed by the etching of the [100] surface, thereby penetrating the silicon wafer. Although it is possible to form trenches, there is a disadvantage that the formation of vertical walls in the trenches is impossible.

미국등록특허공보 제7,101,789호United States Patent Application Publication No. 7,101,789 일본공개특허공보 제2003-145497호Japanese Laid-Open Patent Publication No. 2003-145497

따라서, 본 발명은 종래 트렌치 또는 비아 형성 방법에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, [110] 실리콘 웨이퍼의 상면과 하면에서 각각 비등방성 습식 에칭을 실시하고, 습식 에칭시 경사지게 생성되어 [111] 면이 포함된 경사면이 만나는 꼭지점 지점부터 [111] 면을 에칭정지면(etch stop layer)으로 하여 수직의 방향으로 에칭이 이루어지도록 함으로써, 수직 벽면을 갖는 트렌치가 형성되도록 한 실리콘 웨이퍼의 트렌치 형성방법이 제공됨에 발명의 목적이 있다.Accordingly, the present invention was devised to solve the above-mentioned disadvantages and problems in the conventional trench or via formation method, and anisotropic wet etching is performed on the upper and lower surfaces of the [110] silicon wafer, respectively, and when wet etching is performed. It is created to be inclined so that the etching is performed in the vertical direction by using the [111] plane as an etch stop layer from the vertex point where the inclined plane including the [111] plane is met, thereby forming a trench having a vertical wall surface. It is an object of the invention to provide a method for forming a trench of a silicon wafer.

즉, [110] 실리콘 웨이퍼의 경우 웨이퍼 표면에 대하여 수직인 4 개의 [111]면과 35.26도의 경사를 가지는 2개의 [111] 면이 존재함에 따라 4개의 [111] 면이 나타나도록 식각 패턴을 정렬하고 표면에 대하여 경사를 가지는 2개의 [111] 면을 회피 또는 식각하여 제거되도록 식각 패턴을 설계하면 웨이퍼 표면에 대하여 수직인 트렌치를 형성할 수 있도록 한 [110] 실리콘 웨이퍼의 트렌치 형성 방법을 제공하는 것을 목적으로 한다.That is, in the case of the [110] silicon wafer, the etching pattern is aligned such that four [111] planes appear as four [111] planes perpendicular to the wafer surface and two [111] planes having an inclination of 35.26 degrees. Designing an etching pattern to avoid or etch away two [111] planes having an inclination with respect to the surface, thereby providing a trench formation method for a [110] silicon wafer, which can form trenches perpendicular to the wafer surface. For the purpose of

또한, 종래에는 트렌치를 비롯한 비아의 형성시 그 가로폭(W)과 세로폭(L)이 유사/동일한 형태는 습식 에칭시 [110] 면의 에칭에 의해 드러나는 [111] 면이 포함된 경사면이 형성될 수 밖에 없기 때문에 가로폭(W)과 세로폭(L)이 유사/동일하고, 수직벽을 갖는 비아 형태의 관통공을 습식 에칭에 의해 생성하기는 불가능하지만, 본 발명을 이를 해결할 수 있다.
Also, in the related art, when the via and the via are formed, the width / W and the width L are similar / identical, the inclined surface including the [111] surface exposed by the etching of the [110] surface during wet etching. Since the width W and the height L are similar / identical, the via-shaped through-hole having a vertical wall cannot be formed by wet etching, but the present invention can solve this problem. .

본 발명의 상기 목적은, [110] 실리콘 웨이퍼를 준비하는 단계와, 상기 실리콘 웨이퍼의 양면에 식각 마스크를 정렬하는 단계와, 상기 실리콘 웨이퍼를 에칭하는 제1 에칭 단계와, 상기 제1 에칭 공정을 통해 상, 하면이 관통된 상기 실리콘 웨이퍼의 측면에 [111] 면이 포함된 돌출 부위를 에칭하는 제2 에칭 단계와, 상기 제2 에칭 공정을 통해 수직 벽면을 갖는 트렌치를 형성하는 단계를 포함하는 실리콘 웨이퍼의 트렌치 형성방법이 제공됨에 의해서 달성된다.The object of the present invention is to prepare a [110] silicon wafer, align an etching mask on both sides of the silicon wafer, a first etching step of etching the silicon wafer, and the first etching process. A second etching step of etching a protruding portion including the [111] surface on the side surface of the silicon wafer through which the upper and lower surfaces are penetrated, and forming a trench having a vertical wall surface through the second etching process. It is achieved by providing a method of forming a trench in a silicon wafer.

여기서, 상기 실리콘 웨이퍼는 [110] 배향의 표면을 갖는 실리콘 웨이퍼로 구성될 수 있다.Here, the silicon wafer may be composed of a silicon wafer having a surface of the [110] orientation.

상기 식각 마스크를 정렬하는 단계에서, 상기 실리콘 웨이퍼의 표면에 대해서 수직인 [111] 방향으로 식각 마스크를 정렬할 수 있다.In the aligning of the etch mask, the etch mask may be aligned in a [111] direction perpendicular to the surface of the silicon wafer.

또한, 상기 식각 마스크를 정렬하는 단계에서, 상기 식각 마스크를 통해 노출되는 실리콘 웨이퍼의 표면의 길이(L)는 웨이퍼의 두께(d)를 tan35.26°로 나눈 값의 1/2보다 크게 설계되는 것이 바람직하다.Further, in the aligning of the etch mask, the length L of the surface of the silicon wafer exposed through the etch mask is designed to be greater than 1/2 of the thickness d divided by tan35.26 °. It is preferable.

상기 실리콘 웨이퍼를 에칭하는 단계에서, 상기 실리콘 웨이퍼의 에칭은 비등방성 습식 에칭이 수행될 수 있으며, 상기 실리콘 웨이퍼의 양면을 동시에 에칭하거나 상, 하면이 순차적으로 에칭될 수 있다.In the etching of the silicon wafer, the etching of the silicon wafer may be performed by anisotropic wet etching, and both surfaces of the silicon wafer may be simultaneously etched, or the upper and lower surfaces thereof may be sequentially etched.

상기 제2 에칭 단계에서, 상기 돌출 부위는 상기 실리콘 웨이퍼 상, 하 표면의 [110] 면에 대하여 각각 35.26°로 경사진 경사면으로 형성되며, [111] 면을 포함하는 다수의 배향 면으로 구성됨에 따라 지속된 에칭 공정에 의해 [110]면에 대하여 수직인 [111]면이 에칭 정지면으로 작용하면서 수직의 방향으로 에칭될 수 있다.In the second etching step, the protruding portion is formed of an inclined surface inclined at 35.26 ° with respect to the [110] planes of the upper and lower surfaces of the silicon wafer, respectively, and is composed of a plurality of alignment planes including a [111] plane. As a result, the [111] plane perpendicular to the [110] plane can be etched in the vertical direction while serving as an etch stop surface by the continued etching process.

또한, 상기 트렌치를 형성하는 단계 이후에는, 상기 식각 마스크를 제거한 다음, 상기 수직 벽면을 갖는 트렌치가 형성된 실리콘 웨이퍼에 절연층을 도포하는 단계를 더 포함할 수 있다.In addition, after the forming of the trench, the method may further include removing the etching mask and then applying an insulating layer to the silicon wafer on which the trench having the vertical wall surface is formed.

그리고, 상기 트렌치에 구리(copper) 등의 금속 재질의 전도성 부재를 주입하거나 폴리머 등의 절연 재질을 충진하는 단계를 더 포함할 수 있다.
The method may further include injecting a conductive member made of a metal such as copper into the trench or filling an insulating material such as a polymer.

이상에서 살펴본 바와 같이, 본 발명에 따른 실리콘 웨이퍼의 트렌치 형성방법은 실리콘 웨이퍼의 양면에 식각 마스크를 정렬하고 웨이퍼의 양면에서 동시/순차적으로 습식 에칭이 수행됨에 의해서 수직 벽면을 가지며 관통된 트렌치가 형성됨으로써, 트렌치 내에 금속 재질 또는 폴리머 등의 절연 재질의 재료를 이용한 도금성과 충진성을 향상시킬 수 있는 장점이 있다.As described above, the trench forming method of the silicon wafer according to the present invention has a vertical wall surface and a perforated trench is formed by aligning an etching mask on both sides of the silicon wafer and performing wet etching simultaneously / sequentially on both sides of the wafer. By doing so, there is an advantage of improving the plating property and fillability using a material of an insulating material such as a metal material or a polymer in the trench.

또한, 본 발명은 실리콘 웨이퍼의 상, 하면에서 각각 습식 에칭 공정이 수행됨에 따라 수직 벽면을 갖는 관통공인 트렌치를 용이하게 형성할 수 있으며, 이에 따라 수직 벽면을 갖는 트렌치 형성 공수를 줄여 제작 단가를 절감할 수 있는 이점이 있다.
In addition, according to the present invention, as the wet etching process is performed on the upper and lower surfaces of the silicon wafer, the trench, which is a through hole having a vertical wall surface, can be easily formed. There is an advantage to this.

도 1 내지 도 7은 본 발명에 따른 실리콘 웨이퍼의 트렌치 형성방법의 공정이 도시된 단면 공정도.
도 8은 본 발명에 따른 실리콘 웨이퍼의 트렌치 형성 조건과 2차 에칭 공정을 설명하기 위한 실리콘 웨이퍼의 측단면도.
도 9는 본 발명에 따른 실리콘 웨이퍼의 트렌치 형성 조건과 2차 에칭 공정을 설명하기 위한 실리콘 웨이퍼의 평면도.1 to 7 is a cross-sectional process diagram showing a process of the trench formation method of the silicon wafer according to the present invention.
8 is a side cross-sectional view of a silicon wafer for explaining the trench formation conditions and secondary etching process of the silicon wafer according to the present invention.
9 is a plan view of a silicon wafer for explaining the trench formation conditions and secondary etching process of the silicon wafer according to the present invention.

본 발명에 따른 실리콘 웨이퍼의 트렌치 형성방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
Matters relating to the operational effects including the technical configuration for the above object of the trench forming method of the silicon wafer according to the present invention will be clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 1 내지 도 7은 본 발명에 따른 실리콘 웨이퍼의 트렌치 형성방법의 공정이 도시된 단면 공정도이다.1 to 7 are cross-sectional process diagrams illustrating a process of a trench forming method of a silicon wafer according to the present invention.

먼저, 도 1에 도시된 바와 같이 소정 두께의 실리콘 웨이퍼(100)를 준비한다. 이때, 실리콘 웨이퍼(100)는 상, 하 표면에서 [110] 배향의 면을 갖는 실리콘 웨이퍼로 구성될 수 있으며, HSO와 HO를 4:1로 혼합된 SPM 용액을 이용하여 약 10분간 클리닝하여 웨이퍼 기판 표면의 잔유물을 제거할 수 있다.First, as shown in FIG. 1, a silicon wafer 100 having a predetermined thickness is prepared. At this time, the silicon wafer 100 may be composed of a silicon wafer having a [110] orientation on the upper and lower surfaces, and the wafer is cleaned for about 10 minutes using an SPM solution mixed with HSO and HO at 4: 1. Residue on the substrate surface can be removed.

다음으로, 도 2와 같이 상기 실리콘 웨이퍼(100)의 표면에 식각 마스크(110)를 정렬한다. 상기 식각 마스크(110)는 실리콘 웨이퍼(100)의 상, 하 양면에 정렬될 수 있으며, 실리콘 웨이퍼(100)의 상, 하 양면에 정렬된 식각 마스크(110)는 상, 하면에 각각 대응되는 위치에 형성됨이 바람직하다.Next, as shown in FIG. 2, the etching mask 110 is aligned with the surface of the silicon wafer 100. The etching mask 110 may be aligned on both top and bottom surfaces of the silicon wafer 100, and the etching mask 110 aligned on both top and bottom surfaces of the silicon wafer 100 may correspond to top and bottom surfaces, respectively. It is preferably formed in.

여기서, 상기 식각 마스크(110)를 형성하는 공정에 대해서는 추가적인 공정도를 통해 아래에서 다시 설명하기로 한다.Here, the process of forming the etching mask 110 will be described again through additional process diagrams.

다음, 도 3과 같이 식각 마스크(110)가 양면의 대응되는 위치에 형성된 실리콘 웨이퍼(100)를 1차적으로 습식 에칭한다. 이때 실리콘 웨이퍼(100)의 에칭 공정은 비등방성 습식 에칭 방식이 적용될 수 있으며, TMAH 용액을 이용하여 습식 에칭이 이루질 수 있다.Next, as shown in FIG. 3, the etch mask 110 primarily wet-etches the silicon wafer 100 formed at corresponding positions on both surfaces thereof. At this time, the etching process of the silicon wafer 100 may be applied an anisotropic wet etching method, it may be a wet etching using a TMAH solution.

도 3에 도시된 1차의 습식 에칭 공정을 통해서 상기 [110] 실리콘 웨이퍼(100)의 상부와 하부는 관통될 수 있다. 이때, 상기 [110] 실리콘 웨이퍼(100)는 표면의 [110] 면을 통해 습식 에칭이 수행되면서 실리콘 웨이퍼 기판의 표면과 다른 배향성을 갖는 [111] 면이 드러나게 됨에 따라 실리콘 웨이퍼 표면의 [110] 면에 대하여 35.26°를 형성하는 경사면(120)이 형성되게 습식 에칭이 이루어질 수 있다.The upper and lower portions of the [110] silicon wafer 100 may be penetrated through the primary wet etching process illustrated in FIG. 3. In this case, the [110] silicon wafer 100 may be wet etched through the [110] surface of the surface, thereby revealing a [111] surface having a different orientation from that of the silicon wafer substrate. Wet etching may be performed to form an inclined surface 120 that forms 35.26 ° with respect to the surface.

즉, 실리콘 웨이퍼(100)의 표면에서 TMAH 용액의 습식 에칭에 의해 용이하게 진행되는 [110] 면이 에칭되면서 [110] 면에 비하여 TMAH 용액의 습식 에칭이 거의 진행되지 않는 [111] 면이 노출되게 됨으로써, [111] 면이 에칭정지면(etch stop layer)으로 작용하게 되어 35.26°의 경사면을 형성하며 습식 에칭이 이루어지게 된다.That is, while the [110] surface is easily etched by the wet etching of the TMAH solution on the surface of the silicon wafer 100, the [111] surface where wet etching of the TMAH solution is hardly performed compared to the [110] surface is exposed. As a result, the [111] plane acts as an etch stop layer, forming a slope of 35.26 ° and performing wet etching.

이때, 본 발명의 실시예에서는 실리콘 웨이퍼(100)의 양면에서 습식 에칭이 동시에 또는 순차적으로 진행됨에 따라 실리콘 웨이퍼(100)의 상, 하부 표면을 기준으로 하여 각각 35.26°의 경사면(120)이 형성될 수 있으며, 1차 에칭 공정을 통해서 도 3과 같이 관통홀의 측벽에 돌출 부위(130)가 형성될 수 있다.At this time, in the embodiment of the present invention, as the wet etching is performed simultaneously or sequentially on both surfaces of the silicon wafer 100, 35.26 ° inclined surfaces 120 are formed on the upper and lower surfaces of the silicon wafer 100, respectively. The protruding portion 130 may be formed on the sidewall of the through hole as shown in FIG. 3 through the primary etching process.

다음으로, 도 4와 같이 관통공의 측벽에 돌출 부위(130)가 형성된 실리콘 웨이퍼(100)를 2차적으로 습식 에칭하여 돌출 부위(130)가 제거되도록 함에 의해서 수직 벽면을 갖는 트렌치(140)를 형성한다. 상기 트렌치가 형성됨에 있어서는 본 공정도 외에 도 8 내지 도 9의 측단면도와 평면도를 통해 좀 더 자세하게 설명하면 다음과 같다.Next, as shown in FIG. 4, the trench 140 having the vertical wall surface is formed by secondly wet etching the silicon wafer 100 having the protruding portion 130 formed on the sidewall of the through hole to remove the protruding portion 130. Form. When the trench is formed, it will be described in more detail through side cross-sectional views and plan views of FIGS. 8 to 9 in addition to the present process chart.

도 8에 도시된 바와 같이, 실리콘 웨이퍼(100)의 1차 습식 에칭이 수행되면 앞서 설명한 바와 같은 소정의 각도(α)를 갖는 경사면(120)이 관통홀의 상, 하부에 형성된다. 이때, 경사면(120)이 실리콘 웨이퍼(100)의 표면을 기준으로 형성되는 각도(α)는 35.26°로 이루어질 수 있으며, 실리콘 웨이퍼(100)의 상, 하면에서 각각 35.26°의 각도(α)를 갖는 경사면(120)이 형성될 수 있다. 따라서, 상기 실리콘 웨이퍼(100)는 상, 하부가 관통되면서 그 측벽에 각 경사면(120)이 교차되면서 형성되는 삼각 단면 형상의 돌출 부위(130)가 형성될 수 있다.As shown in FIG. 8, when the first wet etching of the silicon wafer 100 is performed, the inclined surface 120 having the predetermined angle α as described above is formed on and under the through hole. In this case, the angle α at which the inclined surface 120 is formed based on the surface of the silicon wafer 100 may be 35.26 °, and the angle α of 35.26 ° is respectively formed on the upper and lower surfaces of the silicon wafer 100. An inclined surface 120 may be formed. Accordingly, the silicon wafer 100 may have a protruding portion 130 having a triangular cross-sectional shape formed by crossing the inclined surfaces 120 on the sidewalls of the silicon wafer 100.

이와 같이 경사면(120)에 의해 돌출 부위(130)가 형성된 구성을 도 8에 도시된 평면도를 통해 살펴보면, 도 8은 마름모 형상의 사각 패턴으로 트렌치 형성시의 평면도로서, [110] 배향면을 가지는 실리콘 웨이퍼(100)의 표면에 마름모 형태의 사각 트렌치가 형성될 수 있도록 패턴을 형성하고, 1차적인 습식 에칭을 수행하면 총 6개의 [111] 배향의 면이 형성되며 습식 에칭이 이루어지게 된다.As described above, the configuration in which the protruding portion 130 is formed by the inclined surface 120 is illustrated in FIG. 8, and FIG. 8 is a plan view when forming the trench in a square pattern having a rhombus shape, and has a [110] alignment surface. A pattern is formed on the surface of the silicon wafer 100 to form a square trench in a rhombus shape, and the first wet etching is performed to form a total of six [111] orientation surfaces and to perform wet etching.

이때, 사각 마름모 패턴의 마주보는 A, B, C, D의 4개의 [111] 면은 실리콘 웨이퍼(100) 표면의 [110] 면에 대하여 수직으로 에칭되고, 마주보는 모서리의 E, F 2개의 [111] 면은 실리콘 웨이퍼(100) 표면의 [110] 면에 대하여 소정의 각도(α), 즉 35.26°의 경사면(120)으로 형성될 수 있다.At this time, four [111] planes of the facing A, B, C, and D of the square rhombus pattern are vertically etched with respect to the [110] plane of the surface of the silicon wafer 100, and two of the E and F of the opposite edges. The [111] plane may be formed at an angle α with respect to the [110] plane of the surface of the silicon wafer 100, that is, the inclined plane 120 of 35.26 °.

한편, 상기 도 8 및 도 9을 예로 들어 설명한 바와 같이, 실리콘 웨이퍼(100)의 트렌치 형성 영역에 관통된 관통홀 측벽에 형성된 돌출 부위(130)는 실리콘 웨이퍼(100) 표면의 [110] 면이 에칭됨에 의해서 드러나는 [111] 면을 비롯한 다른 배향을 갖는 면이 혼재되어 있음에 따라 [111] 면을 에칭정지면(etch stop layer)으로 하여 소정의 각도(α)를 갖는 경사면으로 형성될 수 있다.8 and 9, the protrusions 130 formed on the sidewalls of the through holes penetrating through the trench formation regions of the silicon wafer 100 have a [110] surface of the surface of the silicon wafer 100. As the surfaces having different orientations including the [111] surface exposed by etching are mixed, the [111] surface may be formed as an inclined surface having a predetermined angle α by using the [111] surface as an etch stop layer. .

또한, 상기 경사면(120)이 만나는 경계의 모서리는 [110], [111] 면 외의 무수한 배향의 면이 혼재되어 있기 때문에 어느 한 면으로의 배향성을 가지고 있지 않다.In addition, the edge of the boundary where the inclined surface 120 meets does not have an orientation to any one surface because a number of orientation surfaces other than the [110] and [111] surfaces are mixed.

따라서, 1차 습식 에칭 공정 후, 동일한 습식 에칭 조건에 의해 2차 습식 에칭 공정을 수행하게 되면 관통홀의 측벽에 형성된 돌출 부위(130)의 경사면이 만나는 모서리 지점부터 수직으로 습식 에칭이 이루어지게 되며, 돌출 부위(130)의 경사면(120)에 포함된 [111] 면이 에칭정지면(etch stop layer)으로 작용하게 됨에 따라 돌출 부위(130)에 형성된 점선 형태로 수직 방향의 에칭이 이루어지게 됨으로써, 도 4에 도시된 형태의 수직 벽면을 갖는 트렌치(140)가 형성될 수 있다.Therefore, when the second wet etching process is performed by the same wet etching condition after the first wet etching process, the wet etching is vertically performed from the corner point where the inclined surface of the protrusion 130 formed on the sidewall of the through hole meets. As the [111] plane included in the inclined surface 120 of the protruding portion 130 acts as an etch stop layer, the vertical etching is performed in the form of a dotted line formed in the protruding portion 130. A trench 140 having a vertical wall surface in the form shown in FIG. 4 may be formed.

한편, 실리콘 웨이퍼(100)를 관통하는 트렌치(140)를 형성하기 위해서는 1차 습식 에칭 공정시 트렌치(140)의 가로폭과 실리콘 웨이퍼의 두께(d)에 대하여 필요충분 조건이 전제되어야 하는 바, 실리콘 웨이퍼(100)의 양면에 정렬되는 식각 마스크(110)를 통해 노출되는 실리콘 웨이퍼 표면의 길이(L)는 실리콘 웨이퍼의 두께(d)에 대하여 상기 실리콘 웨이퍼(100)의 두께(d)를 tan35.26°로 나눈 값의 1/2보다 크게 설계되어야 한다. 즉, 아래의 수학식을 만족할 때 실리콘 웨이퍼를 관통하는 트렌치를 형성할 수 있음에 따라 실리콘 웨이퍼의 두께보다 큰 폭을 가지고, 2차 에칭 공정에 의해 수직 벽면을 갖는 직사각 또는 정사각, 마름모 형태의 트렌치가 형성될 수 있다.Meanwhile, in order to form the trench 140 penetrating the silicon wafer 100, necessary and sufficient conditions must be premised on the width d of the trench 140 and the thickness d of the silicon wafer during the first wet etching process. The length L of the surface of the silicon wafer exposed through the etching mask 110 aligned on both sides of the silicon wafer 100 is tan35 of the thickness d of the silicon wafer 100 with respect to the thickness d of the silicon wafer 100. It should be designed to be larger than half of the value divided by .26 °. That is, a trench that penetrates the silicon wafer when the following equation is satisfied can have a width larger than the thickness of the silicon wafer, and has a vertical or square, rhombic trench having a vertical wall surface by a secondary etching process. Can be formed.

Figure 112012028335514-pat00001
Figure 112012028335514-pat00001

다음으로, 도 6 및 도 7과 같이 트렌치(140)가 형성된 실리콘 웨이퍼(100)의 표면에 남아있는 산화막을 제거하고, 트렌치(140)의 내벽면과 실리콘 웨이퍼(100)의 표면에 절연층(150)을 형성할 수 있다. 실리콘 웨이퍼(100) 표면과 트렌치(140) 내벽면에 절연층(150)이 형성되도록 하는 것은 트렌치(140) 내에 도금 공정에 의해 금속 재질, 주로 동(copper)과 같은 전도성 재료(160)를 충진하여 전기적 접속 수단의 충진이 이루어져야 할 경우에 수행될 수 있다.Next, as shown in FIGS. 6 and 7, the oxide layer remaining on the surface of the silicon wafer 100 on which the trench 140 is formed is removed, and an insulating layer is formed on the inner wall surface of the trench 140 and the surface of the silicon wafer 100. 150). The insulating layer 150 is formed on the surface of the silicon wafer 100 and the inner wall of the trench 140 to fill the trench 140 with a metal material, mainly a conductive material such as copper, by a plating process. In this case, the filling of the electrical connection means may be performed.

다만, 도면에서 도시되지는 않았으나, 상기 트렌치(140) 내에 금속 재질이 아닌 폴리머 등의 절연 재질이 충진될 경우에는 트렌치의 내벽면에 디스미어 공정을 수행하여 이물질을 제거함과 동시에 약간의 조도를 형성하도록 하여 절연 재질을 충진함으로써, 트렌치를 절연 수단으로 사용되도록 할 수도 있다.Although not shown in the drawing, when the insulating material such as polymer is filled in the trench 140, a desmear process is performed on the inner wall surface of the trench to remove foreign substances and form some roughness. The trench may be used as an insulating means by filling the insulating material.

한편, 앞서 언급한 바와 같이 실리콘 웨이퍼(100)의 표면에 식각 마스크(110)를 정렬하는 공정에 대하여 설명하면 다음과 같다. 이때, 식각 마스크(110)를 형성하는 것은 통상적으로 수행 가능하며 공정 조건에 따라 수시로 변경 가능한 것이므로 이에 대한 구체적인 도면의 기재는 생략하기로 한다.Meanwhile, as described above, a process of aligning the etching mask 110 on the surface of the silicon wafer 100 will be described. In this case, since the etching mask 110 may be commonly formed and may be changed at any time according to process conditions, a description of specific drawings thereof will be omitted.

먼저, 실리콘 웨이퍼(100)의 전면과 후면의 표면에 산화막을 증착한다. 그리고, 산화막의 표면에 산화막 패턴 형성을 위한 포토 레지스트층을 도포한 후 포토 레지스트층을 노광하여 패턴을 형성한다.First, an oxide film is deposited on the front and rear surfaces of the silicon wafer 100. Then, after the photoresist layer for forming the oxide film pattern is applied to the surface of the oxide film, the photoresist layer is exposed to form a pattern.

이 후에, 포토 레지스트층의 패턴에 의해 노출된 산화막을 에칭하여 트렌치 형성 패턴이 형성되도록 한 후에 포토 레지스트층을 현상에 의해 제거하여 실리콘 웨이퍼(100)의 표면에 산화막의 식각 마스크(110)가 형성되도록 할 수 있다.
Thereafter, the oxide film exposed by the pattern of the photoresist layer is etched to form a trench formation pattern, and then the photoresist layer is removed by development to form an etch mask 110 of the oxide film on the surface of the silicon wafer 100. You can do that.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes, substitutions and alterations can be made therein without departing from the spirit and scope of the invention. However, it should be understood that such substitutions, changes, and the like fall within the scope of the following claims.

100. 실리콘 웨이퍼
110. 식각 마스크
120. 경사면
130. 돌출 부위
140. 트렌치
150. 절연층
160. 전도성 재료100. Silicon Wafer
110. Etch Mask
120. Slope
130. Protrusion
140. Trench
150. Insulation layer
160. Conductive Materials

Claims (8)

[110] 실리콘 웨이퍼를 준비하는 단계;
상기 실리콘 웨이퍼의 양면에 식각 마스크를 정렬하는 단계;
상기 실리콘 웨이퍼를 에칭하는 제1 에칭 단계와, 상기 제1 에칭 공정을 통해 상, 하면이 관통된 상기 실리콘 웨이퍼의 측면에 [111] 면이 포함된 돌출 부위를 에칭하는 제2 에칭 단계; 및
상기 제2 에칭 공정을 통해 수직 벽면을 갖는 트렌치를 형성하는 단계;
를 포함하고,
상기 식각 마스크를 정렬하는 단계에서, 상기 실리콘 웨이퍼의 표면에 대해서 수직인 [111] 방향으로 식각 마스크를 정렬하는 실리콘 웨이퍼의 트렌치 형성방법.
[110] preparing a silicon wafer;
Aligning an etch mask on both sides of the silicon wafer;
A first etching step of etching the silicon wafer, and a second etching step of etching the protruding portion including the [111] surface on the side surface of the silicon wafer through which the upper and lower surfaces penetrate through the first etching process; And
Forming a trench having a vertical wall surface through the second etching process;
Lt; / RTI >
And aligning the etch mask in the [111] direction perpendicular to the surface of the silicon wafer.
삭제delete 제1항에 있어서,
상기 식각 마스크를 정렬하는 단계에서,
상기 식각 마스크를 통해 노출되는 실리콘 웨이퍼의 표면의 길이(L)는 웨이퍼의 두께(d)를 tan35.26°로 나눈 값의 1/2보다 크게 형성되는 실리콘 웨이퍼의 트렌치 형성방법.
The method of claim 1,
In aligning the etching mask,
And a length L of the surface of the silicon wafer exposed through the etching mask is greater than half the value of the thickness d divided by tan 35.26 °.
제1항에 있어서,
상기 실리콘 웨이퍼를 에칭하는 단계에서,
상기 실리콘 웨이퍼의 에칭은 비등방성 습식 에칭이 수행되는 실리콘 웨이퍼의 트렌치 형성방법.
The method of claim 1,
In the step of etching the silicon wafer,
And etching the silicon wafer, wherein anisotropic wet etching is performed.
제4항에 있어서,
상기 실리콘 웨이퍼를 에칭하는 단계에서,
상기 실리콘 웨이퍼의 양면을 동시에 에칭하거나 상, 하면이 순차적으로 에칭되는 실리콘 웨이퍼의 트렌치 형성방법.
5. The method of claim 4,
In the step of etching the silicon wafer,
And etching both sides of the silicon wafer at the same time or sequentially etching the upper and lower surfaces thereof.
제1항에 있어서,
상기 제2 에칭 단계에서,
상기 돌출 부위는 상기 실리콘 웨이퍼 상, 하 표면의 [110] 면에 대하여 각각 35.26°로 경사진 경사면으로 형성되며, [111] 면을 포함하는 다수의 배향 면으로 구성됨에 따라 지속된 에칭 공정에 의해 [110]면에 대하여 수직인 [111]면이 에칭정지면으로 작용하면서 수직의 방향으로 에칭되는 실리콘 웨이퍼의 트렌치 형성방법.
The method of claim 1,
In the second etching step,
The protruding portion is formed as an inclined surface inclined at 35.26 ° with respect to the [110] planes of the upper and lower surfaces of the silicon wafer, respectively, and is composed of a plurality of alignment planes including the [111] plane. A method of forming a trench in a silicon wafer in which a [111] plane perpendicular to the [110] plane acts as an etching stop surface and is etched in the vertical direction.
제1항에 있어서,
상기 트렌치를 형성하는 단계 이후에는,
상기 식각 마스크를 제거한 다음, 상기 수직 벽면을 갖는 트렌치가 형성된 실리콘 웨이퍼에 절연층을 도포하는 단계를 포함하는 실리콘 웨이퍼의 트렌치 형성방법.
The method of claim 1,
After forming the trench,
Removing the etch mask and then applying an insulating layer to the silicon wafer on which the trench having the vertical wall surface is formed.
제7항에 있어서,
상기 트렌치를 형성하는 단계 이후에는,
상기 트렌치에 구리(copper) 등의 금속 재질의 전도성 부재를 주입하거나 폴리머 등의 절연 재질을 충진하는 단계를 더 포함하는 실리콘 웨이퍼의 트렌치 형성방법.The method of claim 7, wherein
After forming the trench,
Injecting a conductive member of a metallic material such as copper (copper) or filling the insulating material such as a polymer in the trench further comprises a trench forming method of the silicon wafer.
KR1020120036957A 2012-04-09 2012-04-09 Trench forming method for silicon wafer KR101312593B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120036957A KR101312593B1 (en) 2012-04-09 2012-04-09 Trench forming method for silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120036957A KR101312593B1 (en) 2012-04-09 2012-04-09 Trench forming method for silicon wafer

Publications (1)

Publication Number Publication Date
KR101312593B1 true KR101312593B1 (en) 2013-09-30

Family

ID=49456903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120036957A KR101312593B1 (en) 2012-04-09 2012-04-09 Trench forming method for silicon wafer

Country Status (1)

Country Link
KR (1) KR101312593B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016182395A1 (en) * 2015-05-14 2016-11-17 한양대학교 산학협력단 Sensor packaging and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484507A (en) 1993-12-01 1996-01-16 Ford Motor Company Self compensating process for aligning an aperture with crystal planes in a substrate
US7101789B2 (en) 2004-09-13 2006-09-05 General Electric Company Method of wet etching vias and articles formed thereby
KR20100130721A (en) * 2009-06-04 2010-12-14 주식회사 동부하이텍 Silicon-on-insulator wafer having thermal bypass using deep trench isolation and manufacturing method thereof
JP2011088107A (en) * 2009-10-26 2011-05-06 Seiko Epson Corp Method for manufacturing of filter, and filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484507A (en) 1993-12-01 1996-01-16 Ford Motor Company Self compensating process for aligning an aperture with crystal planes in a substrate
US7101789B2 (en) 2004-09-13 2006-09-05 General Electric Company Method of wet etching vias and articles formed thereby
KR20100130721A (en) * 2009-06-04 2010-12-14 주식회사 동부하이텍 Silicon-on-insulator wafer having thermal bypass using deep trench isolation and manufacturing method thereof
JP2011088107A (en) * 2009-10-26 2011-05-06 Seiko Epson Corp Method for manufacturing of filter, and filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016182395A1 (en) * 2015-05-14 2016-11-17 한양대학교 산학협력단 Sensor packaging and method for manufacturing same
US10304757B2 (en) 2015-05-14 2019-05-28 Industry-University Cooperation Foundation Hanyang University Sensor packaging using a low-temperature through-silicon via (TSV) technology and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US8476116B2 (en) Reduction of etch microloading for through silicon vias
US20050233580A1 (en) Alignment pattern for a semiconductor device manufacturing process
US9006897B2 (en) Process for producing a metal device housed in a closed housing within an integrated circuit, and corresponding integrated circuit
US20130313718A1 (en) Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry
KR101534828B1 (en) Block for assembling probe card and probe card assembly having the same and manufacturing method of the same
KR101312593B1 (en) Trench forming method for silicon wafer
US20140306349A1 (en) Low cost interposer comprising an oxidation layer
CN105355587B (en) A method of avoid fleet plough groove isolation structure from depth load effect occur
WO1991012497A1 (en) Crystal-oriented motion sensor and process for manufacturing it
CN105226003B (en) The preparation method of fleet plough groove isolation structure without depth load effect
KR100898220B1 (en) Semiconductor Device and Method for manufacturing the same
TW201820416A (en) Self aligned via and method for fabricating the same
US9960081B1 (en) Method for selective etching using dry film photoresist
JP5527964B2 (en) Semiconductor device manufacturing method and semiconductor device
CN103928292B (en) The forming method of strip structure
Tenailleau et al. TSV development, characterization and modeling for 2.5-D interposer applications
US11469095B2 (en) Etching method
KR100802221B1 (en) Method for forming semiconductor device
CN105244312A (en) Contact through hole etching method
US6396152B2 (en) Semiconductor device and production method thereof
US20120034756A1 (en) Method of Forming a Deep Trench Isolation Structure Using a Planarized Hard Mask
TWI527112B (en) Method for manufacturing package substrate
KR20140026474A (en) Wafer with spacer including horizontal member
JPS5950541A (en) Semiconductor device and manufacture thereof
KR20060079350A (en) Method for forming device isolation film of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7