KR101299597B1 - Organic field-effect transistor, and preparing method of the same - Google Patents

Organic field-effect transistor, and preparing method of the same Download PDF

Info

Publication number
KR101299597B1
KR101299597B1 KR1020110085236A KR20110085236A KR101299597B1 KR 101299597 B1 KR101299597 B1 KR 101299597B1 KR 1020110085236 A KR1020110085236 A KR 1020110085236A KR 20110085236 A KR20110085236 A KR 20110085236A KR 101299597 B1 KR101299597 B1 KR 101299597B1
Authority
KR
South Korea
Prior art keywords
single layer
thin film
layer graphene
field effect
graphene
Prior art date
Application number
KR1020110085236A
Other languages
Korean (ko)
Other versions
KR20130022575A (en
Inventor
홍병희
김경은
박재성
김영수
Original Assignee
그래핀스퀘어 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그래핀스퀘어 주식회사 filed Critical 그래핀스퀘어 주식회사
Priority to KR1020110085236A priority Critical patent/KR101299597B1/en
Publication of KR20130022575A publication Critical patent/KR20130022575A/en
Application granted granted Critical
Publication of KR101299597B1 publication Critical patent/KR101299597B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본원은, 단층 그래핀을 전극으로서 사용하고 펜타센 유기물질을 채널로서 사용하고 플라스틱 기재 상에 전사함으로써 투명하고 플렉서블한 유기 전계효과 트랜지스터 및 그의 제조방법에 관한 것이다.The present application relates to a transparent and flexible organic field effect transistor using monolayer graphene as an electrode, a pentacene organic material as a channel, and transferred onto a plastic substrate, and a method of manufacturing the same.

Description

유기 전계효과 트랜지스터 및 그의 제조 방법{ORGANIC FIELD-EFFECT TRANSISTOR, AND PREPARING METHOD OF THE SAME}Organic field effect transistor and its manufacturing method {ORGANIC FIELD-EFFECT TRANSISTOR, AND PREPARING METHOD OF THE SAME}

본원은, 플라스틱 기재 상에 형성된 단층 그래핀 전극을 이용한 유기 전계효과 트랜지스터, 및 그의 제조방법에 관한 것이다.The present application relates to an organic field effect transistor using a single layer graphene electrode formed on a plastic substrate, and a manufacturing method thereof.

최근 플렉서블 디스플레이에 대한 관심이 고조되면서, 플렉서블 디스플레이에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다. 현재 액정 디스플레이에 주로 사용되는 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin-Film Transistor; TFT)의 경우 구성 물질이 모두 실리콘과 같은 무기물이기 때문에 구부리거나 휠 경우 인가된 기계적 스트레스로 인하여 크랙이 발생하여 소자특성을 잃게 된다.Recently, as interest in flexible displays has increased, development of switching devices suitable for flexible displays has become more important. In the case of amorphous silicon thin-film transistors (TFTs), which are mainly used in liquid crystal displays, since the constituents are all inorganic materials such as silicon, cracks are generated due to applied mechanical stress when bent or wheeled. You lose your talent.

따라서, 무기물인 실리콘 기반의 TFT 대신 유기물인 유기 반도체를 활용한 유기박막 트랜지스터(Organic Thin-Film Transistor; OTFT)가 많은 관심을 받고 있다.Therefore, organic thin-film transistors (OTFTs) using organic semiconductors, which are organic materials, instead of inorganic silicon-based TFTs, have received much attention.

OTFT는 대부분의 구성 물질이 유기물로 이루어져 있기 때문에 구부리거나 휘어도 크랙이 발생하거나 깨질 가능성이 작다. 이러한 특성 때문에 향후 플렉서블 디스플레이에 있어서 대부분의 스위칭 소자는 OTFT가 사용될 것이 예상된다.  Since OTFT is made of most organic materials, it is less likely to crack or break when bent or bent. Due to these characteristics, it is expected that most switching devices will use OTFT in the flexible display in the future.

그래핀은 우수한 전기적, 광학적, 및 기계적인 특성을 제공하기 때문에 그래핀-기반 전자 디바이스에 대한 많은 관심을 받고 있다. 이러한 의미에서, 그래핀 전극을 이용하는 유기 전자 디바이스는 상당한 주목을 끌고 있다. 그래핀 전극을 이용하는 유기 전계효과 트랜지스터 (OFET)의 제작의 궁극적 목표 중 하나는 주변 조건 하에서 고성능을 유지하는 플라스틱 기재 상에 조립되는 플렉서블 및 투명한 유기성 트랜지스터의 제작에 있다.Graphene has received a great deal of attention for graphene-based electronic devices because of its excellent electrical, optical, and mechanical properties. In this sense, organic electronic devices using graphene electrodes have attracted considerable attention. One of the ultimate goals of fabricating organic field effect transistors (OFETs) using graphene electrodes is to fabricate flexible and transparent organic transistors that are assembled on plastic substrates that maintain high performance under ambient conditions.

그래핀 전극을 가지는 유기 전자 디바이스를 제조하는 것과 관련된 또 다른 중요한 목표는 대면적의 매우 투명한 그래핀 전극의 제조에 있다. R. R. Nair 등에 의해 발표된 Science 2008 , 320 , 1308 에 의하면, 그래핀 투과율은 층 수에 따라 n-층 그래핀의 증가를 선형적으로 감소시킨다. 단층 그래핀의 또 다른 장점은 그것의 매우 얇은 두께 (3-4 Å)이다. M. S. Xu 등에 의해 발표된, Adv. Mater. 2007 , 19 , 371 에 의하면, 스태커드 바텀 컨택 박막트랜지스터 (staggered bottom contact FET) 구조에서 소스/드레인 전극은 연속된 트랜지스터 제조 동안에 활성층의 스텝 커버리지를 보증하기 위하여 얇아야 한다.Another important issue related to manufacturing organic electronic devices with graphene electrodes The goal is to produce large area very transparent graphene electrodes. Science published by RR Nair et al. According to 2008, 320 , 1308, graphene transmittance linearly decreases the increase in n-layer graphene with the number of layers. Another advantage of monolayer graphene is its very thin thickness (3-4 mm 3). Adv., Published by MS Xu et al. Mater. According to 2007, 19, 371, in a stacked bottom contact FET structure, the source / drain electrodes must be thin to ensure step coverage of the active layer during continuous transistor fabrication.

그러나, 종래 기술에 있어서 그래핀 또는 환원된 그래핀 산화물의 합성이 고온 제조 공정을 요구하기 때문에 플라스틱 기판 상에 조립된 유기 트랜지스터에 대하여 아직 보고된 바 없다.However, in the prior art, the synthesis of graphene or reduced graphene oxide has not been reported for organic transistors assembled on plastic substrates because of the high temperature manufacturing process required.

본원은, 플라스틱 기재 상에 형성된 상에 단층 그래핀을 전극 및 유기 반도체 채널층을 형성하여 제조되는 유기 전계효과 트랜지스터, 그의 제조방법 및 용도를 제공하고자 한다.The present application is to provide an organic field effect transistor prepared by forming an electrode and an organic semiconductor channel layer with monolayer graphene on a substrate formed on a plastic substrate, a method and a use thereof.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본원의 제 1 측면은, 플라스틱 기재 상에 형성된 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극; 및, 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극과 각각 전기적으로 연결되도록 형성된 유기 반도체 채널층을 포함하는, 유기 전계효과 박막트랜지스터를 제공할 수 있다. A first aspect of the present invention, the single layer graphene source electrode and the single layer graphene drain electrode formed on the plastic substrate; And an organic semiconductor channel layer formed to be electrically connected to the single layer graphene source electrode and the single layer graphene drain electrode, respectively.

본원의 일 구현예에 따르면, 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각의 면저항은 약 0.5 kΩ/sq이하일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, sheet resistance of each of the single layer graphene source electrode and the single layer graphene drain electrode may be about 0.5 kΩ / sq or less, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 유기 반도체 채널층은 펜타센계 화합물, 테트라센계 화합물, 티오펜 올리고머, 폴리티오펜, 폴리플루오렌, 플루오렌과 티오펜의 공중합체, 이들의 유도체, 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. According to one embodiment of the present application, the organic semiconductor channel layer is a pentacene compound, a tetracene-based compound, a thiophene oligomer, polythiophene, polyfluorene, copolymers of fluorene and thiophene, derivatives thereof, combinations thereof It may be to include those selected from the group consisting of, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 유기 전계효과 박막트랜지스터는 플렉서블 또는 투명 플렉서블 할 수 있으나, 이에 제한되는 것은 아니다. According to the exemplary embodiment of the present application, the organic field effect thin film transistor may be flexible or transparent, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 플라스틱 기재는, 폴리아릴레이트, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리에틸렌(PE), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 사이클릭 올레핀 코폴리머(COC), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 폴리머(COP), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리비닐클로라이드(PVC), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the plastic substrate is polyarylate, polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane (polysilane), polysiloxane (polysiloxane), polysilazane (polysilazane) , Polyethylene (PE), polycarbosilane (polycarbosilane), polyacrylate (polyacrylate), polymethacrylate (polymethacrylate), polymethylacrylate (polymethylacrylate), polymethyl methacrylate (PMMA), polyethylacrylate ( polyethylacrylate, cyclic olefin copolymer (COC), polyethylmetacrylate, cyclic olefin polymer (COP), polypropylene (PP), polyimide (PI), polystyrene (PS), polyvinyl chloride ( PVC), polyacetal (POM), polyether ether ketone (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinylidene fluoride (PVDF), perfluoroalkyl It is to include those selected from the group consisting of the molecules (PFA), and combinations thereof, but is not limited to this.

본원의 일 구현예에 따르면, 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각은 금속 촉매 박막 상에서 화학기상증착법에 의하여 제조된 단층 그래핀을 상온에서 패터닝하여 형성된 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 금속 촉매 박막은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, 황동(brass), 청동(bronze), 백동, 스테인레스 스틸(stainless steel) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 단층 그래핀 전극은 상기한 바와 같이 전극은 금속 촉매 박막 상에서 화학기상증착법에 의하여 형성됨으로써 결함(defect)이 없거나 적은 고품질의 단층 그래핀을 이용하여 형성될 수 있어 상기 유기 전계효과 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.According to the exemplary embodiment of the present disclosure, each of the single layer graphene source electrode and the single layer graphene drain electrode may be formed by patterning single layer graphene prepared by chemical vapor deposition on a metal catalyst thin film at room temperature, but is not limited thereto. It is not. For example, the metal catalyst thin film is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru , Ir, brass, bronze, bronze, copper, stainless steel, and combinations thereof may be selected from the group consisting of, but is not limited thereto. As described above, the single layer graphene electrode may be formed by using a chemical vapor deposition method on a metal catalyst thin film, and may be formed using high quality single layer graphene with little or no defects. Properties can be improved.

본원의 일 구현예에 따르면, 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각과 상기 유기 반도체 채널층의 접촉저항은 약 0.02 MΩcm 이하일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the contact resistance of each of the single layer graphene source electrode and the single layer graphene drain electrode and the organic semiconductor channel layer may be about 0.02 MΩcm or less, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 유기 전계효과 박막트랜지스터는 플레서블 또는 투명 플렉서블한 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present application, the organic field effect thin film transistor may be flexible or transparent, but is not limited thereto.

본원의 제 2 측면은, 상기 본원의 제 1 측면에 따른 유기 전계효과 박막 트랜지스터를 포함하는, 표시소자를 제공할 수 있다. 이러한 표시소자로는, 예를 들어, 전계발광 소자, 액정 소자, 전자이동 소자 등이 포함될 수 있으나, 이에 제한되는 것은 아니다. The second aspect of the present application can provide a display device comprising the organic field effect thin film transistor according to the first aspect of the present application. Such display devices may include, for example, electroluminescent devices, liquid crystal devices, and electron transfer devices, but are not limited thereto.

상기 표시 소자는 표시용 전자기기를 제조를 위하여 사용될 수 있다. 상기 표시용 전자기기로는, 예를 들어, 디스플레이 장치(display device), RFID(radio frequency identification tags), 인벤터리 태그(inventory tag), 플렉서블 디스플레이(flexible displays), 전자 신호계(electronic signage), 광전지 패널(photovoltaic panels, 멤브레인 키보드(membrane keyboards), 전자 센서(electronic sensors), 및 통합된 전자회로(integrated electronic circuits와 같은 유기 전자소자(organic electronics) 등이 포함될 수 있으나, 이에 제한되는 것은 아니다.The display element may be used for manufacturing display electronic devices. The display electronic device may include, for example, a display device, a radio frequency identification tag (RFID), an inventory tag, a flexible display, an electronic signage, and a photovoltaic panel. (photovoltaic panels, membrane keyboards, electronic sensors, and organic electronics such as integrated electronic circuits, etc. may be included, but is not limited thereto.

본원의 제 3 측면은, 그래핀 성장용 금속 촉매 박막 상에 화학기상증착법에 의하여 단층 그래핀을 형성하고; 상기 단층 그래핀을 상온에서 패터닝하여 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극을 각각 형성하고; 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극을 상기 금속 촉매 박막으로부터 분리시켜 플라스틱 기재 상에 전사하고; 및, 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각과 전기적으로 연결되도록 유기 반도체 채널층을 형성하는 것을 포함하는, 유기 전계효과 박막 트랜지스터의 제조 방법을 제공할 수 있다.According to a third aspect of the present invention, a single layer graphene is formed on the metal catalyst thin film for graphene growth by chemical vapor deposition; Patterning the single layer graphene at room temperature to form a single layer graphene source electrode and a single layer graphene drain electrode, respectively; Separating the single layer graphene source electrode and the single layer graphene drain electrode from the metal catalyst thin film to be transferred onto a plastic substrate; And forming an organic semiconductor channel layer so as to be electrically connected to each of the single layer graphene source electrode and the single layer graphene drain electrode.

본원의 일 구현예에 따르면, 상기 금속 촉매 박막은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, 황동(brass), 청동(bronze), 백동, 스테인레스 스틸(stainless steel) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the metal catalyst thin film is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr , Ge, Ru, Ir, brass (brass), bronze (bronze), cupronickel, stainless steel (stainless steel) and combinations thereof may be included, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 유기 전계효과 박막트랜지스터는 투명 플렉서블한 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the organic field effect thin film transistor may be a transparent flexible, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 패터닝된 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각을 상기 금속 촉매 박막으로부터 분리시키는 것은, 에칭 용액을 이용하여 상기 금속 촉매 박막을 용해시켜 제거하는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, separating each of the patterned single layer graphene source electrode and the single layer graphene drain electrode from the metal catalyst thin film may include removing and dissolving the metal catalyst thin film using an etching solution. It may be included, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 유기 반도체 채널층은 펜타센계 화합물, 테트라센계 화합물, 티오펜 올리고머, 폴리티오펜, 폴리플루오렌, 플루오렌과 티오펜의 공중합체, 이들의 유도체, 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the organic semiconductor channel layer is a pentacene compound, a tetracene-based compound, a thiophene oligomer, polythiophene, polyfluorene, copolymers of fluorene and thiophene, derivatives thereof, combinations thereof It may be to include those selected from the group consisting of, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 플라스틱 기재는 폴리아릴레이트, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리에틸렌(PE), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 사이클릭 올레핀 코폴리머(COC), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 폴리머(COP), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리비닐클로라이드(PVC), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the plastic substrate is polyarylate, polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane (polysilane), polysiloxane (polysiloxane), polysilazane (polysilazane), Polyethylene (PE), polycarbosilane, polyacrylate, polymethacrylate, polymethylacrylate, polymethylacrylate, PMMA, polyethylacrylate ), Cyclic olefin copolymer (COC), polyethylmethacrylate, cyclic olefin polymer (COP), polypropylene (PP), polyimide (PI), polystyrene (PS), polyvinyl chloride (PVC) ), Polyacetal (POM), polyether ether ketone (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinylidene fluoride (PVDF), perfluoroalkyl The number of days that include those selected from the group consisting of the molecules (PFA), and combinations thereof, but is not limited to this.

본원에 따른 상기 유기 전계효과 박막 트랜지스터는, 플라스틱 기재와 투명하고 플렉서블한 단층 그래핀을 이용하여 형성된 소스 전극 및 드레인 전극을 이용함으로써 유기 반도체 채널층과 플라스틱 기재 사이의 단차가 최소화되어, 전하의 이동이 자유로울 수 있으므로, 전계효과 이동도, 온/오프 비, 문턱전압 같은 전기적 특성을 나타내는 부분에서 보다 우수한 전기적 특성을 기대할 수 있으며, 재현성 있는 소자, 특히, 플렉서블 또는 투명 플렉서블 소자를 구현하는 데 유용하게 이용될 수 있다. 또한, 본원에 따른 유기 전계효과 트랜지스터는 단층 그래핀을 이용하여 형성된 소스 전극 및 드레인 전극과 플라스틱 기재, 그리고 상기 단층 그래핀을 이용하여 형성된 소스 전극 및 드레인 전극 각각과 유기 반도체 채널층 사이의 단차가 적어 상기 단층 그래핀 전극과 유기 반도체 채널층 사이의 전하 이동도를 향상시킬 수 있는 장점을 가진다. In the organic field effect thin film transistor according to the present invention, the step difference between the organic semiconductor channel layer and the plastic substrate is minimized by using a source electrode and a drain electrode formed using a plastic substrate and transparent and flexible single layer graphene, thereby transferring charge. Because of this freedom, better electrical characteristics can be expected in areas that exhibit electrical characteristics such as field effect mobility, on / off ratio, and threshold voltage, and can be useful for implementing reproducible devices, particularly flexible or transparent flexible devices. Can be used. In addition, the organic field effect transistor according to the present application has a source electrode and a drain electrode formed using single layer graphene and a plastic substrate, and a step difference between each of the source electrode and drain electrode formed using the single layer graphene and the organic semiconductor channel layer. At least, it has the advantage of improving the charge mobility between the single layer graphene electrode and the organic semiconductor channel layer.

또한, 본원에 있어서 상기 단층 그래핀을 이용하여 형성된 소스 전극 및 드레인 전극은 화학기상증착법에 의하여 제조된 고품질의 단층 그래핀을 상온에서 직접 패터닝하여 전사하는 것을 포함하는 상온 공정에 의하여 형성될 수 있어, 전기적 특성이 우수한 이러한 투명하고 플렉서블한 단층 그래핀 전극을 용이하게 제조하여 본원에 따른 상기 유기 전계효과 박막 트랜지스터 제조시 사용할 수 있다.In addition, in the present application, the source electrode and the drain electrode formed using the single layer graphene may be formed by a normal temperature process including directly patterning and transferring the high quality single layer graphene manufactured by chemical vapor deposition at room temperature. In addition, the transparent and flexible single layer graphene electrode having excellent electrical properties can be easily prepared and used in manufacturing the organic field effect thin film transistor according to the present application.

이에, 투명하고 플렉서블한 단층 그래핀 전극을 포함하여 형성되는 본원에 따른 유기 전계효과 박막 트랜지스터는 다양한 플렉서블 소자 또는 투명 플렉서블 소자에 있어서 이용될 수 있으며, 예를 들어, 다양한 플렉서블 또는 투명 플렉서블 디스플레이 및 메모리 소자 등에 적용될 수 있다.Accordingly, the organic field effect thin film transistor according to the present invention including a transparent and flexible single-layer graphene electrode can be used in a variety of flexible devices or transparent flexible devices, for example, a variety of flexible or transparent flexible display and memory It can be applied to an element or the like.

도 1은 본원의 일 구현예에 따른 유기 전계효과 박막 트랜지스터의 제조 공정을 나타내는 개략도이다.
도 2는 본원의 일 실시예에 있어서 단층 그래핀 전극과 펜타센 FETs의 제조 공정을 나타내는 개략도이다.
도 3은 본원의 일 실시예에 따른 단층 그래핀 전극의 (a) UV-visible 스펙트럼 및 (b) Raman 스펙트럼이다.
도 4는 본원의 일 실시예에 따른 (a) 광식각한 후의 단층 그래핀 및 상기 단층 그래핀 상에 형성된 3 nm, 50 nm 두께의 펜타센의 AFM 이미지, (b) 단층 그래핀 상의 펜타센 필름 (10 nm) 에 대한 2D-GIXD 패턴, (c) HMDS-처리된SiO2 표면과 단층 그래핀 전극 사이 경계에서 펜타센 필름(50 nm)의 AFM 이미지, (d) 금 표면 위의 펜타센(10 nm)의 2D-GIXD (비교예), 및 (e) HMDS-처리된 SiO2 표면과 금 전극 사이의 경계에 펜타센 필름(50 nm)의 AFM 이미지(비교예)이다.
도 5는 본원의 일 실시예에 있어서 단층 그래핀 전극과 펜타센을 이용한 FETs의 전기적 특성을 나타낸다: (a) 출력 특성 (b) 단층 그래핀 전극의 FETs의 전달 특성 및, (c) 금 전극 (비교예)과 그래핀 전극의 접촉 저항 값, 및 (d) 채널 길이에 따른 전계효과 이동도.
도 6은 본원의 일 실시예에 따른 플라스틱 기재 상에 단층 그래핀 전극을 이용한 플렉서블한 펜타센 FETs의 제조 과정 및 특성을 나타낸다: (a) 플라스틱 기재 상에 패터닝된 단층 그래핀 전극의 제작 과정, (b) 출력 특성, 및 (c) 플라스틱 기재 상에 단층 그래핀 전극을 이용한 FETs의 전달 특성 (검은색 선: 도 6(a)에 나타낸 패터닝 및 전사 공정 (P-T 공정)을 이용한 경우, 빨간색 선: 도 2(a)에 나타낸 전사 및 패터닝 공정 (T-P 공정)을 이용한 경우), (d) 상기 T-P 공정에 이어 형성된 PVP 및 상기 PVP 위에 형성된 50 nm 두께의 펜타센 필름의 AFM 이미지, 및 (e) P-T 공정에 이어 형성된 PVP 및 상기 PVP 위에 형성된 50 nm 두께의 펜타센 필름의 AFM 이미지.1 is a schematic diagram illustrating a manufacturing process of an organic field effect thin film transistor according to an exemplary embodiment of the present application.
Figure 2 is a schematic diagram showing a manufacturing process of monolayer graphene electrode and pentacene FETs in one embodiment of the present application.
Figure 3 is a (a) UV-visible spectrum and (b) Raman spectrum of a single layer graphene electrode according to an embodiment of the present application.
Figure 4 is (a) AFM image of 3 nm, 50 nm thick pentacene formed on the single layer graphene and the single layer graphene after photoetching, (b) pentacene on single layer graphene 2D-GIXD pattern for film (10 nm), (c) AFM image of pentacene film (50 nm) at the boundary between HMDS-treated SiO 2 surface and monolayer graphene electrode, (d) pentacene on gold surface (10 nm) 2D-GIXD (comparative), and (e) AFM image (comparative) of pentacene film (50 nm) at the boundary between the HMDS-treated SiO 2 surface and the gold electrode.
Figure 5 shows the electrical properties of FETs using monolayer graphene electrodes and pentacene in one embodiment of the present application: (a) output characteristics (b) transfer characteristics of FETs of monolayer graphene electrodes, and (c) gold electrodes (Comparative Example) and the contact resistance value of the graphene electrode, and (d) field effect mobility according to the channel length.
FIG. 6 shows the manufacturing process and characteristics of flexible pentacene FETs using a single layer graphene electrode on a plastic substrate according to one embodiment of the present application: (a) manufacturing process of a single layer graphene electrode patterned on a plastic substrate, (b) output characteristics, and (c) transfer characteristics of FETs using monolayer graphene electrodes on a plastic substrate (black line: red line when using the patterning and transfer process (PT process) shown in FIG. 6 (a)). : (A) using the transfer and patterning process (TP process) shown in FIG. 2 (a), (d) PVP formed following the TP process and AFM image of a 50 nm thick pentacene film formed on the PVP, and (e ) AFM image of PVP formed following the PT process and 50 nm thick pentacene film formed on the PVP.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is " on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise. The terms "about "," substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure. The word " step (or step) "or" step "used to the extent that it is used throughout the specification does not mean" step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
Throughout this specification, the term “combination of these” included in the expression of the makushi form means one or more mixtures or combinations selected from the group consisting of the constituents described in the expression of the makushi form, wherein the constituents It means to include one or more selected from the group consisting of.

이하, 본원에 대하여 도면을 참조하여 구현예와 실시예를 이용하여 구체적으로 설명한다. 그러나, 본원에 이러한 구현예와 실시예에 제한되는 것은 아니다.
Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to these embodiments and examples.

본원의 일 구현예에 따른 유기 전계효과 박막 트랜지스터는 도 1에 나타낸 바와 같은 제조 공정에 의하여 형성될 수 있다. 이하에서는, 도 1을 참조하여, 본원의 일 구현예에 따른 유기 전계효과 박막 트랜지스터에 대하여 구체적으로 설명한다. The organic field effect thin film transistor according to the exemplary embodiment of the present application may be formed by a manufacturing process as shown in FIG. 1. Hereinafter, an organic field effect thin film transistor according to an exemplary embodiment of the present disclosure will be described in detail with reference to FIG. 1.

먼저, 도 1a에 나타낸 바와 같이, 우선, 그래핀 성장용 금속 촉매 박막(110) 상에 단층 그래핀(120)을 형성할 수 있다. First, as shown in FIG. 1A, first, the single layer graphene 120 may be formed on the graphene growth metal catalyst thin film 110.

상기 금속 촉매 박막(110)은 단층 그래핀(120)의 성장을 용이하게 하기 위하여 형성되며, 상기 금속 촉매 박막(110)의 재료는 특별한 제한 없이 사용될 수 있다. 상기 금속 촉매 박막(110)은 예를 들어, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, 황동(brass), 청동(bronze), 백동, 스테인레스 스틸(stainless steel) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 금속 촉매 박막(110)의 두께는 특별히 제한되지 않으며, 박막 또는 후막일 수 있다.The metal catalyst thin film 110 is formed to facilitate growth of the single layer graphene 120, and the material of the metal catalyst thin film 110 may be used without particular limitation. The metal catalyst thin film 110 may include, for example, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, brass (brass), bronze (bronze), cupronickel, stainless steel (stainless steel) and combinations thereof may be selected from the group consisting of, but is not limited thereto. In addition, the thickness of the metal catalyst thin film 110 is not particularly limited, and may be a thin film or a thick film.

상기 단층 그래핀(120)을 형성하는 방법은 당업계에서 그래핀 성장을 위해 통상적으로 사용하는 방법을 특별히 제한 없이 사용할 수 있으며, 예를 들어, 화학기상증착(Chemical Vapour Deposition; CVD) 방법을 이용할 수 있으나 이에 제한되는 것은 아니다. 상기 화학기상증착법은 고온 화학기상증착(Rapid Thermal Chemical Vapour Deposition; RTCVD), 유도결합플라즈마 화학기상증착(Inductively Coupled Plasma-Chemical Vapor Deposition; ICP-CVD), 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD), 금속 유기화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD), 및 플라즈마 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD) 방법을 포함할 수 있으나, 이제 제한되는 것은 아니다.The method of forming the single layer graphene 120 may be used without particular limitation the method commonly used in the art for graphene growth, for example, using a chemical vapor deposition (CVD) method May be, but is not limited thereto. The chemical vapor deposition method is Rapid Thermal Chemical Vapor Deposition (RTCVD), Inductively Coupled Plasma-Chemical Vapor Deposition (ICP-CVD), Low Pressure Chemical Vapor Deposition; LPCVD), Atmospheric Pressure Chemical Vapor Deposition (APCVD), Metal Organic Chemical Vapor Deposition (MOCVD), and Plasma-enhanced chemical vapor deposition (PECVD) methods. You can, but it's not limited now.

상기 단층 그래핀(120)은 금속 촉매 박막(110)을 기상 탄소 공급원을 투입하고 열처리함으로써 단층 그래핀(120)을 성장시킬 수 있다. 일 구현예에 있어서, 금속 촉매 박막(110)을 챔버에 넣고 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 톨루엔 등과 같은 탄소 공급원을 기상으로 투입하면서, 예를 들어, 약 300℃ 내지 약 2000℃의 온도로 열처리하면 상기 탄소 공급원에 존재하는 탄소 성분들이 결합하여 6각형의 판상 구조를 형성하면서 그래핀(120)이 생성된다. 이를 냉각하면 균일한 배열 상태를 가지는 단층 그래핀(120)이 얻어지게 된다. 그러나, 금속 촉매 박막(110) 상에서 그래핀(120)을 형성시키는 방법이 화학기상증착 방법에 국한되지 않으며, 본원의 예시적인 구현예에 있어서는 금속 촉매 박막(110) 상에 단층 그래핀(120)을 형성하는 모든 방법을 이용할 수 있으며, 본원이 금속 촉매 박막(110) 상에 단층 그래핀(120)을 형성하는 특정 방법에 제한되지 않는다는 것이 이해될 것이다.The single layer graphene 120 may grow the single layer graphene 120 by adding a gaseous carbon source and heat treating the metal catalyst thin film 110. In one embodiment, the metal catalyst thin film 110 is placed in a chamber such as carbon monoxide, ethane, ethylene, ethanol, acetylene, propane, butane, butadiene, pentane, pentene, cyclopentadiene, hexane, cyclohexane, benzene, toluene and the like. When the carbon source is introduced into the gas phase, for example, heat treatment at a temperature of about 300 ° C. to about 2000 ° C. causes the graphene 120 to be formed while the carbon components present in the carbon source combine to form a hexagonal plate-like structure. do. Cooling this results in a single layer graphene 120 having a uniform arrangement. However, the method of forming the graphene 120 on the metal catalyst thin film 110 is not limited to the chemical vapor deposition method, and in the exemplary embodiment of the present application, the single layer graphene 120 on the metal catalyst thin film 110 is provided. It is to be understood that any method of forming the present invention may be used, and the present disclosure is not limited to the specific method of forming the single layer graphene 120 on the metal catalyst thin film 110.

이어서, 도 1b 및 도 1c에 나타낸 바와 같이, 상기 단층 그래핀(120)을 패터닝하여 패터닝된 단층 그래핀 전극(140)을 형성할 수 있다. 상기 단층 그래핀 전극(140)은 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극일 수 있다. 이하, 본원 명세서에서 단층 그래핀 전극은 유기 전계효과 박막 트랜지스터에 포함되는 경우 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극을 의미한다.Subsequently, as illustrated in FIGS. 1B and 1C, the single layer graphene 120 may be patterned to form a patterned single layer graphene electrode 140. The single layer graphene electrode 140 may be a single layer graphene source electrode and a single layer graphene drain electrode. Hereinafter, the single layer graphene electrode in the present specification means a single layer graphene source electrode and a single layer graphene drain electrode when included in the organic field effect thin film transistor.

일 구현예에 있어서, 상기 단층 그래핀(120)은 포토리소그래피(photolithography) 또는 리프트오프(lift-off) 방법에 의해 패터닝될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 포토리소그래피 방법의 경우, 도 1b에 나타낸 바와 같이, 상기 단층 그래핀(120) 상에 PR(130) 패턴을 코팅한 후, RIE(reactive ion etching) 플라즈마 장비를 이용하여 PR(130)을 제거하여 도 1c에 나타낸 바와 같이, 패터닝된 단층 그래핀 전극(140)을 형성할 수 있다.In one embodiment, the monolayer graphene 120 may be patterned by photolithography or a lift-off method, but is not limited thereto. For example, in the case of the photolithography method, as shown in FIG. 1B, after the PR 130 pattern is coated on the single layer graphene 120, the PR 130 is formed using a reactive ion etching (RIE) plasma apparatus. ) May be removed to form a patterned single layer graphene electrode 140 as shown in FIG. 1C.

이어서, 도 1d에 나타낸 바와 같이, 상기 패터닝된 단층 그래핀 전극(140)을 상기 금속 촉매 박막(110)으로부터 분리시켜 플라스틱 기재(150) 상에 전사할 수 있다.Subsequently, as illustrated in FIG. 1D, the patterned single layer graphene electrode 140 may be separated from the metal catalyst thin film 110 and transferred onto the plastic substrate 150.

상기 패터닝된 단층 그래핀 전극(140)을 상기 금속 촉매 박막(110)으로부터 분리시키는 방법은, 상기 단층 그래핀 전극(140)이 형성된 상기 금속 촉매 박막(110)을 에칭 용액 내에 침지시켜 상기 금속 촉매 박막(110)으로부터 상기 단층 그래핀 전극(140)을 분리해내는 것이 가능하다.The method for separating the patterned single layer graphene electrode 140 from the metal catalyst thin film 110 may include immersing the metal catalyst thin film 110 on which the single layer graphene electrode 140 is formed in an etching solution. It is possible to separate the single layer graphene electrode 140 from the thin film 110.

상기 에칭 용액은 상기 그래핀 성장용 금속 촉매 박막(110)을 제거할 수 있는 에천트(etchant)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 에천트는 예를 들어, KOH(Potassium Hydroxide), TMAH(Tetra Methyl Ammonium Hydroxide), EDP(Ethylene Diamine Pyrocatechol), BOE(Burrered Oxide Etch), FeCl3, Fe(NO3)3, HF, H2SO4, HPO4, HCL, NaF, KF, NH4F, AlF3, NaHF2, KHF2, NH4HF2, HBF4 또는 NH4BF4 를 포함할 수 있으나, 이에 제한되는 것은 아니다.The etching solution may include an etchant capable of removing the metal catalyst thin film 110 for growing graphene, but is not limited thereto. The etchant is, for example, Potassisium Hydroxide (KOH), Tetra Methyl Ammonium Hydroxide (TMAH), Ethylene Diamine Pyrocatechol (EDP), Burred Red Oxide Etch (BOE), FeCl 3 , Fe (NO 3 ) 3 , HF, H 2 SO 4 , HPO 4 , HCL, NaF, KF, NH 4 F, AlF 3 , NaHF 2 , KHF 2 , NH 4 HF 2 , HBF 4 or NH 4 BF 4 , but may not be limited thereto.

상기 금속 촉매 박막(110) 에칭 및 이에 따라 분리된 단층 그래핀 전극(140)을 플라스틱 기재(150)으로 전사하는 것은 디바이스 응용에 중요하다. 보통, 니켈과 같은 금속 촉매는 HNO3과 같은 강산에 의해 식각될 수 있으나, 이러한 산은 종종 수소 방울을 생성하고 상기 그래핀을 손상시킨다.Etching the metal catalyst thin film 110 and thus transferring the separated monolayer graphene electrode 140 to the plastic substrate 150 is important for device applications. Normally, metal catalysts such as nickel can be etched by strong acids such as HNO 3 , but these acids often produce hydrogen droplets and damage the graphene.

이에, 본원의 일 구현예에서는, 상기 그래핀 성장용 금속 촉매 박막(110)을 제거하기 위하여 산화 에천트로서 염화철(III)(FeCl3) 수용액(1 M)을 사용할 수 있으며, 이러한 에칭 식각 반응의 알짜 이온 방정식(net ionic equation)은, 예를 들어, 상기 금속 촉매 박막(110)이 Ni을 포함하는 경우 다음과 같이 나타낼 수 있다:Thus, in one embodiment of the present application, in order to remove the graphene growth metal catalyst thin film 110, it is possible to use iron (III) chloride (FeCl 3 ) aqueous solution (1 M), such an etching etching reaction The net ionic equation of can be expressed as follows, for example, when the metal catalyst thin film 110 contains Ni:

2Fe3 +(aq) + Ni(s) -> 2Fe2 +(aq) + Ni2 +(aq).2Fe 3 + (aq) + Ni (s)-> 2Fe 2 + (aq) + Ni 2 + (aq).

이러한 산화 환원 과정은 천천히 기체 생성물 또는 침전물을 형성하는 것 없이 온화한 pH 범위에서 효과적으로 상기 니켈 박막을 서서히 에칭할 수 있다. 몇 분 후에 분리된 단층 그래핀 전극(140)은 상기 용액의 표면 위로 부유되고, 이러한 부유된 상기 단층 그래핀 전극(140)은 플라스틱 기재(150) 위로 전사될 수 있다.This oxidation-reduction process can slowly etch the nickel film effectively in a mild pH range without forming gaseous products or precipitates. After a few minutes, the separated monolayer graphene electrode 140 is suspended above the surface of the solution, and the suspended monolayer graphene electrode 140 can be transferred onto the plastic substrate 150.

상기 플라스틱 기재(150)는 투명, 플렉서블, 또는 투명 플렉서블한 것일 수 있으나, 이에 제한되는 것은 아니며, 플라스틱 기재로는 예를 들어, 폴리아릴레이트, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리에틸렌(PE), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 사이클릭 올레핀 코폴리머(COC), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 폴리머(COP), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리비닐클로라이드(PVC), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The plastic substrate 150 may be transparent, flexible, or transparent flexible, but is not limited thereto. For example, the plastic substrate 150 may include polyarylate, polyethylene terephthalate (PET), and polybutylene terephthalate ( PBT), polysilane, polysiloxane, polysiloxane, polysilazane, polyethylene (PE), polycarbosilane, polyacrylate, polymethacrylate, polymethyl Acrylate (polymethylacrylate), polymethyl methacrylate (PMMA), polyethylacrylate, cyclic olefin copolymer (COC), polyethylmethacrylate, cyclic olefin polymer (COP), poly Propylene (PP), Polyimide (PI), Polystyrene (PS), Polyvinylchloride (PVC), Polyacetal (POM), Polyetheretherketone (PEEK), Polyester Sulfur It may include one selected from the group consisting of von (PES), polytetrafluoroethylene (PTFE), polyvinylidene fluoride (PVDF), perfluoroalkyl polymer (PFA), and combinations thereof, It is not limited.

상기 플라스틱 기재(150) 상에 형성된 상기 단층 그래핀 전극(140)의 면저항은 약 0.5 KΩ/sq 이하일 수 있으나, 이에 제한되는 것은 아니다.The sheet resistance of the single layer graphene electrode 140 formed on the plastic substrate 150 may be about 0.5 KΩ / sq or less, but is not limited thereto.

이어서, 도 1e에 나타낸 바와 같이, 상기 플라스틱 기재(150) 상에 형성된 상기 단층 그래핀 전극(140)과 전기적으로 연결되도록 유기 반도체 채널층(160)을 형성할 수 있다. 상기 유기 반도체 채널층(160)은 미리 패터닝된 단층 그래핀 전극(140) 사이에 유기 반도체 채널층(160)을 형성하는 바텀 컨택트 방식이거나, 채널층 위에 상기 전극을 형성하는 탑 컨택트 방식으로 형성시킬 수 있다. 일 구현예에 있어서, 상기 플라스틱 기재(150) 상에 유기 게이트-전극 및 유기 게이트-절연층을 형성한 후 단층 그래핀 전극 (단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극)을 형성하고 상기 단층 그래핀 전극 상에 유기 반도체 채널층을 형성할 수 있다. 예를 들어, 상기 유기 게이트-전극은 폴리스티렌 술폰산(PEDOT/PSS)을 포함하고, 상기 유기 게이트-절연층은 폴리-4-비닐페놀(PVP)을 포함할 수 있으나, 이에 제한되는 것은 아니다.Subsequently, as shown in FIG. 1E, the organic semiconductor channel layer 160 may be formed to be electrically connected to the single layer graphene electrode 140 formed on the plastic substrate 150. The organic semiconductor channel layer 160 may be formed by a bottom contact method for forming the organic semiconductor channel layer 160 between the pre-patterned single layer graphene electrode 140 or a top contact method for forming the electrode on the channel layer. Can be. In one embodiment, after forming the organic gate-electrode and the organic gate-insulating layer on the plastic substrate 150 to form a monolayer graphene electrode (monolayer graphene source electrode and monolayer graphene drain electrode) and the monolayer An organic semiconductor channel layer may be formed on the graphene electrode. For example, the organic gate-electrode may include polystyrene sulfonic acid (PEDOT / PSS), and the organic gate-insulation layer may include poly-4-vinylphenol (PVP), but is not limited thereto.

플라스틱 기재(150) 상에 유기 반도체를 이용한 채널층(160)을 형성하면 구부리거나 휘어도 크랙이 발생하거나 깨질 가능성이 작으며, 높은 결정화도와 함께 높은 전하 이동도를 가지는 유기반도체 채널이 형성될 수 있으므로 우수한 품질의 유기 전계효과 트랜지스터를 제조할 수 있다. When the channel layer 160 using the organic semiconductor is formed on the plastic substrate 150, cracks are less likely to be generated or broken even when bent or bent, and an organic semiconductor channel having high crystallinity and high charge mobility may be formed. Therefore, the organic field effect transistor of excellent quality can be manufactured.

상기 유기 반도체 채널층(160)은 예를 들어, 펜타센계 화합물, 테트라센계 화합물, 티오펜 올리고머, 폴리티오펜, 폴리플루오렌, 플루오렌과 티오펜의 공중합체, 이들의 유도체, 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 펜타센 및 그 유도체는, 예를 들어, 알킬- 및 할로겐- 치환된 펜타센, 아릴-치환된 펜타센, 알키닐- 치환된 펜타센, 알키닐-치환된 알킬 및 알키닐 펜타센, 알키닐-치환된 펜타센 에테르를 포함할 수 있으나, 이에 제한되는 것은 아니다.The organic semiconductor channel layer 160 may include, for example, pentacene-based compounds, tetracene-based compounds, thiophene oligomers, polythiophenes, polyfluorenes, copolymers of fluorene and thiophene, derivatives thereof, and combinations thereof. It may be to include one selected from the group consisting of, but is not limited thereto. For example, the pentacene and its derivatives are, for example, alkyl- and halogen-substituted pentacene, aryl-substituted pentacene, alkynyl-substituted pentacene, alkynyl-substituted alkyl and alkynyl Pentacene, alkynyl-substituted pentacene ethers, but are not limited to these.

상기 유기 반도체 채널층(160)을 상기 단층 그래핀 전극(140) 상에 형성하는 방법은 일 구현예에 있어서, 유기 반도체가 함유된 용액을 스핀 코팅, 딥 코팅, 스프레이 코팅, 인쇄, 닥터블레이드 등에 의해 단층 그래핀 전극(140) 상에 코팅하여 상기 상기 유기 반도체 채널층(160)을 형성할 수 있다.In one embodiment, the method for forming the organic semiconductor channel layer 160 on the single layer graphene electrode 140 may include spin coating, dip coating, spray coating, printing, doctor blade, etc., in a solution containing the organic semiconductor. The organic semiconductor channel layer 160 may be formed by coating on the single layer graphene electrode 140.

다른 구현예에 있어서, 상기 유기 반도체를 진공증착 등에 의해 상기 단층 그래핀 전극(140) 상에 적층하여 형성하는 것도 가능할 수 있다.In another embodiment, the organic semiconductor may be formed by stacking on the single layer graphene electrode 140 by vacuum deposition or the like.

상기 유기 반도체 채널층(160)은 상기 단층 그래핀 전극(140)을 이용함으로써 상기 단층 그래핀 전극(140) 과 상기 플라스틱 기재(150)와 단차가 작게 형성되어 상기 전극과 상기 채널층의 전하의 이동도가 향상될 수 있다. The organic semiconductor channel layer 160 has a small step between the single layer graphene electrode 140 and the plastic substrate 150 by using the single layer graphene electrode 140 to reduce the charge of the electrode and the channel layer. Mobility can be improved.

상기 유기 반도체 채널층(160)은 약 100 nm 이하, 또는 약 50 nm, 또는 약 30 nm 이하, 또는 약 20 nm, 또는 약 10 nm 이하의 두께를 가지는 박막일 수 있으나, 이에 제한되는 것은 아니다. 상기 유기 반도체 채널층(160)의 두께의 하한은 약 0 nm 초과, 또는 약 0.1 nm이상, 또는 약 1 nm 이상, 또는 약 2 nm 이상, 또는 약 3 nm 이상, 또는 약 4 nm 이상, 또는 약 5 nm 이상일 수 있으나, 이에 제한되는 것은 아니다. The organic semiconductor channel layer 160 may be a thin film having a thickness of about 100 nm or less, or about 50 nm, or about 30 nm or less, or about 20 nm, or about 10 nm or less, but is not limited thereto. The lower limit of the thickness of the organic semiconductor channel layer 160 is greater than about 0 nm, or about 0.1 nm, or about 1 nm or more, or about 2 nm or more, or about 3 nm or more, or about 4 nm or more, or about 5 nm or more, but is not limited thereto.

이와 같이 제조된 본원의 일 구현예에 따른 유기 전계효과 트랜지스터는 플라스틱 기재(150) 상에 형성된 단층 그래핀 전극(140); 및 상기 단층 그래핀 전극과 전기적으로 연결된 유기 반도체 채널층(160)을 포함할 수 있다.The organic field effect transistor according to the exemplary embodiment of the present disclosure manufactured as described above includes a single layer graphene electrode 140 formed on the plastic substrate 150; And an organic semiconductor channel layer 160 electrically connected to the single layer graphene electrode.

유기 전계효과 박막트랜지스터의 성능은 여러 가지로 평가할 수 있는데, 대표적으로 전계효과 이동도(field-effect mobility), 온/오프 비(on/off ratio) 그리고 문턱전압(threshold voltage) 등이 중요하며, 이러한 특성은 활성 채널층의 구조 및 형태에 따라 크게 다르게 나타날 수 있다. The performance of organic field effect thin film transistors can be evaluated in various ways. Typical field-effect mobility, on / off ratio, and threshold voltage are important. These characteristics can vary greatly depending on the structure and shape of the active channel layer.

따라서, 본원에서의 상기 유기 반도체 채널층(160)은 상기 단층 그래핀 전극(140)을 이용함으로써 상기 플라스틱 기재(150)와의 단차가 작게 형성되어, 전하의 이동이 자유로울 수 있으므로, 전계효과 이동도, 온/오프 비, 문턱전압 같은 전기적 특성을 나타내는 부분에서 보다 우수한 전기적 특성을 기대할 수 있으며, 재현성 있는 소자를 구현할 수 있다.Therefore, the organic semiconductor channel layer 160 in the present application has a small step with the plastic substrate 150 by using the single layer graphene electrode 140, so that the movement of charges can be free, and thus the field effect mobility In terms of electrical characteristics such as on / off ratio and threshold voltage, better electrical characteristics can be expected, and reproducible devices can be realized.

또한, 본원에서는 단층 그래핀을 사용하여 투명전극으로 활용하게 되며, 상기 단층 그래핀 전극은 그에 따라 우수한 전기적 특성, 즉 높은 전도도, 낮은 접촉 저항값 등을 나타내게 되며, 상기 그래핀 전극이 매우 얇고 가요성을 가지므로 플렉서블한 투명전극을 제조하는 것이 가능해진다. 상기 본원에 따른 그래핀 시트 함유 투명 전극은, 단층 그래핀 전극을 사용함에 따라 우수한 전도도를 나타냄은 물론, 그에 따라 얇은 두께만으로 목적하는 전도도를 나타낼 수 있으므로 투명도가 개선되는 효과를 갖는다.
In addition, in the present application, it is used as a transparent electrode using a single layer graphene, the single layer graphene electrode exhibits excellent electrical properties, that is, high conductivity, low contact resistance value, etc., the graphene electrode is very thin and flexible Since it has the property, it becomes possible to manufacture a flexible transparent electrode. The graphene sheet-containing transparent electrode according to the present application exhibits excellent conductivity as a single layer graphene electrode is used, and accordingly, may have a desired conductivity with only a thin thickness, thereby improving transparency.

이하, 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 실시예와 도면에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in detail with reference to embodiments and drawings. However, the present invention is not limited to these embodiments and drawings.

물질 및 디바이스 제조:Material and Device Manufacturing:

그래핀 성장을 위해, 구리 호일은 90 mtorr (1 Torr

Figure 112011066228842-pat00001
133 Pa)에서 8 sccm(standard cubic centimeters per minute) H2 흘려주면서 1000℃로 가열되었고, 이어서, CH4/H2 가스는 30분 동안 각각, 24 및 8 sccm 의 속도로 460 mtorr 에서 흘려주었다. 그리고 나서, 석영 튜브(quartz tube)는 H2 흐름 하에서 상온으로 급격하게 냉각되었다. 상기 구리 호일 상에 CVD-성장된 단층 그래핀 필름은 PMMA(Mw = 240 kg mol-1)로 덮여졌고, 0.1 M 암모늄 퍼설페이트 ((NH4)2S2O8) 의 수용액 중에 띄웠다. 모든 상기 구리 층(호일)을 에칭한 후에, 상기 PMMA 지지층을 가진 상기 그래핀 필름은 300 nm SiO2 층(커패시턴스 = 10.8 nF cm-2)을 가진 실리콘 기판으로 전사되었다. 아세톤으로 상기 PMMA 지지층을 제거한 후에 상기 그래핀 필름은 상기 실리콘 기판 상에 남아있었다. 상기 그래핀 전극을 패터닝하기 위해 UV 리소그래피 (Micro Chemicals 로부터 AZ1512 포토레지스트 이용)는 정의된 채널 길이 및 두께(L = 10, 20, 50, 100 ㎛; W = 1000 ㎛)로 사용하였다. 상기 그래핀 필름의 에칭은 2초 동안 RIE 플라즈마(100 W)의 적용에 의해 수행되었다. 상기 SiO2 표면은 HMDS(hexamethyldisiloxane)로 처리되었고 [참고문헌: A. Lim , W. H. Lee , D. Kwak , K. Cho , Langmuir 2009 , 25, 5404 ., 상기 포토레지스트 제거를 위해 리프트-오프(lift-off) 방법이 사용되었다. For graphene growth, copper foil is 90 mtorr (1 Torr
Figure 112011066228842-pat00001
133 Pa) was heated to 1000 ° C. with 8 sccm (standard cubic centimeters per minute) H 2 flowing, and then CH 4 / H 2 gas was flowed at 460 mtorr at a rate of 24 and 8 sccm, respectively, for 30 minutes. Then, the quartz tube was cooled rapidly to room temperature under H 2 flow. The CVD-grown monolayer graphene film on the copper foil was covered with PMMA (Mw = 240 kg mol −1 ) and floated in an aqueous solution of 0.1 M ammonium persulfate ((NH 4 ) 2 S 2 O 8 ). After etching all the copper layers (foils), the graphene film with the PMMA support layer was transferred to a silicon substrate with a 300 nm SiO 2 layer (capacitance = 10.8 nF cm −2 ). After removing the PMMA support layer with acetone, the graphene film remained on the silicon substrate. UV lithography (using AZ1512 photoresist from Micro Chemicals) was used to pattern the graphene electrode with defined channel lengths and thicknesses (L = 10, 20, 50, 100 μm; W = 1000 μm). The etching of the graphene film was performed by application of RIE plasma (100 W) for 2 seconds. The SiO 2 surface was treated with hexamethyldisiloxane (HMDS) [Ref. A. Lim, WH Lee, D. Kwak, K. Cho, Langmuir 2009, 25, 5404. A lift-off method was used for the photoresist removal.

폴리아릴레이트(Polyarylate; PAR, Ferrania Technologies) 필름은 탄소-기반한 OFETs 제조를 위한 플렉서블 플라스틱 기재로서 사용되었다. 전도성 폴리머의 수분-기반한 잉크, 폴리스티렌 술폰산(polystyrene sulfonic acid) 으로 도핑된 폴리(3,4-에틸렌이디오시티오핀)[poly(3,4-ethylenedioxythiophene)] (PEDOT/PSS) (Baytron P, Bayer AG)은 각각 PAR 필름 위에 게이트 전극으로서 스핀 코팅되었다. 그리고 나서, 316 nm 두께-유전층 (캐패시턴스 = 11 nF cm-2)은 8.8 wt% 폴리-4-비닐페놀(poly-4-vinylphenol; PVP, Mw = 20,000 g mol-1) 및 6.2 wt% 메틸화된 폴리(멜라민-co-포름알데히드)[poly(melamine-co-formaldehyde), methylated (PMF, M w = 511 g mol -1)]를 포함하는 디메틸포름아미드(dimethylformamide) 용액을 이용하여 스핀코팅(

Figure 112011066228842-pat00002
5,000 rpm)에 의해 상기 폴리아릴레이트 상에 증착되었고, 1 시간 동안 진공 오븐 중에 180℃ 에서 후속 가교되었다. 상기 그래핀 소스/드레인 전극은 두 가지 상이한 절차[T-P(전사 후 패터닝) 및 P-T(패터닝 후 전사) 공정]의 하나에 의해 준비되었다. 펜타센은 석영 도가니로부터 0.2 A s-1의 속도로 상기 기재 위에 증착되었다.
Polyarylate (PAR, Ferrania Technologies) films have been used as flexible plastic substrates for the production of carbon-based OFETs. Water-based ink of conductive polymer, poly (3,4-ethylenedioxythiophene) doped with polystyrene sulfonic acid (PEDOT / PSS) (Baytron P, Bayer AG) were each spin coated onto the PAR film as a gate electrode. Then, the 316 nm thickness-dielectric layer (capacitance = 11 nF cm -2 ) was obtained with 8.8 wt% poly-4-vinylphenol (PVP, M w = 20,000 g mol -1 ) and 6.2 wt% methylation. Spin coating using a dimethylformamide solution containing poly (melamine-co-formaldehyde) [poly (melamine-co-formaldehyde), methylated (PMF, M w = 511 g mol -1 )].
Figure 112011066228842-pat00002
5,000 rpm) and subsequently crosslinked at 180 ° C. in a vacuum oven for 1 hour. The graphene source / drain electrodes were prepared by one of two different procedures: TP (post-transcription patterning) and PT (post-patterned transfer) processes. Pentacene was deposited on the substrate at a rate of 0.2 A s −1 from a quartz crucible.

분석:analysis:

상기 필름 형태는 광학 현미경(Zeiss) 및 AFM(Digital Instruments Multimode)에 의해 측정되었다. 2D-GIXD 실험은 대한민국에서 포항 가속기 연구소(Pohang accelerator laboratory; PAL)의 빔 라인 4C2 에서 수행되었다. 상기 유전체의 커패시턴스는 Agilent 4284 precision LCR meter 을 이용하여 측정되었다. 케이슬리(Keithley) 2636A 반도체 파라미터 분석은 주변 조건에서의 소자의 전류-전압 특성을 연구하기 위해 사용되었다.
The film morphology was measured by an optical microscope (Zeiss) and AFM (Digital Instruments Multimode). 2D-GIXD experiments were performed on the beam line 4C2 of Pohang accelerator laboratory (PAL) in Korea. The capacitance of the dielectric was measured using an Agilent 4284 precision LCR meter. A Keithley 2636A semiconductor parameter analysis was used to study the device's current-voltage characteristics at ambient conditions.

도 2는 본 실시예서와 같이 고분자를 이용한 전사 방법으로 그래핀을 패터닝하여 단층 그래핀 소스/드레인 전극을 제작하는 과정이다. 화학증기 증착법으로 단층 그래핀을 합성하고 구리 층을 없앤 후 PMMA 지지체가 있는 그래핀을 300 nm SiO2 기재 상에 전사였다. 아세톤으로 PMMA를 제거한 후 UV 식각 공정을 통해 그래핀 전극을 패터닝하였다. 상기 그래핀 위에 남아있는 감광액은 HMDS(hexamethyldisiloxane) 처리를 통하여 제거한 후 펜타센을 증착하였다. 도 2b는 그래핀을 소스/드레인 전극으로 하고 펜타센을 증착하여 FETs를 제작한 이미지이다. 도 3a는 단층 그래핀의 투과도가 97.6% 로 그래핀 전극이 매우 높은 투과도를 가지는 것을 확인할 수 있다. 그래핀의 층수가 증가할수록 투명도가 감소하기 때문에 단층 그래핀을 전극으로 사용한 것은 매우 큰 장점이 있다. 상기 단층 그래핀의 면저항은 0.5 kΩ/sq로 측정되며 단층 그래핀 전극은 높은 전도도와 투과도를 가지고 카본 원자들이 평평한 벌집모양 격자를 이루기 때문에 그래핀은 포토리소그래피(Photolithography) 기술에 의해 쉽게 패터닝할 수 있는 장점이 있다. 2 is a process of manufacturing a single-layer graphene source / drain electrode by patterning the graphene by a transfer method using a polymer as in the present embodiment. Monolayer graphene was synthesized by chemical vapor deposition and the copper layer was removed and then graphene with PMMA support was transferred onto a 300 nm SiO 2 substrate. After removing PMMA with acetone, the graphene electrode was patterned through a UV etching process. The photoresist remaining on the graphene was removed through HMDS (hexamethyldisiloxane) treatment and then pentacene was deposited. 2B is an image of FETs manufactured by depositing pentacene with graphene as a source / drain electrode. 3A shows that the graphene electrode has a very high transmittance as the transmittance of the single layer graphene is 97.6%. Since the transparency decreases as the number of graphene layers increases, the use of single layer graphene as an electrode has a great advantage. The sheet resistance of the single layer graphene is measured at 0.5 kΩ / sq. Since the single layer graphene electrode has a high conductivity and permeability and carbon atoms form a flat honeycomb lattice, graphene can be easily patterned by photolithography technology. There is an advantage.

상기한 바와 같이, OTFTs에서 소스/드레인 전극으로 단층 그래핀을 사용하고 대표적인 유기 반도체 물질인 펜타센을 증착하였다. 도 4a는 단층 그래핀 위에 펜타센을 3 nm, 50 nm 각각 증착한 경우의 AFM(Atomic Force Microscopy) 이미지이다. 상기 그래핀 표면에 PMMA와 감광액에 의한 많은 잔여물이 남아있고, 이러한 잔여물은 그래핀 전사와 패터닝 과정을 거치면서 표면에 남아있게 된다. 도 4b는 단층 그래핀 위에 증착된 10nm 두께의 펜타센의 성장 모드이며, 펜타센 분자가 표면에 수직적으로 배열되는 것을 알 수 있다. 펜타센 분자는 다층의 헤링본 구조에서 수직적으로 배열되며, 이러한 펜타센 분자의 배열과 패킹 기하학은 자기 조립 단층이 개질된 SiO2와 같은 유전체 기재에서 위에서 흔하게 성장된다. 그러나 HOPG(Highly Oriented Pyrolytic Graphite)표면 위에서 펜타센은 누워있는 방향으로 배열된다. 그래파이트의 표면 성질 때문에 깨끗한 그래핀 표면 위에서 펜타센 분자는 누운 방향으로 배열될 것이라 가정했다. 그러나 상기 패터닝된 그래핀 전극의 표면 성질은 전사 과정 등에서 사용된 PMMA와 같은 고분자 잔여물이 상기 그래핀 표면 위에서 도 4a와 같이 물리적으로 흡착되기 때문에 전체적으로 깨끗한 그래핀 표면 위에서와 상이하다. 따라서 상기기 패터닝된 그래핀 전극 위에서 펜타센 성장의 특징은 그래핀과 π-π 상호작용보다 그래핀 표면을 덮고 있는 잔여물에 의해 결정된다. 예를 들어, 바텀 컨택(bottom-contact) 소자 구성에서 채널과 전극 사이에 유기 반도체의 표면 형태는 전극에서 채널까지 효율적인 전하 이동에 중요하다. As described above, monolayer graphene was used as the source / drain electrode in OTFTs and pentacene, a representative organic semiconductor material, was deposited. 4A is an atomic force microscopy (AFM) image when pentacene is deposited on 3 nm and 50 nm, respectively, on monolayer graphene. Many residues from PMMA and photoresist remain on the graphene surface, and these residues remain on the surface during graphene transfer and patterning. Figure 4b is a growth mode of 10 nm thick pentacene deposited on single layer graphene, it can be seen that the pentacene molecules are arranged perpendicular to the surface. Pentacene molecules are arranged vertically in a multilayer herringbone structure, and the arrangement and packing geometry of these pentacene molecules are commonly grown above in dielectric substrates such as SiO 2 with self-assembled monolayers modified. However, pentacene is placed in the lying direction on the highly oriented pyrolytic graphite (HOPG) surface. Because of the graphite's surface properties, it is assumed that the pentacene molecules will lie in the lying direction on the clean graphene surface. However, the surface property of the patterned graphene electrode is different from that of the clean graphene surface as a whole because polymer residues such as PMMA used in the transfer process are physically adsorbed on the graphene surface as shown in FIG. 4A. Thus, the characteristic of pentacene growth on the patterned graphene electrode is determined by the residue covering the graphene surface rather than the π-π interaction with graphene. For example, in bottom-contact device configurations, the surface morphology of the organic semiconductor between the channel and the electrode is important for efficient charge transfer from electrode to channel.

도 3c는 HMDS 처리한 SiO2와 단층 그래핀 전극에 펜타센을 증착한 AFM 이미지이다. 또한 도 3e는 HMDS와 금 전극 (비교예) 경계에 펜타센을 증착한 이미지이다. 상기 이미지에서처럼 일반적인 금속 전극으로 사용되는 금 전극보다 그래핀이 바텀 컨택일 때 단차가 더 적어서 유리하다. 단층 그래핀 전극 위에서 펜타센 입자의 크기가 채널 지역에서 펜타센 입자보다 더 작으며, 펜타센 입자는 끊임없이 채널과 전극 사이에서 자란다. 펜타센의 구조 분석에 의해 나타나는 것처럼, 채널과 전극이 만나는 부분에서 펜타센의 배열 및 단차가 원인이 되어 금을 전극으로 사용한 펜타센 소자의 경우에는 그래핀을 전극으로 사용한 소자에 비해 특성이 저하될 수 있다. 펜타센 입자의 성장은 단층 그래핀 전극이 단지 원자 하나 두께이기 때문에 전극의 두께에 의해 제한되지 않는다. 이러한 이유로 도 3c 및 도 3e에서 알 수 있듯이 그래핀을 전극으로 사용하였을 경우 단차의 제한이 적어 더 좋은 성능을 발휘 할 수 있다.3C is an AFM image of H2DS-treated SiO 2 and pentacene deposited on a single layer graphene electrode. 3E is an image of pentacene deposited at the boundary between the HMDS and the gold electrode (comparative example). As shown in the image, it is advantageous because the step is smaller when the graphene is a bottom contact than the gold electrode used as a general metal electrode. The size of pentacene particles on the monolayer graphene electrode is smaller than the pentacene particles in the channel region, and the pentacene particles constantly grow between the channel and the electrode. As shown by the structural analysis of pentacene, the pentacene device using gold as an electrode is degraded in comparison with the device using graphene as an electrode due to the arrangement and step of pentacene at a portion where the channel and the electrode meet. Can be. The growth of pentacene particles is not limited by the thickness of the electrode since the monolayer graphene electrode is only one atom thick. For this reason, as shown in FIGS. 3C and 3E, when graphene is used as an electrode, fewer steps are used, and thus better performance can be obtained.

도 5는 전기적 특성 분석을 위하여 SiO2/Si 기재 상 형성된 단층 그래핀 전극과 펜타센 FETs의 전기적 성질이다. 게이트 전압에 따라 바람직한 그래프 모양을 보이고 107을 초과하여 높은 온/오프(on/off) 비율을 보인다. 단층 소스/드레인 전극 위의 바텀 컨택 펜타센 FETs는 평균 0.54 ± 0.004 cm2/Vs의 전계효과 이동도를 가진다. 이와 비교하여 바텀 컨택 펜타센 FETs에서 열적으로 증착된 금 전극 (비교예)을 사용한 FETs의 이동도는 0.02 cm2/Vs으로 그래핀 전극의 이동도보다 훨씬 더 낮은 값을 나타낸다. 펜타센과 소스/드레인 전극 사이의 전기적 접촉에 대한 전극 물질의 영향을 알기 위해 그래핀과 금 전극의 접촉 저항을 계산하여 보았을 때 그래핀 전극의 접촉 저항은 -40에서 -100 V로 전압을 가했을 때 0.02에서 0.008 MΩcm까지 감소하였다. 또한 금 전극보다 접촉 저항이 1,000배 정도 좋은 것을 알 수 있다. 그래핀 전극에서 접촉 저항이 크게 감소된 결과는 전계효과 이동도를 증가시키는데 중요한 역할을 한다. 이처럼 단층 그래핀을 전극으로 사용하였을 경우 일반적으로 사용되어 왔던 금속 전극보다 훨씬 더 좋은 전기적 성질을 확인할 수 있다. FIG. 5 shows the electrical properties of monolayer graphene electrodes and pentacene FETs formed on SiO 2 / Si substrates for electrical characterization. According to the gate voltage, it shows a desirable graph shape and shows a high on / off ratio in excess of 10 7 . Bottom contact pentacene FETs on single layer source / drain electrodes have an average field effect mobility of 0.54 ± 0.004 cm 2 / Vs. In comparison, the mobility of FETs using thermally deposited gold electrodes (comparative) in bottom contact pentacene FETs is 0.02 cm 2 / Vs, which is much lower than that of graphene electrodes. To determine the effect of electrode material on the electrical contact between pentacene and source / drain electrodes, the contact resistance of graphene and gold electrodes was calculated from the contact of the graphene electrode at -40 to -100 V. It decreased from 0.02 to 0.008 MΩcm. In addition, it can be seen that the contact resistance is about 1,000 times better than the gold electrode. Significantly reduced contact resistance in graphene electrodes plays an important role in increasing field effect mobility. As such, when single layer graphene is used as an electrode, much better electrical properties can be confirmed than metal electrodes which have been generally used.

단층 그래핀 전극을 만드는 단계에서 플라스틱 기재에 전사하는 것이 유용하기 때문에 도 6a와 같이 펜타센 FETs는 플렉서블한 기재 상에서 그래핀 전극을 패터닝 하고 전사하는 순서의 공정 과정을 통해 제작하였다. 도 6b에 나타낸 바와 같이, 단층 그래핀 전극의 특성 분석을 위하여 사용된 상기 SiO2/Si 기재를 사용하는 대신 플라스틱 기재로서 폴리아크릴레이트를 사용하였고, 폴리아크릴레이트 기재 상에 PEDOT/PSS를 포함하는 게이트-전극을 형성하고, 상기 게이트 전극 상에 PVP를 포함하는 게이트-절연층을 형성한 후, 상기 PVP를 포함하는 게이트-절연층 상에 도 6a에 나타낸 바와 같은 과정에 의하여 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극을 형성한 후 펜타센을 증착하여 플라스틱 기재 상에 펜타센 FET를 제조하였다.Since it is useful to transfer to a plastic substrate in the step of making a single layer graphene electrode, pentacene FETs are manufactured through the process of patterning and transferring the graphene electrode on a flexible substrate as shown in FIG. 6A. As shown in FIG. 6B, instead of using the SiO 2 / Si substrate used for the characterization of the single layer graphene electrode, polyacrylate was used as the plastic substrate, and PEDOT / PSS was included on the polyacrylate substrate. After forming a gate electrode and forming a gate-insulating layer including PVP on the gate electrode, the single-layer graphene source electrode is formed on the gate-insulating layer including the PVP by a process as shown in FIG. 6A. And forming a monolayer graphene drain electrode and depositing pentacene to prepare a pentacene FET on the plastic substrate.

도 6a에 나타낸 바와 같은 과정 단층 그래핀 형성과정에 있어서, T-P(전사한 후 패터닝) 과정에 의해 제작된 소자의 전계효과 이동도는 상대적으로 낮은 값(~0.01 cm2/Vs)을 나타냈다. 도 6d는 PVP와 PVP 위에 성장된 펜타센의 표면 형태이다. PVP의 표면은 2.9 nm의 조도를 가지고 PVP 위에 성장된 펜타센의 입자 크기는 상대적으로 작다(~100 nm). 감광액이 덮여있지 않은 그래핀을 제거하기 위해 RIE 처리를 했더니 아래 PVP 기재가 손상이 되었고 거친 친수성 PVP 기재가 되었다. 이러한 이유로 T-P 과정에서 PVP에 성장시킨 펜타센은 입자들간의 간격이 느슨하고 입자의 크기가 작다. In the process of forming single layer graphene as shown in FIG. 6A, the field effect mobility of the device manufactured by the TP (transfer and patterning) process showed a relatively low value (˜0.01 cm 2 / Vs). 6D is the surface morphology of PVP and pentacene grown on PVP. The surface of PVP has a roughness of 2.9 nm and the particle size of pentacene grown on PVP is relatively small (~ 100 nm). RIE treatment to remove graphene that was not covered with photoresist resulted in damage to the underlying PVP substrate and resulted in a rough hydrophilic PVP substrate. For this reason, pentacene grown in PVP during TP process has loose spacing and small particle size.

결론적으로 플라스틱 기재 상에서 소자의 전계효과 이동도는 감소했다. 이러한 좋지 않은 현상을 피하기 위해서 단층 그래핀을 구리 호일 위에서 직접 패터닝을 하고 패터닝된 그래핀 전극은 도 6a와 같이 P-T(패터닝하고 전사) 방법으로 고분자를 지지체로서 이용하여 전사를 했다. 이 과정에서 RIE는 구리 호일 위에서 처리했다. 그러므로, 전하 이동에 중요한 계면인 PVP 표면은 도 6e 와 같이 AFM으로 확인해 보았을 때 0.6 nm의 조도를 가지고 손상이 가지 않은 표면을 확인하였다. 결론적으로 펜타센은 이러한 부드러운 PVP 층에서 잘 성장하고 ~500 nm 의 입자 크기를 나타냈다. 도 6b는 P-T 과정으로 제작한 플렉서블한 기재위의 펜타센 FETs의 출력 곡선(output curve)이다. 도 6c와 같이 P-T 과정으로 만든 FETs가 T-P 과정으로 만든 FETs 보다 전계효과 이동도가 더 좋게 측정되었다. 패터닝과 단층 그래핀의 전사 과정은 상온에서 이루어졌고, 단층 그래핀 전극과 탄소 기반 유기 트랜지스터는 플라스틱 기재 상에서 성공적으로 제작할 수 있었고 도 6a 처럼 소자는 유연성있고 투명하면서 우수한 전기적 성질을 나타냈다.
In conclusion, the field effect mobility of the device on the plastic substrate was reduced. In order to avoid such a bad phenomenon, single layer graphene was directly patterned on a copper foil, and the patterned graphene electrode was transferred using a polymer as a support by PT (patterning and transferring) method as shown in FIG. 6A. In this process, the RIE was processed on copper foil. Therefore, the PVP surface, which is an important interface for charge transfer, has a roughness of 0.6 nm and has not been damaged when confirmed by AFM as shown in FIG. 6E. In conclusion, pentacene grew well in this soft PVP layer and exhibited a particle size of ˜500 nm. 6B is an output curve of pentacene FETs on a flexible substrate fabricated by the PT process. As shown in FIG. 6C, the FETs made by the PT process have better field effect mobility than the FETs made by the TP process. Patterning and transfer of single layer graphene were performed at room temperature, and the single layer graphene electrode and the carbon-based organic transistor were successfully fabricated on a plastic substrate, and as shown in FIG. 6a, the device was flexible, transparent and exhibited excellent electrical properties.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

110: 금속 촉매 박막 120: 단층 그래핀
130: PR 140: 단층 그래핀 전극
150: 플라스틱 기재 160: 유기 반도체 채널층110: metal catalyst thin film 120: single layer graphene
130: PR 140: single layer graphene electrode
150: plastic substrate 160: organic semiconductor channel layer

Claims (15)

플라스틱 기재 상에 형성된 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극; 및,
상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극과 각각 전기적으로 연결되며, 수직 배향 구조를 갖는 유기 반도체 채널층
을 포함하는, 유기 전계효과 박막트랜지스터.
A single layer graphene source electrode and a single layer graphene drain electrode formed on the plastic substrate; And
An organic semiconductor channel layer electrically connected to the single layer graphene source electrode and the single layer graphene drain electrode, and having a vertical alignment structure
To include, the organic field effect thin film transistor.
제 1 항에 있어서,
상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극의 면저항은 각각 0.5 kΩ/sq이하인, 유기 전계효과 박막트랜지스터.
The method of claim 1,
The sheet resistance of the single layer graphene source electrode and the single layer graphene drain electrode is less than 0.5 kΩ / sq, respectively, the organic field effect thin film transistor.
제 1 항에 있어서,
상기 유기 반도체 채널층은 펜타센계 화합물, 테트라센계 화합물, 티오펜 올리고머, 폴리티오펜, 폴리플루오렌, 플루오렌과 티오펜의 공중합체, 이들의 유도체, 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 유기 전계효과 박막트랜지스터.
The method of claim 1,
The organic semiconductor channel layer is selected from the group consisting of pentacene compounds, tetracene compounds, thiophene oligomers, polythiophenes, polyfluorenes, copolymers of fluorene and thiophene, derivatives thereof, and combinations thereof. To include, the organic field effect thin film transistor.
제 1 항에 있어서,
상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각은 그래핀 성장용 금속 촉매 박막 상에서 화학기상증착법에 의하여 제조된 단층 그래핀을 상온에서 패터닝하여 형성된 것인, 유기 전계효과 박막트랜지스터.
The method of claim 1,
Each of the single layer graphene source electrode and the single layer graphene drain electrode is formed by patterning a single layer graphene prepared by chemical vapor deposition on a metal catalyst thin film for graphene growth at room temperature, an organic field effect thin film transistor.
제 1 항에 있어서,
상기 유기 전계효과 박막트랜지스터는 플렉서블 또는 투명 플렉서블한 것인, 유기 전계효과 박막트랜지스터.
The method of claim 1,
The organic field effect thin film transistor is a flexible or transparent flexible, organic field effect thin film transistor.
제 1 항에 있어서,
상기 플라스틱 기재는 폴리아릴레이트, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리에틸렌(PE), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 사이클릭 올레핀 코폴리머(COC), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 폴리머(COP), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리비닐클로라이드(PVC), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 유기 전계효과 박막트랜지스터.
The method of claim 1,
The plastic substrate may be polyarylate, polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysiloxane, polysilazane, polyethylene (PE), polycarbosilane (polycarbosilane), polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate (PMMA), polyethylacrylate, cyclic olefin copolymer ( COC), polyethylmetacrylate, cyclic olefin polymer (COP), polypropylene (PP), polyimide (PI), polystyrene (PS), polyvinyl chloride (PVC), polyacetal (POM), Polyetheretherketone (PEEK), polyestersulfone (PES), polytetrafluoroethylene (PTFE), polyvinylidene fluoride (PVDF), perfluoroalkyl polymer (PFA) and combinations thereof The organic field effect thin film transistor, comprising one selected from the group consisting of.
삭제delete 제 1 항 내지 제 6 항 중 어느 한 항에 따른 유기 전계효과 박막트랜지스터를 포함하는, 표시소자.
A display device comprising the organic field effect thin film transistor according to any one of claims 1 to 6.
제 8 항에 따른 표시소자를 포함하는, 표시용 전자기기.
A display electronic device comprising the display element according to claim 8.
그래핀 성장용 금속 촉매 박막 상에 화학기상증착법에 의하여 단층 그래핀을 형성하고;
상기 단층 그래핀을 상온에서 패터닝하여 단층 그래핀 소스 전극 및 단층 그래핀 드레인 전극을 각각 형성하고;
상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극을 상기 금속 촉매 박막으로부터 분리시켜 플라스틱 기재 상에 전사하고; 및
상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각과 전기적으로 연결되도록 수직 배향 구조를 갖는 유기 반도체 채널층을 형성하는 것
을 포함하는, 유기 전계효과 박막 트랜지스터의 제조 방법.
Forming a single layer graphene on the metal catalyst thin film for graphene growth by chemical vapor deposition;
Patterning the single layer graphene at room temperature to form a single layer graphene source electrode and a single layer graphene drain electrode, respectively;
Separating the single layer graphene source electrode and the single layer graphene drain electrode from the metal catalyst thin film to be transferred onto a plastic substrate; And
Forming an organic semiconductor channel layer having a vertical alignment structure to be electrically connected to each of the single layer graphene source electrode and the single layer graphene drain electrode
A manufacturing method of an organic field effect thin film transistor comprising a.
제 10 항에 있어서,
상기 금속 촉매 박막은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, 황동(brass), 청동(bronze), 백동, 스테인레스 스틸(stainless steel) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 유기 전계효과 박막 트랜지스터의 제조 방법.
11. The method of claim 10,
The metal catalyst thin film is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Ge, Ru, Ir, brass A method of manufacturing an organic field effect thin film transistor, comprising one selected from the group consisting of brass, bronze, cupronickel, stainless steel, and combinations thereof.
제 10 항에 있어서,
상기 유기 전계효과 박막 트랜지스터는 플렉서블 또는 투명 플렉서블한 것인, 유기 전계효과 박막 트랜지스터의 제조 방법.
11. The method of claim 10,
The organic field effect thin film transistor is a flexible or transparent flexible method of manufacturing an organic field effect thin film transistor.
제 10 항에 있어서,
상기 패터닝된 상기 단층 그래핀 소스 전극 및 상기 단층 그래핀 드레인 전극 각각을 상기 금속 촉매 박막으로부터 분리시키는 것은, 에칭 용액을 이용하여 상기 금속 촉매 박막을 용해시켜 제거하는 것을 포함하는 것인, 유기 전계효과 박막 트랜지스터의 제조 방법.
11. The method of claim 10,
Separating each of the patterned single layer graphene source electrode and the single layer graphene drain electrode from the metal catalyst thin film includes dissolving and removing the metal catalyst thin film using an etching solution. Method of manufacturing a thin film transistor.
제 10 항에 있어서,
상기 유기 반도체 채널층은 펜타센계 화합물, 테트라센계 화합물, 티오펜 올리고머, 폴리티오펜, 폴리플루오렌, 플루오렌과 티오펜의 공중합체, 이들의 유도체, 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 유기 전계효과 박막 트랜지스터의 제조 방법.
11. The method of claim 10,
The organic semiconductor channel layer is selected from the group consisting of pentacene compounds, tetracene compounds, thiophene oligomers, polythiophenes, polyfluorenes, copolymers of fluorene and thiophene, derivatives thereof, and combinations thereof. A method for producing an organic field effect thin film transistor comprising.
제 10 항에 있어서,
상기 플라스틱 기재는 폴리아릴레이트, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리에틸렌(PE), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 사이클릭 올레핀 코폴리머(COC), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 폴리머(COP), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리비닐클로라이드(PVC), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 유기 전계효과 박막 트랜지스터의 제조 방법.11. The method of claim 10,
The plastic substrate may be polyarylate, polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysiloxane, polysilazane, polyethylene (PE), polycarbosilane (polycarbosilane), polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate (PMMA), polyethylacrylate, cyclic olefin copolymer ( COC), polyethylmetacrylate, cyclic olefin polymer (COP), polypropylene (PP), polyimide (PI), polystyrene (PS), polyvinyl chloride (PVC), polyacetal (POM), Polyetheretherketone (PEEK), polyestersulfone (PES), polytetrafluoroethylene (PTFE), polyvinylidene fluoride (PVDF), perfluoroalkyl polymer (PFA) and combinations thereof The method of manufacturing an organic field effect thin film transistor, comprising one selected from the group consisting of.
KR1020110085236A 2011-08-25 2011-08-25 Organic field-effect transistor, and preparing method of the same KR101299597B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085236A KR101299597B1 (en) 2011-08-25 2011-08-25 Organic field-effect transistor, and preparing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085236A KR101299597B1 (en) 2011-08-25 2011-08-25 Organic field-effect transistor, and preparing method of the same

Publications (2)

Publication Number Publication Date
KR20130022575A KR20130022575A (en) 2013-03-07
KR101299597B1 true KR101299597B1 (en) 2013-09-03

Family

ID=48175190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085236A KR101299597B1 (en) 2011-08-25 2011-08-25 Organic field-effect transistor, and preparing method of the same

Country Status (1)

Country Link
KR (1) KR101299597B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438581B1 (en) * 2013-10-08 2014-09-12 연세대학교 산학협력단 Method for forming thin film layer, manufacturing field effect transistor and manufacturing display
KR101694529B1 (en) * 2015-05-14 2017-01-11 서울대학교산학협력단 Flexible graphene transparent gas sensor and manufacturing method thereof
KR101940702B1 (en) * 2016-09-02 2019-01-21 순천대학교 산학협력단 The graphene transparent electrode manufacturing method using the flexible substrate treated by plasma
CN107170835B (en) * 2017-07-07 2020-08-21 合肥鑫晟光电科技有限公司 Thin film transistor, preparation method thereof and array substrate
TWI829174B (en) 2021-07-01 2024-01-11 日商鹽股份有限公司 Internal structure, fluid characteristic changing device, and device utilizing the fluid characteristic changing device

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
논문 1 : ADV. MATER. 2008, 20, 3289-3293 *
논문 1 : ADV. MATER. 2008, 20, 3289-3293*
논문 2 : ADV. MATER. 2009, 21, 3488-3491 *
논문 3 : ADV. MATER. 2011, 23, 1752-1756 *

Also Published As

Publication number Publication date
KR20130022575A (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR101295664B1 (en) Stable graphene film and preparing method of the same
Liu et al. Large scale pattern graphene electrode for high performance in transparent organic single crystal field-effect transistors
US9299940B2 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
US20090297868A1 (en) Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
KR101299597B1 (en) Organic field-effect transistor, and preparing method of the same
KR101174670B1 (en) Preparation of patterned graphene applicable to graphene-based device
US20160005881A1 (en) Stacked films and method for producing stacked films
KR101712003B1 (en) 2-Dimensional laminated composite structured bistable non-volatile memory device and methods of manufacturing the same
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
EP1656695A1 (en) Method for sealing thin film transistors
JP6887806B2 (en) Thin film transistor and its manufacturing method
JP2006165584A (en) Method for fabricating organic thin film transistor, organic thin film transistor, and display device
Lee et al. Direct growth of substrate-adhered graphene on flexible polymer substrates for soft electronics
Cabrero-Vilatela et al. Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer
JP2009246342A (en) Field-effect transistor, method of manufacturing the same, and image display apparatus
JP2010267657A (en) Insulating thin film, solution for forming insulating thin film, method of manufacturing insulating thin film, field effect transistor and method of manufacturing the same, and image display device
TW201205913A (en) Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
KR20130026679A (en) Organic field-effect transistor and preparing method of the same
TWI525708B (en) An alkyl silane laminate, a method for producing the same, and a thin film transistor
US11225713B2 (en) Stable IR transparent conductive graphene hybrid materials and methods of making
KR101920720B1 (en) Method of transferring graphene and method of manufacturing device using the same
Mandal et al. Hole-injection barrier across the intermolecular interaction mediated interfacial DNTT layer
US8288767B2 (en) Thin-film transistor and forming method thereof
KR101807182B1 (en) Transfer method of graphene and method for fabricating electronic device using the same
US10158093B2 (en) Method for manufacturing an electronic device, particularly a device made of carbon nanotubes

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190705

Year of fee payment: 7