KR101295573B1 - Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing - Google Patents
Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing Download PDFInfo
- Publication number
- KR101295573B1 KR101295573B1 KR1020060110057A KR20060110057A KR101295573B1 KR 101295573 B1 KR101295573 B1 KR 101295573B1 KR 1020060110057 A KR1020060110057 A KR 1020060110057A KR 20060110057 A KR20060110057 A KR 20060110057A KR 101295573 B1 KR101295573 B1 KR 101295573B1
- Authority
- KR
- South Korea
- Prior art keywords
- timing
- pulse shaping
- shaping filter
- information
- offset information
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/7163—Spread spectrum techniques using impulse radio
- H04B1/717—Pulse-related aspects
- H04B1/7172—Pulse shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/7163—Spread spectrum techniques using impulse radio
- H04B1/717—Pulse-related aspects
- H04B1/7174—Pulse generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/7163—Spread spectrum techniques using impulse radio
- H04B1/7183—Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 펄스 성형 필터 모듈, 이를 이용한 전송 타이밍 조정 방법, 및 수신 타이밍 검출 방법 및 장치에 대한 것이다. 본 발명에 따르면 타이밍 조정 단위의 소수배 타이밍을 조정하기 위한 타이밍 옵셋값에 따라 필터 성형 계수값을 달리함으로써, 실질적으로 전송 신호의 타이밍이 조정되는 것과 같은 효과를 가져올 수 있다.The present invention relates to a pulse shaping filter module, a transmission timing adjusting method using the same, and a receiving timing detecting method and apparatus. According to the present invention, by changing the filter shaping coefficient value according to the timing offset value for adjusting the prime multiple timing of the timing adjustment unit, it is possible to effect such that the timing of the transmission signal is substantially adjusted.
타이밍 조정, 펄스 성형 필터 Timing adjustment, pulse shaping filter
Description
도 1은 타이밍 제어기를 포함하는 종래의 전송단 구조를 도시한 도면.1 illustrates a conventional transmission stage structure including a timing controller.
도 2는 본 발명의 일 실시형태에 따라 타이밍 제어기가 펄스 성형 필터를 제어할 수 있도록 설계된 전송단 구조를 도시한 도면.2 illustrates a transmission stage structure designed to allow a timing controller to control a pulse shaping filter in accordance with one embodiment of the present invention.
도 3은 본 발명의 일 실시형태에 따른 샘플 타이밍 옵셋에 대한 샘플링 시점에서의 펄스 성형 필터 계수의 값을 예를 들어 도시한 도면.3 is a diagram showing values of pulse shaping filter coefficients at sampling time points for sample timing offsets according to an embodiment of the present invention.
도 4는 본 발명의 일 실시형태에 따른 송신단의 펄스 성형 필터 모듈을 도시한 도면.4 illustrates a pulse shaping filter module of a transmitting end according to an embodiment of the present invention.
도 5는 본 발명의 일 실시형태에 따른 수신단의 수신 타이밍 검출 장치의 구조를 도시한 도면.Fig. 5 is a diagram showing the structure of a reception timing detection device of a receiving end according to an embodiment of the present invention.
본 발명은 무선 통신 기술에 대한 것으로서, 특히 펄스 성형 필터 모듈, 이 를 이용한 전송 타이밍 조정 방법, 및 수신 타이밍 검출 방법 및 장치에 관한 것이다.The present invention relates to wireless communication technology, and more particularly, to a pulse shaping filter module, a transmission timing adjusting method using the same, and a receiving timing detecting method and apparatus.
일반적으로 이동 단말에서 AD/DA는 동일한 샘플율을 가지고 있으며, 또한 이들은 칩(또는 심볼) 속도의 4~8배의 속도를 가진다. 대부분의 이동 단말은 수신단에서 심볼율의 4배의 속도로 샘플링을 수행하게 된다. 이러한 경향은 TDD (Time Division Duplexing) 시스템에서 더욱 크게 나타나는데, 이는 Tx와 Rx가 동일한 타이밍에 따라 운용되기 때문이다.In general, AD / DA in a mobile terminal has the same sample rate, and they also have a rate of 4 to 8 times the chip (or symbol) speed. Most mobile terminals perform sampling at a rate four times the symbol rate at the receiving end. This trend is even more pronounced in TDD (Time Division Duplexing) systems because Tx and Rx operate at the same timing.
TDD 기반 CDMA 시스템의 하나인 TD-SCDMA 시스템은 정확한 상향링크 동기 조정을 위해 폐루프 동기 제어 기능을 가지고 있으며, 이 경우 폐루프 동기 조정의 기본 단위는 k/8 (k는 1~8의 값을 가지며, 네트워크에서 개별 단말에 알려줌) 칩 이다. 만일 단말의 오버 샘플율이 4인 경우 단말이 자체적으로 조정 가능한 동기 조정 단위는 1/4 심볼(CDMA에서는 칩)이다. 따라서, TD-SCDMA의 경우 만일 네트워크의 동기 조정 단위가 1/8 (k=1) 칩인 경우, 단말은 이를 만족시키지 못하여 성능이 저하될 수 있다.The TD-SCDMA system, which is one of the TDD-based CDMA systems, has a closed loop synchronization control function for accurate uplink synchronization adjustment. In this case, the basic unit of the closed loop synchronization adjustment is k / 8 (k is a value of 1 to 8). And informs individual terminals in the network) chip. If the oversample rate of the terminal is 4, the synchronization adjustment unit that the terminal can adjust itself is 1/4 symbol (chip in CDMA). Therefore, in the case of TD-SCDMA, if the synchronization adjustment unit of the network is 1/8 (k = 1) chip, the terminal may not satisfy this and performance may be degraded.
도 1은 타이밍 제어기를 포함하는 종래의 전송단 구조를 도시한 도면이다.1 is a diagram illustrating a conventional transmission stage structure including a timing controller.
도 1에 도시된 바와 같은 종래의 전송단은 변조기(Modulator; 101)를 거친 후, 오버샘플링단(102)에서 오버샘플된 후, 타이밍 제어기(104)의 제어하에 타이밍 조정부(103)에서 샘플 단위의 타이밍 조정을 거친 후, 펄스 성형 필터(105)를 통과한 후, DAC(디지털-아날로그 변환기; 106)를 거쳐 송신기(Transmitter; 107)에 의해 안테나를 통해 출력된다.The conventional transmission stage as shown in FIG. 1 passes through a
이와 같은 종래 전송단에서는 타이밍 제어기(104)에 의해서 샘플율에 따른 타이밍 조정 단위, 즉 1/샘플율의 정수배 타이밍 조정이 이루어지는데, 이 경우 송신 샘플열에서 데이터의 시작 위치를 변화시키는 방법으로 조정을 한다.In the conventional transmission stage, the
다만, 종래의 전송단은 상술한 바와 같은 샘플율에 따른 타이밍 조정 단위보다 작은 단위의 타이밍 조정은 불가능하다. 이에 따라 종래의 전송단은 기지국이 요구하는 타이밍 조정을 정확하게 수행할 수 없는 문제가 있다.However, in the conventional transmission stage, timing adjustment in a unit smaller than the timing adjustment unit according to the sample rate as described above is impossible. Accordingly, there is a problem that the conventional transmission end cannot accurately perform the timing adjustment required by the base station.
예를 들어 TD-SCDMA의 경우 칩속도가 1.28Mcps이고, 일반적인 단말의 샘플율은 5.12Msps를 사용한다. 그러나 일반적으로 기지국에서는 10.24Msps를 사용하며, 만일 기지국이 상술한 폐루프 동기 조정의 기본 단위로서 k=1인 1/8 칩 단위의 타이밍 조정을 요구할 경우에는 단말이 이러한 요구사항을 만족시키지 못한다. 이러한 제한요소는 결국 상향 링크에서 다수사용자 간섭(Multiple Access Interference)을 증가시켜 링크 성능과 시스템 용량을 떨어뜨리는 결과를 초래한다.For example, in the case of TD-SCDMA, the chip rate is 1.28Mcps and the sample rate of a typical terminal is 5.12Msps. However, in general, the base station uses 10.24Msps, and if the base station requests timing adjustment of 1/8 chip unit with k = 1 as the basic unit of the closed loop synchronization adjustment, the terminal does not satisfy this requirement. This limitation eventually results in increased multiple access interference on the uplink, resulting in poor link performance and system capacity.
상술한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 디지털 타이밍 변화가 아날로그 신호에 주는 변화를 역으로 디지털 신호에 적용하여 DAC의 샘플율 한계와 무관하게 전송 타이밍을 조절할 수 있는 방법 및 이에 이용되는 펄스 성형 필터 모듈을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention for solving the above-described problems is to apply a change in digital signal to an analog signal by applying a change in the analog signal to the digital signal and to adjust the transmission timing irrespective of the sample rate limit of the DAC. To provide a pulse shaping filter module.
또한, 이와 같이 타이밍이 조정된 경우, 수신단에서 정확한 타이밍 신호를 획득하기 위한 타이밍 검출 방법 및 장치를 제공하고자 한다.In addition, when timing is adjusted as described above, it is an object of the present invention to provide a timing detection method and apparatus for acquiring an accurate timing signal at a receiving end.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시형태에 따른 타이밍 조정 방법은, 샘플율에 따른 타이밍 조정 단위의 소수배 샘플 타이밍 조정 신호를 펄스 성형 필터에 입력하는 단계; 및 상기 소수배 샘플 타이밍 조정 신호에 따라 상기 펄스 성형 필터의 필터 계수를 조절하는 단계를 포함하는 것을 특징으로 한다.A timing adjustment method according to an embodiment of the present invention for achieving the above object comprises the steps of: inputting a fractional sample timing adjustment signal of a timing adjustment unit according to a sample rate into a pulse shaping filter; And adjusting a filter coefficient of the pulse shaping filter according to the fractional sample timing adjustment signal.
이 경우, 상기 소수배 샘플 타이밍 조정 신호는 타이밍 옵셋 정보를 포함하며, 상기 펄스 성형 필터의 계수를 조절하는 단계에서, 상기 펄스 성형 필터는 상기 타이밍 옵셋 정보에 따라 상이한 필터 계수를 선택하여 상이하게 필터링을 수행하도록 조절될 수 있다.In this case, the fractional sample timing adjustment signal includes timing offset information, and in adjusting the coefficients of the pulse shaping filter, the pulse shaping filter selects different filter coefficients according to the timing offset information and filters them differently. It can be adjusted to perform.
한편, 본 발명의 다른 일 실시형태에 따른 펄스 성형 필터 모듈은 복수의 타이밍 옵셋 정보 각각에 대응하는 복수의 펄스 성형 필터를 포함하며, 상기 복수의 펄스 성형 필터는 샘플율에 따른 타이밍 조정 단위의 소수배 샘플 타이밍 조정 신호에 따라 선택되는 것을 특징으로 한다.On the other hand, the pulse shaping filter module according to another embodiment of the present invention includes a plurality of pulse shaping filters corresponding to each of a plurality of timing offset information, wherein the plurality of pulse shaping filters each includes a small number of timing adjustment units according to a sample rate. It is characterized in that it is selected according to the double sample timing adjustment signal.
이 경우, 상기 소수배 샘플 타이밍 조정 신호는 타이밍 옵셋 정보를 포함하며, 상기 복수의 펄스 성형 필터는 상기 타이밍 옵셋 정보에 따라 상이한 필터 계수를 가질 수 있다.In this case, the fractional sample timing adjustment signal may include timing offset information, and the plurality of pulse shaping filters may have different filter coefficients according to the timing offset information.
또한, 본 발명의 또 다른 일 실시형태에 따른 수신 타이밍 검출 방법은, 수신 신호를 복수의 타이밍 옵셋 정보 각각에 대응하는 복수의 펄스 성형 필터를 거쳐 출력 신호를 출력하는 단계; 및 상기 복수의 출력 신호들을 이용하여 타이밍 정 보를 획득하는 단계를 포함한다.In addition, the reception timing detection method according to another embodiment of the present invention includes the steps of outputting the output signal through a plurality of pulse shaping filter corresponding to each of the plurality of timing offset information; And acquiring timing information using the plurality of output signals.
이 경우, 상기 타이밍 정보 획득은 타이밍 동기 추정 방법 및 최대 에너지 선택 방법 중 어느 하나를 이용할 수 있다.In this case, the timing information acquisition may use any one of a timing synchronization estimation method and a maximum energy selection method.
마지막으로, 본 발명의 또 다른 일 실시형태에 따른 수신 타이밍 검출 장치는, 복수의 타이밍 옵셋 정보 각각에 대응하는 복수의 펄스 성형 필터를 포함하는 펄스 성형 필터 모듈; 및 상기 펄스 성형 필터 모듈이 출력하는 복수의 출력 신호들을 이용하여 타이밍 정보를 획득하는 타이밍 정보 획득 모듈을 포함한다.Finally, a reception timing detection apparatus according to another embodiment of the present invention, a pulse shaping filter module including a plurality of pulse shaping filters corresponding to each of the plurality of timing offset information; And a timing information acquisition module that acquires timing information by using the plurality of output signals output by the pulse shaping filter module.
이 경우, 상기 타이밍 정보 획득 모듈은 최대 에너지 신호열 선택기 및 타이밍 동기 추정기 중 어느 하나일 수 있다.In this case, the timing information acquisition module may be any one of a maximum energy signal sequence selector and a timing synchronization estimator.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following detailed description, together with the accompanying drawings, is intended to illustrate exemplary embodiments of the invention and is not intended to represent the only embodiments in which the invention may be practiced.
이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시된다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.The following detailed description includes specific details in order to provide a thorough understanding of the present invention. However, those skilled in the art will appreciate that the present invention may be practiced without these specific details. In some instances, well-known structures and devices are omitted or shown in block diagram form around the core functions of each structure and device in order to avoid obscuring the concepts of the present invention. In the following description, the same components are denoted by the same reference numerals throughout the specification.
도 2는 본 발명의 일 실시형태에 따라 타이밍 제어기가 펄스 성형 필터를 제 어할 수 있도록 설계된 전송단 구조를 도시한 도면이다.2 is a diagram illustrating a transmission stage structure designed to allow a timing controller to control a pulse shaping filter according to an embodiment of the present invention.
도 2에 도시된 본 발명의 일 실시형태에 따른 전송단 구조는 도 1에 도시된 종래의 전송단 구조와 기본적인 구성에 있어 동일하다. 다만, 타이밍 제어기(104')가 샘플율에 따른 타이밍 조정 단위의 정수 배뿐만 아니라 소수 배 타이밍까지도 조정할 수 있으며, 이때, 타이밍 조정 신호 중 소수점 이하의 타이밍 조정 신호는 타이밍 조정부(103)가 아닌 펄스 성형 필터(105')에 입력되는 점에 있어서 상이하다. 또한, 도 2에 도시된 본 발명의 일 실시형태에 따른 펄스 성형 필터(105')는 수신된 소수점 이하의 타이밍 조정 신호에 포함된 샘플 타이밍 옵셋에 따라 펄스 성형 필터 계수를 변경함으로써, 출력신호에 샘플율에 따른 타이밍 조정 단위의 소수 배 타이밍 조정을 행하는 것과 같은 효과를 줄 수 있다.The transmission stage structure according to the embodiment of the present invention shown in FIG. 2 is the same in basic construction as the conventional transmission stage structure shown in FIG. However, the
이와 같이 샘플 타이밍 옵셋에 따른 펄스 성형 필터의 계수값을 변경하는 방식에 대해 구체적으로 설명하면 다음과 같다.As described above, a method of changing the coefficient value of the pulse shaping filter according to the sample timing offset will be described in detail.
도 3은 본 발명의 일 실시형태에 따른 샘플 타이밍 옵셋에 대한 샘플링 시점에서의 펄스 성형 필터 계수의 값을 예를 들어 도시한 도면이다.3 is a diagram illustrating values of pulse shaping filter coefficients at sampling time points for sample timing offsets according to an embodiment of the present invention.
도 3은 3GPP에서 사용하는 RRC 필터에 대해 칩속도의 4배의 샘플율인 5.12Msps를 적용한 경우에 대해 제안된 방법을 설명한 도면이다. 도 3에 도시된 3개의 신호 파형 중 중앙부에 위치한 신호는 소수점 이하의 타이밍 옵셋이 0인 경우를 도시한 것이며, 반면 상단부에 도시된 파형은 소수점 이하의 타이밍 옵셋이 0.5인 경우를, 하단부에 도시된 파형은 소수점 이하의 타이밍 옵셋이 -0.5인 경우를 도시하고 있다. 이와 같은 소수점 이하의 타이밍 옵셋을 조정할 수 있는 구조는 5.12 Msps로 동작하는 단말에서 10.24Msps인 기지국의 동기 제어를 받기 위한 구조이다.FIG. 3 is a diagram illustrating a proposed method for applying a 5.12Msps sample rate four times the chip rate to an RRC filter used in 3GPP. The signal located at the center of the three signal waveforms shown in FIG. 3 illustrates a case where the timing offset below the decimal point is 0, while the waveform shown on the upper part illustrates the case where the timing offset below the decimal point is 0.5, at the bottom. Shows the case where the timing offset below the decimal point is -0.5. The structure that can adjust the timing offset below the decimal point is a structure for receiving the synchronization control of the base station of 10.24Msps in the terminal operating at 5.12 Msps.
도 3에 도시된 바와 같이 아날로그 신호 측면에서 0.5 샘플의 시간 차이는 샘플 시점에서의 RRC 필터의 탭 계수의 차이로 나타난다. 도 3에서 점선이 실제 샘플링이 수행되는 시점인데, 샘플링 시점에서 상술한 바와 같은 소수점 이하의 타이밍 옵셋값에 따라 RRC 필터의 값은 다르게 나타나는 것을 볼 수 있다. 결국, 소수점 이하의 타이밍 조정을 위해서 RRC 필터의 탭 계수를 타이밍이 0인 경우와 다르게 구성하여 사용하면 마치 실제 시간이 조정되는 것과 같은 효과를 볼 수 있게 된다.As shown in FIG. 3, a time difference of 0.5 samples in terms of an analog signal is represented by a difference in tap coefficients of an RRC filter at a sample time point. In FIG. 3, the dotted line is the point at which the actual sampling is performed, and it can be seen that the value of the RRC filter is different depending on the timing offset value below the decimal point as described above at the sampling point. As a result, when the tap coefficient of the RRC filter is configured differently from the case where the timing is 0 to adjust the timing below the decimal point, the effect is as if the actual time is adjusted.
도 4는 본 발명의 일 실시형태에 따른 송신단의 펄스 성형 필터 모듈을 도시한 도면이다.4 is a diagram illustrating a pulse shaping filter module of a transmitting end according to an embodiment of the present invention.
구체적으로, 도 4는 소수점 이하의 타이밍 옵셋을 위해 타이밍 조절 단위를 N 등분한 간격의 타이밍 옵셋에 각각 대응하는 계수값에 따라 N 개의 펄스 성형 필터(401-1 내지 401-N)를 포함하는 것을 도시하고 있으며, 이때 각각의 소수점 이하의 샘플 타이밍 옵셋은 0, 1/N, 2/N, ..., (N-1)/N 샘플인 경우에 해당한다. Specifically, FIG. 4 includes N pulse shaping filters 401-1 through 401-N in accordance with coefficient values corresponding to timing offsets in intervals of N equal intervals for timing offsets below the decimal point. In this case, the sample timing offset below each decimal point corresponds to the case of 0, 1 / N, 2 / N, ..., (N-1) / N samples.
또한, N=2로 설정하는 경우 도 3과 같이 0.5 샘플의 소수점 이하의 타이밍 옵셋 단위로 설정할 수 있으며, '-' 방향의 옵셋을 위해 별도의 펄스 성형 필터를 포함하여 도 3과 같이 - 0.5 샘플의 옵셋을 설정할 수도 있다.In addition, in the case of setting N = 2, it can be set in units of timing offset of 0.5 samples below the decimal point as shown in FIG. 3, and 0.5 samples as shown in FIG. 3 including a separate pulse shaping filter for offset in the '-' direction. You can also set the offset of.
도 4에서 펄스 성형 필터 모듈(401)은 타이밍 제어기(402)로부터 소수점 이하의 타이밍 조정 값을 입력받으면, 복수의 필터(401-1 내지 401-N) 중 그 타이밍 에 해당하는 필터가 선택되어 필터링이 수행되어, 도 3과 같은 필터 계수 선택에 의해 소수점 이하의 타이밍 조정이 가능하게 된다.In FIG. 4, when the pulse shaping
아울러, 도 4는 상술한 바와 같이 N 개의 펄스 성형 필터(401-1 내지 401-N)가 소수점 이하의 타이밍 옵셋 정보에 따라 스위칭되어 선택되는 하드웨어적인 구현을 예로서 도시하고 있으나, 이는 본 발명의 일 실시형태에 따른 개념을 설명하기 위한 것일 뿐이며, 타이밍 옵셋 정보에 따라 상이한 펄스 성형 필터 계수를 선택하는 것은 하드웨어적으로도, 소프트웨어적으로도 구현이 가능하다. 4 illustrates a hardware implementation in which N pulse shaping filters 401-1 through 401 -N are switched according to timing offset information below a decimal point, and are selected as an example. It is only for illustrating a concept according to an exemplary embodiment, and selecting different pulse shaping filter coefficients according to timing offset information may be implemented in hardware or software.
한편, 이하에서는 상술한 바와 같은 본 발명의 일 실시형태에 따른 타이밍 조정 단위의 소수 배에 해당하는 타이밍을 조절하는 방식을 수신단에 적용하여, 보다 정확한 타이밍 정보를 획득하는 본 발명의 다른 일 실시형태에 따른 방법에 대해 설명한다.On the other hand, the following is another embodiment of the present invention to obtain a more accurate timing information by applying a method for adjusting the timing corresponding to a decimal multiple of the timing adjustment unit according to an embodiment of the present invention as described above to the receiving end It describes a method according to.
도 5는 본 발명의 일 실시형태에 따른 수신단의 수신 타이밍 검출 장치의 구조를 도시한 도면이다.5 is a diagram illustrating a structure of a reception timing detection apparatus of a reception terminal according to an embodiment of the present invention.
본 발명의 일 실시형태에 따르면 수신 단에서도 도 5와 같이 N개의 펄스 성형 필터 계수에 따른 필터(503-1 내지 503-N)를 포함하는 펄스 성형 필터 모듈(503)을 이용하여 타이밍에 의한 오류를 감소시킬 수 있다. According to an embodiment of the present invention, an error due to timing is also received at the receiving end using the pulse shaping
즉, 수신된 신호는 ADC(아날로그-디지털 변환기; 502)를 거친 후, N개의 펄스 성형 필터(503-1 내지 503-N)를 모두 통과하며, 출력된 N개의 신호들 중 최대 에너지 검출 방식 또는 타이밍 동기 추정기 등을 포함한 타이밍 정보 획득 모듈(504)을 이용하여 가장 최적인 타이밍 옵셋을 찾아 그에 해당하는 펄스 성형 필 터 출력을 이용하는 방식을 사용할 수 있다. 일반적으로, 수신단에서의 타이밍 정보는 신호가 전달되는 채널에 의한 변동보다는 전송단에서의 타이밍 조정값 등에 의해 좌우되며, 도 4와 같은 구성을 가지는 전송단을 통해 타이밍이 조정된 신호를 수신단에서 보다 정교하게 타이밍을 획득하기 위해서는 도 5와 같이 복수의 펄스 성형 필터를 포함하는 구조를 통해 각각 타이밍 조정 단위의 소수배까지의 타이밍 정보를 획득할 수 있다.That is, the received signal passes through the ADC (analog-to-digital converter) 502 and passes through all N pulse shaping filters 503-1 to 503-N, and the maximum energy detection method among the N signals output or The timing
상술한 바와 같이 개시된 본 발명의 바람직한 실시형태에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 형태를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The foregoing description of the preferred embodiments of the present invention has been presented for those skilled in the art to make and use the invention. Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. I can understand that you can. Accordingly, the present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.
상기와 같은 본 발명의 일 실시형태에 따르면 디지털 타이밍 변화가 아날로그 신호에 주는 변화를 역으로 디지털 신호에 적용하여 DAC의 샘플율 한계와 무관하게 전송 타이밍을 조절할 수 있으며, 이러한 방식에 이용되는 펄스 성형 필터 모듈을 통해 용이하게 구현할 수 있다.According to one embodiment of the present invention as described above, the change in digital timing is applied to the analog signal by applying the change to the digital signal inversely, so that the transmission timing can be adjusted regardless of the sample rate limit of the DAC. It is easy to implement through the filter module.
또한, 이와 같이 타이밍이 조정된 경우, 수신단에서 정확한 타이밍 신호를 획득하기 위해 복수의 펄스 성형 필터를 포함하는 모듈을 통해 정확한 타이밍 검출이 가능하다.In addition, when timing is adjusted in this way, accurate timing detection is possible through a module including a plurality of pulse shaping filters in order to obtain an accurate timing signal at a receiving end.
Claims (8)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060110057A KR101295573B1 (en) | 2006-11-08 | 2006-11-08 | Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing |
CN2007101699352A CN101179323B (en) | 2006-11-08 | 2007-11-08 | Pulse shaping filtering module, timing transmitting regulation and receive testing method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060110057A KR101295573B1 (en) | 2006-11-08 | 2006-11-08 | Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080041887A KR20080041887A (en) | 2008-05-14 |
KR101295573B1 true KR101295573B1 (en) | 2013-08-09 |
Family
ID=39405433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060110057A KR101295573B1 (en) | 2006-11-08 | 2006-11-08 | Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101295573B1 (en) |
CN (1) | CN101179323B (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000689A (en) * | 1998-06-02 | 2000-01-15 | 윤종용 | Synchronizing method of high speed symbol timing |
KR20010064866A (en) * | 1999-12-20 | 2001-07-11 | 이계철 | Method of timing recovery in ofdm mode using dsp |
KR20040107562A (en) * | 2003-06-05 | 2004-12-23 | 삼성전자주식회사 | Symbol timing offset estimator of Digital receiver and a method estimating symbol timing offset thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4206886B2 (en) * | 2003-09-29 | 2009-01-14 | ソニー株式会社 | ITR data reproducing apparatus, recording / reproducing system, and interpolation filter |
CN1719818B (en) * | 2005-07-08 | 2010-06-23 | 广州海格通信集团股份有限公司 | Apparatus and method for processing sampling frequency deviation tracking signal in orthogonal frequency division multiplex system |
-
2006
- 2006-11-08 KR KR1020060110057A patent/KR101295573B1/en not_active IP Right Cessation
-
2007
- 2007-11-08 CN CN2007101699352A patent/CN101179323B/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000689A (en) * | 1998-06-02 | 2000-01-15 | 윤종용 | Synchronizing method of high speed symbol timing |
KR20010064866A (en) * | 1999-12-20 | 2001-07-11 | 이계철 | Method of timing recovery in ofdm mode using dsp |
KR20040107562A (en) * | 2003-06-05 | 2004-12-23 | 삼성전자주식회사 | Symbol timing offset estimator of Digital receiver and a method estimating symbol timing offset thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20080041887A (en) | 2008-05-14 |
CN101179323B (en) | 2011-12-07 |
CN101179323A (en) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2771987B1 (en) | Distributed antenna system using time division duplexing scheme | |
CN110036580B (en) | Frequency response calibration for synchronized MIMO measurement receivers and local and remote transmitters | |
EP1073214B1 (en) | Radio communication system, transmitter and receiver | |
US9712169B2 (en) | Transmit power measurement apparatus having programmable filter device that is set at least based on frequency response of transmit power detection path and related transmit power measurement method thereof | |
US5809399A (en) | Method and circuit for filtering disturbances in a radio receiver | |
US7317935B2 (en) | Radio receiver | |
EP0709977A2 (en) | Frame timing control of time division multiple access | |
JP2008535334A (en) | Method and apparatus for transmitting a sequence of transmission bursts | |
EP4147359A1 (en) | Versatile aas receiver | |
US20100226462A1 (en) | Receiving apparatus and method with no oversampling analog to digital conversion | |
KR101295573B1 (en) | Pulse Shaping Filter Module, Method For Adjusting Transmission Time Using The Same, And Method and Apparatus For Detecting Receiving Timing | |
KR101501432B1 (en) | method for controlling switching timing of TDD Tx/Rx in cloud radio access network | |
KR101075896B1 (en) | Sample acquisition timing adjustment | |
CN203445889U (en) | Multi-channel DMR signal monitor | |
WO2021228119A9 (en) | Bandwidth part switching method, mobile communication system, and ue | |
WO2006116453A1 (en) | Antenna array calibration for wireless communication systems | |
KR101581141B1 (en) | Apparatus and method of using cdma architecture for 3gpp2 compliant transceivers | |
CN100536356C (en) | Channel synchronization instrument for mobile communication terminal based on TDD | |
WO2018102671A1 (en) | Frequency response calibration of synchronized mimo measurement receivers with local and remote transmitters | |
Singh et al. | Design Analysis and Simulation of 25 TAP FIR Raised Cosine Filter | |
EP4218144A1 (en) | Distributed radiohead system (drs) and clocking, calibration, and synchronization for drs | |
WO2021223893A1 (en) | Narrowband aas receiver with data replay interfacing | |
CN114270716A (en) | Automation system, radio device and method for wireless integration of a radio subscriber into an automation system | |
RU2700392C1 (en) | Modem for multi-directional communication | |
Lacruz et al. | MIMORPH: A General-Purpose Experimentation Platform for sub-6 GHz and mmWave Frequency Bands |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |