KR101289882B1 - Apparatus and method for dynamic voltage scaling - Google Patents

Apparatus and method for dynamic voltage scaling Download PDF

Info

Publication number
KR101289882B1
KR101289882B1 KR1020110077115A KR20110077115A KR101289882B1 KR 101289882 B1 KR101289882 B1 KR 101289882B1 KR 1020110077115 A KR1020110077115 A KR 1020110077115A KR 20110077115 A KR20110077115 A KR 20110077115A KR 101289882 B1 KR101289882 B1 KR 101289882B1
Authority
KR
South Korea
Prior art keywords
dynamic voltage
signal
voltage scaling
bit rate
dynamic
Prior art date
Application number
KR1020110077115A
Other languages
Korean (ko)
Other versions
KR20130015234A (en
Inventor
박강엽
오원석
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110077115A priority Critical patent/KR101289882B1/en
Publication of KR20130015234A publication Critical patent/KR20130015234A/en
Application granted granted Critical
Publication of KR101289882B1 publication Critical patent/KR101289882B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU

Abstract

동적 전압 스케일링 장치는 광대역 신호 및 기준 클록 신호를 입력받아 상기 광대역 신호의 비트율 정보를 감지하는 비트율 감지부; 상기 비트율 정보에 따른 제어 신호를 출력하는 전원전압 제어부; 외부 전원을 입력받아 상기 전원전압 제어부로부터 입력받은 제어 신호에 따라 상기 외부 전원을 복수의 동적 전압 스케일링 전압으로 생성하고, 상기 복수의 동적 전압 스케일링 전압 중에서 상기 비트율 정보에 해당하는 동적 전압 스케일링 전압을 동작부-상기 동작부는 동적 전압 스케일링 전압을 이용하여 광대역 송수신기로 동작함-로 출력하는 동적 전압 스케일링 전압 발생부를 포함한다.The dynamic voltage scaling device may include: a bit rate detector configured to receive a wideband signal and a reference clock signal and detect bit rate information of the wideband signal; A power supply voltage controller configured to output a control signal according to the bit rate information; The external power is generated as a plurality of dynamic voltage scaling voltages according to a control signal received from the power supply voltage controller, and operates a dynamic voltage scaling voltage corresponding to the bit rate information among the plurality of dynamic voltage scaling voltages. The sub-operation unit includes a dynamic voltage scaling voltage generator for outputting to the wideband transceiver using the dynamic voltage scaling voltage.

Figure R1020110077115
Figure R1020110077115

Description

동적 전압 스케일링 장치 및 그 방법{APPARATUS AND METHOD FOR DYNAMIC VOLTAGE SCALING}Dynamic voltage scaling device and its method {APPARATUS AND METHOD FOR DYNAMIC VOLTAGE SCALING}

본 발명은 동적 전압 스케일링 장치 및 그 방법에 관한 것이다.The present invention relates to a dynamic voltage scaling device and a method thereof.

최근 고속 데이터 통신에 대한 수요의 급격한 증가로 인해 통신 시스템 내의 송수신 속도는 수 기가 비트급 이상으로 증가하고 있다. Recently, due to the rapid increase in the demand for high-speed data communication, the transmission and reception speed in the communication system has increased to several orders of magnitude or more.

영상 신호에 대한 데이터 통신의 경우, 차세대 3D, UHD 신호들에 대한 요구로 채널당 10 기가비트 이상의 대역폭을 요구하고 있다. 하지만 사용자들의 선택, 시스템 사양, 사용되는 프로그램의 그래픽 사양 등에 따라 여전히 최소 해상도인 VGA(640ㅧ480)를 지원하는 시스템 요구사항을 만족해야 한다. In the case of data communication for a video signal, a demand for next generation 3D and UHD signals requires a bandwidth of 10 gigabits or more per channel. However, depending on the user's choice, system requirements, and graphics specifications of the program being used, the system requirements for supporting the minimum resolution VGA (640 x 480) must still be met.

또한, 데이터 통신이 고속화됨에 따라 기존의 병렬 인터커넥트 장치들이 대부분 직렬 인터커넥트로 전환되고 있다. 영상 신호용 인터커넥트를 직렬화할 경우, VGA에서 Full HD 해상도를 포함하기 위해 수백 메가비트급에서 수 기가 비트급까지의 비트율을 지원해야 하고, 3D 해상도를 포함하기 위해서는 최대 10기가비트가 넘는 비트율을 지원해야 한다. In addition, as data communication becomes faster, most of the existing parallel interconnect devices are being converted to serial interconnects. When serializing video signal interconnects, VGAs must support bit rates from hundreds of megabits to several gigabytes to include Full HD resolution, and 3D resolutions must support bitrates up to more than 10 gigabytes.

또한, 기존 고가의 하이엔드(High-End) 시스템에만 적용되던 고성능 송수신기가 최근 생활 가전은 물론 휴대용 기기까지 사용되면서 저전력 송수신기에 대한 요구가 급증하면서 송수신기의 전력 효율(단위:Mw/Gb/s)을 낮추는 방향으로 광대역 송수신기 기술이 발전하고 있다.In addition, high-performance transceivers, which were only applied to existing high-end systems, have recently been used in home appliances as well as portable devices, and the demand for low-power transceivers has soared. Broadband transceiver technology is evolving towards lowering the cost.

이처럼 고속 데이터 통신으로 전환되는 통신 환경은 기존에 설치된 레거시 시스템(Legacy System)에 대한 요구와 함께 고성능 송수신기 예컨대 광대역 송수신기에 대한 필요성을 강조하고 있다.This shift to high-speed data communications has emphasized the need for legacy systems, such as broadband transceivers, along with existing legacy systems.

그런데 멀티미디어 데이터의 전송에 이용되는 광대역 송수신기의 경우, 매우 넓은 범위의 비트율을 갖는 데이터가 들어오고 대부분 가장 높은 비트율에 맞게 설계되어 불필요한 전력 소모가 이루어진다.However, in the case of a broadband transceiver used for transmitting multimedia data, data having a very wide range of bit rates comes in and most of them are designed for the highest bit rate, resulting in unnecessary power consumption.

이를 위해 종래에 동적 전압 스케일링(Dynamic Voltage Scaling, DVS)을 이용한 전력 소비 감소의 방법은 마이크로 프로세서, 시스템 온 칩(SoC), 주처리장치(CPU) 또는 FPGA 등에서 동작 속도를 미리 예측하여 고속 블록, 중속 블록, 저속 블록으로 분류한 후 각 블록에 따라 전원전압을 차등화하여 전력 소비를 줄이는 방법을 사용한다. 따라서, 주로 매우 복잡도가 높은 장치들의 동작 속도를 예측해야 하므로 구현 상에 어려움이 존재한다.To this end, in the conventional method of reducing power consumption using dynamic voltage scaling (DVS), a high speed block, After dividing into middle speed block and low speed block, it uses a method to reduce power consumption by differential power voltage according to each block. Therefore, there is a difficulty in implementation since it is mainly necessary to predict the operation speed of very complex devices.

또한, 전압 세팅 포인트를 미리 설정하고 측정시마다 변화된 데이터에 기초하여 각각의 워크로드 추정치에 대응하는 전원전압으로 스케일링하는 방법이 있다. 그런데 워크로드 추정치를 이용하는 경우, 워크로드가 변하면 새롭게 알고리즘을 수행해야 하고, 동적 전압 스케일링에 의한 레턴시(Latency)가 커져 초고속으로 동작하는 광대역 송수신 시스템에는 적용하기 적합치 않다. In addition, there is a method of presetting a voltage set point and scaling to a power supply voltage corresponding to each workload estimate based on the data changed every measurement. However, when the workload estimate is used, a new algorithm must be performed when the workload changes, and the latency due to dynamic voltage scaling is increased, which is not suitable for a broadband transmission / reception system operating at a high speed.

게다가 입력되는 데이터의 범위가 매우 광범위한 광대역 송수신 시스템의 경우, 단순한 워크로드 추정 알고리즘으로는 그 변화폭에 대응하지 못하는 단점이 있다.In addition, in the case of a wideband transmit / receive system having a very wide range of input data, a simple workload estimation algorithm cannot cope with the change.

따라서, 본 발명이 이루고자 하는 기술적 과제는 비트율에 따라 전원전압을 조절하여 전력효율을 극대화할 수 있는 동적 전압 스케일링(Dynamic Voltage Scaling, DVS) 장치 및 그 방법을 제공하는 것이다. Accordingly, an aspect of the present invention is to provide a dynamic voltage scaling (DVS) device and a method for maximizing power efficiency by adjusting a power supply voltage according to a bit rate.

본 발명의 한 특징에 따르면 동적 전압 스케일링 장치가 제공된다. 이 장치는, 광대역 신호 및 기준 클록 신호를 입력받아 상기 광대역 신호의 비트율 정보를 감지하는 비트율 감지부; 상기 비트율 정보에 따른 제어 신호를 출력하는 전원전압 제어부; 외부 전원을 입력받아 상기 전원전압 제어부로부터 입력받은 제어 신호에 따라 상기 외부 전원을 복수의 동적 전압 스케일링 전압으로 생성하고, 상기 복수의 동적 전압 스케일링 전압 중에서 상기 비트율 정보에 해당하는 동적 전압 스케일링 전압을 동작부-상기 동작부는 동적 전압 스케일링 전압을 이용하여 광대역 송수신기로 동작함-로 출력하는 동적 전압 스케일링 전압 발생부를 포함한다.According to one aspect of the invention there is provided a dynamic voltage scaling apparatus. The apparatus includes: a bit rate sensing unit configured to receive a wideband signal and a reference clock signal to sense bit rate information of the wideband signal; A power supply voltage controller configured to output a control signal according to the bit rate information; The external power is generated as a plurality of dynamic voltage scaling voltages according to a control signal received from the power supply voltage controller, and operates a dynamic voltage scaling voltage corresponding to the bit rate information among the plurality of dynamic voltage scaling voltages. The sub-operation unit includes a dynamic voltage scaling voltage generator for outputting to the wideband transceiver using the dynamic voltage scaling voltage.

본 발명의 다른 특징에 따르면 동적 전압 스케일링 방법이 제공된다. 이 방법은, 동적 전압 스케일링 장치의 동적 전압 스케일링 방법에 있어서, 광대역 신호 및 기준 클록 신호를 입력받아 상기 광대역 신호의 비트율 정보를 생성하는 단계; 상기 비트율 정보에 따라 외부 전원을 복수의 동적 전압 스케일링 전압으로 생성하는 단계; 상기 복수의 동적 전압 스케일링 전압 중에서 상기 비트율 정보에 해당하는 동적 전압 스케일링 전압을 선택하는 단계; 및 선택한 동적 전압 스케일링 전압을 동작부-상기 동작부는 동적 전압 스케일링 전압을 이용하여 광대역 송수신기로 동작함-로 출력하는 단계를 포함한다.According to another feature of the invention there is provided a dynamic voltage scaling method. The method includes a dynamic voltage scaling method of a dynamic voltage scaling device, comprising: receiving a wideband signal and a reference clock signal and generating bit rate information of the wideband signal; Generating an external power supply into a plurality of dynamic voltage scaling voltages according to the bit rate information; Selecting a dynamic voltage scaling voltage corresponding to the bit rate information from the plurality of dynamic voltage scaling voltages; And outputting the selected dynamic voltage scaling voltage to an operating unit, wherein the operating unit operates as a wideband transceiver using the dynamic voltage scaling voltage.

본 발명의 실시예에 따르면, 비트율을 감지하여 전원전압을 실시간으로 업데이트할 수 있고, 시스템이 동작하기 위한 최소한의 전원전압을 제공함으로써 현재 동작하는 광대역 송수신기가 원하는 최적의 전원전압을 제공하여 광대역 송수신기의 전력 효율 향상에 광범위하게 이용될 수 있다. According to an embodiment of the present invention, the power supply voltage can be updated in real time by detecting the bit rate, and by providing the minimum power supply voltage for the system to operate, the broadband transceiver currently operating provides the optimum power supply voltage desired by the broadband transceiver. It can be widely used to improve the power efficiency of the.

도 1은 본 발명의 실시예에 따른 동적 전압 스케일링 장치가 적용된 통신 장치의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 동적 전압 스케일링 장치의 구성을 나타낸 블록도이다.
도 3은 본 발명의 실시예에 따른 비트율 감지부의 세부적인 구성을 나타낸 블록도이다.
도 4는 본 발명의 실시예에 따른 동적 전압 스케일링 방법을 나타낸 순서도이다.
도 5는 본 발명의 실시예를 적용한 경우, 비트율 변화에 따른 전력 소모의 변화를 나타낸 그래프이다.
도 6은 본 발명의 실시예를 적용한 경우, 비트율 변화에 따른 전력 효율의 변화를 나타낸 그래프이다. 1 is a block diagram showing a configuration of a communication device to which a dynamic voltage scaling device according to an embodiment of the present invention is applied.
2 is a block diagram showing the configuration of a dynamic voltage scaling device according to an embodiment of the present invention.
3 is a block diagram showing a detailed configuration of a bit rate detection unit according to an embodiment of the present invention.
4 is a flowchart illustrating a dynamic voltage scaling method according to an embodiment of the present invention.
5 is a graph showing a change in power consumption according to a change in bit rate when the embodiment of the present invention is applied.
6 is a graph illustrating a change in power efficiency according to a change in bit rate when the embodiment of the present invention is applied.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

또한, 명세서에 기재된 "…부"의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Also, the term "part" in the description means a unit for processing at least one function or operation, which may be implemented by hardware, software, or a combination of hardware and software.

이하, 도면을 참조로 하여 본 발명의 실시예에 따른 동적 전압 스케일링 장치 및 그 방법에 대하여 상세히 설명한다.Hereinafter, a dynamic voltage scaling apparatus and a method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

여기서, 동적 전압 스케일링(Dynamic Voltage Scaling, DVS)은 컴퓨터 아키텍처에서 전력 절감 기술중의 하나로서, 에너지가 제한된 건전지를 사용하는 기기에서 소비 전력을 줄이기 위해서 전압을 낮추고, 반면 성능을 높이기 위해서는 전압을 높이는 것이다.Here, Dynamic Voltage Scaling (DVS) is one of the power-saving technologies in computer architectures. In devices with energy-limited batteries, you can lower the voltage to reduce power consumption, while increasing the voltage to increase performance. will be.

도 1은 본 발명의 실시예에 따른 동적 전압 스케일링 장치가 적용된 통신 장치의 구성을 나타낸 블록도이다.1 is a block diagram showing a configuration of a communication device to which a dynamic voltage scaling device according to an embodiment of the present invention is applied.

도 1을 참조하면, 통신 장치(1)는 안테나(100), 동작부(200) 및 동적 전압 스케일링(Dynamic Voltage Scaling, DVS) 장치(300)를 포함한다.Referring to FIG. 1, the communication device 1 includes an antenna 100, an operation unit 200, and a dynamic voltage scaling (DVS) device 300.

여기서, 안테나(100)를 통해 수신된 신호는 동작부(200)로 입력되고, 동작부(200)가 출력하는 신호는 안테나(100)를 통해 외부로 송출된다.Here, the signal received through the antenna 100 is input to the operation unit 200, the signal output from the operation unit 200 is transmitted to the outside through the antenna 100.

이때, 동작부(200)는 광대역 송수신기 일 수 있으며, 안테나(100)를 통해 송수신되는 신호는 광대역 신호가 된다.In this case, the operation unit 200 may be a wideband transceiver, and the signal transmitted and received through the antenna 100 becomes a wideband signal.

동적 전압 스케일링 장치(300)는 전력 효율을 극대화시킬 수 있도록 안테나(100)를 통해 수신된 신호의 비트율을 감지하여 비트율에 따라 동작부(200)로 공급할 전원 전압을 동적으로 조절한다. The dynamic voltage scaling device 300 senses a bit rate of a signal received through the antenna 100 to maximize power efficiency and dynamically adjusts a power supply voltage to be supplied to the operation unit 200 according to the bit rate.

그러면, 동작부(200)는 동적 전압 스케일링 장치(300)로부터 공급받은 DVS 전원 전압(VDVS)을 이용하여 동작한다.Then, the operation unit 200 operates by using the DVS power supply voltage V DVS supplied from the dynamic voltage scaling device 300.

그러면, 이러한 동적 전압 스케일링 장치(300)의 세부 구성에 대해 도 2를 참조하여 설명한다.Next, a detailed configuration of the dynamic voltage scaling device 300 will be described with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 동적 전압 스케일링 장치의 구성을 나타낸 블록도이다. 2 is a block diagram showing the configuration of a dynamic voltage scaling device according to an embodiment of the present invention.

도 2를 참조하면, 동적 전압 스케일링 장치(300)는 비트율 감지부(310), 전원전압 제어부(320), DVS 전원전압 발생부(330), LOS(Loss Of Signal) 처리부(340),동작 성능 감지부(350)를 포함한다. Referring to FIG. 2, the dynamic voltage scaling device 300 includes a bit rate detector 310, a power supply voltage controller 320, a DVS power supply voltage generator 330, a LOS (loss of signal) processor 340, and an operating performance. It includes a detector 350.

비트율 감지부(310)는 광대역 입력신호(VIN)와 기준 클록신호(fREF)를 입력받고, 현재 입력받은 광대역 입력신호(VIN)의 주파수를 감지하여 그에 따른 비트율 정보를 전원전압 제어부(320)로 출력한다. The bit rate detector 310 receives the wideband input signal V IN and the reference clock signal f REF , senses the frequency of the currently input wideband input signal V IN , and outputs the bit rate information accordingly. Output to 320).

구체적으로, 비트율 감지부(310)는 광대역 입력신호(VIN)의 비트율이 기준 클록신호(fREF)보다 빠른 경우, 비트율 정보로서 UP 신호를 출력한다. 또한, 광대역 입력신호(VIN)의 비트율이 기준 클록신호(fREF)보다 느린 경우, 비트율 정보로서 DOWN 신호를 출력한다. 또한, 광대역 입력신호(VIN)의 비트율이 기준 클록신호(fREF)가 동일한 경우, 아무 신호도 출력하지 않고 현재 상태를 유지시킨다.In detail, when the bit rate of the wideband input signal V IN is faster than the reference clock signal f REF , the bit rate detector 310 outputs an UP signal as bit rate information. Further, when the bit rate of the wideband input signal V IN is slower than the reference clock signal f REF , the DOWN signal is output as the bit rate information. In addition, when the bit rate of the wideband input signal V IN is the same as the reference clock signal f REF , no signal is output and the current state is maintained.

이러한 비트율 감지부(310)에 대해서는 도 3을 참조하여 상세히 후술한다.The bit rate detection unit 310 will be described later in detail with reference to FIG. 3.

전원전압 제어부(320)는 미리 정해진 개수만큼 여러 개의 디지털 비트로 구성된 제어 신호(VCONTROL)를 출력하는데, 제어 신호(VCONTROL)는 비트율 감지부(310)로부터 입력된 비트율 정보를 포함한다. The power supply voltage controller 320 outputs a control signal V CONTROL composed of a plurality of digital bits by a predetermined number, and the control signal V CONTROL includes bit rate information input from the bit rate detector 310.

이때, 제어 신호(VCONTROL)의 개수의 개수가 많으면 많을수록 DVS 전원전압 발생부(330)에서 출력할 수 있는 DVS 전원전압의 개수는 기하급수적(2N개, N: 제어신호의 개수)으로 증가한다. 즉 2개의 제어신호를 입력받은 DVS 전원전압 발생부(330)는 4개의 DVS 전원전압을 생성한다. 제어 신호(VCONTROL)의 개수를 늘리면, DVS 전원전압의 개수가 늘어나 광송수신기(200)에 더욱더 최적의 DVS 전원전압을 제공할 수 있지만, 제어신호(VCONTROL)의 개수를 늘릴 때마다 DVS 전원전압의 개수도 기하급수적으로 늘어나므로 하드웨어의 복잡도가 기하급수적으로 증가한다. 따라서, 제어신호(VCONTROL)의 개수는 이러한 상관관계를 고려하여 설계자가 사전에 정하여 전원전압 제어부(320)에 설정해놓는다.At this time, as the number of control signals V CONTROL increases , the number of DVS power voltages that the DVS power voltage generator 330 can output increases exponentially (2 N , N: number of control signals). do. That is, the DVS power supply voltage generator 330 receiving two control signals generates four DVS power supply voltages. Increasing the number of control signals (V CONTROL ) increases the number of DVS power supply voltages, thereby providing a more optimal DVS power supply voltage to the optical transceiver 200, but each time the number of control signals (V CONTROL ) is increased the DVS power supply. As the number of voltages increases exponentially, the complexity of the hardware increases exponentially. Accordingly, the number of control signals V CONTROL is set by the designer in advance in the power supply voltage controller 320 in consideration of such correlation.

DVS 전원전압 발생부(330)는 외부로부터 입력되는 하나의 전원전압(VEXT)을 여러 개의 DVS 전원전압(VDVS)으로 출력할 수 있도록 구성되어 있다. 즉 전원전압 제어부(320)로부터 입력받은 제어 신호(VCONTROL)의 개수만큼 외부 전원전압(VEXT)을 여러 개(2N개, N: 제어신호의 개수)의 DVS 전원전압(VDVS)으로 출력한다. The DVS power supply voltage generator 330 is configured to output one power supply voltage V EXT input from the outside as a plurality of DVS power supply voltages V DVS. That is, the external power voltages V EXT are converted into multiple DVS power voltages V DVS as many as 2 N and N: number of control signals as many as the control signals V CONTROL received from the power supply voltage controller 320. Output

이때, DVS 전원전압(VDVS)은 서로 다른 크기의 복수의 DVS 전원전압(VDVS)으로 생성되며, DVS 전원전압 발생부(330)는 이 중에서 제어 신호(VCONTROL)에 포함된 광대역 입력신호(VIN)의 비트율 정보에 적합한 크기의 DVS 전원전압(VDVS)을 선택하여 동작부(200)의 동작 전원전압으로 공급한다. 예를 들어, 비트율이 광대역 입력신호(VIN)가 기준 클록신호(fREF)보다 빠름을 나타내면, DVS 전원전압(VDVS)을 상대적으로 높은 전압을 선택한다. 하지만, 비트율이 광대역 입력신호(VIN)가 기준 클록신호(fREF)보다 느림을 나타내면, DVS 전원전압(VDVS)을 상대적으로 낮은 전압을 선택한다.In this case, DVS power supply voltage (V DVS) from each other is generated by a plurality of DVS power supply voltage (V DVS) of different sizes, DVS a broadband input signal include a power supply voltage generating section 330 is in a control signal (V CONTROL) The DVS power supply voltage V DVS having a size suitable for the bit rate information of V IN is selected and supplied as the operation power supply voltage of the operation unit 200. For example, when the bit rate indicates that the wideband input signal V IN is faster than the reference clock signal f REF , a relatively high voltage is selected for the DVS power supply voltage V DVS. However, if the bit rate indicates that the wideband input signal V IN is slower than the reference clock signal f REF , a voltage lower than the DVS power supply voltage V DVS is selected.

또한, DVS 전원전압 발생부(330)는 동작 성능 감지부(350)로부터 감지 신호를 입력받아 성능 저하의 요인이 발생하는지를 확인하여 성능 저하의 요인이 발생한 경우, DVS 전원전압(VDVS)을 트리밍(Trimming)하여 성능 저하를 방지한다. In addition, the DVS power supply voltage generator 330 receives the detection signal from the operation performance detector 350 and checks whether a factor of performance degradation occurs, and trims the DVS power supply voltage V DVS when a factor of performance degradation occurs. Trimming to prevent performance degradation.

또한, DVS 전원전압 발생부(330)는 사용자가 전력소모 감소를 원치않고 안정적인 환경에서 동작하기를 원할 경우를 대비하여 인에이블(Enable) 신호를 입력받을 수 있도록 구성된다. 이때, 인에이블(Enable) 신호는 사용자 인터페이스부(미도시)를 통해 입력된다.In addition, the DVS power supply voltage generator 330 is configured to receive an enable signal in case the user does not want to reduce power consumption and wants to operate in a stable environment. In this case, the enable signal is input through a user interface unit (not shown).

LOS(Loss Of Signal) 처리부(340)는 광대역 입력 신호의 발생 여부를 확인하여 광대역 입력 신호가 인입되지 않을 때에는 광대역 송수신기(200)가 슬립(Sleep) 모드로 동작할 수 있도록 전원전압 제어부(320)를 제어한다.The LOS processor 340 checks whether a wideband input signal is generated and when the wideband input signal is not input, the power supply voltage controller 320 to allow the wideband transceiver 200 to operate in a sleep mode. To control.

동작 성능 감지부(350)는 광대역 송수신기(200)와 연결되어 광대역 송수신기(200)가 DVS 전원전압(VDVS)을 입력받아 동작할 때 제대로 동작하는지를 감시하고, 감시 결과에 따른 제어신호를 DVS 전원전압 발생부(330)로 출력한다.The operation performance detection unit 350 is connected to the broadband transceiver 200 to monitor whether the broadband transceiver 200 operates properly when the DVS power supply voltage (V DVS ) is input and operates, and monitors the control signal according to the monitoring result. Output to the voltage generator 330.

도 3은 본 발명의 실시예에 따른 비트율 감지부의 세부적인 구성을 나타낸 블록도이다.3 is a block diagram showing a detailed configuration of a bit rate detection unit according to an embodiment of the present invention.

도 3을 참조하면, 비트율 감지부(310)는 랜덤 데이터인 광대역 입력신호(VIN)와 기준 클록신호(fREF)를 비교하여 디지털 신호 2개 즉 Up 신호 또는 Down 신호를 출력하는 복수개의 D-플립플롭(DFF)(311, 313)으로 구성된다.Referring to FIG. 3, the bit rate detector 310 compares a wideband input signal V IN , which is random data, with a reference clock signal f REF , and outputs two digital signals, that is, a plurality of D signals that output up signals or down signals. A flip-flop (DFF) 311 and 313.

이러한 디지털 신호는 기준 클록신호(fREF)에 비해 입력된 광대역 입력신호(VIN)가 얼마나 빠른지 또는 얼마나 느린지는 디지털 신호의 시간 정보로 나타낸다.The digital signal is represented by time information of the digital signal how fast or how slow the input wideband input signal V IN is compared to the reference clock signal f REF .

즉, Up 신호는 광대역 입력신호(VIN)가 기준 클록신호(fREF)에 비해 얼마나 빠른지를 나타내는 출력이고, 광대역 입력신호(VIN)가 기준 클록신호(fREF)보다 느리다면 출력'로직 0'으로 유지된다. 즉 Up 신호가'1'인 시간 구간이 길면 광대역 입력신호(VIN)가 기준 클록신호(fREF)에 비해 많이 빠르다는 것을 의미한다.That is, Up signal is a broadband input signal (V IN) is a reference clock signal and an output that indicates how much faster than the (f REF), a broadband input signal (V IN) the side slower than the reference clock signal (f REF) output, logic Is maintained at 0 '. That is, when the time interval where the Up signal is '1' is long, it means that the wideband input signal V IN is much faster than the reference clock signal f REF .

또한, Down 신호는 광대역 입력신호(VIN)가 기준 클록신호(fREF)에 비해 얼마나 느린지를 나타내는 출력이고, 광대역 입력신호(VIN)가 기준 클록신호(fREF)보다 빠르면 출력은'로직1'로 유지된다.Further, Down signal is a wideband input signal (V IN) is a reference clock signal, and how slow output indicating whether compared to (f REF), a broadband input signal (V IN) is a reference clock signal (f REF) than the fast output is "logic Is maintained at 1 '.

그러면, 이상 설명한 동적 전압 스케일링 장치(300)의 일련의 동작에 대해 설명하기로 한다.Next, a series of operations of the dynamic voltage scaling device 300 described above will be described.

도 4는 본 발명의 실시예에 따른 동적 전압 스케일링 방법을 나타낸 순서도이다. 이때, 도 2 및 도 3의 구성과 연계하여 설명한다.4 is a flowchart illustrating a dynamic voltage scaling method according to an embodiment of the present invention. In this case, it will be described in connection with the configuration of FIGS. 2 and 3.

도 4를 참조하면, 비트율 감지부(310)가 광대역 입력신호(VIN) 및 기준 클록신호(fREF)를 입력받는다(S101).Referring to FIG. 4, the bit rate detector 310 receives a wideband input signal V IN and a reference clock signal f REF (S101).

그러면, 비트율 감지부(310)는 광대역 입력신호(VIN)와 기준 클록신호(fREF)를 비교(S103)하고, 광대역 입력신호(VIN)가 기준 클록신호(fREF)에 비해 얼마나 빠른지 또는 얼마나 느린지를 나타내는 디지털 신호의 시간 정보로 구성된 비트율 정보를 출력한다(S105).Then, the bit rate detection unit 310 compares the wideband input signal V IN with the reference clock signal f REF in step S103, and how fast the wideband input signal V IN is compared with the reference clock signal f REF . Alternatively, bit rate information including time information of the digital signal indicating how slow is output (S105).

전원전압 제어부(320)는 S105 단계에서 수신된 비트율 정보에 따른 디지털 신호를 축적하고, 광대역 입력신호(VIN)가 기준 클록신호(fREF)에 비해 얼마나 빠른지 또는 얼마나 느린지를 나타내는 디지털 신호의 시간 정보를 비트 정보로 나타낸 제어신호(VCONTROL)를 생성(S107)하여 DVS 전원전압 발생부(330)로 전달한다.The power supply voltage control unit 320 accumulates the digital signal according to the bit rate information received in step S105, and indicates the time of the digital signal indicating how fast or how slow the broadband input signal V IN is compared to the reference clock signal f REF . The control signal V CONTROL , which represents the information as bit information, is generated (S107) and transferred to the DVS power voltage generator 330.

그러면, DVS 전원전압 발생부(330)는 외부 전원전압(VEXT)을 토대로 제어신호(VCONTROL)의 개수만큼 생성된 DVS 전원전압(VDVS) 중에서 제어신호(VCONTROL)의 비트율 정보에 해당하는 DVS 전원전압(VDVS)을 선택(S109)하여 동작부(200)의 동작 전원으로 제공한다(S111).Then, the DVS power voltage generator 330 corresponds to the bit rate information of the control signal V CONTROL among the DVS power voltage V DVS generated as many as the number of the control signal V CONTROL based on the external power voltage V EXT . The DVS power supply voltage V DVS is selected (S109) and provided as an operating power source of the operation unit 200 (S111).

여기서, 각 단계들 전후에는 동작 성능 감지부(350)가 동작부(200)의 성능을 감시하여 성능 저하 요인이 발생하면, DVS 전원전압 발생부(330)를 트리밍시키는 단계가 더 포함될 수 있다.Here, before and after each step, the operation performance detector 350 may further include trimming the DVS power voltage generator 330 when a performance degradation factor occurs by monitoring the performance of the operation unit 200.

또한, 각 단계들 전후에는 LOS 처리부(340)가 광대역 입력 신호가 발생하지 않는 경우, 전원전압 제어부(320)를 제어하여 동작부(200)를 슬립모드로 동작시키는 단계가 더 포함될 수 있다.In addition, before and after each step, when the LOS processor 340 does not generate a wideband input signal, controlling the power supply voltage controller 320 to operate the operation unit 200 in a sleep mode.

한편, 도 5 및 도 6은 동작부(200)가 광대역 송수신기 일 경우의 본 발명의 실시예에 따른 DVS 전원전압을 공급받은 경우의 전력 성능을 시뮬레이션한 결과를 나타낸 그래프이다.5 and 6 are graphs showing simulation results of power performance when the operation unit 200 is supplied with a DVS power supply voltage according to an embodiment of the present invention in the case of a broadband transceiver.

먼저, 도 5는 본 발명의 실시예를 적용한 경우, 비트율 변화에 따른 전력 소모의 변화를 나타낸 그래프이다.First, FIG. 5 is a graph showing a change in power consumption according to a change in bit rate when the embodiment of the present invention is applied.

도 5를 참조하면, 본 발명의 실시예에 따른 동적 전압 스케일링 장치(300)를 사용하는 경우(Power_DVS)가 사용하지 않는 경우((Power_nonDVS)에 비해 비트율(Bit Rates)이 내려갈수록 전력 소모(Power Consumption)가 더 낮음을 알 수 있다. 가장 낮은 비트율에서 약 40%의 전력소모 감소 효과가 있다. 이는 본 발명의 실시예에 따른 동적 전압 스케일링 장치(300)가 비트율(Bit Rates)이 내려갈수록 DVS 전원 전압을 낮추기 때문이다.Referring to FIG. 5, when the dynamic voltage scaling device 300 according to an embodiment of the present invention is used (Power_DVS) is not used (Power_nonDVS), as the bit rate decreases, power consumption (Power It can be seen that the consumption is lowered, which has an effect of reducing power consumption by about 40% at the lowest bit rate, which means that the dynamic voltage scaling device 300 according to the embodiment of the present invention decreases as the bit rate decreases. This is because the power supply voltage is lowered.

도 6은 본 발명의 실시예를 적용한 경우, 비트율 변화에 따른 전력 효율의 변화를 나타낸 그래프이다.6 is a graph illustrating a change in power efficiency according to a change in bit rate when the embodiment of the present invention is applied.

도 6을 참조하면, 전력 효율(Power Efficiency)면에서도 본 발명의 실시예에 따른 동적 전압 스케일링 장치(300)를 사용하는 경우(Power_DVS)가 사용하지 않는 경우((Power_nonDVS)에 비해 현격한 성능 향상을 나타냄을 알 수 있다.Referring to FIG. 6, in the case of using the dynamic voltage scaling device 300 according to the embodiment of the present invention, the power efficiency (Power_DVS) is not used ((Power_nonDVS). It can be seen that.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (8)

광대역 신호 및 기준 클록 신호를 입력받아 상기 광대역 신호의 비트율 정보를 감지하는 비트율 감지부;
상기 비트율 정보에 따른 제어 신호를 출력하는 전원전압 제어부;
외부 전원을 입력받아 상기 전원전압 제어부로부터 입력받은 제어 신호에 따라 상기 외부 전원을 복수의 동적 전압 스케일링 전압으로 생성하고, 상기 복수의 동적 전압 스케일링 전압 중에서 상기 비트율 정보에 해당하는 동적 전압 스케일링 전압을 동작부-상기 동작부는 동적 전압 스케일링 전압을 이용하여 광대역 송수신기로 동작함-로 출력하는 동적 전압 스케일링 전압 발생부를 포함하고,
상기 비트율 감지부는,
상기 광대역 신호가 상기 기준 클록 신호에 비해 빠른지 또는 느린지를 비교하고, 비교 결과를 시간 정보로 출력하는 복수개의 디-플립플롭으로 구성되고,
상기 전원전압 제어부는,
상기 광대역 신호가 상기 기준 클록 신호에 비해 빠른지 혹은 느린지를 시간 정보로 나타낸 복수의 디지털 비트로 구성된 제어 신호를 생성하여 출력하는 동적 전압 스케일링 장치.A bit rate detector for receiving a wideband signal and a reference clock signal and sensing bit rate information of the wideband signal;
A power supply voltage controller configured to output a control signal according to the bit rate information;
The external power is generated as a plurality of dynamic voltage scaling voltages according to a control signal received from the power supply voltage controller, and operates a dynamic voltage scaling voltage corresponding to the bit rate information among the plurality of dynamic voltage scaling voltages. The sub-operation unit includes a dynamic voltage scaling voltage generator for outputting to the broadband transceiver using the dynamic voltage scaling voltage.
The bit rate detection unit,
Comprising a plurality of de-flip-flop to compare whether the broadband signal is faster or slower than the reference clock signal, and outputs the comparison result as time information,
The power supply voltage control unit,
And generating and outputting a control signal comprising a plurality of digital bits indicating time information whether the wideband signal is faster or slower than the reference clock signal. 삭제delete 제1항에 있어서,
상기 동작부 및 상기 동적 전압 스케일링 전압 발생부와 연결되어 상기 동작부의 성능을 감시하고, 성능 저하 요인이 발생하면, 상기 동적 전압 스케일링 전압 발생부를 트리밍시키는 동작 성능 감지부
를 더 포함하는 동적 전압 스케일링 장치.The method of claim 1,
An operation performance detection unit connected to the operation unit and the dynamic voltage scaling voltage generation unit to monitor performance of the operation unit and trimming the dynamic voltage scaling voltage generation unit when a performance degradation factor occurs
Dynamic voltage scaling device further comprising. 제1항에 있어서,
상기 광대역 입력 신호의 발생 여부를 확인하고, 상기 광대역 입력 신호가 발생하지 않는 경우, 상기 동작부가 슬립모드로 동작하도록 상기 전원전압 제어부를 제어하는 신호 손실 처리부
를 더 포함하는 동적 전압 스케일링 장치.The method of claim 1,
A signal loss processor for checking whether the wideband input signal is generated and controlling the power voltage controller to operate the sleeper in a sleep mode when the wideband input signal is not generated;
Dynamic voltage scaling device further comprising. 제1항에 있어서,
상기 동적 전압 스케일링 전압 발생부는,
외부로부터 인에이블 신호를 입력받도록 구성되어 상기 인에이블 신호에 의해 동작 여부가 결정되는 동적 전압 스케일링 장치.The method of claim 1,
The dynamic voltage scaling voltage generator,
Dynamic voltage scaling device is configured to receive an enable signal from the outside to determine whether the operation by the enable signal. 동적 전압 스케일링 장치의 동적 전압 스케일링 방법에 있어서,
광대역 신호 및 기준 클록 신호를 입력받아 복수개의 디-플립플롭이 상기 광대역 신호가 상기 기준 클록 신호에 비해 빠른지 또는 느린지를 비교한 결과를 시간 정보로 나타낸 상기 광대역 신호의 비트율 정보를 생성하는 단계;
상기 광대역 신호가 상기 기준 클록 신호에 비해 빠른지 혹은 느린지를 시간 정보로 나타낸 복수의 디지털 비트로 구성된 제어 신호에 따라 외부 전원을 복수의 동적 전압 스케일링 전압으로 생성하는 단계;
상기 복수의 동적 전압 스케일링 전압 중에서 상기 비트율 정보에 해당하는 동적 전압 스케일링 전압을 선택하는 단계; 및
선택한 동적 전압 스케일링 전압을 동작부-상기 동작부는 동적 전압 스케일링 전압을 이용하여 광대역 송수신기로 동작함-로 출력하는 단계
를 포함하는 동적 전압 스케일링 방법.In the dynamic voltage scaling method of the dynamic voltage scaling device,
Receiving a wideband signal and a reference clock signal, and generating a bit rate information of the wideband signal as a result of comparing a plurality of de-flip-flops comparing whether the wideband signal is faster or slower than the reference clock signal;
Generating an external power source with a plurality of dynamic voltage scaling voltages according to a control signal consisting of a plurality of digital bits representing time information whether the broadband signal is faster or slower than the reference clock signal;
Selecting a dynamic voltage scaling voltage corresponding to the bit rate information from the plurality of dynamic voltage scaling voltages; And
Outputting the selected dynamic voltage scaling voltage to an operating unit, wherein the operating unit operates as a broadband transceiver using the dynamic voltage scaling voltage.
Dynamic voltage scaling method comprising a. 제6항에 있어서,
상기 동작부의 성능을 감시하여 성능 저하 요인이 발생하면, 상기 동적 전압 스케일링 전압 발생부를 트리밍시키는 단계
를 더 포함하는 동적 전압 스케일링 방법.The method according to claim 6,
Monitoring the performance of the operation unit and trimming the dynamic voltage scaling voltage generator if a performance degradation factor occurs;
Dynamic voltage scaling method further comprising. 제6항에 있어서,
상기 광대역 입력 신호가 발생하지 않는 경우, 상기 동작부를 슬립모드로 동작시키는 단계
를 더 포함하는 동적 전압 스케일링 방법.The method according to claim 6,
Operating the operation unit in a sleep mode when the wideband input signal is not generated.
Dynamic voltage scaling method further comprising.
KR1020110077115A 2011-08-02 2011-08-02 Apparatus and method for dynamic voltage scaling KR101289882B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077115A KR101289882B1 (en) 2011-08-02 2011-08-02 Apparatus and method for dynamic voltage scaling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077115A KR101289882B1 (en) 2011-08-02 2011-08-02 Apparatus and method for dynamic voltage scaling

Publications (2)

Publication Number Publication Date
KR20130015234A KR20130015234A (en) 2013-02-13
KR101289882B1 true KR101289882B1 (en) 2013-07-24

Family

ID=47895084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077115A KR101289882B1 (en) 2011-08-02 2011-08-02 Apparatus and method for dynamic voltage scaling

Country Status (1)

Country Link
KR (1) KR101289882B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016591A (en) * 2005-08-04 2007-02-08 삼성전자주식회사 Voltage control apparatus and method, 3D graphics accelerator thereof
US20080297133A1 (en) * 2007-05-31 2008-12-04 Chunjie Duan Dynamic Voltage Scaling for Packet-Based Data Communication Systems
KR20090056347A (en) * 2007-11-30 2009-06-03 엘지전자 주식회사 Apparatus for controling input voltage of digital interface ic
KR20110050010A (en) * 2009-11-06 2011-05-13 삼성전자주식회사 Method of scaling voltage and frequency dynamically

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016591A (en) * 2005-08-04 2007-02-08 삼성전자주식회사 Voltage control apparatus and method, 3D graphics accelerator thereof
US20080297133A1 (en) * 2007-05-31 2008-12-04 Chunjie Duan Dynamic Voltage Scaling for Packet-Based Data Communication Systems
KR20090056347A (en) * 2007-11-30 2009-06-03 엘지전자 주식회사 Apparatus for controling input voltage of digital interface ic
KR20110050010A (en) * 2009-11-06 2011-05-13 삼성전자주식회사 Method of scaling voltage and frequency dynamically

Also Published As

Publication number Publication date
KR20130015234A (en) 2013-02-13

Similar Documents

Publication Publication Date Title
US8156353B2 (en) Techniques for communications power management based on system states
US8713338B2 (en) Methods and apparatus for low power out-of-band communications
US9378536B2 (en) CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
US9414317B2 (en) Dynamic power management in a wireless device
EP2912560B1 (en) Dynamic adjustment of an interrupt latency threshold and a resource supporting a processor in a portable computing device
JP5792645B2 (en) Semiconductor device and control method thereof
US10887075B2 (en) Method and system for adaptive link training mechanism to calibrate an embedded universal serial bus redriver clock
KR20120040819A (en) Apparatus and method for adaptive frequency scaling in digital system
Zhou et al. HEPP: A new in-situ timing-error prediction and prevention technique for variation-tolerant ultra-low-voltage designs
JP4517891B2 (en) Serial / parallel conversion circuit and parallel / serial conversion circuit
JP4991117B2 (en) Wireless communication terminal
JP2014052969A (en) Clock frequency controller and semiconductor device
EP2113823A2 (en) Packet processing apparatus
KR20170137091A (en) Control circuits for generating output enable signals, and related systems and methods
KR101289882B1 (en) Apparatus and method for dynamic voltage scaling
US20070075701A1 (en) Supply voltage characteristic measurement
EP3338402B1 (en) Power providing device and method
US9356614B1 (en) Thermometer code converter
KR20150134484A (en) Wireless communication apparatus and method of driving display device included in wireless communication apparatus
WO2014051764A1 (en) Adaptive power gating and regulation
US9184948B2 (en) Decision feedback equalizer (‘DFE’) with a plurality of independently-controlled isolated power domains
US7404090B1 (en) Device and computer system for power management using serial link connections
CN110958540B (en) USB audio conversion method and device
CN112671396A (en) Dynamic voltage frequency adjustment system and method and electronic equipment
Schmid et al. Power management strategies for serial RapidIO endpoints in FPGAs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 7