KR101288163B1 - LTCC substrate and manufacturing method thereof - Google Patents

LTCC substrate and manufacturing method thereof Download PDF

Info

Publication number
KR101288163B1
KR101288163B1 KR1020110109186A KR20110109186A KR101288163B1 KR 101288163 B1 KR101288163 B1 KR 101288163B1 KR 1020110109186 A KR1020110109186 A KR 1020110109186A KR 20110109186 A KR20110109186 A KR 20110109186A KR 101288163 B1 KR101288163 B1 KR 101288163B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
ceramic
layer
via electrode
contraction
Prior art date
Application number
KR1020110109186A
Other languages
Korean (ko)
Other versions
KR20130044864A (en
Inventor
성제홍
최윤혁
김기영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110109186A priority Critical patent/KR101288163B1/en
Priority to JP2012000131A priority patent/JP2013093535A/en
Publication of KR20130044864A publication Critical patent/KR20130044864A/en
Application granted granted Critical
Publication of KR101288163B1 publication Critical patent/KR101288163B1/en
Priority to JP2015013470A priority patent/JP2015092629A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Abstract

본 발명에 따른 무수축 세라믹 기판의 제조 방법은 비아 전극이 형성된 세라믹 기판을 준비하는 제1단계; 상기 세라믹 적층체의 적어도 일면에 형성되는 상기 비아 전극 및 상기 비아 전극의 둘레에 발생하는 결함부위를 덮는 시드층을 형성하는 제2단계; 및 상기 시드층에 도금층을 형성하는 제3단계;를 포함할 수 있다.A method of manufacturing a non-shrinkable ceramic substrate according to the present invention includes a first step of preparing a ceramic substrate on which a via electrode is formed; A second step of forming a seed layer formed on at least one surface of the ceramic laminate and covering a defect portion generated around the via electrode; And a third step of forming a plating layer on the seed layer.

Description

무수축 세라믹 기판 및 이의 제조 방법{LTCC substrate and manufacturing method thereof}Non-shrinkable ceramic substrate and manufacturing method thereof

본 발명은 무수축 세라믹 기판 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 결함이 수리된 무수축 세라믹 기판 및 이의 제조방법에 관한 것이다.The present invention relates to a non-shrink ceramic substrate and a method for manufacturing the same, and more particularly, to a non-shrink ceramic substrate and a method for manufacturing the same in which defects have been repaired.

전자기기가 점차 소형화됨에 따라 한정된 공간에 다양한 기능을 동시에 수행할 수 있고 여러 회로 패턴을 일체로 구비할 수 있는 적층형 기판에 대한 수요가 증가하고 있다.As electronic devices are gradually miniaturized, demand for stacked substrates capable of simultaneously performing various functions in a limited space and having various circuit patterns integrally increases.

한편, 통상의 인쇄회로기판(Printed Circuit Board, PCB)은 소형화가 어렵고, 고주파 영역에서의 신호 손실 및 고온 다습한 환경에서의 신호신뢰성이 떨어진다. 때문에, 적층형 기판은 통상의 인쇄회로기판이 아닌 세라믹 기판이 사용되고 있다. On the other hand, conventional printed circuit boards (PCBs) are difficult to miniaturize, and signal loss in a high frequency region and signal reliability in a high temperature and high humidity environment are inferior. For this reason, a ceramic substrate is used as a laminated substrate rather than a normal printed circuit board.

세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다. 여기서, 저온동시소성세라믹(Low Temperature Co-fired Ceramic,다층 세라믹)기판은 수축 공법과 무수축 공법 2가지 공법에 의해 제작될 수 있다. 그런데 수축 공법에 따른 세라믹 기판은 기판의 치수 변형을 야기하므로, 통상적으로는 무수축 공법에 의해 세라믹 기판을 제조한다.The main component of the ceramic substrate is a ceramic composition containing a large amount of glass (glass) capable of low-temperature co-firing. Here, the low temperature co-fired ceramic (multilayer ceramic) substrate may be manufactured by two methods of shrinkage method and non-shrinkage method. However, since the ceramic substrate according to the shrinkage method causes dimensional deformation of the substrate, the ceramic substrate is usually manufactured by the non-shrinkage method.

한편, 무수축 공법이란 세라믹 기판의 양면에 구속층을 형성하여 소성하는 방법이다. 여기서 구속층은 세라믹층이 소성 공정에서 수축되지 않도록 지지하는 구실을 하므로, 무수축 공법에 의해 제작된 세라믹 기판(이하 간단히 무수축 기판이라고 함)은 기판의 치수 변형이 거의 없다.On the other hand, the non-shrinkage method is a method of forming a constraint layer on both sides of the ceramic substrate and baking. Since the restraint layer serves as a support for the ceramic layer not to shrink during the firing process, the ceramic substrate produced by the non-shrinkage method (hereinafter simply referred to as a non-shrinkage substrate) has almost no dimensional deformation of the substrate.

그러나 이러한 무수축 세라믹 기판도 기판의 외형을 이루는 세라믹 그린시트와 비아 전극이 서로 다른 재질로 이루어지므로, 이들 부재들 간의 수축률 및 열팽창계수의 차이로 인해 이들 부재들의 경계면에서 결함(속칭, 보이드)이 형성된다.However, since the ceramic green sheet and the via electrode, which form the outer shape of the substrate, are made of different materials, defects (commonly referred to as voids) may occur at the interface between these members due to differences in shrinkage and coefficient of thermal expansion. Is formed.

그런데 이러한 결함은 무수축 세라믹 기판의 전기적 특성을 저하시킬 뿐만 아니라 고가인 무수축 세라믹 기판의 사용을 불가능하게 하므로, 무수축 세라믹 기판의 생산수율을 크게 떨어뜨린다.However, such a defect not only lowers the electrical characteristics of the non-condensation ceramic substrate but also makes it impossible to use an expensive non-condensation ceramic substrate, thereby greatly reducing the production yield of the non-contraction ceramic substrate.

따라서, 결함이 발생한 무수축 세라믹 기판을 효과적으로 수리할 수 있는 방안이 요구된다.Accordingly, there is a need for a method capable of effectively repairing a defective non-contraction ceramic substrate.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 결함부위가 보강된 무수축 세라믹 기판 및 이의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a non-shrink ceramic substrate and a method for manufacturing the same in which defects are reinforced.

상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법은 비아 전극이 형성된 세라믹 적층체을 준비하는 제1단계; 상기 세라믹 적층체의 적어도 일면에 형성되는 상기 비아 전극 및 상기 비아 전극의 둘레에 발생하는 결함부위를 덮는 시드층을 형성하는 제2단계; 및 상기 시드층에 도금층을 형성하는 제3단계;를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a non-shrinkable ceramic substrate, the method comprising: preparing a ceramic laminate in which a via electrode is formed; A second step of forming a seed layer formed on at least one surface of the ceramic laminate and covering a defect portion generated around the via electrode; And a third step of forming a plating layer on the seed layer.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층에 PR(Photo resist)층을 형성하는 제2-1단계; 및 상기 PR층을 노광 및 현상하는 제2-2단계;를 더 포함할 수 있다.Step 2-1 of forming a photo resist (PR) layer on the seed layer in the method of manufacturing a non-shrink ceramic substrate according to an embodiment of the present invention; And (2-2) exposing and developing the PR layer.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제2-2단계는 상기 세라믹 기판의 비아 전극에 대응하는 부분만을 현상하는 단계일 수 있다.In the method of manufacturing a non-shrink ceramic substrate according to an embodiment of the present disclosure, the second step 2-2 may be a step of developing only a portion corresponding to the via electrode of the ceramic substrate.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층은 Ti 또는 Cu 일 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the seed layer may be Ti or Cu.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층은 박막 증착에 의해 형성될 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the seed layer may be formed by thin film deposition.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물일 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the via electrode may be a metal material including Ag, Cu, or Au, or a mixture including any one of Ag, Cu, Au, and a glass component.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 전기 도금 또는 무전해 도금에 의해 형성될 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the plating layer may be formed by electroplating or electroless plating.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성될 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the plating layer may be formed of a metal of a different type from the via electrode.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 Cu 또는 Ni로 형성될 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the plating layer may be formed of Cu or Ni.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 세라믹 적층체의 일면 또는 양면을 연마하는 제4단계를 더 포함할 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, the method may further include a fourth step of polishing one or both surfaces of the ceramic laminate.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제4단계는 상기 시드층이 제거될 때까지 수행될 수 있다.In the method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present disclosure, the fourth step may be performed until the seed layer is removed.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제4단계는 화학적 기계적 연마(CMP)에 의해 이루어질 수 있다.
In the method of manufacturing a non-shrink ceramic substrate according to an embodiment of the present invention, the fourth step may be performed by chemical mechanical polishing (CMP).

상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 전술된 무수축 세라믹 기판의 제조방법에 의해 제조될 수 있다.The non-condensation ceramic substrate according to the embodiment of the present invention for achieving the above object can be manufactured by the method for manufacturing a non-condensation ceramic substrate described above.

또한, 상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 복수의 세라믹 그린시트로 형성되는 세라믹 적층체; 상기 세라믹 적층체에 형성되는 비아 전극; 상기 비아 전극 부근에 발생하는 결함부위; 및 상기 결함부위에 충전되는 도금층;을 포함할 수 있다.In addition, the non-contraction ceramic substrate according to an embodiment of the present invention for achieving the above object is a ceramic laminate formed of a plurality of ceramic green sheets; A via electrode formed on the ceramic laminate; A defect site occurring near the via electrode; And a plating layer filled in the defect portion.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물일 수 있다.The via electrode of the non-contraction ceramic substrate according to an embodiment of the present invention may be a metal material containing Ag, Cu, or Au, or a mixture including any one of Ag, Cu, Au, and a glass component.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성될 수 있다.The plating layer of the non-contraction ceramic substrate according to an embodiment of the present invention may be formed of a metal of a different type from the via electrode.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 도금층은 Cu 또는 Ni 로 형성될 수 있다.The plating layer of the non-contraction ceramic substrate according to an embodiment of the present invention may be formed of Cu or Ni.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 상기 세라믹 그린시트와 상기 도금층 사이에 시드층이 형성될 수 있다.In the non-contraction ceramic substrate according to an embodiment of the present invention, a seed layer may be formed between the ceramic green sheet and the plating layer.

본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 시드층은 Ti 또는 Cu로 이루어질 수 있다.The seed layer of the non-contraction ceramic substrate according to an embodiment of the present invention may be made of Ti or Cu.

본 발명에 따른 무수축 세라믹 기판의 제조방법은 무수축 세라믹 기판에 형성되는 결함을 효과적으로 보완할 수 있다.The manufacturing method of the non-contraction ceramic substrate according to the present invention can effectively compensate for defects formed in the non-contraction ceramic substrate.

따라서, 본 발명에 따르면 무수축 세라믹 기판의 생산수율을 향상시킬 수 있으며, 이를 통해 무수축 세라믹 기판의 제작단가를 낮출 수 있다.Therefore, according to the present invention, it is possible to improve the production yield of the non-condensation ceramic substrate, thereby lowering the manufacturing cost of the non-contraction ceramic substrate.

또한, 본 발명에 따른 무수축 세라믹 기판은 결함에 도금 금속으로 충전되어 있으므로, 무수축 세라믹 기판의 전기적 특성을 향상시킬 수 있다.In addition, since the non-condensation ceramic substrate according to the present invention is filled with the plating metal in the defect, the electrical characteristics of the non-contraction ceramic substrate can be improved.

따라서, 본 발명에 따르면 무수축 세라믹 기판으로 이루어지는 전자제품의 불량률을 낮출 수 있다.Therefore, according to the present invention, it is possible to lower the defective rate of the electronic product made of the non-contraction ceramic substrate.

도 1은 본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타내는 도면이고,
도 2 및 3은 본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타낸 도면이고,
도 4 및 도 5는 본 발명의 한 실시 예에 따른 무수축 세라믹 기판의 단면도이다.1 is a view showing a method of manufacturing a non-condensation ceramic substrate according to a first embodiment of the present invention,
2 and 3 are views showing a method of manufacturing a non-condensation ceramic substrate according to a second embodiment of the present invention,
4 and 5 are cross-sectional views of a non-condensation ceramic substrate according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

아래에서 본 발명을 설명함에 있어서, 본 발명의 구성요소를 지칭하는 용어들은 각각의 구성요소들의 기능을 고려하여 명명된 것이므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 안 될 것이다.
In the following description of the present invention, terms that refer to the components of the present invention are named in consideration of the function of each component, it should not be understood as a meaning limiting the technical components of the present invention.

일반적으로 무수축 세라믹 기판은 소성가공 후 금속 재질의 비아 전극과 세라믹 재질의 그린시트 간의 수축률 및 열팽창률의 차이로 인하여 결함(void)이 발생한다. In general, a non-shrinkable ceramic substrate has a void due to a difference in shrinkage rate and thermal expansion rate between a metal via electrode and a ceramic green sheet after plastic working.

이러한 결함은 결함부위에 전도성 재질을 충전하거나 비전도성 재질의 재료를 충전하는 방법으로 수리될 수 있다. 그러나 전자의 경우는 전도성 재질의 재료(예를 들어, 금속 재료)와 세라믹 기판 간의 접촉성이 떨어지므로, 전도성 재질의 재료가 결함부위에서 쉽게 분리될 수 있다. 이와 반대로 후자의 경우는 비전도성 재질의 재료(예를 들어, 수지)와 세라믹 기판 간의 접촉성이 좋으나 비아 전극의 전기적 특성을 약화시킬 수 있다.These defects can be repaired by filling the defects with conductive material or with non-conductive material. However, in the former case, since the contact between the material of the conductive material (for example, the metal material) and the ceramic substrate is inferior, the material of the conductive material can be easily separated from the defect site. In contrast, in the latter case, the contact between the non-conductive material (for example, resin) and the ceramic substrate is good, but the electrical properties of the via electrode may be weakened.

본 발명은 이러한 문제점을 인식하고 이를 해결하기 위한 것으로서, 무수축 세라믹 기판의 결함부위를 효과적으로 충전함과 동시에 비아 전극의 전기적 특성을 저하시키지 않는 방법과 이에 따른 무수축 세라믹 기판을 제공한다.
SUMMARY OF THE INVENTION The present invention is directed to recognizing and solving these problems, and provides a method for effectively filling a defect portion of a non-condensation ceramic substrate and at the same time not deteriorating an electrical property of a via electrode, and thus a non-condensation ceramic substrate.

도 1은 본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타내는 도면이고, 도 2 및 3은 본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타낸 도면이고, 도 4 및 도 5는 본 발명의 한 실시 예에 따른 무수축 세라믹 기판의 단면도이다.1 is a view showing a method of manufacturing a non-condensation ceramic substrate according to a first embodiment of the present invention, Figures 2 and 3 are views showing a method of manufacturing a non-condensation ceramic substrate according to a second embodiment of the present invention, 4 and 5 are cross-sectional views of a non-condensation ceramic substrate according to an embodiment of the present invention.

먼저, 본 발명에 따른 무수축 세라믹 기판의 제조방법을 설명한다. First, the manufacturing method of the non-contraction ceramic substrate which concerns on this invention is demonstrated.

참고로, 본 발명에 따른 무수축 세라믹 기판의 제조방법은 통상적인 무수축 세라믹 기판의 제조방법을 포함할 수 있으며, 이러한 통상적인 제조방법 이후에 진행될 수 있다.For reference, the manufacturing method of the non-condensation ceramic substrate according to the present invention may include a conventional manufacturing method of the non-condensation ceramic substrate, it may proceed after such a conventional manufacturing method.

즉, 본 발명은 복수의 세라믹 그린 시트를 적층하여 세라믹 적층체를 형성하는 단계, 세라믹 적층체에 비아 전극을 형성하는 단계, 세라믹 적층체의 상부 및 하부에 구속용 시트를 형성하는 단계, 세라믹 적층체를 소성가공하는 단계를 포함할 수 있으며, 이러한 단계가 완료된 이후에 진행될 수 있다.That is, the present invention comprises the steps of forming a ceramic laminate by stacking a plurality of ceramic green sheets, forming a via electrode on the ceramic laminate, forming a restraining sheet on the upper and lower portions of the ceramic laminate, and ceramic lamination. It may include the step of plastic working the sieve, it may proceed after the completion of this step.

세라믹 그린 시트는 800 ~ 1000℃의 소성 온도를 가지질 수 있으며, 구속용 시트는 이보다 높은 1500℃ 이상의 소성 온도를 가질 수 있다. 구속용 시트로는 알루미나(Al2O3)가 사용될 수 있다. The ceramic green sheet may have a firing temperature of 800 to 1000 ° C., and the restraint sheet may have a firing temperature of 1500 ° C. or higher. As the restraining sheet, alumina (Al 2 O 3 ) may be used.

세라믹 그린 시트의 소성가공은 세라믹 그린 시트의 소성온도와 동일온도범위(800 ~ 1000℃)에서 이루어지거나 또는 이보다 높은 온도범위에서 이루어질 수 있다.Plastic processing of the ceramic green sheet may be made in the same temperature range (800 ~ 1000 ℃) or higher than the firing temperature of the ceramic green sheet.

비아 전극은 세라믹 그린 시트에 비아를 형성하고, 비아에 전도체를 충전하는 방식으로 형성될 수 있다. The via electrode may be formed by forming a via in the ceramic green sheet and filling the via with a conductor.

여기서, 비아 전극은 Ag 또는 Cu 또는 Au의 단일 성분으로 이루어질 수 있다. 또는, 비아 전극은 Ag 또는 Cu 또는 Au를 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극은 Ag, Cu, Au 중 적어도 2가지 이상의 성분을 포함하는 혼합 성분으로 이루어질 수 있다.Here, the via electrode may be made of a single component of Ag or Cu or Au. Alternatively, the via electrode may be made of a mixed component comprising Ag or Cu or Au. Alternatively, the via electrode may be made of a mixed component including at least two or more components of Ag, Cu, and Au.

다만, 무수축 세라믹 기판의 소성온도 및 무수축 세라믹 기판의 전기적 특성효율 등을 고려할 때, 열거된 성분 중 Ag을 비아 전극으로 사용하는 것이 바람직할 수 있다.
However, in consideration of the firing temperature of the non-condensation ceramic substrate and the electrical characteristic efficiency of the non-contraction ceramic substrate, it may be preferable to use Ag as the via electrode among the listed components.

본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 도 1을 참조하여 설명한다. 참고로, 본 명세서에서 도면부호 10으로 표시된 세라믹 적층체는 무수축 세라믹 기판에서 비아 전극을 제외한 나머지 부분을 일컫는 의미로 사용될 수 있다.A method of manufacturing a non-condensation ceramic substrate according to a first embodiment of the present invention will be described with reference to FIG. 1. For reference, the ceramic laminate denoted by the reference numeral 10 in the present specification may be used to mean the rest of the non-shrink ceramic substrate except for the via electrode.

제1실시 예에 따른 무수축 세라믹 기판(100)의 제조방법은 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계를 포함할 수 있다. 아울러, 선택적으로 도금층(60)을 연마하는 연마단계를 더 포함할 수 있다.The manufacturing method of the non-condensation ceramic substrate 100 according to the first embodiment may include preparing a ceramic laminate 10, forming a seed layer 20, and forming a plating layer 60. have. In addition, a polishing step of selectively polishing the plating layer 60 may be further included.

(세라믹 기판의 준비 단계)(Preparation step of ceramic substrate)

본 단계에서는 소성가공된 세라믹 적층체(10)을 준비하는 단계일 수 있다. 구체적으로는, 본 단계는 비아 전극(20)이 형성된 세라믹 적층체(10)을 소성가공한 후 연속적으로 진행될 수 있다. In this step, it may be a step of preparing the plastic laminate 10 is plastically processed. Specifically, this step may be continuously performed after plastic working the ceramic laminate 10 in which the via electrode 20 is formed.

아울러, 본 단계는 세라믹 적층체(10)의 외관검사 이후에 진행될 수 있다.In addition, this step may be performed after the appearance inspection of the ceramic laminate 10.

전술한 바와 같이 세라믹 적층체(10)를 소성가공하면, 세라믹 그린시트(12)와 비아 전극(20)의 경계부위에 결함이 발생할 수 있다. 그러나 소성가공된 모든 세라믹 적층체(10)에 결함이 발생하는 것이 아니므로, 본 단계에 앞서 소성가공된 세라믹 적층체(10)에 결함이 있는지 여부를 검사할 수 있다.As described above, when the ceramic laminate 10 is plastically processed, defects may occur at the boundary between the ceramic green sheet 12 and the via electrode 20. However, not all defects occur in the ceramic processed laminate 10, and thus, before the present step, it is possible to check whether there is a defect in the ceramic processed laminate 10.

그러나 세라믹 적층체(10)의 전기적 신뢰성을 향상시키기 위해서는 미세한 결함이라도 수리 또는 보완하는 것이 바람직하므로, 세라믹 적층체(10)의 검사단계를 생략할 수 있다.However, in order to improve electrical reliability of the ceramic laminate 10, it is preferable to repair or supplement even a small defect, so that the inspection step of the ceramic laminate 10 may be omitted.

(시드층 형성 단계)(Seed layer forming step)

본 단계는 소성가공된 세라믹 적층체(10)의 표면에 시드층(30)을 형성하는 단계일 수 있다. This step may be a step of forming the seed layer 30 on the surface of the plastic laminated ceramic laminate (10).

소성가공된 세라믹 적층체(10)의 표면은 타 재질이 부착하기 좋은 상태가 아닐 수 있다. 때문에, 소성가공된 세라믹 적층체(10) 및 결함부위(14)에는 도금층(60)이 형성되기 어려울 수 있다.The plastic processed surface of the ceramic laminate 10 may not be in a good state to attach other materials. Therefore, the plating layer 60 may be difficult to be formed on the plastic laminate 10 and the defect portion 14 that have been plastically processed.

따라서, 세라믹 적층체(10) 및 결함부위(14)에 도금층(60)을 포함한 다른 부가적인 층들이 용이하게 부착될 수 있도록 세라믹 적층체(10)에 시드층(30)을 형성할 수 있다.Accordingly, the seed layer 30 may be formed in the ceramic laminate 10 so that other additional layers including the plating layer 60 may be easily attached to the ceramic laminate 10 and the defect portion 14.

시드층(30)은 Ti 또는 Cu의 단일 성분으로 이루질 수 있다. 또는, 시드층(30)은 Ti 또는 Cu를 포함하는 혼합 성분으로 이루어질 수 있으며, Ti 및 Cu를 모두 포함하는 혼합 성분으로 이루어질 수 있다.The seed layer 30 may consist of a single component of Ti or Cu. Alternatively, the seed layer 30 may be made of a mixed component including Ti or Cu, and may be made of a mixed component including both Ti and Cu.

이러한 성분을 포함한 시드층(30)은 박막 증착(sputtering)에 의해 형성될 수 있다. 아울러, 시드층(30)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 등에 의해서도 형성될 수 있다.The seed layer 30 including such a component may be formed by thin film deposition. In addition, the seed layer 30 may also be formed by physical vapor deposition (PVD), chemical vapor deposition (CVD), or the like.

한편, 도 1에서는 시드층(30)이 세라믹 적층체(10)의 전 표면에 걸쳐 형성되는 것으로 도시되어 있으나, 필요에 따라 결함부위(14)에만 시드층(30)이 형성될 수 있다. Meanwhile, although the seed layer 30 is shown to be formed over the entire surface of the ceramic laminate 10 in FIG. 1, the seed layer 30 may be formed only at the defect site 14 as necessary.

참고로, 본 명세서에서 결함부위(14)는 세라믹 그린시트(12)에 형성된 결함과 해당 결함으로 인해 외부로 노출된 비아 전극(20)의 표면을 포함하는 의미로 사용될 수 있다.For reference, the defect portion 14 may be used to mean a defect formed in the ceramic green sheet 12 and a surface of the via electrode 20 exposed to the outside due to the defect.

(도금층 형성 단계)(Plating Layer Formation Step)

본 단계는 시드층(30)에 도금층(60)을 형성하는 단계일 수 있다.This step may be a step of forming the plating layer 60 on the seed layer 30.

세라믹 적층체(10)에 시드층(30)이 형성되면, 세라믹 적층체(10)의 표면에 다 재질(특히 금속 재질)이 쉽게 부착될 수 있다. 따라서, 본 단계에서는 이러한 시드층(30)의 특성을 이용하여 결함부위(14)에 도금층(60)을 형성할 수 있다.When the seed layer 30 is formed on the ceramic laminate 10, a multi-material (particularly a metal material) may be easily attached to the surface of the ceramic laminate 10. Therefore, in this step, the plating layer 60 may be formed on the defect site 14 by using the characteristics of the seed layer 30.

도금층(60)은 전기 도금 또는 무전해 도금에 의해 형성될 수 있다.The plating layer 60 may be formed by electroplating or electroless plating.

도금층(60)은 Ni의 단일 성분으로 이루질 수 있다. 그러나 필요에 따라 Ni을 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)과 다른 성분으로 이루어질 수 있다.The plating layer 60 may be made of a single component of Ni. However, if necessary, it may consist of a mixed component containing Ni. Alternatively, the via electrode 20 may be formed of a different component.

예를 들어, 비아 전극(20)이 Ag을 주성분으로 하는 재질로 형성된 경우, 도금층(60)은 Ni, Ni/Cu, Cu 중 어느 하나를 주성분으로 하는 재질로 형성될 수 있다.For example, when the via electrode 20 is formed of a material mainly containing Ag, the plating layer 60 may be formed of a material mainly containing one of Ni, Ni / Cu, and Cu.

이처럼, 도금층(60)을 비아 전극(20)과 다른 성분으로 형성하면, 세라믹 적층체(10)의 연마 가공 후 세라믹 적층체(10)에 결함이 발생한 부위(즉, 결합부위(14))를 쉽게 파악할 수 있다.As such, when the plating layer 60 is formed of a component different from the via electrode 20, a portion where the defect occurs in the ceramic laminate 10 after polishing the ceramic laminate 10 (that is, the bonding portion 14) is removed. It is easy to see.

참고로, 본 실시 예에서는 도금층(60)이 세라믹 적층체(10)의 전 표면에 형성되는 것으로 도시되어 있으나, 필요에 따라 결함부위(14)에만 도금층(60)을 형성할 수 있다(이 경우, 시드층(30)은 결함부위(14)에만 형성될 것이다).For reference, in the present embodiment, the plating layer 60 is illustrated as being formed on the entire surface of the ceramic laminate 10, but if necessary, the plating layer 60 may be formed only at the defective portion 14 (in this case) , Seed layer 30 will be formed only at defect 14.

한편, 도금층(60)은 세라믹 적층체(10)의 결함부위(14)를 완전히 매울 때까지 진행될 수 있다. 이를 위해 도금층(60)의 형성 공정(즉, 전해 도금공정 또는 무전해 도금공정)은 1회 이상 반복 수행될 수 있다.On the other hand, the plating layer 60 may proceed until the defect portion 14 of the ceramic laminate 10 is completely filled. To this end, the formation process of the plating layer 60 (ie, the electrolytic plating process or the electroless plating process) may be repeated one or more times.

(연마 단계)(Polishing stage)

본 단계는 도금층(60)을 연마하는 단계일 수 있다.This step may be a step of polishing the plating layer 60.

세라믹 적층체(10)의 전 표면에 도금층(60)이 형성되면, 세라믹 적층체(10)의 결함부위(14)가 보완되므로 세라믹 적층체(10)의 전기적 특성을 향상시킬 수 있다.When the plating layer 60 is formed on the entire surface of the ceramic laminate 10, the defective portion 14 of the ceramic laminate 10 may be compensated for, thereby improving electrical characteristics of the ceramic laminate 10.

그러나 이러한 도금층(60)은 설계된 도금패턴과 관계없이 모든 비아 전극(20)이 연결될 수 있다. 따라서, 세라믹 적층체(10)의 표면이 외부로 노출되도록 도금층(60)을 연마할 필요가 있다.However, the via layer 20 may be connected to all via electrodes 20 regardless of the designed plating pattern. Therefore, it is necessary to polish the plating layer 60 so that the surface of the ceramic laminate 10 is exposed to the outside.

연마 단계는 기계적인 연마공정에 의해 이루어질 수 있다. 또는 연마 단계는 화학적 기계적 연마공정(CMP)에 의해 이루어질 수 있다.The polishing step may be accomplished by a mechanical polishing process. Alternatively, the polishing step may be performed by a chemical mechanical polishing process (CMP).

연마 단계는 전술한 바와 같이 세라믹 적층체(10)의 표면이 노출될 때까지 수행될 수 있다. 다만, 결함부위(14)에만 도금층(60)이 형성된 경우라면, 비아 전극(20)의 표면이 노출될 때까지 수행될 수 있다.As described above, the polishing step may be performed until the surface of the ceramic laminate 10 is exposed. However, if the plating layer 60 is formed only on the defective portion 14, the surface of the via electrode 20 may be exposed.

연마 단계가 완료되면, 결함부위(14)가 수리된 무수축 세라믹 기판(100)을 얻을 수 있다.When the polishing step is completed, it is possible to obtain the non-contraction ceramic substrate 100 in which the defect portion 14 is repaired.

위와 같이 이루어진 본 실시 예는 시드층(20)이 형성된 후 도금층(60)이 형성되므로, 무수축 세라믹 기판(100)의 전기적 특성을 향상시킬 수 있다. In the present embodiment made as described above, since the plating layer 60 is formed after the seed layer 20 is formed, the electrical properties of the non-contraction ceramic substrate 100 may be improved.

또한, 본 실시 예에 따르면 무수축 세라믹 기판(100)의 결함부위(14)가 완벽하게 수리될 수 있으므로, 고가인 무수축 세라믹 기판(100)의 생산 수율을 향상시킬 수 있다.
In addition, according to the present embodiment, since the defect portion 14 of the non-condensation ceramic substrate 100 can be completely repaired, the yield of the expensive non-condensation ceramic substrate 100 can be improved.

본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 도 2 및 도 3을 참조하여 설명한다.A method of manufacturing a non-condensation ceramic substrate according to a second embodiment of the present invention will be described with reference to FIGS. 2 and 3.

제2실시 예에 따른 무수축 세라믹 기판의 제조방법은 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계를 포함하고, PR층 형성 단계, PR층 노광 및 현상 단계를 더 포함할 수 있다.A method of manufacturing a non-shrinkable ceramic substrate according to a second embodiment includes preparing a ceramic laminate 10, forming a seed layer 20, and forming a plating layer 60, and forming a PR layer. The step may further include a PR layer exposure and development step.

즉, 제2실시 예는 PR층 형성 단계, PR층 노광 및 현상 단계를 더 수행한다는 점에서 제1실시 예와 구별될 수 있다.That is, the second embodiment can be distinguished from the first embodiment in that it further performs the PR layer forming step, the PR layer exposure and the developing step.

참고로, 본 실시 예의 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계는 전술된 제1실시 예와 동일하므로, 이들 단계에 대한 상세한 설명은 생략한다.For reference, the step of preparing the ceramic laminate 10 of the present embodiment, the step of forming the seed layer 20, the step of forming the plating layer 60 is the same as the first embodiment described above, for these steps Detailed description will be omitted.

(PR층 형성 단계)(PR layer formation step)

본 단계는 시드층(30)에 PR층(40)을 형성하는 단계일 수 있으며, 시드층(30) 형성 단계 이후에 수행될 수 있다. 여기서, PR층(40)은 자외선에 의해 경화되는 재질로 형성될 수 있다. 예를 들어, PR층(40)은 수지 재질로 형성될 수 있다.This step may be a step of forming the PR layer 40 on the seed layer 30, it may be performed after the step of forming the seed layer (30). Here, the PR layer 40 may be formed of a material that is cured by ultraviolet rays. For example, the PR layer 40 may be formed of a resin material.

PR층(40)은 프린팅, 분사, 스크린 인쇄 등의 방법을 형성될 수 있다. 그러나 PR층(40)은 이외의 방법으로도 형성될 수 있다.
The PR layer 40 may be formed by printing, spraying, screen printing, or the like. However, the PR layer 40 may be formed by other methods.

(PR층 노광 및 현상 단계)(PR layer exposure and development step)

본 단계는 PR층(40)을 노광 및 현상하는 단계를 포함할 수 있다.This step may include exposing and developing the PR layer 40.

시드층(30)에 PR층(40)이 형성되면, PR층(40)에 마스크(50)를 형성하고 PR층(40)의 일부분을 노광 및 현상할 수 있다. 즉, 본 단계에서는 비아 전극(20)이 형성된 부분만이 노광될 수 있도록 마스크(50)를 형성하고, 비아 전극(20)에 형성된 PR층(40)을 제거할 수 있다.When the PR layer 40 is formed on the seed layer 30, a mask 50 may be formed on the PR layer 40, and a portion of the PR layer 40 may be exposed and developed. That is, in this step, the mask 50 may be formed to expose only the portion where the via electrode 20 is formed, and the PR layer 40 formed on the via electrode 20 may be removed.

여기서, PR층(40)의 제거는 결함부위(14)가 형성된 비아 전극(20)에서만 이루어질 수 있다. 그러나 작업의 편의성을 도모하기 위해 모든 비아 전극(20)의 PR층(40)이 제거될 수 있다.
Here, the removal of the PR layer 40 may be performed only at the via electrode 20 in which the defect portion 14 is formed. However, the PR layers 40 of all the via electrodes 20 can be removed to facilitate the operation.

이와 같이 이루어진 본 실시 예는 PR층(40)에 의해 도금층(60)이 필요한 부분만이 노출되므로, 도금층(60)의 형성 단계를 신속하게 진행할 수 있다.In this embodiment made as described above, since only the portion requiring the plating layer 60 is exposed by the PR layer 40, the forming step of the plating layer 60 can be quickly performed.

또한, 본 실시 예에 따르면 도금층(60)이 결함부위(14)를 포함한 비아 전극(20)에만 형성되므로, 도금층(60)을 형성하는데 필요한 원자재 비용을 감소시킬 수 있다.In addition, according to the present exemplary embodiment, since the plating layer 60 is formed only on the via electrode 20 including the defect portion 14, the raw material cost required to form the plating layer 60 may be reduced.

한편, 결함부위(14)를 매우고 남은 부분(도 1 내지 도 3을 기준으로 위로 솟아오른 부분)과 PR층(40)은 무수축 세라믹 기판(100)에 있어서 불필요한 부분일 수 있으므로, 연마 단계를 통해 제거될 수 있다.On the other hand, since the portion remaining after the defect portion 14 (the portion rising upward with reference to FIGS. 1 to 3) and the PR layer 40 may be unnecessary portions in the non-contraction ceramic substrate 100, the polishing step Can be removed via

참고로, 연마 단계는 제1실시 예에서 이미 설명하였으므로, 이에 대한 상세한 설명을 생략한다.
For reference, since the polishing step has already been described in the first embodiment, a detailed description thereof will be omitted.

다음에서는 본 발명에 따른 무수축 세라믹 기판을 설명한다.Next, the non-contraction ceramic substrate according to the present invention will be described.

본 발명의 한 실시 예에 따른 무수축 세라믹 기판을 도 4 및 도 5를 참조하여 설명한다.A non-contraction ceramic substrate according to an embodiment of the present invention will be described with reference to FIGS. 4 and 5.

본 실시 예에 따른 무수축 세라믹 기판(100)은 세라믹 적층체(10), 비아 전극(20), 시드층(30), PR층(40), 도금층(60)을 포함할 수 있다.The non-contraction ceramic substrate 100 according to the present exemplary embodiment may include a ceramic laminate 10, a via electrode 20, a seed layer 30, a PR layer 40, and a plating layer 60.

세라믹 적층체(10)는 복수의 세라믹 그린시트(12)를 포함할 수 있다. 아울러, 세라믹 적층체(10)는 복수의 세라믹 그린시트(12)를 상하방향(도 4 기준 방향임)으로 적층하여 형성될 수 있다.The ceramic laminate 10 may include a plurality of ceramic green sheets 12. In addition, the ceramic laminate 10 may be formed by stacking a plurality of ceramic green sheets 12 in a vertical direction (the reference direction of FIG. 4).

한편, 첨부된 도면에서는 5장의 세라믹 그린시트(12)가 적층되어 세라믹 적층체(10)를 형성하는 것으로 도시되어 있으나, 이보다 적거나 또는 많은 세라믹 그린시트(12)를 적층하여 세라믹 적층체(10)를 형성할 수 있다.Meanwhile, in the accompanying drawings, five ceramic green sheets 12 are stacked to form the ceramic laminate 10, but less or more ceramic green sheets 12 are stacked to stack the ceramic laminate 10. ) Can be formed.

비아 전극(20)은 세라믹 적층체(10)에 형성될 수 있다. 비아 전극(20)은 세라믹 그린시트(12)에 비아를 형성하고, 비아에 전도체를 충전하는 방식으로 형성될 수 있다. The via electrode 20 may be formed in the ceramic laminate 10. The via electrode 20 may be formed by forming a via in the ceramic green sheet 12 and filling the via with a conductor.

여기서, 비아 전극(20)은 Ag 또는 Cu 또는 Au의 단일 성분으로 이루어질 수 있다. 또는, 비아 전극(20)은 Ag 또는 Cu 또는 Au를 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)은 Ag, Cu, Au 중 적어도 2가지 이상의 성분을 포함하는 혼합 성분으로 이루어질 수 있다.Here, the via electrode 20 may be made of a single component of Ag, Cu, or Au. Alternatively, the via electrode 20 may be made of a mixed component including Ag, Cu, or Au. Alternatively, the via electrode 20 may be made of a mixed component including at least two or more components of Ag, Cu, and Au.

다만, 무수축 세라믹 기판의 소성온도 및 무수축 세라믹 기판의 전기적 특성효율 등을 고려할 때, 열거된 성분 중 Ag을 비아 전극(20)으로 사용하는 것이 바람직할 수 있다.However, in consideration of the firing temperature of the non-condensation ceramic substrate and the electrical characteristic efficiency of the non-contraction ceramic substrate, it may be preferable to use Ag as the via electrode 20 among the listed components.

시드층(30)은 Ti 또는 Cu의 단일 성분으로 이루질 수 있다. 또는, 시드층(30)은 Ti 또는 Cu를 포함하는 혼합 성분으로 이루어질 수 있으며, Ti 및 Cu를 모두 포함하는 혼합 성분으로 이루어질 수 있다. 이와 같이 이루어진 시드층(30)은 연마 단계에서 제거될 수 있다.The seed layer 30 may consist of a single component of Ti or Cu. Alternatively, the seed layer 30 may be made of a mixed component including Ti or Cu, and may be made of a mixed component including both Ti and Cu. The seed layer 30 thus formed may be removed in the polishing step.

PR층(40)은 시드층(30)에 형성될 수 있다. PR층(40)은 자외선에 의해 경화되는 재질로 형성될 수 있으며, 연마 단계에서 제거될 수 있다.The PR layer 40 may be formed in the seed layer 30. The PR layer 40 may be formed of a material that is cured by ultraviolet rays, and may be removed in the polishing step.

PR층(40)은 프린팅, 분사, 스크린 인쇄 등의 방법을 형성될 수 있다. 그러나 PR층(40)은 이외의 방법으로도 형성될 수 있다.The PR layer 40 may be formed by printing, spraying, screen printing, or the like. However, the PR layer 40 may be formed by other methods.

도금층(60)은 결함부위(14) 또는 비아 전극(20)에 형성될 수 있다. 또는 도금층(60)은 결함부위(14)와 비아 전극(20)에 모두 형성될 수 있다. 이 같은 도금층(60)은 전해 도금 또는 무전해 도금에 의해 형성될 수 있다.The plating layer 60 may be formed on the defect portion 14 or the via electrode 20. Alternatively, the plating layer 60 may be formed on both the defect portion 14 and the via electrode 20. The plating layer 60 may be formed by electrolytic plating or electroless plating.

도금층(60)은 Ni의 단일 성분으로 이루질 수 있다. 그러나 필요에 따라 Ni을 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)과 다른 성분으로 이루어질 수 있다.The plating layer 60 may be made of a single component of Ni. However, if necessary, it may consist of a mixed component containing Ni. Alternatively, the via electrode 20 may be formed of a different component.

예를 들어, 비아 전극(20)이 Ag을 주성분으로 하는 재질로 형성된 경우, 도금층(60)은 Ni, Ni/Cu, Cu 중 어느 하나를 주성분으로 하는 재질로 형성될 수 있다.For example, when the via electrode 20 is formed of a material mainly containing Ag, the plating layer 60 may be formed of a material mainly containing one of Ni, Ni / Cu, and Cu.

이와 같이 형성된 도금층(60)은 비아 전극(20)과 다른 성분으로 형성되므로, 무수축 세라믹 기판(100)에 육안으로 식별될 수 있다.Since the plating layer 60 formed as described above is formed of a component different from the via electrode 20, the plating layer 60 may be visually identified on the non-contraction ceramic substrate 100.

한편, 본 실시 예에 따른 무수축 세라믹 기판(100)은 연마공정을 통해 시드층(30)과 PR층(40)이 제거된 형상을 가질 수 있다(도 5 참조). Meanwhile, the non-contraction ceramic substrate 100 according to the present exemplary embodiment may have a shape in which the seed layer 30 and the PR layer 40 are removed through a polishing process (see FIG. 5).

참고로, 도 4에 도시된 무수축 세라믹 기판(100)은 세라믹 적층체(10)의 표면이 PR층(40)이 남아있는 형태이므로, 무수축 세라믹 기판(100)의 운반 및 보관 시 발생할 수 있는 외부충격으로부터 무수축 세라믹 기판(100)을 효과적으로 보호할 수 있다.For reference, the non-condensation ceramic substrate 100 illustrated in FIG. 4 may have a form in which the PR layer 40 remains on the surface of the ceramic laminate 10, and thus may occur during transportation and storage of the non-contraction ceramic substrate 100. It is possible to effectively protect the non-contraction ceramic substrate 100 from the external impact.

이와 달리 도 5에 도시된 무수축 세라믹 기판(100)은 세라믹 적층체(10)의 표면에 다른 회로 패턴이나 다른 전자부품을 탑재할 수 있는 형태이므로, 무수축 세라믹 기판(100)을 이용한 제2가공이 용이할 수 있다.On the other hand, since the non-condensation ceramic substrate 100 shown in FIG. 5 is a form in which other circuit patterns or other electronic components may be mounted on the surface of the ceramic laminate 10, the second non-contraction ceramic substrate 100 may be used. Processing can be easy.

본 발명은 이상에서 설명되는 실시 예에만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions And various modifications may be made.

100 무수축 세라믹 기판
10 세라믹 기판 12 (세라믹) 그린시트
20 비아 전극 30 시드층
40 PR 층 50 마스크
60 도금층100 non-contraction ceramic substrate
10 Ceramic Substrate 12 (Ceramic) Green Sheet
20 via electrode 30 seed layer
40 PR Floor 50 Masks
60 plating layer

Claims (19)

비아 전극이 형성된 세라믹 적층체를 준비하는 제1단계;
상기 세라믹 적층체의 적어도 일면에 형성되는 상기 비아 전극 및 상기 비아 전극의 둘레에 발생하는 결함부위를 덮는 시드층을 형성하는 제2단계; 및
상기 시드층에 도금층을 형성하는 제3단계;
를 포함하는 무수축 세라믹 기판의 제조방법.
Preparing a ceramic laminate in which a via electrode is formed;
A second step of forming a seed layer formed on at least one surface of the ceramic laminate and covering a defect portion generated around the via electrode; And
Forming a plating layer on the seed layer;
Method for producing a non-shrinkable ceramic substrate comprising a.
제1항에 있어서,
상기 시드층에 PR(Photo resist)층을 형성하는 제2-1단계;
상기 PR층을 노광 및 현상하는 제2-2단계;
를 더 포함하는 무수축 세라믹 기판의 제조방법.
The method of claim 1,
Forming a photo resist (PR) layer on the seed layer;
Step 2-2 of exposing and developing the PR layer;
Method for producing a non-condensation ceramic substrate further comprising.
제2항에 있어서,
상기 제2-2단계는 상기 세라믹 적층체의 비아 전극에 대응하는 부분만을 현상하는 단계인 무수축 세라믹 기판의 제조방법.
The method of claim 2,
The method of manufacturing the non-shrinkable ceramic substrate may include developing only a portion corresponding to the via electrode of the ceramic laminate.
제1항에 있어서,
상기 시드층은 Ti 또는 Cu 인 무수축 세라믹 기판의 제조방법.
The method of claim 1,
The seed layer is a manufacturing method of a non-contraction ceramic substrate is Ti or Cu.
제1항에 있어서,
상기 시드층은 박막 증착에 의해 형성되는 무수축 세라믹 기판의 제조방법.
The method of claim 1,
And the seed layer is formed by thin film deposition.
제1항에 있어서,
상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물인 무수축 세라믹 기판의 제조방법.
The method of claim 1,
The via electrode is a metal material containing Ag or Cu or Au or a mixture of any one of Ag, Cu, Au and a glass component manufacturing method of a non-shrink ceramic substrate.
제1항에 있어서,
상기 도금층은 전기 도금 또는 무전해 도금에 의해 형성되는 무수축 세라믹 기판의 제조방법.
The method of claim 1,
The plating layer is a manufacturing method of a non-condensation ceramic substrate formed by electroplating or electroless plating.
제1항에 있어서,
상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성되는 무수축 세라믹 기판의 제조방법.
The method of claim 1,
And the plating layer is formed of a metal of a different type from the via electrode.
제7항에 있어서,
상기 도금층은 Cu 또는 Ni 로 형성되는 무수축 세라믹 기판의 제조방법.
The method of claim 7, wherein
The plating layer is a manufacturing method of a non-contraction ceramic substrate is formed of Cu or Ni.
제1항에 있어서,
상기 세라믹 적층체의 일면 또는 양면을 연마하는 제4단계를 더 포함하는 무수축 세라믹 기판의 제조방법.
The method of claim 1,
And a fourth step of polishing one or both surfaces of the ceramic laminate.
제10항에 있어서,
상기 제4단계는 상기 시드층이 제거될 때까지 수행되는 무수축 세라믹 기판의 제조방법.
The method of claim 10,
And the fourth step is performed until the seed layer is removed.
제10항에 있어서,
상기 제4단계는 화학적 기계적 연마(CMP)에 의해 이루어지는 무수축 세라믹 기판의 제조방법.
The method of claim 10,
The fourth step is a method of manufacturing a non-shrink ceramic substrate by chemical mechanical polishing (CMP).
제1항 내지 제12항에 기재된 어느 한 무수축 세라믹 기판의 제조방법에 의해 제조된 무수축 세라믹 기판.
The non-contraction ceramic substrate manufactured by the manufacturing method of any one of the non-contraction ceramic substrates of Claims 1-12.
복수의 세라믹 그린시트로 형성되는 세라믹 적층체;
상기 세라믹 적층체에 형성되는 비아 전극;
상기 비아 전극 부근에 발생하는 결함부위; 및
상기 결함부위에 충전되는 도금층;
을 포함하는 무수축 세라믹 기판.
A ceramic laminate formed of a plurality of ceramic green sheets;
A via electrode formed on the ceramic laminate;
A defect site occurring near the via electrode; And
A plating layer filled in the defect portion;
Non-contraction ceramic substrate comprising a.
제14항에 있어서,
상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물인 무수축 세라믹 기판.
15. The method of claim 14,
The via electrode is a non-shrink ceramic substrate which is a metal material containing Ag or Cu or Au, or a mixture containing any one of Ag, Cu, Au and a glass component.
제14항에 있어서,
상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성되는 무수축 세라믹 기판.
15. The method of claim 14,
The plating layer is a non-contraction ceramic substrate is formed of a metal of a different type from the via electrode.
제16항에 있어서,
상기 도금층은 Cu 또는 Ni로 형성되는 무수축 세라믹 기판.
17. The method of claim 16,
The plating layer is a non-contraction ceramic substrate is formed of Cu or Ni.
제14항에 있어서,
상기 세라믹 그린시트와 상기 도금층 사이에는 시드층이 형성되는 무수축 세라믹 기판.
15. The method of claim 14,
A non-contraction ceramic substrate having a seed layer formed between the ceramic green sheet and the plating layer.
제18항에 있어서,
상기 시드층은 Ti 또는 Cu로 이루어지는 무수축 세라믹 기판.19. The method of claim 18,
The seed layer is a non-contraction ceramic substrate made of Ti or Cu.
KR1020110109186A 2011-10-25 2011-10-25 LTCC substrate and manufacturing method thereof KR101288163B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110109186A KR101288163B1 (en) 2011-10-25 2011-10-25 LTCC substrate and manufacturing method thereof
JP2012000131A JP2013093535A (en) 2011-10-25 2012-01-04 Non-shrinkage ceramic substrate and method of manufacturing the same
JP2015013470A JP2015092629A (en) 2011-10-25 2015-01-27 Non-shrinkage ceramic substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109186A KR101288163B1 (en) 2011-10-25 2011-10-25 LTCC substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20130044864A KR20130044864A (en) 2013-05-03
KR101288163B1 true KR101288163B1 (en) 2013-07-18

Family

ID=48616424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109186A KR101288163B1 (en) 2011-10-25 2011-10-25 LTCC substrate and manufacturing method thereof

Country Status (2)

Country Link
JP (2) JP2013093535A (en)
KR (1) KR101288163B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122813A1 (en) * 2013-02-08 2014-08-14 株式会社村田製作所 Layered inductor element and dc-dc converter module
JP6104054B2 (en) * 2013-05-31 2017-03-29 日本特殊陶業株式会社 Manufacturing method of ceramic substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053453A (en) 1999-08-06 2001-02-23 Tdk Corp Multilayer substrate, high frequency module and manufacturing method thereof
JP2007317711A (en) * 2006-05-23 2007-12-06 Tdk Corp Laminated substrate and manufacturing method thereof
KR101043463B1 (en) * 2009-05-28 2011-06-23 삼성전기주식회사 Multilayer ceramic board and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116891A (en) * 1990-09-06 1992-04-17 Fujitsu Ltd Formation of via in wiring board
DE69105753T2 (en) * 1990-11-15 1995-05-24 Ibm MANUFACTURING METHOD OF A THIN-LAYER MULTIPLE LAYER STRUCTURE.
JP2001291946A (en) * 2000-04-04 2001-10-19 Fujitsu Ltd Thin-film wiring board and producing method therefor
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
JP4408432B2 (en) * 2005-12-26 2010-02-03 東京エレクトロン株式会社 Method for forming damascene wiring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053453A (en) 1999-08-06 2001-02-23 Tdk Corp Multilayer substrate, high frequency module and manufacturing method thereof
JP2007317711A (en) * 2006-05-23 2007-12-06 Tdk Corp Laminated substrate and manufacturing method thereof
KR101043463B1 (en) * 2009-05-28 2011-06-23 삼성전기주식회사 Multilayer ceramic board and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130044864A (en) 2013-05-03
JP2015092629A (en) 2015-05-14
JP2013093535A (en) 2013-05-16

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
JP4703680B2 (en) Method for manufacturing embedded printed circuit board
KR101055509B1 (en) Electronic component embedded printed circuit board
US20160323996A1 (en) Multilayer circuit board and inspection apparatus including the same
KR20140086375A (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
JP5182367B2 (en) Multilayer ceramic substrate and manufacturing method thereof
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
KR20070068445A (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
KR101288163B1 (en) LTCC substrate and manufacturing method thereof
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same
US10499512B2 (en) Multi-layer circuit board and manufacturing method thereof
KR100748238B1 (en) Non-shrinkage ceramic substrate and method of manufacturing the same
JP4063240B2 (en) Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package
JP2010283319A (en) Multilayer ceramic substrate and method of manufacturing the same
US20130043060A1 (en) Method for forming coreless flip chip ball grid array (fcbga) substrates and such substrates formed by the method
JP2004186665A (en) Multilayer structured component and its manufacturing method
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR101038335B1 (en) Manufacturing method of multi-layer printed circuit board
US11956904B2 (en) Multilayer circuit board and manufacturing method therefor
JP6375595B2 (en) Coreless wiring board manufacturing method and peeling apparatus
KR101415635B1 (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
KR100968977B1 (en) Non-shiringkage ceramic substrate and manufacturing method thereof
US20140174798A1 (en) Metal core substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 7