KR101285079B1 - 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로 - Google Patents

전계효과 트랜지스터를 이용한 동기정류형 전파정류회로 Download PDF

Info

Publication number
KR101285079B1
KR101285079B1 KR1020120066785A KR20120066785A KR101285079B1 KR 101285079 B1 KR101285079 B1 KR 101285079B1 KR 1020120066785 A KR1020120066785 A KR 1020120066785A KR 20120066785 A KR20120066785 A KR 20120066785A KR 101285079 B1 KR101285079 B1 KR 101285079B1
Authority
KR
South Korea
Prior art keywords
rectifier
base
emitter
collector
source
Prior art date
Application number
KR1020120066785A
Other languages
English (en)
Inventor
배현도
Original Assignee
(주)정도파워텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)정도파워텍 filed Critical (주)정도파워텍
Priority to KR1020120066785A priority Critical patent/KR101285079B1/ko
Application granted granted Critical
Publication of KR101285079B1 publication Critical patent/KR101285079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

전계효과 트랜지스터를 이용하여 전파정류회로를 구성하여 동기정류를 통한 전파정류를 수행하도록 한 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로가 제시된다. 제시된 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로는 바디 다이오드를 내장한 FET를 포함하는 정류부들로 회로를 구성하여, 종래의 전원공급장치에 사용되는 브릿지 정류회로에 비해 전파정류시의 효율감소를 최소화하고, 종래의 전원공급장치에 비해 에너지 손실 발생을 최소화하고, 발열에 의한 전원공급장치의 수명 저하를 최소화한다.

Description

전계효과 트랜지스터를 이용한 동기정류형 전파정류회로{THE SYNCHRONOUS RECTIFIER TYPE ALL WAVE RECTIFIER USING THE FIELD EFFECT TRANSISTOR}
본 발명은 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로에 관한 것으로, 더욱 상세하게는 전력변환장치의 교류전압을 전파정류된 직류전압으로 변환하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로에 대한 것이다.
일반적으로, 전원공급장치는 상용 교류(AC) 100/220V 전원을 직류(DC)로 전파정류하여 전자장치에서 사용되는 전원을 공급한다. 이때, 전원공급장치는 고주파 스위칭(SWITCHING) 방식에 의한 직류-직류 컨버터(DC-DC CONVERTER)를 이용하여 직류로 전파정류된 전원을 공급 전원으로 변환하여 전자장치에 공급한다.
종래의 전원공급장치에서는 전파정류를 위해 브릿지 다이오드(BRIDGE DIODE)를 사용하는 방법이 주로 사용된다. 브릿지 다이오드를 이용한 전파정류회로의 일례로는 한국 등록특허 10-0216677(명칭: 전파 정류 회로인 브리지 회로를 병렬로 연결하여 교류를 직류로 전환하는 전환 장치)가 있다. 이때, 도 1에 도시된 바와 같이, 종래의 전원공급장치는 브릿지 다이오드를 이용한 전파정류회로를 구성하고, 브릿지 다이오드를 이용하여 교류 전압(도 2 참조)을 직류 전압(도 3 참조)으로 전파정류한다.
하지만, 브릿지 다이오드를 이용하여 정파정류를 수행하는 종래의 전원공급장치는 2개의 다이오드를 거치는 과정에서 대략 1.6V 내지 2.0V 정도의 손실이 발생하는 문제점이 있다. 이는, 저전압(AC100V)일 경우 대략 2% 정도의 효율 감소에 해당하고, 고전압(AC220V)일 경우 대략 1% 정도의 효율감소에 해당한다.
그에 따라, 종래의 전원공급장치는 전파정류시의 효율감소로 인해 에너지 손실이 발생하게 되고, 전원공급장치의 발열을 유발하여 장치 수명이 저하되는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 전계효과 트랜지스터를 이용하여 전파정류회로를 구성하여 동기정류를 통한 전파정류를 수행하도록 한 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로는,하나의 FET(QF1), 세개의 BJT(QF2~QF4), 네개의 저항(RF1~RF3, RF5), 하나의 커패시터(CF1), 하나의 다이오드(DF1)를 포함하여 구성되어, AC1의 전압이 AC2의 전압 이상인 경우 도통 상태가 되는 제1정류부; 하나의 FET(QG1), 세개의 BJT(QG2~QG4), 네개의 저항(RG1~RG3, RG5), 하나의 커패시터(CG1), 하나의 다이오드(DG1)를 포함하여 구성되어, AC2의 전압이 AC1의 전압 이상인 경우 도통 상태가 되는 제2정류부; 하나의 FET(QH1), 세개의 BJT(QH2~QH4), 네개의 저항(RH1~RH3, RH5), 하나의 커패시터(CH1), 두개의 다이오드(DH1, DH2)를 포함하여 구성되어, AC2의 전압이 AC1의 전압 이상인 경우 도통 상태가 되는 제3정류부; 및 하나의 FET(QI1), 세개의 BJT(QI2~QI4), 네개의 저항(RI1~RI3, RI5), 하나의 커패시터(CI1), 두개의 다이오드(DI1, DI2)를 포함하여 구성되어, AC1의 전압이 AC2의 전압 이상인 경우 도통 상태가 되는 제4정류부를 포함한다.
QF1의 Source는 제2정류부, 보조전압 발생부, QF2의 Collector, QF4의 Emitter, CF1의 일측, DC-와 연결되고, QF1의 Gate는 QF2의 Emitter와 연결되고, QF1의 Drain은 제3정류부, DF1 및 AC2에 연결되고, QF2의 Collector는 보조전압 발생부, DC-, QF1의 Source, QF4의 Emitter, CF1의 일측과 연결되고, QF2의 Base는 QF3의 Base, QF4의 Collector, RF2의 일측과 연결되고, QF2의 Emitter는 QF1의 Gate, QF3의 Emitter와 연결되고, QF3의 Collector는 RF3의 일측과 연결되고, QF3의 Base는 QF2의 Base, RF2의 일측과 연결되고, QF3의 Emitter는 QF1의 Gate, QF2의 Emitter와 연결되고, QF4의 Collector는 QF2의 Base, QF3의 Base, RF2의 일측과 연결되고, QF4의 Base는 RF1의 일측, DF1의 타측과 연결되고, QF4의 Emitter는 보조전압 발생부, DC-, QF1의 Source, QF2의 Collector, CF1의 일측, DC1에 연결된다.
RF1의 일측은 QF4의 Base, DF1의 타측과 연결되고, RF1의 타측은 CF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결되고, RF2의 일측은 QF2의 Base, QF3의 Base, QF4의 Collector와 연결되고, RF2의 타측은 CF1의 타측, RF1의 타측, RF3의 타측, RF5의 일측과 연결되고, RF3의 일측은 QF3의 Collector와 연결되고, RF3의 타측은 CF1의 타측, RF1의 타측, RF2의 타측, RF5의 일측과 연결되고, RF5의 일측은 RF1의 타측, RF2의 타측, RF3의 타측, CF1의 일측과 연결되고, RF5의 타측은 제2정류부, 제3정류부, 제3정류부, 보호회로부와 연결된다.
CF1의 일측은 보조전압 발생부, DC-, QF1의 Source, QF2의 Collector, QF4의 Emitter, 제3정류부와 연결되고, CF1의 타측은 RF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결되고, DF1의 일측은 AC2, QF1의 Drain, 제3정류부와 연결되고, DF1의 타측은 QF4의 Base, RF1의 일측과 연결된다.
QG1의 Source는 제1정류부, QG2의 Collector, QG4의 Emitter, CG1의 일측과 연결되고, QG1의 Gate는 QG2의 Emitter, QG3의 Emitter와 연결되고, QG1의 Drain은 AC1, 제4정류부, DG1의 일측과 연결되고, QG2의 Collector는 제1정류부, QG1의 Source, QG4의 Emitter, CG1의 일측과 연결되고, QG2의 Base는 QG3의 Base, QG4의 Collector, RG2의 일측과 연결되고, QG2의 Emmiter는 QG1의 Gate, QG3의 Emitter와 연결되고, QG3의 Collector는 RG1의 일측과 연결되고, QG3의 Base는 QG2의 Base, QG4의 Collector, RG2의 일측과 연결되고, QG3의 Emmiter는 QG1의 Gate, QG2의 Emitter와 연결되고, QG4의 Collector는 QG2의 Base, QG3의 Base, RG2의 일측과 연결되고, QG4의 Base는 DG1의 일측, RG3의 일측과 연결되고, QG4의 Emmiter는 제1정류부, QG1의 Source, QG2의 Collector, CG1의 일측과 연결된다.
RG1의 일측은 QG3의 Collector과 연결되고, RG1의 타측은 RG2의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결되고, RG2의 일측은 QG2의 Base, QG3의 Base, QG4의 Collector와 연결되고, RG2의 타측은 RG1의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결되고, RG3의 일측은 QG4의 Base, DG1의 일측과 연결되고, RG3의 타측은 RG1의 타측, RG2의 타측, CG1의 일측, RG5의 일측과 연결되고, RG5의 일측은 RG1의 타측, RG2의 타측, RG3의 타측, CG1의 타측과 연결되고, RG5의 타측은 제1정류부, 제3정류부, 제4정류부, 보조전압 발생부와 연결된다.
CG1의 일측은 QG1의 Source, QG2의 Collector, QG4의 Emitter와 연결되고, CG1의 타측은 RG1의 타측, RG2의 타측, RG3의 타측, RG5의 일측과 연결되고, DG1의 일측은 QG4의 Base, RG3의 일측과 연결되고, DG1의 타측은 QG1의 Drain, 제4정류부, 보조전원 발생부와 연결된다.
QH1의 Source는 QH2의 Collector, QH4의 Emitter, CH1의 일측, 제1정류부, AC2와 연결되고, QH1의 Gate는 QH2의 Emitter, QH3의 Emitter와 연결되고, QH1의 Drain은 DH1의 타측, 제4정류부, 보조전압 발생부, DC+와 연결되고, QH2의 Collector는 QH1의 Source, QH4의 Emitter, CH1의 일측, 제1정류부, AC2와 연결되고, QH2의 Base는 QH3의 Base, QH4의 CollectorRH2의 일측과 연결되고, QH2의 Emmiter는 QH1의 Gate, QH3의 Emitter와 연결되고, QH3의 Collector는 RH1의 일측과 연결되고, QH3의 Base는 QH2의 Base, QH4의 Collector, RH2의 일측과 연결되고, QH3의 Emmiter는 QH1의 Gate, QH2의 Emitter와 연결되고, QH4의 Collector는 QH2의 Base, QH3의 Base, RH2의 일측과 연결되고, QH4의 Base는 RH3의 일측, DH1의 일측과 연결되고, QH4의 Emmiter는 QH1의 Source, QH2의 Collector, QH4의 Emitter, CH1의 일측, AC2와 연결된다.
RH1의 일측은 QH3의 Collector와 연결되고, RH1의 타측은 RH2의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결되고, RH2의 일측은 QH2의 Base, QH3의 Base, QH4의 Collector와 연결되고, RH2의 타측은 RH1의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결되고, RH3의 일측은 QH4의 Base, DH1의 일측과 연결되고, RH3의 타측은 RH1의 타측, RH2의 타측, CH1의 타측, RH5의 일측과 연결되고, RH5의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, CH1의 일측과 연결되고, RH5의 타측은 DH2의 일측과 연결된다.
CH1의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, RH5의 일측과 연결되고, CH1의 타측은 QH1의 Source, QH2의 Collector, QH4의 Emitter, 제1정류부, AC2와 연결되고, DH1의 일측은 QH4의 Base, RH3의 일측과 연결되고, DH1의 타측은 QH1의 Drain, 제4정류부, 보조전압 발생부, DC+와 연결되고, DH2의 일측은 RH5의 타측과 연결되고, DH2의 타측은 제1정류부, 제2정류부, 제4정류부, 보조전압 발생부, DC+와 연결된다.
QI1의 Source는 QI2의 Collector, QI4의 Emitter, CI1의 일측, 제2정류부, AC1과 연결되고, QI1의 Gate는 QI2의 Emitter, QI3의 Emitter와 연결되고, QI1의 Drain은 DI1의 일측, 제3정류부, 보조전압 발생부, DC+와 연결되고, QI2의 Collector는 QI1의 Source, QI4의 Emitter, CI1의 일측, 제2정류부, AC1과 연결되고, QI2의 Base는 QI3의 Base, QI4의 Collector, RI2의 일측과 연결되고, QI2의 Emmiter는 QI1의 Gate, QI3의 Emitter와 연결되고, QI3의 Collector는 RI1의 일측과 연결되고, QI3의 Base는 QI2의 Base, QI4의 Collector, RI2의 일측과 연결되고, QI3의 Emmiter는 QI1의 Gate, QI2의 Emitter와 연결되고, QI4의 Collector는 QI2의 Base, QI3의 Base, RI2의 일측과 연결되고, QI4의 Base는 RI3의 일측, DI1의 일측과 연결되고, QI4의 Emmiter는 QI1의 Source, QI2의 Collector, CI1의 일측, 제2정류부, AC1과 연결된다.
RI1의 일측은 QI3의 Collector와 연결되고, RI1의 타측은 RI2의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결되고, RI2의 일측은 QI2의 Base, QI3의 Base, QI4의 Collector와 연결되고, RI2의 타측은 RI1의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결되고, RI3의 일측은 QI4의 Base, DI1의 타측과 연결되고, RI3의 타측은 RI1의 타측, RI2의 타측, RI5의 일측, CI1의 일측과 연결되고, RI5의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, CI1의 일측과 연결되고, RI5의 타측은 DI2의 일측과 연결된다.
CI1의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, RI5의 일측과 연결되고, CI1의 타측은 QI1의 Source, QI2의 Collector, QI4의 Emitter, 제2정류부, AC1과 연결되고, DI1의 일측은 QI1의 Drain, 보조전압 발생부, DC+와 연결되고, DI1의 타측은 QI4의 Base, RI3의 일측과 연결되고, DI2의 일측은 RI5의 타측과 연결되고, DI2의 타측은 제1정류부, 제2정류부, 제3정류부, 보조전압 발생부와 연결된다.
하나의 FET(QI5), 두개의 저항(RI4, RI6), 하나의 제너 다이오드(ZD1)을 포함하여 구성되어, DC 전압으로부터 저전압의 보조전압을 생성하여 QF1, QG1, QH1, QI1의 구동을 위한 보조전원으로 공급하는 보조전압 발생부를 더 포함한다.
QI5의 Source는 제1정류부, 제2정류부, 제3정류부, 제4정류부와 연결되고, QI5의 Gate는 RI4의 일측, ZD1의 일측과 연결되고, QI5의 Drain은 제3정류부, 제4정류부, RI6의 일측, DC+와 연결되고, RI4의 일측은 QI5의 Gate, ZD1의 일측과 연결되고, RI4의 타측은 RI6의 타측과 연결되고, RI6의 일측은 QI5의 Drain, 제3정류부, 제4정류부, DC+와 연결되고, RI6의 타측은 RI4의 타측과 연결되고, ZD1의 일측은 QI5의 Gate, RI4의 일측과 연결되고, ZD1의 타측은 제1정류부, DC-와 연결된다.
본 발명에 의하면, 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로는 전계효과 트랜지스터를 이용하여 전파정류회로를 구성하여 동기정류를 통한 전파정류를 수행함으로써, 종래의 전원공급장치에 사용되는 브릿지 정류회로에 비해 전파정류시의 효율감소를 최소화할 수 있는 효과가 있다.
또한, 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로는 전파정류시 효율감소를 최소화함으로써, 종래의 전원공급장치에 비해 에너지 손실 발생을 최소화하고, 발열에 의한 전원공급장치의 수명 저하를 최소화할 수 있는 효과가 있다.
도 1 내지 도 3은 종래의 전파정류회로를 설명하기 위한 도면.
도 4 및 도 5는 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로를 설명하기 위한 도면이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
먼저, 본 발명의 실시예를 설명하기에 앞서 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로의 특징을 간략하게 설명하면 아래와 같다.
FET는 제조과정에서 바디 다이오드를 내장하는 구조로 제작된다. FET는 별도의 구동과정이 없이 사용될 경우 내장된 바디 다이오드가 종래의 다이오드의 역할을 한다. 그에 따라, FET는 DRAIN 전압이 SORUCE 전압보다 높은 경우 차단(OPEN) 상태가 되고, SOURCE 전압이 DRAIN 전압보다 높으면 도통(ON) 상태가 된다. 따라서, FET는 일반 다이오드 정류와 동일한 역할을 할 수 있으나 도통 상태의 구동전압이 높아 일반 실리콘 다이오드(SILICON DIODE)에 비해 효율이 떨어지는 문제가 있다.
동기정류는 FET에 내장된 바디 다이오드의 도통 시점에 맞추어 FET의 GATE 에 높은 전압을 인가하여 바디 다이오드가 도통하는 시간 동안 FET를 구동시켜 FET는 단락상태로 만들다. 그에 따라, FET의 구동전압을 낮추어 구동손실을 줄이는 방법을 말하며 바디 다이오드의 도통 시간을 정확히 맞추어 FET를 구동시키는 과정을 말한다.
상술한 바와 같이, 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로는 별도의 감지장치 없이 FET에 내장된 바디 다이오드의 도통 상태의 DRAIN-SOURCE간 도통 전압이 낮아지는 것을 이용하여 바디 다이오드가 도통 전압상태에 도달하면 다이오드 D1(즉, DF1, DG1, DH1, DI1)에 의해 트랜지스터 Q4(즉, QF4, QG4, QH4, QI4)가 차단 상태가 되도록 하고 구동 전압이 상승하면 트랜지스터 Q4가 도통 상태가 되도록 하여 FET의 GATE를 구동할 수 있는 간단한 방법으로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로의 구성을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다. 도 4 및 도 5는 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로의 구성을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)는 제1정류부(110), 제2정류부(120), 제3정류부(130), 제4정류부(140), 보조전압 발생부(150)를 포함하여 구성된다. 여기서, 본 발명의 실시예를 설명하는데 사용되는 QF1, QG1, QH1, QI1, QI5는 전계효과 트랜지스터(FET; Field Effect Transistor)를 의미하고, QF2~GF4, QG2~GG4, QH2~GH4, QI2~QI4는 접합형 트랜지스터(BJT; Bipolar junction transistor)를 의미한다. DF1, DG1, DH1, DH2, DI1, DI2는 다이오드(Diode)를 의미하고, ZD1은 제너 다이오드(Zener diode)를 의미하고, RF1~RF5, RG1~RG5, RH1~RH5, RI1~RG7은 저항을 의미하고, CF1, CG1, CH1, CI1은 커패시터(Capacitor)를 의미한다.
제1정류부(110)는 하나의 FET(QF1), 세개의 BJT(QF2~QF4), 네개의 저항(RF1~RF3, RF5), 하나의 커패시터(CF1), 하나의 다이오드(DF1)를 포함하여 구성된다.
QF1은 제조과정에서 바디 다이오드(Body Diode)가 내장된 FET로 구성된다. 이때, QF1의 Source는 제2정류부(120), 보조전압 발생부(150), QF2의 Collector, QF4의 Emitter, CF1의 일측, DC-와 연결된다. QF1의 Gate는 QF2의 Emitter와 연결된다. QF1의 Drain은 제3정류부(130), DF1 및 AC2에 연결된다.
QF2는 BJT로 구성된다. 이때, QF2의 Collector는 보조전압 발생부(150), DC-, QF1의 Source, QF4의 Emitter, CF1의 일측과 연결된다. QF2의 Base는 QF3의 Base, QF4의 Collector, RF2의 일측과 연결된다. QF2의 Emitter는 QF1의 Gate, QF3의 Emitter와 연결된다.
QF3는 BJT로 구성된다. 이때, QF3의 Collector는 RF3의 일측과 연결된다. QF3의 Base는 QF2의 Base, RF2의 일측과 연결된다. QF3의 Emitter는 QF1의 Gate, QF2의 Emitter와 연결된다.
QF4는 BJT로 구성된다. 이때, QF4의 Collector는 QF2의 Base, QF3의 Base, RF2의 일측과 연결된다. QF4의 Base는 RF1의 일측, DF1의 타측과 연결된다. QF4의 Emitter는 보조전압 발생부(150), DC-, QF1의 Source, QF2의 Collector, CF1의 일측, DC1에 연결된다.
RF1의 일측은 QF4의 Base, DF1의 타측과 연결되고, RF1의 타측은 CF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결된다.
RF2의 일측은 QF2의 Base, QF3의 Base, QF4의 Collector와 연결되고, RF2의 타측은 CF1의 타측, RF1의 타측, RF3의 타측, RF5의 일측과 연결된다.
RF3의 일측은 QF3의 Collector와 연결되고, RF3의 타측은 CF1의 타측, RF1의 타측, RF2의 타측, RF5의 일측과 연결된다.
RF5의 일측은 RF1의 타측, RF2의 타측, RF3의 타측, CF1의 일측과 연결되고, RF5의 타측은 제2정류부(120), 제3정류부(130), 제3정류부(130), 보호회로부와 연결된다.
CF1의 일측은 보조전압 발생부(150), DC-, QF1의 Source, QF2의 Collector, QF4의 Emitter, 제3정류부(130)와 연결되고, CF1의 타측은 RF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결된다.
DF1의 일측은 AC2, QF1의 Drain, 제3정류부(130)와 연결되고, DF1의 타측은 QF4의 Base, RF1의 일측과 연결된다.
제2정류부(120)는 하나의 FET(QG1), 세개의 BJT(QG2~QG4), 네개의 저항(RG1~RG3, RG5), 하나의 커패시터(CG1), 하나의 다이오드(DG1)를 포함하여 구성된다.
QG1은 제조과정에서 바디 다이오드가 내장된 FET로 구성된다. 이때, QG1의 Source는 제1정류부(110)(즉, QF1의 Source), QG2의 Collector, QG4의 Emitter, CG1의 일측과 연결된다. QG1의 Gate는 QG2의 Emitter, QG3의 Emitter와 연결된다. QG1의 Drain은 AC1, 제4정류부(140), DG1의 일측과 연결된다.
QG2는 BJT로 구성된다. 이때, QG2의 Collector는 제1정류부(110)(즉, QF1의 Source), QG1의 Source, QG4의 Emitter, CG1의 일측과 연결된다. QG2의 Base는 QG3의 Base, QG4의 Collector, RG2의 일측과 연결된다. QG2의 Emmiter는 QG1의 Gate, QG3의 Emitter와 연결된다.
QG3는 BJT로 구성된다. 이때, QG3의 Collector는 RG1의 일측과 연결된다. QG3의 Base는 QG2의 Base, QG4의 Collector, RG2의 일측과 연결된다. QG3의 Emmiter는 QG1의 Gate, QG2의 Emitter와 연견된다.
QG4는 BJT로 구성된다. 이때, QG4의 Collector는 QG2의 Base, QG3의 Base, RG2의 일측과 연결된다. QG4의 Base는 DG1의 일측, RG3의 일측과 연결된다. QG4의 Emmiter는 제1정류부(110)(즉, QF1의 Source), QG1의 Source, QG2의 Collector, CG1의 일측과 연결된다.
RG1의 일측은 QG3의 Collector과 연결되고, RG1의 타측은 RG2의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결된다.
RG2의 일측은 QG2의 Base, QG3의 Base, QG4의 Collector와 연결되고, RG2의 타측은 RG1의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결된다.
RG3의 일측은 QG4의 Base, DG1의 일측과 연결되고, RG3의 타측은 RG1의 타측, RG2의 타측, CG1의 일측, RG5의 일측과 연결된다.
RG5의 일측은 RG1의 타측, RG2의 타측, RG3의 타측, CG1의 타측과 연결되고, RG5의 타측은 제1정류부(110)(즉, RF5의 타측), 제3정류부(130), 제4정류부(140), 보조전압 발생부(150)와 연결된다.
CG1의 일측은 QG1의 Source, QG2의 Collector, QG4의 Emitter와 연결되고, CG1의 타측은 RG1의 타측, RG2의 타측, RG3의 타측, RG5의 일측과 연결된다.
DG1의 일측은 QG4의 Base, RG3의 일측과 연결되고, DG1의 타측은 QG1의 Drain, 제4정류부(140), 보조전원 발생부와 연결된다.
제3정류부(130)는 하나의 FET(QH1), 세개의 BJT(QH2~QH4), 네개의 저항(RH1~RH3, RH5), 하나의 커패시터(CH1), 두개의 다이오드(DH1, DH2)를 포함하여 구성된다.
QH1은 제조과정에서 바디 다이오드가 내장된 FET로 구성된다. 이때, QH1의 Source는 QH2의 Collector, QH4의 Emitter, CH1의 일측, 제1정류부(110)(즉, DF1의 일측, QF1의 Drain), AC2와 연결된다. QH1의 Gate는 QH2의 Emitter, QH3의 Emitter와 연결된다. QH1의 Drain은 DH1의 타측, 제4정류부(140), 보조전압 발생부(150), DC+와 연결된다.
QH2는 BJT로 구성된다. 이때, QH2의 Collector는 QH1의 Source, QH4의 Emitter, CH1의 일측, 제1정류부(110)(즉, DF1의 타측, QF1의 Drain), AC2와 연결된다. QH2의 Base는 QH3의 Base, QH4의 CollectorRH2의 일측과 연결된다. QH2의 Emmiter는 QH1의 Gate, QH3의 Emitter와 연결된다.
QH3는 BJT로 구성된다. 이때, QH3의 Collector는 RH1의 일측과 연결된다. QH3의 Base는 QH2의 Base, QH4의 Collector, RH2의 일측과 연결된다. QH3의 Emmiter는 QH1의 Gate, QH2의 Emitter와 연결된다.
QH4는 BJT로 구성된다. 이때, QH4의 Collector는 QH2의 Base, QH3의 Base, RH2의 일측과 연결된다. QH4의 Base는 RH3의 일측, DH1의 일측과 연결된다. QH4의 Emmiter는 QH1의 Source, QH2의 Collector, QH4의 Emitter, CH1의 일측, AC2와 연결된다.
RH1의 일측은 QH3의 Collector와 연결되고, RH1의 타측은 RH2의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결된다.
RH2의 일측은 QH2의 Base, QH3의 Base, QH4의 Collector와 연결되고, RH2의 타측은 RH1의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결된다.
RH3의 일측은 QH4의 Base, DH1의 일측과 연결되고, RH3의 타측은 RH1의 타측, RH2의 타측, CH1의 타측, RH5의 일측과 연결된다.
RH5의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, CH1의 일측과 연결되고, RH5의 타측은 DH2의 일측과 연결된다.
CH1의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, RH5의 일측과 연결되고, CH1의 타측은 QH1의 Source, QH2의 Collector, QH4의 Emitter, 제1정류부(110)(즉, DF1의 타측, QF1의 Drain), AC2와 연결된다.
DH1의 일측은 QH4의 Base, RH3의 일측과 연결되고, DH1의 타측은 QH1의 Drain, 제4정류부(140), 보조전압 발생부(150), DC+와 연결된다.
DH2의 일측은 RH5의 타측과 연결되고, DH2의 타측은 제1정류부(110)(즉, RF5의 타측), 제2정류부(120)(즉, RG5의 타측), 제4정류부(140), 보조전압 발생부(150), DC+와 연결된다.
제4정류부(140)는 하나의 FET(QI1), 세개의 BJT(QI2~QI4), 네개의 저항(RI1~RI3, RI5), 하나의 커패시터(CI1), 두개의 다이오드(DI1, DI2)를 포함하여 구성된다.
QI1은 제조과정에서 바디 다이오드가 내장된 FET로 구성된다. 이때, QI1의 Source는 QI2의 Collector, QI4의 Emitter, CI1의 일측, 제2정류부(120)(즉, DG1의 타측, QG1의 Drain), AC1과 연결된다. QI1의 Gate는 QI2의 Emitter, QI3의 Emitter와 연결된다. QI1의 Drain은 DI1의 일측, 제3정류부(130)(즉, DH1의 타측, QH1의 Drain), 보조전압 발생부(150), DC+와 연결된다.
QI2는 BJT로 구성된다. 이때, QI2의 Collector는 QI1의 Source, QI4의 Emitter, CI1의 일측, 제2정류부(120)(즉, DG1의 타측, QG1의 Drain), AC1과 연결된다. QI2의 Base는 QI3의 Base, QI4의 Collector, RI2의 일측과 연결된다. QI2의 Emmiter는 QI1의 Gate, QI3의 Emitter와 연결된다.
QI3는 BJT로 구성된다. 이때, QI3의 Collector는 RI1의 일측과 연결된다. QI3의 Base는 QI2의 Base, QI4의 Collector, RI2의 일측과 연결된다. QI3의 Emmiter는 QI1의 Gate, QI2의 Emitter와 연결된다.
QI4는 BJT로 구성된다. 이때, QI4의 Collector는 QI2의 Base, QI3의 Base, RI2의 일측과 연결된다. QI4의 Base는 RI3의 일측, DI1의 일측과 연결된다. QI4의 Emmiter는 QI1의 Source, QI2의 Collector, CI1의 일측, 제2정류부(120)(즉, DG1의 타측, QG1의 Drain), AC1과 연결된다.
RI1의 일측은 QI3의 Collector와 연결되고, RI1의 타측은 RI2의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결된다.
RI2의 일측은 QI2의 Base, QI3의 Base, QI4의 Collector와 연결되고, RI2의 타측은 RI1의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결된다.
RI3의 일측은 QI4의 Base, DI1의 타측과 연결되고, RI3의 타측은 RI1의 타측, RI2의 타측, RI5의 일측, CI1의 일측과 연결된다.
RI5의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, CI1의 일측과 연결되고, RI5의 타측은 DI2의 일측과 연결된다.
CI1의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, RI5의 일측과 연결되고, CI1의 타측은 QI1의 Source, QI2의 Collector, QI4의 Emitter, 제2정류부(120)(즉, DG1의 타측, QG1의 Drain), AC1과 연결된다.
DI1의 일측은 QI1의 Drain, 보조전압 발생부(150), DC+와 연결되고, DI1의 타측은 QI4의 Base, RI3의 일측과 연결된다.
DI2의 일측은 RI5의 타측과 연결되고, DI2의 타측은 제1정류부(110)(즉, RF5의 타측), 제2정류부(120)(즉, RG5의 타측), 제3정류부(130)(즉, DH2의 타측), 보조전압 발생부(150)와 연결된다.
보조전압 발생부(150)는 하나의 FET(QI5), 두개의 저항(RI4, RI6), 하나의 제너 다이오드(ZD1)을 포함하여 구성된다.
QI5는 제조과정에서 바디 다이오드가 내장된 FET로 구성된다. 이때, QI5의 Source는 제1정류부(110)(즉, RF5의 타측), 제2정류부(120)(즉, RG5의 타측), 제3정류부(130)(즉, DH2의 타측), 제4정류부(140)(즉, DI2의 타측)과 연결된다. QI5의 Gate는 RI4의 일측, ZD1의 일측과 연결된다. QI5의 Drain은 제3정류부(130)(즉, QH1의 Drain, DH1의 타측), 제4정류부(140)(즉, QI1의 Drain, DI1의 타측), RI6의 일측, DC+와 연결된다.
RI4의 일측은 QI5의 Gate, ZD1의 일측과 연결되고, RI4의 타측은 RI6의 타측과 연결된다.
RI6의 일측은 QI5의 Drain, 제3정류부(130)(즉, QH1의 Drain, DH1의 타측), 제4정류부(140)(즉, QI1의 Drain, DI1의 타측), DC+와 연결되고, RI6의 타측은 RI4의 타측과 연결된다.
ZD1의 일측은 QI5의 Gate, RI4의 일측과 연결되고, ZD1의 타측은 제1정류부(110)(즉, QF1의 Source, QF2의 Collector, QF4의 Emitter, CF1의 일측), DC-와 연결된다.
이하, 본 발명의 실시예에 따른 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)의 동작을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다.
여기서, 각 정류부의 R1, R2, R3 와 Q2, Q3는 FET가 ON 상태로 전이할 때 GATE로의 전압 공급을 빠르게 하고, FET가 OFF 상태로 전이할 때 전압의 방전을 빨리하도록 하는 구동회로로 동작한다.
또한, 보조전압 발생부(150)의 RI5, RI6, ZD1, QI5는 FET의 구동을 위한 보조전원을 발생하는 회로로 동작한다. 즉, DC 전압으로부터 QI5를 통한 저전압의 보조전압을 발생하여 FET로 공급한다.
또한, R5, C1는 각 FET의 개별적인 안정한 보조전압이 유지되도록 하는 필터 회로로 동작한다.
또한, QG1, QF1의 경우 DC-에 FET의 SOURCE가 연결되어 있어 별도의 보호기능이 없이 C1 에 보조전압을 만들 수 있다. 하지만, QI1, QH1은 AC LINE에 FET의 SOURCE가 연결되어 있어 보조전압을 C1에 충전하여 쓰게 되며 보조전압을 공급받는 시간은 DC+가 0V에 가까이 도달하는 짧은 시간 동안이며 그 이상의 전압에서는 다이오드 DI2, DH2에 의하여 구동회로가 보호된다.
먼저, AC1의 전압이 AC2의 전압 이상일 경우에 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)의 동작을 설명하면 아래와 같다.
AC1의 전압이 AC2의 전압 이상이 되면, 제4정류부(140)의 QI1, DC, 제1정류부(110)의 QF1의 경로로 FET의 바디 다이오드가 도통 상태가 된다. 이때, 제2정류부(120)의 QG1 및 제3정류부(130)의 QH1은 차단 상태가 된다. 그에 따라, 교류전압의 하이(HIGH) 전압이 DC 전압으로 전달된다.
제1정류부(110)의 QF1의 DRAIN-SOURCE 간의 전압(Vf)은 바디 다이오드의 도통 상태로 인해 낮아지게 된다. 이때, 제1정류부(110)의 QF1의 DRAIN-SOURCE 간의 전압(Vf)이 DF1의 도통 전압 및 QF4의 BASE-EMITTER 간의 전압의 합산값 이하가 되면, QF4의 COLLECTOR-EMITTER 간은 차단상태(OFF)가 되고, RF2에 의하여 QF3의 COLLECTOR-EMITTER는 도통 상태가 된다. 그에 따라, QF2는 차단상태가 되어 QF1의 GATE 전압이 HIGH가 되어 도통 상태가 된다.
또한, 제4정류부(140)의 QI1의 DRAIN-SOURCE 간의 전압(Vf)도 바디 다이오드의 도통 상태로 인해 낮아지게 된다. 이때, 제4정류부(140)의 QI1 및 제1정류부(110)의 QF1의 DRAIN-SOURCE 간의 전압(Vf)이 DI1의 도통 전압 및 QI4의 BASE-EMITTER 간의 전압의 합산 전압값 이하가 되면, QI4의 COLLECTOR-EMITTER 간은 차단상태(OFF)가 되고, RI2에 의하여 QI3의 COLLECTOR-EMITTER는 도통 상태가 된다. 그에 따라, QI2는 차단 상태가 되어 QI1의 GATE 전압이 HIGH가 되어 도통 상태가 된다.
동시에, 제2정류부(120)의 QG1의 바디 다이오드가 역방향이므로 QG1의 DRAIN-SOURCE간 전압은 차단 상태가 된다. 이때, QG1의 DRAIN 전압이 고전압 상태이므로 DG1은 차단상태가 되고, QG4의 BASE 전압이 높아져 COLLECTOR-EMITTER 간이 도통 상태가 된다. 그에 따라, QG3은 차단상태가 되고 QG2는 도통상태가 되어, QG1의 GATE 전압이 로우(LOW)가 되어 FET QG1이 차단 상태를 유지한다.
또한, 제2정류부(120)에서 QH1의 바디 다이오드가 역방향이므로 QH1의 DRAIN-SOURCE간의 전압은 차단 상태가 된다. 이때, QH1의 DRAIN 전압이 고전압 상태이므로 DH1은 차단 상태가 되고, QH4의 BASE 전압이 높아져 COLLECTOR-EMITTER 간이 도통 상태가 된다. 그에 따라, QH3은 차단상태가 되고 QH2는 도통상태가 되어, QH1의 GATE 전압이 로우(LOW)가 되어 FET QH1이 차단상태를 유지한다.
다음으로, AC2의 전압이 AC1의 전압 이상일 경우에 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)의 동작을 설명하면 아래와 같다.
AC2의 전압이 AC1의 전압 이상이 되면, 제3정류부(130)의 QH1, DC, 제2정류부(120)의 QG1의 경로로 FET의 바디 다이오드가 도통 상태가 된다. 이때, 제1정류부(110)의 QF1 및 제4정류부(140)의 QI1은 차단 상태가 된다. 그에 따라, 교류전압의 로우(LOW) 전압이 DC 전압으로 전달된다.
제2정류부(120)의 QG1의 DRAIN-SOURCE 간의 전압(Vf)은 바디 다이오드의 도통 상태로 인해 낮아지게 된다. 이때, 제2정류부(120)의 QG1의 DRAIN-SOURCE 간의 전압(Vf)이 DG1의 도통 전압 및 QG4의 BASE-EMITTER 간의 전압의 합산값 이하가 되면, QG4의 COLLECTOR-EMITTER 간은 차단상태(OFF)가 되고, RG2에 의하여 QG3의 COLLECTOR-EMITTER는 도통 상태가 된다. 그에 따라, QG2는 차단상태가 되어 QG1의 GATE 전압이 LOW가 되어 도통 상태가 된다.
또한, 제3정류부(130)의 QH1의 DRAIN-SOURCE 간의 전압(Vf)도 바디 다이오드의 도통 상태로 인해 낮아지게 된다. 이때, 제3정류부(130)의 QH1 및 제2정류부(120)의 QG1의 DRAIN-SOURCE 간의 전압(Vf)이 DH1의 도통 전압 및 QH4의 BASE-EMITTER 간의 전압의 합산 전압값 이하가 되면, QH4의 COLLECTOR-EMITTER 간은 차단상태(OFF)가 되고, RH2에 의하여 QH3의 COLLECTOR-EMITTER는 도통 상태가 된다. 그에 따라, QH2는 차단 상태가 되어 QH1의 GATE 전압이 LOW가 되어 도통 상태가 된다.
동시에, 제1정류부(110)의 QF1의 바디 다이오드가 역방향이므로 QF1의 DRAIN-SOURCE간 전압은 차단 상태가 된다. 이때, QF1의 DRAIN 전압이 고전압 상태이므로 DF1은 차단상태가 되고, QF4의 BASE 전압이 높아져 COLLECTOR-EMITTER 간이 도통 상태가 된다. 그에 따라, QF3은 차단상태가 되고 QF2는 도통 상태가 되어, QF1의 GATE 전압이 하이(HIGH)가 되어 FET QF1이 차단 상태를 유지한다.
또한, 제4정류부(140)에서 QI1의 바디 다이오드가 역방향이므로 QI1의 DRAIN-SOURCE간의 전압은 차단 상태가 된다. 이때, QI1의 DRAIN 전압이 고전압 상태이므로 DI1은 차단 상태가 되고, QI4의 BASE 전압이 높아져 COLLECTOR-EMITTER 간이 도통 상태가 된다. 그에 따라, QI3은 차단상태가 되고 QI2는 도통상태가 되어, QI1의 GATE 전압이 하이(HIGH)가 되어 FET QI1이 차단상태를 유지한다.
상술한 바와 같이, 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)는 전계효과 트랜지스터를 이용하여 전파정류회로를 구성하여 동기정류를 통한 전파정류를 수행함으로써, 종래의 전원공급장치에 사용되는 브릿지 정류회로에 비해 전파정류시의 효율감소를 최소화할 수 있는 효과가 있다.
또한, 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로(100)는 전파정류시 효율감소를 최소화함으로써, 종래의 전원공급장치에 비해 에너지 손실 발생을 최소화하고, 발열에 의한 전원공급장치의 수명 저하를 최소화할 수 있는 효과가 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
100: 동기정류형 전파정류회로 110: 제1정류부
120: 제2정류부 130: 제3정류부
140: 제4정류부 150: 보조전압 발생부

Claims (15)

  1. 하나의 FET(QF1), 세개의 BJT(QF2~QF4), 네개의 저항(RF1~RF3, RF5), 하나의 커패시터(CF1), 하나의 다이오드(DF1)를 포함하여 구성되어, AC1의 전압이 AC2의 전압 이상인 경우 도통 상태가 되는 제1정류부;
    하나의 FET(QG1), 세개의 BJT(QG2~QG4), 네개의 저항(RG1~RG3, RG5), 하나의 커패시터(CG1), 하나의 다이오드(DG1)를 포함하여 구성되어, AC2의 전압이 AC1의 전압 이상인 경우 도통 상태가 되는 제2정류부;
    하나의 FET(QH1), 세개의 BJT(QH2~QH4), 네개의 저항(RH1~RH3, RH5), 하나의 커패시터(CH1), 두개의 다이오드(DH1, DH2)를 포함하여 구성되어, AC2의 전압이 AC1의 전압 이상인 경우 도통 상태가 되는 제3정류부; 및
    하나의 FET(QI1), 세개의 BJT(QI2~QI4), 네개의 저항(RI1~RI3, RI5), 하나의 커패시터(CI1), 두개의 다이오드(DI1, DI2)를 포함하여 구성되어, AC1의 전압이 AC2의 전압 이상인 경우 도통 상태가 되는 제4정류부를 포함하는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  2. 청구항 1에 있어서,
    상기 QF1의 Source는 제2정류부, 보조전압 발생부, QF2의 Collector, QF4의 Emitter, CF1의 일측, DC-와 연결되고, 상기 QF1의 Gate는 QF2의 Emitter와 연결되고, 상기 QF1의 Drain은 제3정류부, DF1 및 AC2에 연결되고,
    상기 QF2의 Collector는 보조전압 발생부, DC-, QF1의 Source, QF4의 Emitter, CF1의 일측과 연결되고, 상기 QF2의 Base는 QF3의 Base, QF4의 Collector, RF2의 일측과 연결되고, 상기 QF2의 Emitter는 QF1의 Gate, QF3의 Emitter와 연결되고,
    상기 QF3의 Collector는 RF3의 일측과 연결되고, 상기 QF3의 Base는 QF2의 Base, RF2의 일측과 연결되고, 상기 QF3의 Emitter는 QF1의 Gate, QF2의 Emitter와 연결되고,
    상기 QF4의 Collector는 QF2의 Base, QF3의 Base, RF2의 일측과 연결되고, QF4의 Base는 RF1의 일측, DF1의 타측과 연결되고, QF4의 Emitter는 보조전압 발생부, DC-, QF1의 Source, QF2의 Collector, CF1의 일측, DC1에 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  3. 청구항 1에 있어서,
    상기 RF1의 일측은 QF4의 Base, DF1의 타측과 연결되고, 상기 RF1의 타측은 CF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결되고,
    상기 RF2의 일측은 QF2의 Base, QF3의 Base, QF4의 Collector와 연결되고, 상기 RF2의 타측은 CF1의 타측, RF1의 타측, RF3의 타측, RF5의 일측과 연결되고,
    상기 RF3의 일측은 QF3의 Collector와 연결되고, 상기 RF3의 타측은 CF1의 타측, RF1의 타측, RF2의 타측, RF5의 일측과 연결되고,
    상기 RF5의 일측은 RF1의 타측, RF2의 타측, RF3의 타측, CF1의 일측과 연결되고, 상기 RF5의 타측은 제2정류부, 제3정류부, 제3정류부, 보호회로부와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  4. 청구항 1에 있어서,
    상기 CF1의 일측은 보조전압 발생부, DC-, QF1의 Source, QF2의 Collector, QF4의 Emitter, 제3정류부와 연결되고, 상기 CF1의 타측은 RF1의 타측, RF2의 타측, RF3의 타측, RF5의 일측과 연결되고,
    상기 DF1의 일측은 AC2, QF1의 Drain, 제3정류부와 연결되고, 상기 DF1의 타측은 QF4의 Base, RF1의 일측과 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로..
  5. 청구항 1에 있어서,
    상기 QG1의 Source는 제1정류부, QG2의 Collector, QG4의 Emitter, CG1의 일측과 연결되고, 상기 QG1의 Gate는 QG2의 Emitter, QG3의 Emitter와 연결되고, 상기 QG1의 Drain은 AC1, 제4정류부, DG1의 일측과 연결되고,
    상기 QG2의 Collector는 제1정류부, QG1의 Source, QG4의 Emitter, CG1의 일측과 연결되고, 상기 QG2의 Base는 QG3의 Base, QG4의 Collector, RG2의 일측과 연결되고, 상기 QG2의 Emmiter는 QG1의 Gate, QG3의 Emitter와 연결되고,
    상기 QG3의 Collector는 RG1의 일측과 연결되고, 상기 QG3의 Base는 QG2의 Base, QG4의 Collector, RG2의 일측과 연결되고, 상기 QG3의 Emmiter는 QG1의 Gate, QG2의 Emitter와 연결되고,
    상기 QG4의 Collector는 QG2의 Base, QG3의 Base, RG2의 일측과 연결되고, 상기 QG4의 Base는 DG1의 일측, RG3의 일측과 연결되고, 상기 QG4의 Emmiter는 제1정류부, QG1의 Source, QG2의 Collector, CG1의 일측과 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  6. 청구항 1에 있어서,
    상기 RG1의 일측은 QG3의 Collector과 연결되고, 상기 RG1의 타측은 RG2의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결되고,
    상기 RG2의 일측은 QG2의 Base, QG3의 Base, QG4의 Collector와 연결되고, 상기 RG2의 타측은 RG1의 타측, RG3의 타측, CG1의 타측, RG5의 일측과 연결되고,
    상기 RG3의 일측은 QG4의 Base, DG1의 일측과 연결되고, 상기 RG3의 타측은 RG1의 타측, RG2의 타측, CG1의 일측, RG5의 일측과 연결되고,
    상기 RG5의 일측은 RG1의 타측, RG2의 타측, RG3의 타측, CG1의 타측과 연결되고, 상기 RG5의 타측은 제1정류부, 제3정류부, 제4정류부, 보조전압 발생부와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  7. 청구항 1에 있어서,
    상기 CG1의 일측은 QG1의 Source, QG2의 Collector, QG4의 Emitter와 연결되고, 상기 CG1의 타측은 RG1의 타측, RG2의 타측, RG3의 타측, RG5의 일측과 연결되고,
    상기 DG1의 일측은 QG4의 Base, RG3의 일측과 연결되고, 상기 DG1의 타측은 QG1의 Drain, 제4정류부, 보조전원 발생부와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  8. 청구항 1에 있어서,
    상기 QH1의 Source는 QH2의 Collector, QH4의 Emitter, CH1의 일측, 제1정류부, AC2와 연결되고, 상기 QH1의 Gate는 QH2의 Emitter, QH3의 Emitter와 연결되고, 상기 QH1의 Drain은 DH1의 타측, 제4정류부, 보조전압 발생부, DC+와 연결되고,
    상기 QH2의 Collector는 QH1의 Source, QH4의 Emitter, CH1의 일측, 제1정류부, AC2와 연결되고, 상기 QH2의 Base는 QH3의 Base, QH4의 CollectorRH2의 일측과 연결되고, 상기 QH2의 Emmiter는 QH1의 Gate, QH3의 Emitter와 연결되고,
    상기 QH3의 Collector는 RH1의 일측과 연결되고, QH3의 Base는 QH2의 Base, QH4의 Collector, RH2의 일측과 연결되고, 상기 QH3의 Emmiter는 QH1의 Gate, QH2의 Emitter와 연결되고,
    상기 QH4의 Collector는 QH2의 Base, QH3의 Base, RH2의 일측과 연결되고, 상기 QH4의 Base는 RH3의 일측, DH1의 일측과 연결되고, 상기 QH4의 Emmiter는 QH1의 Source, QH2의 Collector, QH4의 Emitter, CH1의 일측, AC2와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  9. 청구항 1에 있어서,
    상기 RH1의 일측은 QH3의 Collector와 연결되고, 상기 RH1의 타측은 RH2의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결되고,
    상기 RH2의 일측은 QH2의 Base, QH3의 Base, QH4의 Collector와 연결되고, 상기 RH2의 타측은 RH1의 타측, RH3의 타측, CH1의 타측, RH5의 일측과 연결되고,
    상기 RH3의 일측은 QH4의 Base, DH1의 일측과 연결되고, 상기 RH3의 타측은 RH1의 타측, RH2의 타측, CH1의 타측, RH5의 일측과 연결되고,
    상기 RH5의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, CH1의 일측과 연결되고, RH5의 타측은 DH2의 일측과 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  10. 청구항 1에 있어서,
    상기 CH1의 일측은 RH1의 타측, RH2의 타측, RH3의 타측, RH5의 일측과 연결되고, 상기 CH1의 타측은 QH1의 Source, QH2의 Collector, QH4의 Emitter, 제1정류부, AC2와 연결되고,
    상기 DH1의 일측은 QH4의 Base, RH3의 일측과 연결되고, 상기 DH1의 타측은 QH1의 Drain, 제4정류부, 보조전압 발생부, DC+와 연결되고,
    상기 DH2의 일측은 RH5의 타측과 연결되고, 상기 DH2의 타측은 제1정류부, 제2정류부, 제4정류부, 보조전압 발생부, DC+와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  11. 청구항 1에 있어서,
    상기 QI1의 Source는 QI2의 Collector, QI4의 Emitter, CI1의 일측, 제2정류부, AC1과 연결되고, 상기 QI1의 Gate는 QI2의 Emitter, QI3의 Emitter와 연결되고, 상기 QI1의 Drain은 DI1의 일측, 제3정류부, 보조전압 발생부, DC+와 연결되고,
    상기 QI2의 Collector는 QI1의 Source, QI4의 Emitter, CI1의 일측, 제2정류부, AC1과 연결되고, 상기 QI2의 Base는 QI3의 Base, QI4의 Collector, RI2의 일측과 연결되고, 상기 QI2의 Emmiter는 QI1의 Gate, QI3의 Emitter와 연결되고,
    상기 QI3의 Collector는 RI1의 일측과 연결되고, 상기 QI3의 Base는 QI2의 Base, QI4의 Collector, RI2의 일측과 연결되고, 상기 QI3의 Emmiter는 QI1의 Gate, QI2의 Emitter와 연결되고,
    상기 QI4의 Collector는 QI2의 Base, QI3의 Base, RI2의 일측과 연결되고, 상기 QI4의 Base는 RI3의 일측, DI1의 일측과 연결되고, 상기 QI4의 Emmiter는 QI1의 Source, QI2의 Collector, CI1의 일측, 제2정류부, AC1과 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  12. 청구항 1에 있어서,
    상기 RI1의 일측은 QI3의 Collector와 연결되고, 상기 RI1의 타측은 RI2의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결되고,
    상기 RI2의 일측은 QI2의 Base, QI3의 Base, QI4의 Collector와 연결되고, 상기 RI2의 타측은 RI1의 타측, RI3의 타측, RI5의 일측, CI1의 일측과 연결되고,
    상기 RI3의 일측은 QI4의 Base, DI1의 타측과 연결되고, 상기 RI3의 타측은 RI1의 타측, RI2의 타측, RI5의 일측, CI1의 일측과 연결되고,
    상기 RI5의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, CI1의 일측과 연결되고, 상기 RI5의 타측은 DI2의 일측과 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  13. 청구항 11에 있어서,
    상기 CI1의 일측은 RI1의 타측, RI2의 타측, RI3의 타측, RI5의 일측과 연결되고, 상기 CI1의 타측은 QI1의 Source, QI2의 Collector, QI4의 Emitter, 제2정류부, AC1과 연결되고,
    상기 DI1의 일측은 QI1의 Drain, 보조전압 발생부, DC+와 연결되고, 상기 DI1의 타측은 QI4의 Base, RI3의 일측과 연결되고,
    상기 DI2의 일측은 RI5의 타측과 연결되고, 상기 DI2의 타측은 제1정류부, 제2정류부, 제3정류부, 보조전압 발생부와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  14. 청구항 1에 있어서,
    하나의 FET(QI5), 두개의 저항(RI4, RI6), 하나의 제너 다이오드(ZD1)을 포함하여 구성되어, DC 전압으로부터 저전압의 보조전압을 생성하여 상기 QF1, QG1, QH1, QI1의 구동을 위한 보조전원으로 공급하는 보조전압 발생부를 더 포함하는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
  15. 청구항 14에 있어서,
    상기 QI5의 Source는 상기 제1정류부, 상기 제2정류부, 상기 제3정류부, 상기 제4정류부와 연결되고, 상기 QI5의 Gate는 상기 RI4의 일측, 상기 ZD1의 일측과 연결되고, 상기 QI5의 Drain은 상기 제3정류부, 상기 제4정류부, 상기 RI6의 일측, DC+와 연결되고,
    상기 RI4의 일측은 상기 QI5의 Gate, 상기 ZD1의 일측과 연결되고, 상기 RI4의 타측은 상기 RI6의 타측과 연결되고,
    상기 RI6의 일측은 상기 QI5의 Drain, 상기 제3정류부, 상기 제4정류부, DC+와 연결되고, 상기 RI6의 타측은 상기 RI4의 타측과 연결되고,
    상기 ZD1의 일측은 상기 QI5의 Gate, 상기 RI4의 일측과 연결되고, 상기 ZD1의 타측은 상기 제1정류부, DC-와 연결되는 것을 특징으로 하는 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로.
KR1020120066785A 2012-06-21 2012-06-21 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로 KR101285079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120066785A KR101285079B1 (ko) 2012-06-21 2012-06-21 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120066785A KR101285079B1 (ko) 2012-06-21 2012-06-21 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로

Publications (1)

Publication Number Publication Date
KR101285079B1 true KR101285079B1 (ko) 2013-07-17

Family

ID=48997128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066785A KR101285079B1 (ko) 2012-06-21 2012-06-21 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로

Country Status (1)

Country Link
KR (1) KR101285079B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110658A (ko) * 1999-03-12 2001-12-13 도날드 디. 먼둘 동기 정류를 위한 클램핑 회로 및 방법
KR20060023221A (ko) * 2004-09-09 2006-03-14 (주)에이.씨.티 브릿지리스 역률개선회로
US20090323380A1 (en) 2006-08-10 2009-12-31 Michael John Harrison Cyclo-converter and methods of operation
US20100259955A1 (en) 2007-12-11 2010-10-14 Tokyo Institute Of Technology Soft switching power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110658A (ko) * 1999-03-12 2001-12-13 도날드 디. 먼둘 동기 정류를 위한 클램핑 회로 및 방법
KR20060023221A (ko) * 2004-09-09 2006-03-14 (주)에이.씨.티 브릿지리스 역률개선회로
US20090323380A1 (en) 2006-08-10 2009-12-31 Michael John Harrison Cyclo-converter and methods of operation
US20100259955A1 (en) 2007-12-11 2010-10-14 Tokyo Institute Of Technology Soft switching power converter

Similar Documents

Publication Publication Date Title
TWI501533B (zh) 一種離線電壓調節器、離線調節器積體電路及其電壓轉換方法
CN105450207B (zh) 一种自举驱动电路
CN102405585B (zh) Pfc升压器电路
CN106257815A (zh) 带有功率因子校正电路的转换器
NO20053823L (no) Generator for elektrosveiser med hoy effektfaktor.
CN103683949A (zh) 开关电源装置
US10910943B1 (en) Bidirectional power factor correction module
CN105792438A (zh) 一种单位功率因数的降压式单级led驱动电路
CN208768318U (zh) 一种led开关电源快速启动电路
KR101285079B1 (ko) 전계효과 트랜지스터를 이용한 동기정류형 전파정류회로
CN106602883B (zh) 无辅助绕组的功率mos管开关电源集成供电电路
JP2019170148A (ja) 高圧インバータの初期充電システム及びその制御方法
CN101212182B (zh) 电源电路
CN212935791U (zh) 一种按摩椅电源
CN203933405U (zh) 单相h桥隔离驱动的供电电源装置
CN103647464A (zh) 高压中频ac/dc变换系统
JP6853373B2 (ja) 電源ｉｃ
CN108599601B (zh) 同步变压器实现隔离式无源自驱光耦三相同步整流电路及其方法
CN103701335A (zh) 高压变频器功率单元系统
CN205709660U (zh) 一种电梯制动器的驱动电路
CN204231223U (zh) 三相半桥隔离驱动的供电电源装置
CN208862763U (zh) 基于功率场效应管的模拟二极管
CN109728640A (zh) 一种智能不间断电源系统
CN207926458U (zh) 一种用于冰箱的开关电源及冰箱
CN201878026U (zh) 一种辅助电源的输入整流电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 7