KR101276560B1 - Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same - Google Patents

Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same Download PDF

Info

Publication number
KR101276560B1
KR101276560B1 KR1020110023698A KR20110023698A KR101276560B1 KR 101276560 B1 KR101276560 B1 KR 101276560B1 KR 1020110023698 A KR1020110023698 A KR 1020110023698A KR 20110023698 A KR20110023698 A KR 20110023698A KR 101276560 B1 KR101276560 B1 KR 101276560B1
Authority
KR
South Korea
Prior art keywords
trfe
vdf
nanodot
substrate
lower electrode
Prior art date
Application number
KR1020110023698A
Other languages
Korean (ko)
Other versions
KR20120105951A (en
Inventor
노광수
최윤영
오세훈
김동진
안건
김연태
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020110023698A priority Critical patent/KR101276560B1/en
Publication of KR20120105951A publication Critical patent/KR20120105951A/en
Application granted granted Critical
Publication of KR101276560B1 publication Critical patent/KR101276560B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/008—Nanostructures not provided for in groups B82B1/001 - B82B1/007
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

본 발명은 강유전체 폴리머(Ferroelectric Polymer)인 P(VDF-TrFE)로 이루어져, 소자의 특성을 개선시킨 강유전체 폴리머 나노도트 소자 및 그 제조를 위한 디웨팅 프로세스(Dewetting Process)에 관한 것으로, 강유전체 폴리머 나노도트 소자는 절연물질로 이루어진 기판, 기판 상면에 형성된 하부 전극, 하부 전극 상면의 일부 영역에 요철 구조로 형성되고, P(VDF-TrFE)로 이루어진 P(VDF-TrFE) 나노도트 및 P(VDF-TrFE) 나노도트 상면에 형성된 상부 전극을 포함하는 것을 특징으로 한다.
나아가, 본 발명에 따른 강유전체 폴리머 나노도트 소자 제조를 위한 디웨팅 프로세스(Dewetting process)는 기판을 준비하는 단계, 기판 상면에 하부 전극을 형성하는 단계, P(VDF-TrFE) 폴리머 용액을 획득하는 단계, 하부 전극 상면에 P(VDF-TrFE) 폴리머 용액을 도포하는 단계, 어닐링(Annealing) 공정으로 P(VDF-TrFE) 나노도트를 획득하는 단계 및 P(VDF-TrFE) 나노도트 표면에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a ferroelectric polymer nanodot device made of P (VDF-TrFE), which is a ferroelectric polymer, and to improved device characteristics, and to a dewetting process for manufacturing the ferroelectric polymer nanodot. The device is a substrate made of an insulating material, a lower electrode formed on the upper surface of the substrate, a concave-convex structure on a portion of the upper surface of the lower electrode, and a P (VDF-TrFE) nanodot made of P (VDF-TrFE) and P (VDF-TrFE). A top electrode formed on the upper surface of the nano dot.
Furthermore, the dewetting process for manufacturing a ferroelectric polymer nanodot device according to the present invention includes preparing a substrate, forming a lower electrode on the upper surface of the substrate, and obtaining a P (VDF-TrFE) polymer solution. Applying the P (VDF-TrFE) polymer solution to the upper surface of the lower electrode, obtaining the P (VDF-TrFE) nanodots by annealing and an upper electrode on the P (VDF-TrFE) nanodot surface It characterized by comprising the step of forming.

Description

강유전체 폴리머 나노도트 소자 및 그 제조를 위한 디웨팅 프로세스{Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same}Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same

본 발명은 나노도트 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 강유전체 폴리머(Ferroelectric Polymer)인 P(VDF-TrFE)로 이루어져, 소자의 특성을 개선시킨 강유전체 폴리머 나노도트 소자 및 그 제조를 위한 디웨팅 프로세스(Dewetting Process)에 관한 것이다.The present invention relates to a nano-dot device and a method for manufacturing the same, and more particularly, to a ferroelectric polymer nano-dot device and a manufacturing method of the ferroelectric polymer (PDF (VDF-TrFE)) to improve the characteristics of the device It relates to the dewetting process.

일반적으로 나노도트(Nanodot)는 수 ㎚ 크기의 입자로 이루어져 광학적, 자기적, 전기적 성질을 가지며, 입자의 크기에 따라 상이한 성질을 나타낸다. 따라서, 단일 전자 소자(Single electron device), 광결정(Photonic crystal), 패터닝된 자기 저장 소자(Patterned magnetic storage device), 전기화학적 센서(Electrochemical sensor), 생물학적 센서(Biogical sensor) 등에 응용이 가능하다. 이 나노도트 기술은 크게 극미세화적 가공 기술인 Top-down 기술과 물리적인 상호작용에 의해 구조를 제어하는 Bottom-up 기술로 나눌 수 있으며, 핵형성(Nucleation)법 또는 나노도트 입자를 포함하는 콜로이드 용액을 이용하는 방법 등으로 제조된다.Generally, nanodots are composed of particles having a size of several nm, and have optical, magnetic, and electrical properties, and exhibit different properties depending on the size of the particles. Accordingly, the present invention can be applied to a single electron device, a photonic crystal, a patterned magnetic storage device, an electrochemical sensor, a biological sensor, and the like. This nanodot technology can be divided into the top-down technology, which is a microscopic processing technology, and the bottom-up technology, which controls the structure by physical interaction, and the colloid solution containing nucleation method or nanodot particles. It is prepared by a method using a.

위에서 상술한 방법을 통한 나노도트는 크기와 밀도가 균일하지 못하고, 기판상에 일정한 배열이 불가능하다. 따라서, 나노도트의 유착 또는 변형으로 인해 소자 작동시 소자 특성을 저하시키는 문제점이 있다. 또한, 나노도트의 분포편차가 크기 때문에 나노도트마다 전기적 특성 등이 균일하지 못해 실제 소자에 적용하는데는 문제점이 있다.Nano-dots through the above-described method is not uniform in size and density, it is impossible to uniform arrangement on the substrate. Therefore, there is a problem of degrading device characteristics during device operation due to adhesion or deformation of nanodots. In addition, since the distribution deviation of the nano dot is large, there is a problem in applying it to the actual device because the electrical characteristics, etc. are not uniform for each nano dot.

본 발명은 위에서 상술한 문제점을 해결하기 위한 것으로, 나노도트의 크기 및 밀도가 균일하고, 기판상에 배열이 일정해 소자 작동 시 소자 특성을 향상시키는 강유전체 폴리머 나노도트 소자 및 그 제조방법인 디웨팅 프로세스(Dewetting Process)를 제공함을 그 목적으로 한다.The present invention is to solve the above-described problems, ferroelectric polymer nano-dot device and a manufacturing method of the ferroelectric polymer nano-dot device to improve the device characteristics when the device is operated in a uniform size and density of the nano-dot, uniform arrangement on the substrate Its purpose is to provide a Dewetting Process.

나아가, 나노도트 형성 시 유착 또는 변형을 방지하고, 전자 소자, 자기 저장 소자, 전기화학적 센서 등에 응용 가능한 강유전체 폴리머 나노도트 소자 및 그 제조방법인 디웨팅 프로세스(Dewetting Process)를 제공함을 그 목적으로 한다.Furthermore, an object of the present invention is to provide a ferroelectric polymer nanodot device which is applicable to electronic devices, magnetic storage devices, electrochemical sensors, and the like, and a dewetting process, which is a method for manufacturing the nanodots. .

더 나아가, 기판 전체에 균일한 나노도트를 형성하고, 균일하게 배열시킴으로써, 나노도트 소자의 생산성 및 효율성을 향상시키는 것을 그 목적으로 한다.Furthermore, the object is to improve the productivity and efficiency of the nano-dot device by forming a uniform nano-dots and uniformly arranged throughout the substrate.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 강유전체 폴리머 나노도트 소자는 절연물질로 이루어진 절연물질로 이루어진 기판, 기판 상면에 형성된 하부 전극, 하부 전극 상면의 일부 영역에 요철 구조로 형성되고, P(VDF-TrFE)로 이루어진 P(VDF-TrFE) 나노도트 및 P(VDF-TrFE) 나노도트 상면에 형성된 상부 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, the ferroelectric polymer nanodot device according to the present invention is formed of an insulating material made of an insulating material, a lower electrode formed on the upper surface of the substrate, and a concave-convex structure on a portion of the upper surface of the lower electrode, and P ( And an upper electrode formed on an upper surface of the P (VDF-TrFE) nanodot and the P (VDF-TrFE) nanodot formed of VDF-TrFE).

나아가, 본 발명에 따른 강유전체 폴리머 나노도트 소자 제조를 위한 디웨팅 프로세스(Dewetting process)는 기판을 준비하는 단계, 기판 상면에 하부 전극을 형성하는 단계, P(VDF-TrFE) 폴리머 용액을 획득하는 단계, 하부 전극 상면에 P(VDF-TrFE) 폴리머 용액을 도포하는 단계, 어닐링(Annealing) 공정으로 P(VDF-TrFE) 나노도트를 획득하는 단계 및 P(VDF-TrFE) 나노도트 표면에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.Furthermore, the dewetting process for manufacturing a ferroelectric polymer nanodot device according to the present invention includes preparing a substrate, forming a lower electrode on the upper surface of the substrate, and obtaining a P (VDF-TrFE) polymer solution. Applying the P (VDF-TrFE) polymer solution to the upper surface of the lower electrode, obtaining the P (VDF-TrFE) nanodots by annealing and an upper electrode on the P (VDF-TrFE) nanodot surface It characterized by comprising the step of forming.

위에서 상술한 바와 같이 본 발명은 절연물질로 이루어진 기판상에 P(VDF-TrFE) 나노도트가 반 구 형상으로 이루어져 요철 구조로 형성되고, 상하부에 전극이 형성됨으로써, 소자 작동 시 소자 특성을 향상시킨다.As described above, the present invention has a semi-spherical P (VDF-TrFE) nanodot formed on a substrate made of an insulating material to form a concave-convex structure, and the upper and lower electrodes are formed to improve device characteristics during device operation. .

나아가, P(VDF-TrFE) 펠렛(Pellet) 0.25wt%에 MEK, DMA, DMF, DMSO 용액 중 어느 하나 또는 하나 이상의 용액에 혼합하여 획득한 폴리머 용액을 하부 전극 상면에 도포하고, 열처리함으로써, 기판상에 나노도트의 크기 및 밀도가 균일해짐과 동시에 균일하게 패터닝된 P(VDF-TrFE) 나노도트 구조물을 구현할 수 있다.Furthermore, by applying a polymer solution obtained by mixing one or more of MEK, DMA, DMF, and DMSO solutions to 0.25 wt% of P (VDF-TrFE) pellets on the upper surface of the lower electrode, and heat treatment, The size and density of the nanodots on the phase may be uniform, and a uniformly patterned P (VDF-TrFE) nanodot structure may be realized.

더 나아가, P(VDF-TrFE) 용액의 도포 후 어닐링(Annealing) 공정만으로 균일한 P(VDF-TrFE) 나노도트를 생성하기 때문에 제조 공정을 간소화하고, 생산성 및 전체 소자의 균일성을 확보할 수 있다.Furthermore, since uniform P (VDF-TrFE) nanodots are generated only by annealing after application of the P (VDF-TrFE) solution, the manufacturing process can be simplified, and productivity and uniformity of the entire device can be secured. have.

도 1은 종래 기술에 따른 나노도트 소자를 설명하는 개략적인 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 개략적인 단면도이다.
도 3은 종래 기술에 따른 나노도트 소자의 AFM 사진이다.
도 4는 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 AFM 사진이다.
도 5는 본 발명에 따른 디웨팅 프로세스(Dewetting Process)에 의한 나도토트의 공정 순서도이다.
도 6은 본 발명에 따른 디웨팅 프로세스(Dewetting process)를 설명하는 도면이다.
도 7 내지 도 8은 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 특성을 나타내는 그래프이다.1 is a schematic cross-sectional view illustrating a nanodot device according to the prior art.
2 is a schematic cross-sectional view of a ferroelectric polymer nanodot device according to an embodiment of the present invention.
3 is an AFM photograph of a nanodot device according to the prior art.
4 is an AFM image of a ferroelectric polymer nano dot device according to an embodiment of the present invention.
5 is a process flowchart of a nado tote by the dewetting process according to the present invention.
6 is a diagram illustrating a dewetting process according to the present invention.
7 to 8 are graphs showing the characteristics of the ferroelectric polymer nano dot device according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 재현할 수 있도록 상세히 기술하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily reproduce the present invention.

도 1은 종래 기술에 따른 나노도트 소자를 설명하는 개략적인 단면도이다. 도시된 바와 같이 종래 기술에 따른 나노도트 소자(100)는 기판(101), 기판(101) 상면에 형성된 하부 전극(102), 하부 전극(102) 상면에 형성된 나노도트(103)를 포함한다.1 is a schematic cross-sectional view illustrating a nanodot device according to the prior art. As shown, the nanodot device 100 according to the prior art includes a substrate 101, a lower electrode 102 formed on the upper surface of the substrate 101, and a nanodot 103 formed on the upper surface of the lower electrode 102.

일 실시 예에 있어서, 기판(101)은 반도체 소자 또는 직접 회로(IC)의 제작에 기본적으로 사용되는 기판이며, 실리콘으로 형성된다. 기판(101)은 단결정 규소(Si)를 슬라이드 커팅(Slide cutting)하고, 균일한 표면처리를 통해 고도의 평탄도를 가진다. 일반적으로 두께는 수 ㎜, 지름은 수 ㎝의 원판 형상으로 이루지며, 검수 공정 후 커팅(Cutting)하여 개별적인 기판(101)으로 사용된다.In one embodiment, the substrate 101 is a substrate that is basically used in the manufacture of a semiconductor device or an integrated circuit (IC), and is formed of silicon. The substrate 101 has a high degree of flatness through slide cutting of single crystal silicon (Si) and uniform surface treatment. In general, a thickness of several millimeters and a diameter of several centimeters is formed in a disc shape, and after cutting, cutting is used as an individual substrate 101.

일 실시 예에 있어서, 하부 전극(102)은 기판(101)의 상면에 형성되고, Pt, Ir, IrO2 또는 SrRuO3가 사용된다. 기판(101)과 하부 전극(102) 사이에는 접착성을 향상시키기 위해 TiO2, ZrO2, Cr, Ti와 같은 접착 물질(도시하지 않음)을 더 포함할 수 있다. 하부 전극(102)은 열 증착(Thermal evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 스퍼터링(Sputtering) 방법으로 형성한다.In one embodiment, the lower electrode 102 is formed on the upper surface of the substrate 101, Pt, Ir, IrO 2 Or SrRuO 3 is used. TiO 2 , in order to improve adhesion between the substrate 101 and the lower electrode 102. It may further include an adhesive material (not shown), such as ZrO 2 , Cr, and Ti. The lower electrode 102 is formed by thermal deposition, chemical vapor deposition (CVD), and sputtering.

일 실시 예에 있어서, 나노도트(103)는 하부 전극(102)의 상면에 형성되며, 강유전성 물질이다. 또한, 다양한 나노소재로 이루어질 수 있다. 나노도트(103)는 핵형성(Nucleation)법 또는 나노도트 입자를 포함하는 콜로이드 용액을 이용하는 방법으로 형성하고, 이외에 다양한 나노도트 제조방법으로 하부 전극(102) 상면의 일부 혹은 전면에 제조 가능하다.In one embodiment, the nano-dots 103 are formed on the upper surface of the lower electrode 102, and is a ferroelectric material. In addition, it can be made of various nanomaterials. The nano-dots 103 may be formed by using a nucleation method or a colloidal solution containing nano-dot particles, and may be manufactured on a part or the entire surface of the upper surface of the lower electrode 102 by various nano-dots manufacturing methods.

도 2는 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 개략적인 단면도이다. 도시된 바와 같이 본 발명에 의한 강유전체 폴리머 나노도트 소자(200)는 절연물질로 이루어진 기판(101), 기판(101) 상면에 형성된 하부 전극(102), 하부 전극(102) 상면의 일부 영역에 요철 구조로 형성되고, P(VDF-TrFE)로 이루어지는 P(VDF-TrFE) 나노도트(201)를 포함한다. 나아가, P(VDF-TrFE) 나노도트(201) 표면에 상부 전극(104)을 더 포함한다.2 is a schematic cross-sectional view of a ferroelectric polymer nanodot device according to an embodiment of the present invention. As shown, the ferroelectric polymer nano dot device 200 according to the present invention includes a substrate 101 made of an insulating material, a lower electrode 102 formed on the upper surface of the substrate 101, and irregularities on a portion of the upper surface of the lower electrode 102. A P (VDF-TrFE) nanodot 201 formed of a structure and made of P (VDF-TrFE) is included. Further, the upper electrode 104 is further included on the surface of the P (VDF-TrFE) nanodot 201.

일 실시 예에 있어서, 기판(101)은 반도체 소자 또는 직접 회로(IC)의 제작에 기본적으로 사용되는 기판이며, 일반적으로 실리콘으로 형성된다. 기판(101)은 단결정 규소(Si)를 슬라이드 커팅(Slide cutting)하고, 균일한 표면처리를 통해 고도의 평탄도를 가진다. 기판(101)은 사파이어(Sapphire) 기판, SiC 기판을 사용 가능하며, Al, TiN, Cu, Ni, Au, W, Ti 중 하나 또는 하나 이상의 물질로 이루어질 수 있다. 일반적으로 두께는 수 ㎜, 지름 수 ㎝의 원판 형상으로 이루지며, 검수 공정 후 커팅(Cutting)하여 개별적인 기판(101)으로 사용한다.In one embodiment, the substrate 101 is a substrate that is basically used to fabricate a semiconductor device or an integrated circuit (IC), and is generally formed of silicon. The substrate 101 has a high degree of flatness through slide cutting of single crystal silicon (Si) and uniform surface treatment. The substrate 101 may be a sapphire substrate or a SiC substrate, and may be made of one or more materials of Al, TiN, Cu, Ni, Au, W, and Ti. In general, the thickness is made of a disk shape of a few mm, a diameter of several centimeters, and used as a separate substrate 101 by cutting (cutting) after the inspection process.

일 실시 예에 있어서, 하부 전극(102)은 기판(101)의 상면에 형성되고, Pt, Ir, IrO2 또는 SrRuO3가 사용된다. 또한, Ti, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn과 같은 도전성 물질 중 하나 또는 하나 이상의 물질을 포함할 수 있다. 기판(101)과 하부 전극(102) 사이에는 접착성을 향상시키기 위해 TiO2, ZrO2, Cr, Ti와 같은 접착 물질(도시하지 않음)을 더 포함할 수 있다. 하부 전극(102)은 열 증착(Thermal evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 스퍼터링(Sputtering) 방법으로 형성한다. 본 발명은 이에 한정되지 않으며, 다양한 전극 형성법에 의해 구현가능하다.In one embodiment, the lower electrode 102 is formed on the upper surface of the substrate 101, Pt, Ir, IrO 2 Or SrRuO 3 is used. In addition, it may include one or more materials of conductive materials such as Ti, Cr, Al, Ni, Ag, Pt, Au, La, In or Sn. TiO 2 , in order to improve adhesion between the substrate 101 and the lower electrode 102. It may further include an adhesive material (not shown), such as ZrO 2 , Cr, and Ti. The lower electrode 102 is formed by thermal deposition, chemical vapor deposition (CVD), and sputtering. The present invention is not limited to this, and can be implemented by various electrode forming methods.

나아가, 하부 전극(102)은 기판(101) 상면에 금속, 금속산화물, 탄소재료와 같은 도전성 재료로 이루어진 투명 전극으로 구현할 수 있다. 본 발명은 이에 한정되지 않으며, 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 탄소나노튜브와 같은 전도성 고분자를 전극 재료로 이용할 수 있다.Further, the lower electrode 102 may be implemented as a transparent electrode made of a conductive material such as a metal, a metal oxide, and a carbon material on the upper surface of the substrate 101. The present invention is not limited thereto, and a conductive polymer such as polyacetylene, polypyrrole, polyaniline, polythiophene, and carbon nanotube may be used as an electrode material.

일 실시 예에 있어서, P(VDF-TrFE) 나노도트(201)는 하부 전극(102) 상면에 일부 영역에 요철 구조로 형성되고, P(VDF-TrFE)로 이루어진다. P(VDF-TrFE) 나노도트(201)는 하부 전극(102) 상면에 반 구 형상으로 이루어지고, P(VDF-TrFE) 나노도트(201)와 P(VDF-TrFE) 나노도트(201) 사이에는 일정 간격비로 배열된다. 나노도트(103)가 균일하게 패터닝됨에 따라 단일 전자 소자(Single electron device), 광결정(Photonic crystal), 패터닝된 자기 저장 소자(Patterned magnetic storage device), 전기화학적 센서(Electrochemical sensor), 생물학적 센서(Biogical sensor)에 응용시 소자 특성을 향상시킬 수 있다.In an embodiment, the P (VDF-TrFE) nanodot 201 is formed in an uneven structure on a portion of the upper surface of the lower electrode 102 and is made of P (VDF-TrFE). The P (VDF-TrFE) nanodot 201 has a hemispherical shape on the upper surface of the lower electrode 102, and is formed between the P (VDF-TrFE) nanodot 201 and the P (VDF-TrFE) nanodot 201. Are arranged at regular intervals. As the nanodots 103 are uniformly patterned, a single electron device, a photonic crystal, a patterned magnetic storage device, an electrochemical sensor, and a biological sensor Device characteristics can be improved when applied to sensors.

P(VDF-TrFE) 나노도트(201)의 지름은 100㎚~300㎚ 범위에 속하고, 표면 거칠기(Surface roughness)는 10㎚~25㎚ 범위에 속한다. 또한, 높이는 40㎚~100㎚ 범위에 속한다. 또한 지름과 높이의 비는 2:1~4:1 이고, 지름과 P(VDF-TrFE) 나노도트(201) 사이의 간격비(Pitch)가 1:1~1:3이다. The diameter of the P (VDF-TrFE) nanodot 201 is in the range of 100 nm to 300 nm, and the surface roughness is in the range of 10 nm to 25 nm. In addition, the height is in the range of 40 nm to 100 nm. In addition, the ratio of the diameter and height is 2: 1 to 4: 1, and the pitch ratio between the diameter and the P (VDF-TrFE) nanodot 201 is 1: 1 to 1: 3.

도 3은 종래 기술에 따른 나노도트 소자의 AFM 사진이다. 도 3은 LB film(Langmuir-Blodgett film)을 어닐링(Annealing)하여, 나노도트(103) 구조물을 형성한 것이다. 이 나노도트(103) 구조물은 크기 및 밀도가 균일하지 않고, 나노도트(103) 간의 유착 및 불규칙한 배열 상태를 보인다.3 is an AFM photograph of a nanodot device according to the prior art. 3 illustrates annealing of an LB film (Langmuir-Blodgett film) to form a nanodot 103 structure. This nanodot 103 structure is not uniform in size and density, and shows adhesion and irregular arrangement between the nanodots 103.

도 4는 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 AFM 사진이다. 도 4의 AFM(Atomic Force Microscope) 사진은 170℃의 어닐링(Annealing) 공정으로 형성된 P(VDF-TrFE) 나노도트(201)이다. 이 P(VDF-TrFE) 나노도트(201)는 표면 거칠기(Surface roughness)가 12.2㎚, 지름이 169.5㎚, 최고 높이가 50.6㎚이다.4 is an AFM image of a ferroelectric polymer nano dot device according to an embodiment of the present invention. Atomic Force Microscope (AFM) photograph of FIG. 4 is a P (VDF-TrFE) nanodot 201 formed by annealing at 170 ° C. This P (VDF-TrFE) nanodot 201 has a surface roughness of 12.2 nm, a diameter of 169.5 nm, and a maximum height of 50.6 nm.

본 발명은 이에 한정되지 않으며, 150℃의 어닐링(Annealing) 공정으로 형성된 P(VDF-TrFE) 나노도트(201)는 표면 거칠기(Surface roughness)가 12.9㎚, 지름이 190.6㎚, 최고 높이가 62.3㎚이다.The present invention is not limited thereto, and the P (VDF-TrFE) nanodot 201 formed by annealing at 150 ° C. has a surface roughness of 12.9 nm, a diameter of 190.6 nm, and a maximum height of 62.3 nm. to be.

또한, 130℃의 어닐링(Annealing) 공정으로 형성된 P(VDF-TrFE) 나노도트(201)이다. 이 P(VDF-TrFE) 나노도트(201)는 표면 거칠기(Surface roughness)가 18.3㎚, 지름이 212.0㎚, 최고 높이가 74.9㎚이다.In addition, it is a P (VDF-TrFE) nano-dot 201 formed by an annealing process (130 ℃). This P (VDF-TrFE) nanodot 201 has a surface roughness of 18.3 nm, a diameter of 212.0 nm, and a maximum height of 74.9 nm.

일 실시 예에 있어서, 상부 전극(104)는 P(VDF-TrFE) 나노도트(201)의 표면에 형성되고, Pt, Ir, IrO2 또는 SrRuO3가 사용된다. 또한, Ti, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn과 같은 도전성 물질 중 하나 또는 하나 이상의 물질을 포함할 수 있다. 상부 전극(104)은 열 증착(Thermal evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 스퍼터링(Sputtering) 방법으로 형성한다. 본 발명은 이에 한정되지 않으며, 다양한 전극 형성법에 의해 구현가능하다.In one embodiment, the upper electrode 104 is formed on the surface of the P (VDF-TrFE) nano-dots 201, Pt, Ir, IrO 2 Or SrRuO 3 is used. In addition, it may include one or more materials of conductive materials such as Ti, Cr, Al, Ni, Ag, Pt, Au, La, In or Sn. The upper electrode 104 is formed by thermal deposition, chemical vapor deposition (CVD), and sputtering. The present invention is not limited to this, and can be implemented by various electrode forming methods.

나아가, 상부 전극(104)은 금속, 금속산화물, 탄소재료와 같은 도전성 재료를 포함할 수 있다. 본 발명은 이에 한정되지 않으며, 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 탄소나노튜브와 같은 전도성 고분자를 전극 재료로 이용할 수 있다.In addition, the upper electrode 104 may include a conductive material such as a metal, a metal oxide, or a carbon material. The present invention is not limited thereto, and a conductive polymer such as polyacetylene, polypyrrole, polyaniline, polythiophene, and carbon nanotube may be used as an electrode material.

위에서 서술한 강유전체 폴리머 나노도트 소자(200)는 P(VDF-TrFE) 나노도트(201)의 크기 및 밀도가 균일한 반 구 형상으로 이루어져, 요철 구조를 형성한다. 또한, P(VDF-TrFE) 나노도트(201)의 상하부에 전극을 형성함으로써, 소자 작동 시 소자 특성을 향상시킨다.The ferroelectric polymer nanodot element 200 described above has a hemispherical shape having a uniform size and density of the P (VDF-TrFE) nanodot 201 to form an uneven structure. In addition, by forming electrodes on the upper and lower portions of the P (VDF-TrFE) nano-dots 201, the device characteristics during the operation of the device is improved.

도 5는 본 발명에 따른 디웨팅 프로세스(Dewetting Process)에 의한 나도토트의 공정 순서도이다. 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자는 디웨팅 프로세스(Dewetting Process)에 의해 제조되며, 이 제조방법은 기판을 준비하는 단계(s101), 기판 상면에 하부 전극을 형성하는 단계(s102), P(VDF-TrFE) 폴리머 용액을 획득하는 단계(s103), 하부 전극 상면에 P(VDF-TrFE) 폴리머 용액을 도포하는 단계(s104), 어닐링(Annealing) 공정으로 P(VDF-TrFE) 나노도트를 획득하는 단계(s105) 및 P(VDF-TrFE) 나노도트 표면에 상부 전극을 형성하는 단계(s106)를 포함한다.5 is a process flowchart of a nado tote by the dewetting process according to the present invention. The ferroelectric polymer nanodot device according to an embodiment of the present invention is manufactured by a dewetting process, the method of preparing a substrate (s101), forming a lower electrode on the upper surface of the substrate (s102) ), Obtaining a P (VDF-TrFE) polymer solution (s103), applying a P (VDF-TrFE) polymer solution to the upper surface of the lower electrode (s104), and P (VDF-TrFE) by an annealing process. Obtaining nanodots (s105) and forming an upper electrode on the P (VDF-TrFE) nanodot surface (s106).

일 실시 예에 있어서, 기판을 준비하는 단계(s101)는 하부 전극(102), P(VDF-TrFE) 나노도트와 상부 전극(104)을 형성 및 지지하기 위한 것으로, 단결정 규소(Si)를 슬라이드 커팅(Slide cutting)하고, 균일한 표면처리를 통해 고도의 평탄도를 가지는 실리콘 기판을 주로 사용한다. 또한, 사파이어(Sapphire) 기판, SiC 기판을 사용한다. 기판(101)은 Al, TiN, Cu, Ni, Au, W, Ti 중 하나 또는 하나 이상의 물질로 이루어질 수 있다. 일반적으로 두께는 수 ㎜, 지름 수 ㎝의 원판 형상으로 이루어진다.In one embodiment, the preparing of the substrate (s101) is to form and support the lower electrode 102, the P (VDF-TrFE) nanodot and the upper electrode 104, and slides single crystal silicon (Si). A silicon substrate having a high degree of flatness is mainly used through cutting and uniform surface treatment. In addition, a sapphire substrate and a SiC substrate are used. The substrate 101 may be made of one or more materials of Al, TiN, Cu, Ni, Au, W, Ti. In general, the thickness is in the shape of a disc of several millimeters and a diameter of several centimeters.

일 실시 예에 있어서, 기판 상면에 하부 전극을 형성하는 단계(s102)는 기판(101)의 상면에 열 증착(Thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter), 이 빔(E-beam), 전기도금(Electro-plating), 화학기상증착(CVD) 방식 중 어느 한 방식으로 형성한다. 본 발명은 이에 한정되지 않으며, 다양한 전극 형성법에 의해 구현가능하다.In an embodiment, the forming of the lower electrode on the upper surface of the substrate (s102) may include thermal evaporator, an E-beam evaporator, a sputter (RF or DC sputter), It is formed by any one of E-beam, Electro-plating, and Chemical Vapor Deposition (CVD) methods. The present invention is not limited to this, and can be implemented by various electrode forming methods.

또한, 하부 전극(102)은 Pt, Ir, IrO2 또는 SrRuO3가 사용되고, Ti, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn과 같은 도전성 물질 중 하나 또는 하나 이상의 물질을 포함할 수 있다. 기판(101)과 하부 전극(102) 사이에는 접착성을 향상시키기 위해 TiO2, ZrO2, Cr, Ti와 같은 접착 물질(도시하지 않음)을 더 포함할 수 있다.In addition, the lower electrode 102 is formed of Pt, Ir, IrO 2. Or SrRuO 3 may be used and may include one or more of conductive materials such as Ti, Cr, Al, Ni, Ag, Pt, Au, La, In or Sn. TiO 2 , in order to improve adhesion between the substrate 101 and the lower electrode 102. It may further include an adhesive material (not shown), such as ZrO 2 , Cr, and Ti.

나아가, 하부 전극(102)은 기판(101) 상면에 금속, 금속산화물, 탄소재료와 같은 도전성 재료로 이루어진 투명 전극으로 구현할 수 있다. 본 발명은 이에 한정되지 않으며, 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 탄소나노튜브와 같은 전도성 고분자를 전극 재료로 이용할 수 있다.Further, the lower electrode 102 may be implemented as a transparent electrode made of a conductive material such as a metal, a metal oxide, and a carbon material on the upper surface of the substrate 101. The present invention is not limited thereto, and a conductive polymer such as polyacetylene, polypyrrole, polyaniline, polythiophene, and carbon nanotube may be used as an electrode material.

일 실시 예에 있어서, P(VDF-TrFE) 폴리머 용액을 획득하는 단계(s103)에서는 P(VDF-TrFE) 펠렛(Pellet) 0.25wt%를 10㎖의 MEK 용액에 음파처리(Sonication) 방식으로 용해시킨다. 본 발명은 이에 한정되지 않으며, DMA, DMF, DMSO 용액 중 어느 하나 또는 하나 이상의 용액을 사용해 용해할 수 있다.In an embodiment, in the obtaining of the P (VDF-TrFE) polymer solution (s103), 0.25 wt% of P (VDF-TrFE) pellets are dissolved in a 10 ml MEK solution by sonication. Let's do it. The present invention is not limited thereto and may be dissolved using any one or more than one solution of DMA, DMF, DMSO solution.

일 실시 예에 있어서, 하부 전극 상면에 P(VDF-TrFE) 폴리머 용액을 도포하는 단계(s104)는 P(VDF-TrFE) 폴리머 용액을 획득하는 단계(s103)에서 획득한 P(VDF-TrFE) 폴리머 용액을 하부 전극(102) 상면에 60㎕ 도포한다. 도포는 스핀 코팅(Spin coating) 방식 또는 드로프렛(Droplet) 방식으로 이루어진다.In an embodiment, applying the P (VDF-TrFE) polymer solution to the upper surface of the lower electrode (s104) may include obtaining the P (VDF-TrFE) polymer solution (s103) and obtaining the P (VDF-TrFE) polymer solution. 60 μl of the polymer solution is applied to the upper surface of the lower electrode 102. Coating is performed by spin coating or droplet method.

일 실시 예에 있어서, 어닐링(Annealing) 공정으로 P(VDF-TrFE) 나노도트를 획득하는 단계(s105)는 스핀 코팅(Spin coating) 방식 또는 드로프렛(Droplet) 방식으로 P(VDF-TrFE)막이 형성된 기판을 핫 플레이트(Hot plate) 상에서 어닐링(Annealing)한다. 어닐링(Annealing)은 어떠한 건조과정 없이 150℃의 고온으로 이루어지는 것이 가장 바람직하며, 130℃~170℃ 범위에 속하는 온도로 어닐링(Annealing) 가능하다.In one embodiment, the step (s105) of obtaining P (VDF-TrFE) nanodots by annealing is performed by spin coating or droplet method to form a P (VDF-TrFE) film. The formed substrate is annealed on a hot plate. Annealing (Annealing) is most preferably made of a high temperature of 150 ℃ without any drying process, it is possible to anneal (annealing) to a temperature in the range of 130 ℃ ~ 170 ℃.

일 실시 예에 있어서, P(VDF-TrFE) 나노도트 표면에 상부 전극을 형성하는 단계(s106) 열 증착(Thermal evaporator), 전자선증착(e-beam evaporator), 스퍼터(RF or DC sputter), 이 빔(E-beam), 전기도금(Electro-plating), 화학기상증착(CVD) 방식 중 어느 한 방식으로 형성한다. 본 발명은 이에 한정되지 않으며, 다양한 전극 형성법에 의해 구현가능하다.In one embodiment, forming an upper electrode on a P (VDF-TrFE) nanodot surface (s106) thermal evaporator, e-beam evaporator, sputter (RF or DC sputter), It is formed by one of a beam (E-beam), electroplating (electro-plating), chemical vapor deposition (CVD) method. The present invention is not limited to this, and can be implemented by various electrode forming methods.

또한, Ti, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn과 같은 도전성 물질 중 하나 또는 하나 이상의 물질을 포함할 수 있다. 본 발명은 이에 한정되지 않으며, 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 탄소나노튜브와 같은 전도성 고분자를 전극 재료로 이용할 수 있다.In addition, it may include one or more materials of conductive materials such as Ti, Cr, Al, Ni, Ag, Pt, Au, La, In or Sn. The present invention is not limited thereto, and a conductive polymer such as polyacetylene, polypyrrole, polyaniline, polythiophene, and carbon nanotube may be used as an electrode material.

위에서 서술한 각 단계(s101~s106)를 포함하는 디웨팅 프로세스(Dewetting process)를 통해 기판상에 크기 및 밀도가 균일한 나노도트를 획득할 수 있고, 균일하게 패터닝된 P(VDF-TrFE) 나노도트(201) 구조물을 구현할 수 있다. 또한, P(VDF-TrFE) 나노도트 소자(200)의 제조 공정을 단순화하여, 생산성을 향상시킨다.Through the dewetting process including the above-described steps (s101 to s106), nanodots of uniform size and density can be obtained on the substrate, and uniformly patterned P (VDF-TrFE) nanoparticles are obtained. The dot 201 structure may be implemented. In addition, the manufacturing process of the P (VDF-TrFE) nano-dot device 200 is simplified, thereby improving productivity.

도 6은 본 발명에 따른 디웨팅 프로세스(Dewetting process)를 설명하는 도면이다. 도시된 바와 같이 디웨팅 프로세스(Dewetting process)는 본 발명의 일 실시 예에 따른 P(VDF-TrFE) 나노도트 소자(200)의 제조방법을 통해 설명할 수 있다.6 is a diagram illustrating a dewetting process according to the present invention. As shown, the dewetting process may be described through a method of manufacturing the P (VDF-TrFE) nanodot device 200 according to an embodiment of the present invention.

s104 단계에서의 P(VDF-TrFE)막은 P(VDF-TrFE)가 MEK 솔벤트(Solvent)에 용해된 상태의 폴리머 용액으로 형성되며, 자체 유리전이 온도가 -23℃이다. 따라서, 상온에서 유동성을 띄는 불안정한 상태다. 불안정한 P(VDF-TrFE)막은 (A)와 같이 표면 파동(Surface fluctuation)을 한다. 이때, 파동 λs(∝h2)는 두께에 비례한다.The P (VDF-TrFE) film in step s104 is formed of a polymer solution in which P (VDF-TrFE) is dissolved in MEK solvent (Solvent), and has its own glass transition temperature of -23 ° C. Therefore, it is an unstable state showing fluidity at room temperature. The unstable P (VDF-TrFE) film has surface fluctuation as shown in (A). At this time, the wave λs (sh 2 ) is proportional to the thickness.

표면 파동(Surface fluctuation)을 하는 불안정한 상태의 P(VDF-TrFE)막에 s105 단계에서 어닐링(Annealing)을 하면 (B)와 같이 진폭(Amplitude)이 증가한다. 그 결과 강유전체 폴리머 막인 P(VDF-TrFE)막의 일부가 하부 전극의 표면에 닿게 된다.When annealing the P (VDF-TrFE) film in an unstable state with surface fluctuation in step s105, the amplitude increases as shown in (B). As a result, a portion of the P (VDF-TrFE) film, which is a ferroelectric polymer film, comes into contact with the surface of the lower electrode.

(C)와 같이 하부 전극의 표면에 P(VDF-TrFE)막의 일부가 닿게 되면 표면을 안정화시키기 위해 강유전체 폴리머끼리 뭉치게 되고, 가장자리에 림(Rim)이 발생되다. 또한, 하부 전극 상에 닿는 곳을 중심으로 홀(Hole)이 형성되다가, 가장 자리의 림(Rim)과 합쳐지면서 (D)와 같이 도트(Dot)가 형성된다. 이 과정을 디웨팅 프로세스(Dewetting process)라고 한다.When a portion of the P (VDF-TrFE) film comes into contact with the surface of the lower electrode as shown in (C), the ferroelectric polymers aggregate together to stabilize the surface, and a rim occurs at the edge. In addition, a hole is formed around a contact point on the lower electrode, and a dot is formed as shown in (D) while being merged with the rim Rim. This process is called the dewetting process.

위에서 설명한 디웨팅 프로세스(Dewetting process)에 의해 제조된 강유전체 폴리머 나노도트는 우수한 압전특성을 가진다. 따라서, 단일 전자 소자(Single electron device), 광결정(Photonic crystal), 패터닝된 자기 저장 소자(Patterned magnetic storage device), 전기화학적 센서(Electrochemical sensor), 생물학적 센서(Biogical sensor)에 응용할 수 있다.Ferroelectric polymer nanodots prepared by the dewetting process described above have excellent piezoelectric properties. Therefore, the present invention can be applied to a single electron device, a photonic crystal, a patterned magnetic storage device, an electrochemical sensor, and a biological sensor.

도 7 내지 도 8은 본 발명의 일 실시 예에 따른 강유전체 폴리머 나노도트 소자의 특성을 나타내는 그래프이다. 도 7과 도 8은 도 5 내지 도 6에서 설명한 디웨팅 프로세스(Dewetting process)를 통해 제조한 강유전체 폴리머 나노로드의 압전 변형 상수(Piezoelectric strain constant)(d33)와 Coercive voltage를 나타내는 그래프다.7 to 8 are graphs showing the characteristics of the ferroelectric polymer nano dot device according to an embodiment of the present invention. 7 and 8 are graphs showing the piezoelectric strain constant d33 and the coercive voltage of the ferroelectric polymer nanorods manufactured by the dewetting process described with reference to FIGS. 5 to 6.

도시된 바와 같이 s105 단계에서 130℃ 온도로 어닐링(Annealing)했을 때 d33 값이 17.15±5.16(Pm/V)를 나타낸다. 또한, 150℃ 온도로 어닐링(Annealing)했을 때 d33 값이 18.1±3.3(Pm/V)를 나타낸다. 이는 d33 값이 10(Pm/V) 정도인 종래 기술에 따른 나노도트(A′) 보다 우수한 압전 특성을 나타낸다는 것을 알 수 있다. 또한, 어닐링(Annealing) 온도가 130℃ 일 때보다 150℃일 때 압전 특성이 더 우수한 것을 알 수 있다. 또한, 전계를 가해서 분극을 스위칭시킬 수 있는 Coercive voltage가 130℃ 온도로 어닐링(Annealing)했을 때 3.411±0.63(V), 150℃ 온도로 어닐링(Annealing)했을 때 2.4±0.5(V)로 나타나는 것을 알 수 있다.As shown, when annealing at 130 ° C. in step s105, the d33 value shows 17.15 ± 5.16 (Pm / V). Moreover, when annealing at 150 degreeC temperature, d33 value shows 18.1 ± 3.3 (Pm / V). It can be seen that this exhibits better piezoelectric properties than the nanodots (A ′) according to the prior art having a d33 value of about 10 (Pm / V). In addition, it can be seen that the piezoelectric properties are better when the annealing temperature is 150 ° C than when the annealing temperature is 130 ° C. Also, Coercive voltage that can switch polarization by applying electric field is 3.411 ± 0.63 (V) when annealed at 130 ℃ and 2.4 ± 0.5 (V) when annealed at 150 ℃ Able to know.

본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The terms used throughout the specification of the present invention have been defined in consideration of the functions of the embodiments of the present invention and can be sufficiently modified according to the intentions and customs of the user or operator. It should be based on the contents of.

본 발명은 첨부된 도면에 의해 참조 되는 바람직한 실시 예를 중심으로 기술되었지만, 이러한 기재로부터 후술하는 특허청구범위에 의해 포괄되는 범위 내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.While the invention has been described with reference to the preferred embodiments, which are referred to by the accompanying drawings, it will be apparent that various modifications are possible without departing from the scope of the invention within the scope covered by the claims set forth below from this description. .

100: 나노도트 소자
101: 기판
102: 하부 전극
103: 나노도트
104: 상부 전극
200: 강유전체 폴리머 나노도트 소자
201: P(VDF-TrFE) 나노도트100: nano dot device
101: substrate
102: lower electrode
103: nano dot
104: upper electrode
200: ferroelectric polymer nano dot device
201: P (VDF-TrFE) nanodot

Claims (18)

절연물질로 이루어진 기판;
상기 기판 상면에 형성된 하부 전극;
상기 기판과 하부 전극 사이에 TiO2, ZrO2, Cr, Ti 중 어느 하나로 형성된 접착층;
상기 하부 전극 상면의 일부 영역에 요철 구조로 형성되고, 150℃에서 어닐링(Annealing)하여 형성된 P(VDF-TrFE) 폴리머로 이루어진 P(VDF-TrFE) 나노도트를 포함하되,
상기 P(VDF-TrFE) 나노도트는,
표면 거칠기(Surface roughness)가 10㎚~25㎚ 범위에 속하고, 높이가 40㎚~100㎚ 범위에 속하며, 지름과 높이의 비가 2:1~4:1이고, 지름과 상기 나노도트의 간격비(Pitch)가 1:1~1:3인 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.A substrate made of an insulating material;
A lower electrode formed on the upper surface of the substrate;
An adhesive layer formed of any one of TiO 2 , ZrO 2 , Cr, and Ti between the substrate and the lower electrode;
A P (VDF-TrFE) nanodot formed of a P (VDF-TrFE) polymer formed in an uneven structure on an upper surface of the lower electrode and formed by annealing at 150 ° C.,
The P (VDF-TrFE) nano dot,
Surface roughness is in the range of 10 nm to 25 nm, the height is in the range of 40 nm to 100 nm, the ratio of diameter to height is 2: 1 to 4: 1, and the ratio of the diameter to the nanodot spacing A ferroelectric polymer nanodot device, wherein (Pitch) is 1: 1 to 1: 3. 제 1항에 있어서, 상기 강유전체 폴리머 나노도트 소자는,
상기 나노도트 표면에 상부 전극을 더 포함하는 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.The method of claim 1, wherein the ferroelectric polymer nano dot device,
The ferroelectric polymer nano-dot device further comprises an upper electrode on the nano-dot surface. 제 1항에 있어서, 상기 하부 전극은,
TI, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn 중 하나 또는 하나 이상의 물질을 포함하는 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.The method of claim 1, wherein the lower electrode,
A ferroelectric polymer nanodot device comprising at least one of TI, Cr, Al, Ni, Ag, Pt, Au, La, In, or Sn. 제 1항에 있어서, 상기 P(VDF-TrFE) 나노도트는,
지름이 100㎚~300㎚ 범위에 속하는 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.The method of claim 1, wherein the P (VDF-TrFE) nano dot,
A ferroelectric polymer nanodot device, characterized in that the diameter is in the range of 100nm to 300nm. 제 4항에 있어서, 상기 P(VDF-TrFE) 나노도트는,
상기 하부 전극 상면에 반 구 형상으로 이루어진 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.The method of claim 4, wherein the P (VDF-TrFE) nano dot,
Ferroelectric polymer nano-dot device, characterized in that formed on the upper surface of the lower electrode hemispherical. 삭제delete 삭제delete 삭제delete 삭제delete 제 2항에 있어서, 상기 상부 전극은,
TI, Cr, Al, Ni, Ag, Pt, Au, La, In 또는 Sn 중 하나 또는 하나 이상의 물질을 포함하는 것을 특징으로 하는 강유전체 폴리머 나노도트 소자.The method of claim 2, wherein the upper electrode,
A ferroelectric polymer nanodot device comprising at least one of TI, Cr, Al, Ni, Ag, Pt, Au, La, In, or Sn. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110023698A 2011-03-17 2011-03-17 Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same KR101276560B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110023698A KR101276560B1 (en) 2011-03-17 2011-03-17 Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110023698A KR101276560B1 (en) 2011-03-17 2011-03-17 Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20120105951A KR20120105951A (en) 2012-09-26
KR101276560B1 true KR101276560B1 (en) 2013-06-24

Family

ID=47112730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110023698A KR101276560B1 (en) 2011-03-17 2011-03-17 Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR101276560B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632025B1 (en) * 2015-01-09 2016-06-20 광주과학기술원 Method for manufacturing organic film
KR101902790B1 (en) * 2016-10-31 2018-10-01 재단법인 나노기반소프트일렉트로닉스연구단 Laminate comprising the polymer layer/conducting layer, linearly and highly sensitive pressure sensor comprising the same, and method for preparing the same
WO2021201621A1 (en) * 2020-04-01 2021-10-07 경희대학교산학협력단 Organic light-emitting diode comprising nano-island structure and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080043239A (en) * 2006-11-13 2008-05-16 세이코 엡슨 가부시키가이샤 Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080043239A (en) * 2006-11-13 2008-05-16 세이코 엡슨 가부시키가이샤 Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Vol. 95, pp. 023303 *
Applied Physics Letters, Vol. 95, pp. 023303*

Also Published As

Publication number Publication date
KR20120105951A (en) 2012-09-26

Similar Documents

Publication Publication Date Title
Ke et al. Vanadium dioxide: The multistimuli responsive material and its applications
US9306099B2 (en) Material including graphene and an inorganic material and method of manufacturing the material
Kong et al. Few-layer nanoplates of Bi2Se3 and Bi2Te3 with highly tunable chemical potential
Jung et al. Fabrication of diverse metallic nanowire arrays based on block copolymer self-assembly
Son et al. A nonvolatile memory device made of a ferroelectric polymer gate nanodot and a single-walled carbon nanotube
Zhang et al. Self-assembling VO2 nanonet with high switching performance at wafer-scale
WO2017200295A1 (en) Surface-enhanced raman scattering substrate, element for detecting molecule including same, and method for manufacturing same
Seo et al. Versatile transfer of an ultralong and seamless nanowire array crystallized at high temperature for use in high-performance flexible devices
Bernal et al. Free‐Standing Ferroelectric Nanotubes Processed via Soft‐Template Infiltration
Huang et al. Revealing controllable nanowire transformation through cationic exchange for RRAM application
KR101470752B1 (en) method to fabricate high quality flexible transparent electrodes embedded Ag nanowire and high quality flexible transparent electrodes
Son et al. Dip-pen lithography of ferroelectric PbTiO3 nanodots
KR101276560B1 (en) Ferroelectric Polymer Nanodot Arrays and Dewetting Process for Manufacturing the Same
Fadlelmula et al. Effects of thickness on the metal–insulator transition in free-standing vanadium dioxide nanocrystals
Li et al. Piezoelectric size effects in a zinc oxide micropillar
US10632722B2 (en) Composite material, method of forming the same, and apparatus including composite material
Bai et al. Enhancement of polarization in ferroelectric films via the incorporation of gold nanoparticles
Lee et al. Evolution of self-assembled Au NPs by controlling annealing temperature and dwelling time on sapphire (0001)
Wang et al. Transferable memristive nanoribbons comprising solution-processed strontium titanate nanocubes
Kim et al. Conductance control in VO2 nanowires by surface doping with gold nanoparticles
Rodriguez et al. Local probing of relaxation time distributions in ferroelectric polymer nanomesas: time-resolved piezoresponse force spectroscopy and spectroscopic imaging
JP2005166742A (en) Method of manufacturing laminate and method of manufacturing organic field effect transistor
CN104254925A (en) Method for forming zinc oxide uneven structure and method for manufacturing solar cell using same
Ocampo et al. Memristive devices from porous silicon–ZnO/VO2 nanocomposites
Zhou et al. Fabrication and magnetic properties of granular Co/porous InP nanocomposite materials

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee