KR101270435B1 - 상변화 메모리 제조방법 - Google Patents

상변화 메모리 제조방법 Download PDF

Info

Publication number
KR101270435B1
KR101270435B1 KR1020060097976A KR20060097976A KR101270435B1 KR 101270435 B1 KR101270435 B1 KR 101270435B1 KR 1020060097976 A KR1020060097976 A KR 1020060097976A KR 20060097976 A KR20060097976 A KR 20060097976A KR 101270435 B1 KR101270435 B1 KR 101270435B1
Authority
KR
South Korea
Prior art keywords
phase change
forming
resistor
contact plug
wiring layer
Prior art date
Application number
KR1020060097976A
Other languages
English (en)
Other versions
KR20080032349A (ko
Inventor
이기훈
정유민
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020060097976A priority Critical patent/KR101270435B1/ko
Publication of KR20080032349A publication Critical patent/KR20080032349A/ko
Application granted granted Critical
Publication of KR101270435B1 publication Critical patent/KR101270435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

본 발명은 상변화 메모리 제조방법에 있어서, 기판 위에 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 컨택 플러그를 형성하는 단계; 및 상기 컨택 플러그 위에 상기 구성성분을 포함하는 칼코게나이드 화합물로 된 상변화막을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 제조방법을 제시한다.
상변화 메모리, 칼코게나이드 화합물

Description

상변화 메모리 제조방법{Method for manufacturing phase-change memory}
도 1a는 일반적인 상변화 메모리 셀 어레이 구조를 나타내는 도면이다.
도 1b는 상변화 메모리의 리셋(reset)/셋(set) 원리를 보이는 도면이다.
도 1c는 종래의 상변화 메모리의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 상변화 메모리의 단면도이다.
도 3 내지 도 7은 본 발명의 제2 실시예에 따른 상변화 메모리 제조방법을 설명하기 위한 단면도들이다.
도 8은 Si-Ge의 상변화도(phase diagram)이다.
도 9는 본 발명에 따른 제3 실시예에 따른 상변화 메모리의 단면도이다.
*도면의 주요부분에 대한 부호 설명*
10, 40, 90: 기판 60: 절연막
20, 70, 93: 컨택 플러그 85: 상부전극
30, 80, 94: 상변화막 50: 배선층
본 발명은 상변화 메모리(phase-change memory)에 관한 것으로서, 특히 상변 화 메모리의 상변화막인 칼코게나이드(chalcogenide)막의 증착 방법에 관한 것이다.
상변화 메모리는 칼코게나이드 화합물과 같은 상변화 물질이 전기적인 펄스에 의한 국부적인 열 발생에 의해 결정질(crystalline)과 비정질(amorphous)상태로 변화하는 특성을 이용하여 이진 정보를 기억하는 소자이다.
칼코게나이드 화합물은 물질의 상변화에 따라서, 저항이 크게 달라지는 고유의 특성을 가지고 있어 비정질일 때 저항이 아주 높으며, 결정질일 때 저항이 낮아지는 특성을 보인다. 따라서, 소자의 구성에 있어서, 저항 가열에 의한 발열로 회로 상의 칼코게나이드 상변화층을 가열시켜 국부적으로 용융을 시킨 뒤에 급속히 냉각시키면 비정질이 되고, 천천히 냉각시키면 결정질이 되는 방식으로 소자를 구성하게 된다. 이러한 상변화 메모리에서는 전류에 의한 줄 열(joule heat)을 상변화의 열원으로 쓰고 있다. 가열되는 정도에 따라 상변화층이 결정질과 비정질 상태로 상변화를 일으키게 되어 저항값이 달라지게 되고, 저항에 흐르는 전류로 인해 전압이 달라지게 되므로 이진 정보를 저장 및 판독할 수 있게 된다.
도 1a는 일반적인 상변화 메모리 셀 어레이 구조를 나타내는 도면이다. 도 1에 도시한 바와 같이, 메모리 셀은 워드라인(WL)에 게이트가 연결된 하나의 셀 트랜지스터(CTR)와, 셀 트랜지스터(CTR)의 드레인과 비트라인(BL) 사이에 상변화 셀(PCC)과 저항(R)이 직렬로 연결된 구조를 가진다. 워드라인(WL)과 비트라인(BL) 이 선택되면 선택된 상변화 셀(PCC)로 전류가 인가되어 상변화 셀(PCC)의 결정 상태를 변형시킨다.
도 1b는 이러한 상변화 메모리의 원리를 보이는 도면이다. 도 1b에 도시된 것과 같이, 상변화막(150) 하부의 트랜지스터에서 콘택(100)을 거쳐 2㎃ 정도의 높은 전류 펄스를 50㎱ 정도 동안 상변화막(150)으로 인가하여 녹는점(Tm)까지 가열한 후, 펄스가 중단되었을 때의 빠른 냉각 속도를 이용하여 상변화막(150)과 콘택(100)의 접촉 부위에 저항이 높은 완전 비정질 상태의 프로그래밍 영역(200)을 형성한다. 이러한 상태를 리셋(reset) 상태라 하고 예를 들어 데이터 "1"이 저장된 것으로 정의한다.
이 상태에서, 0.1㎃ 정도의 전류 펄스를 상변화막(150) 하부의 트랜지스터에서 콘택(100)을 거쳐 상변화막(150)으로 인가하여 상변화막(150)을 결정화 온도로 유지하였다가 온도를 낮춘다. 이렇게 하면 리셋 상태의 프로그래밍 영역은 다시 저항이 낮은 결정질 상태로 회복되며, 이러한 상태를 셋(set) 상태라 하고 예를 들어 데이터 "0"이 저장된 것으로 정의한다. 저장된 데이터를 읽을 때에는 리셋 전류와 셋 전류보다 더 낮은 전류를 인가하여 저항 변화를 확인한다.
도 1c은 종래의 상변화 메모리의 단면도이다. 실리콘 기판(300) 위에 실리콘 산화막(310)이 형성되어 있으며, 그 위에 배선층(320)이 연결되어 있다. 상변화층으로서 Ge2Sb2Te5(이하, GST)(340)는 상부전극(350)과 발열체(330) 사이에 형성되어 있는데, 종래에는 GST(340)의 상변화를 일으키기 위해 티타늄 질화막(TiN layer)과 같은 발열체(330)를 GST(340) 증착 이전 공정에서 증착하고, 이후 별도의 장비에서 GST(340)를 증착하는 방법을 사용하였다. 그런데 이러한 발열체(330) 물질은 저항 조절이 정교해야 하며, 1000μΩ㎝이상의 높은 비저항을 유지시켜야 하기 때문에, TiN 등의 질화물을 중심으로 다양한 연구가 진행되고 있다. 이러한 기존의 방법은 발열체(330)와 GST(340)를 별도로 증착하는 2개의 공정으로 이루어져 있으며, 적합한 발열체(330)의 개발에 어려움을 겪고 있다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 아주 큰 공정단축효과와 비용절감효과가 발생하는 상변화 메모리의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 상변화 메모리 제조방법에서는, 기판 위에 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 컨택 플러그를 형성하는 단계; 및 상기 컨택 플러그 위에 상기 구성성분을 포함하는 칼코게나이드 화합물로 된 상변화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 컨택 플러그 형성단계와 상기 상변화막 형성단계를 동일장비를 사용하여 단일공정에서 처리하는 것을 특징으로 하며, 상기 컨택 플러그는 상기 상변화막을 상변화시키기에 충분한 줄 열(joule heat)이 발생하는 비저항을 가진다.
또한, 본 발명에 따른 다른 상변화 메모리 제조방법에서는, 기판 위에 배선층을 형성하는 단계; 칼코게나이드 화합물의 구성성분 중 상기 배선층과 반응하여 저항체를 이루는 하나 이상의 구성성분을 증착하는 단계; 및 상기 구성성분과 상기 배선층을 반응시켜 저항체를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 저항체는 상기 상변화막을 상변화시키기에 충분한 줄 열이 발생하는 비저항을 가지는 것을 특징으로 하며, 상기 저항체의 비저항 조절을 위해서 상기 컨택 플러그의 형성시 붕소, 탄소, 인, 플루오르 및 이들의 조합 중에서 선택된 어느 하나의 불순물을 첨가하는 것을 특징으로 한다.
또한, 본 발명에 따른 다른 상변화 메모리 제조방법에서는, 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 가스 및 반응가스를 이용하여 화합물 형태의 저항체를 증착하는 단계를 포함하는 것을 특징으로 하며, 상기 반응가스는 탄소, 질소, 플루오르 및 이들의 조합 중에서 선택된 어느 하나인 것을 특징으로 한다.
본 발명에 있어서, 상기 칼코게나이드 화합물은 GaSb, InSb, InSe, Sb2Te3 GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함할 수 있으며 이러한 막들을 기본으로 하는 어떠한 변형막이라도 해당된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 상변화 메모리의 단면도이다. 기판(10) 위의 층간 절연막은 도시를 생략하였다. 도 2를 참조하면, 먼저 기판(10) 위에 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 컨택 플러그(20)를 형성하고, 상기 컨택 플러그(20) 위에 상기 구성성분을 포함하는 칼코게나이드 화합물로 된 상변화막(30)을 형성한다. 이때, 컨택 플러그(20)로 전류가 흐르면 컨택 플러그(20)와 상변화막(30)의 계면 사이에 저항으로 인한 줄 열(joule heat)이 발생하는데 이러한 줄 열은 상변화막(30)을 상변환시키기에 충분한 열이어야 한다. 따라서 상기 컨택 플러그(20)의 구성성분은 상변화막(30)을 상변환시키기에 충분한 줄 열을 발생시키는 비저항을 가지는 구성성분을 사용한다.
이와 같이, 컨택 플러그(20)와 상변화막(30)은 적어도 하나의 구성성분을 공유하는 것이므로, 상변화막(30)을 증착하는 장비에서 컨택 플러그(20)를 증착한 후 연속적으로 상변화막(30)을 증착하는 인-시튜(In-situ) 공정이 가능해져 공정단축효과와 비용절감효과가 발생한다.
이때, 상변화막(30)으로 이용될 수 있는 칼코게나이드 화합물의 예로서, 이원 화합물로는 GaSb, InSb, InSe, Sb2Te3 GeTe 등이 있고, 삼원 화합물로는 Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe 등이 있다. 사원 화합물로는 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등이 있다.
이하에서 설명하는 제2 및 제3 실시예는 칼코게나이드 화합물의 구성성분 중 하나 이상의 성분으로는 칼코게나이드막을 상변화시키기에 충분한 줄 열을 발생시키는 비저항을 가지지 못한 칼코게나이드 화합물의 경우의 실시예들이다.
도 3 내지 도 7은 본 발명의 제2 실시예에 따른 상변화 메모리 제조방법을 설명하기 위한 단면도들이다.
도 3에 도시한 바와 같이 기판(40) 위에 배선층(50)을 증착하며, 배선층(50)은 예컨대 폴리 실리콘(Poly-Si)을 사용한다. 계속하여, 도 4에 도시하는 바와 같이 절연막(60)을 증착하고 패터닝한다. 이에 따라 배선층(50)을 노출시키도록 형성된 컨택홀(H)에 도 5에 도시하는 바와 같이 칼코게나이드 화합물의 구성성분 중 상기 배선층(50)과 반응하여 저항체를 이루는 하나 이상의 구성성분을 증착하여 컨택 플러그(70)를 형성한다. 이때, 상기 구성성분의 예로는 게르마늄(Ge)을 들 수 있다. 이렇게 형성된 상기 컨택 플러그(70)와 상기 배선층(50)을 반응시켜 합금 저항체를 만든다. 이 저항체는 상변화막(80)을 상변환시키기에 충분한 줄 열이 발생하는 비저항을 가져야 함은 상술한 바와 같다. 이때, 상기 컨택 플러그(70)와 상기 배선층(50)이 반응하여 저항체가 되기 위해서 필요한 열은 여러 가지 방법으로 공급할 수 있는 바, 아래에서는 최초 결정화 단계에서 전기적 저항으로 발생하는 발열을 열원으로 예를 들어 저항체가 만들어지는 과정을 설명하기로 한다. 계속하여, 도 6에 도시한 바와 같이 상기 컨택 플러그(70) 위에 상기 구성성분을 포함하는 칼코게나이드 화합물로 된 상변화막(80)을 형성하며, 예컨대 Ge2Sb2Te5로 된 상변화 막(80)을 형성한다. 도 7은 상부전극(85)을 증착하는 단계로, 상부전극(85)은 예컨대 텅스텐(W) 플러그로 구성된다.
이하, 상기 컨택 플러그(70)의 예로는 게르마늄을, 상기 배선층(50)의 예로는 폴리 실리콘을, 상기 상변화막(80)의 예로는 Ge2Sb2Te5를 들어서, 게르마늄과 폴리 실리콘이 반응을 위해 필요한 열을 제공받아 서로 반응함으로써 상변화막(80)을 상변환시키기에 충분한 줄 열을 발생시키는 비저항을 가진 합금 저항체가 되는 과정을 설명하기로 한다.
게르마늄 자체의 비저항은 크지 않지만, 폴리 Si-Ge 합금의 비저항은 3000μΩ㎝정도가 되므로 상변환에 필요한 발열체의 역할을 할 수 있다. 도 8은 Si-Ge의 상변화도(phase diagram)이다. 도 8을 참조하면 Si-Ge는 고온에서 전율고용체를 형성하므로 적절한 열이 가해지면, Si-Ge는 서로 쉽게 상호 확산해 들어간다. 이때에 적절한 열을 가하는 방법으로써, 배선층(50) 위에 증착된 컨택 플러그(70)에 최초의 전류(programing current)를 흘린다. 상기 컨택 플러그(70)를 통하여 상기 상변화막(80)으로 전류가 흐르면 상기 상변화막(80)과 상기 컨택 플러그(70) 사이의 계면에 줄 열이 발생한다. 이러한 줄 열이 비정질 Ge2Sb2Te5을 결정질 Ge2Sb2Te5로 형성시키는 과정에서 발생하는 700도에 달하는 국부적인 온도상승에 의해서 배선층(50)의 실리콘(Si)과 컨택 플러그(70)의 게르마늄을 쉽게 상호 확산시키는 것이 자동적으로 가능해지며, 따라서 컨택 플러그(70)를 Si-Ge 합금 저항체로 만들 수 있는 것이다.
이때, 컨택 플러그(70)와 배선층(50)을 반응시켜 저항체를 형성하는 방법으로는 상술한 바와 같이 비정질로 형성된 상기 상변화막(80)의 최초 결정화 단계에서 전기적 저항으로 발생하는 발열을 이용하는 방법도 가능하고, 별도의 후속 열처리를 이용하는 방법도 가능하며, 상부전극(85)이나 패시베이션막(미도시)을 형성하는 과정과 같은 후속 공정에서 발생하는 힛 버짓(heat budget)을 이용하는 방법도 있다.
또한, 컨택 플러그(70)와 배선층(50)이 반응하여 합금을 만들 때 상기 합금이 적당한 줄 열을 발생하기 위한 비저항 조절을 위해서 상기 컨택 플러그(70) 형성시 불순물을 첨가할 수도 있다.
상기 불순물은 붕소(B), 탄소(C), 인(P), 플루오르(F) 및 이들의 조합 중에서 선택된 어느 하나를 사용할 수 있다.
이러한 방법을 사용하면, 상변화막(80)을 증착하는 증착장비와 동일한 장비에서 컨택 플러그(70)를 증착한 후 상변화막(80)을 증착하는 연속공정이 가능해지며, 아주 큰 공정 단축효과와 비용절감효과가 발생한다.
이때, 상기 상변화막(80)과 상기 배선층(50)은 Ge2Sb2Te5과 폴리 실리콘에 한하지 않고, 상기 컨택 플러그(70)의 구성성분을 포함하는 칼코게나이드 화합물로서 상기 구성성분이 배선층(50)과 반응함으로써 합금을 이루어 비정질 칼코게나이드 화합물을 결정질 칼코게나이드 화합물로 상변환시킬 수 있는 정도의 줄 열을 발생하는 저항체를 이루는 모든 칼코게나이드 화합물과 모든 배선층을 포함한다.
도 9는 본 발명의 제3 실시예에 따른 상변화 메모리의 단면도이다.
도 9를 참조하면, 기판(90) 위에 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 가스 및 반응가스를 이용하여 화합물 형태의 저항체로 된 컨택 플러그(93)를 형성한다. 챔버는 다양한 소스가 유입될 수 있도록 여러 소스라인을 챔버에 연결하여 설치할 수 있다. 도면에는 도시하지 않았지만, 칼코게나이드 화합물의 각각의 구성성분을 포함하는 가스의 소스 라인과 여러가지 반응가스의 소스 라인을 챔버에 연결되게 구성함으로써 각각의 소스 라인의 밸브만을 조정하여 간단하게 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 가스 및 반응가스의 종류와 유출입 정도를 조정할 수 있다. 이에 따라 컨택 플러그(93) 형성시에 칼코게나이드 화합물의 구성성분을 포함하는 가스와 반응소스를 적당하게 조절하여 챔버안에서 서로 반응시켜 화합물 형태의 저항체로 된 컨택 플러그(93)를 형성한다. 이때 상기 저항체는 상변화막(94)을 상변환시키기에 충분한 줄 열을 발생하는 저항체가 되도록 조절해야 함은 상술한 바와 같다. 이러한 방법을 사용하면, 상변화막(94) 형성장비로 컨택 플러그(93)를 형성하고 동일한 장비로 연속적으로 상변화막(94)을 형성할 수 있는 인-시튜 공정이 가능해져 공정단축효과와 비용절감효과를 거둘 수 있다.
상기 반응가스로는 탄소(C), 질소(N), 플루오르(F) 및 이들의 조합 중에서 선택된 어느 하나를 사용할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명에 의하면 컨택 플러그와 상변화막은 적어도 하나 이상의 구성성분을 공유하는 것이므로, 상변화막을 증착하는 장비에서 컨택 플러그를 증착한 후 연속적으로 상변화막을 증착하는 인-시튜 공정이 가능해져 공정단축효과와 비용절감효과가 발생한다.

Claims (12)

  1. 기판 위에 배선층을 형성하는 단계;
    기판 위에 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 컨택 플러그를 형성하는 단계; 및
    상기 컨택 플러그 위에 상기 구성성분을 포함하는 칼코게나이드 화합물로 된 상변화막을 형성하는 단계
    를 포함하고,
    상기 컨택 플러그를 형성하는 단계는
    칼코게나이드 화합물의 구성성분 중 상기 배선층과 반응하여 저항체를 이루는 하나 이상의 구성성분을 증착하는 단계; 및
    상기 구성성분과 상기 배선층을 반응시켜 저항체를 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 제조방법.
  2. 제1항에 있어서, 상기 컨택 플러그 형성단계와 상기 상변화막 형성단계를 동일장비를 사용하여 단일공정에서 처리하는 것을 특징으로 하는 상변화 메모리 제조방법.
  3. 제1항에 있어서, 상기 컨택 플러그는 상기 상변화막을 상변화시키기에 충분한 줄 열(joule heat)이 발생하는 비저항을 가지는 것을 특징으로 하는 상변화 메모리 제조방법.
  4. 삭제
  5. 제1항에 있어서, 상기 저항체는 상기 상변화막을 상변환시키기에 충분한 줄 열이 발생하는 비저항을 가지는 것을 특징으로 하는 상변화 메모리 제조방법.
  6. 제1항에 있어서, 상기 구성성분과 상기 배선층을 반응시켜 저항체를 형성하는 단계는 비정질로 형성된 상기 상변화막의 최초 결정화 단계에서 전기적 저항으로 발생하는 발열을 이용하여 합금을 만들어 저항체로 형성하는 것을 특징으로 하는 상변화 메모리 제조방법.
  7. 제1항에 있어서, 상기 구성성분과 상기 배선층을 반응시켜 저항체를 형성하는 단계는 별도의 후속 열처리를 이용하여 합금을 만들어 저항체로 형성하는 것을 특징으로 하는 상변화 메모리 제조방법.
  8. 제1항에 있어서, 상기 구성성분과 상기 배선층을 반응시켜 저항체를 형성하는 단계는 후속 공정에서 발생하는 힛 버짓(heat budget)을 이용하여 합금을 만들어 저항체로 형성하는 것을 특징으로 하는 상변화 메모리 제조방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 합금의 비저항 조절을 위해 서 상기 컨택 플러그의 형성시 붕소, 탄소, 인, 플루오르 및 이들의 조합 중에서 선택된 어느 하나의 불순물을 첨가하는 것을 특징으로 하는 상변화 메모리 제조방법.
  10. 제1항에 있어서, 상기 컨택 플러그를 형성하는 단계는 칼코게나이드 화합물의 구성성분 중 하나 이상의 구성성분을 포함하는 가스 및 반응가스를 이용하여 화합물의 형태의 저항체를 증착하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 제조방법.
  11. 제10항에 있어, 상기 반응가스는 탄소, 질소, 플루오르 및 이들의 조합 중에서 선택된 어느 하나인 것을 특징으로 하는 상변화 메모리 제조방법.
  12. 제1항에 있어서, 상기 칼코게나이드 화합물은 GaSb, InSb, InSe, Sb2Te3 GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 제조방법.
KR1020060097976A 2006-10-09 2006-10-09 상변화 메모리 제조방법 KR101270435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097976A KR101270435B1 (ko) 2006-10-09 2006-10-09 상변화 메모리 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097976A KR101270435B1 (ko) 2006-10-09 2006-10-09 상변화 메모리 제조방법

Publications (2)

Publication Number Publication Date
KR20080032349A KR20080032349A (ko) 2008-04-15
KR101270435B1 true KR101270435B1 (ko) 2013-06-03

Family

ID=39533119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097976A KR101270435B1 (ko) 2006-10-09 2006-10-09 상변화 메모리 제조방법

Country Status (1)

Country Link
KR (1) KR101270435B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985184B1 (ko) * 2008-07-23 2010-10-05 삼성전자주식회사 전기 소자 및 그 형성 방법
KR100965731B1 (ko) * 2008-08-20 2010-06-24 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825107B2 (en) 1996-10-02 2004-11-30 Micron Technology, Inc. Method for fabricating a memory chip
JP2004348906A (ja) 2003-05-26 2004-12-09 Hitachi Ltd 相変化記録媒体および相変化メモリ
KR20060008027A (ko) * 2004-07-23 2006-01-26 주식회사 하이닉스반도체 상변환기억 소자의 형성방법
KR20060012848A (ko) * 2004-08-04 2006-02-09 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825107B2 (en) 1996-10-02 2004-11-30 Micron Technology, Inc. Method for fabricating a memory chip
JP2004348906A (ja) 2003-05-26 2004-12-09 Hitachi Ltd 相変化記録媒体および相変化メモリ
KR20060008027A (ko) * 2004-07-23 2006-01-26 주식회사 하이닉스반도체 상변환기억 소자의 형성방법
KR20060012848A (ko) * 2004-08-04 2006-02-09 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자

Also Published As

Publication number Publication date
KR20080032349A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
US10879459B2 (en) Phase change memory cell with constriction structure
US7130214B2 (en) Low-current and high-speed phase-change memory devices and methods of driving the same
US7688618B2 (en) Integrated circuit having memory having a step-like programming characteristic
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
US20060261321A1 (en) Low power phase change memory cell with large read signal
US8017930B2 (en) Pillar phase change memory cell
US20090303780A1 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8828788B2 (en) Forming electrodes for chalcogenide containing devices
JP2008053494A (ja) 半導体装置及びその製造方法
US8350661B2 (en) Breakdown layer via lateral diffusion
US20080054246A1 (en) Semiconductor device
KR20120065799A (ko) ＴｉＮ 박막의 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법
USRE45580E1 (en) Phase-change nonvolatile memory and manufacturing method therefor
KR101270435B1 (ko) 상변화 메모리 제조방법
US20070148933A1 (en) Nonvolatile memory device and method of fabricating the same
CN101473417B (zh) 沉积用于相变存储器的硫族化物膜的方法
KR20080052083A (ko) 상변화 메모리 소자 및 그 제조 방법
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
CN112840460A (zh) 相变存储单元及其制造方法
JP2009266316A (ja) メモリ装置、電子機器、相変化メモリ素子への記録方法
TWI835235B (zh) 相變化記憶體之全域加熱器
TWI819573B (zh) 相變化記憶體裝置、相變化隨機存取記憶體結構和其製造方法
KR100755805B1 (ko) 상변화 메모리용 칼코제나이드막 증착 방법
KR20090012829A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee