KR101270101B1 - Rf wireless transceiver chip package for improving impedance matching - Google Patents

Rf wireless transceiver chip package for improving impedance matching Download PDF

Info

Publication number
KR101270101B1
KR101270101B1 KR1020110117701A KR20110117701A KR101270101B1 KR 101270101 B1 KR101270101 B1 KR 101270101B1 KR 1020110117701 A KR1020110117701 A KR 1020110117701A KR 20110117701 A KR20110117701 A KR 20110117701A KR 101270101 B1 KR101270101 B1 KR 101270101B1
Authority
KR
South Korea
Prior art keywords
reception
transmission
semiconductor chip
high frequency
package
Prior art date
Application number
KR1020110117701A
Other languages
Korean (ko)
Other versions
KR20130052315A (en
Inventor
구민석
길준호
Original Assignee
레이디오펄스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이디오펄스 주식회사 filed Critical 레이디오펄스 주식회사
Priority to KR1020110117701A priority Critical patent/KR101270101B1/en
Publication of KR20130052315A publication Critical patent/KR20130052315A/en
Application granted granted Critical
Publication of KR101270101B1 publication Critical patent/KR101270101B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

임피던스 매칭을 향상시키는 알에프 무선 송수신기용 칩 패키지가 개시된다. 본 발명의 RF 무선 송수신기용 칩 패키지는 반도체 칩을 실장한다. 상기 반도체 칩은 고주파 송신 증폭부; 송신 패드; 고주파 수신 증폭부; 및 상기 고주파 수신 증폭부의 상기 수신 입력단과 전기적으로 연결되는 수신 패드를 구비한다. 그리고, 상기 칩 패키지는 칩의 외부에 실장되는 조정 인덕터를 더 구비한다. 본 발명의 칩 패키지를 사용하는 RF 무선 송수신 장치는, 반도체 칩의 외부에 조정 인덕터(IDC)를 내장함으로써, 송수신의 최적화를 위하여 요구되는 송신 출력단과 수신 입력단의 임피던스값의 차이는 현저히 감소된다. 그러므로, 본 발명의 칩 패키지를 사용하는 RF 무선 송수신 장치는, 외부의 밸룬 매칭 수단을 통하여, 송수신을 최적화할 수 있는 임피던스값을 용이하게 매칭할 수 있게 된다.A chip package for an RF wireless transceiver that improves impedance matching is disclosed. The chip package for an RF wireless transceiver of the present invention mounts a semiconductor chip. The semiconductor chip may include a high frequency transmission amplifier; Transmission pads; A high frequency reception amplifier; And a reception pad electrically connected to the reception input terminal of the high frequency reception amplifier. The chip package further includes a regulating inductor mounted outside the chip. In the RF wireless transmitting / receiving apparatus using the chip package of the present invention, by incorporating a control inductor (IDC) outside the semiconductor chip, the difference between the impedance values of the transmission output terminal and the reception input terminal required for optimization of transmission and reception is significantly reduced. Therefore, the RF wireless transceiver device using the chip package of the present invention can easily match the impedance value for optimizing transmission and reception through an external balun matching means.

Description

임피던스 매칭을 향상시키는 알에프 무선 송수신기용 칩 패키지{RF WIRELESS TRANSCEIVER CHIP PACKAGE FOR IMPROVING IMPEDANCE MATCHING}Chip package for RF wireless transceiver to improve impedance matching {RF WIRELESS TRANSCEIVER CHIP PACKAGE FOR IMPROVING IMPEDANCE MATCHING}

본 발명은 RF(radio frequency) 무선 송수신기용 칩 패키지에 관한 것으로서, 특히 송수신 임피던스 매칭을 향상시키는 RF 무선 송수신기용 칩 패키지에 관한 것이다.
The present invention relates to a chip package for a radio frequency (RF) radio transceiver, and more particularly to a chip package for an RF radio transceiver for improving transmission and reception impedance matching.

일반적으로, RF 무선 송수신기용 칩 패키지는 반도체 칩을 실장한다. 이러한 반도체 칩에는, 수신되는 신호를 증폭하여 내부의 각 회로들에 제공하고, 또한, 외부로 송신하기 위하여 내부의 신호를 증폭하여 출력하기 위한 다양한 회로들이 포함된다. 그리고, 반도체 칩은 소형화를 위하여 고집적도로 구현되는 것이 요구된다.In general, a chip package for an RF radio transceiver mounts a semiconductor chip. Such a semiconductor chip includes various circuits for amplifying a received signal and providing it to respective circuits therein, and for amplifying and outputting the internal signal for transmission to the outside. In addition, the semiconductor chip is required to be implemented with high integration for miniaturization.

도 1은 기존의 RF 무선 송수신기용 칩 패키지를 나타내는 도면이다. 도 1의 RF 무선 송수신기용 칩 패키지(PKG)는 반도체 칩(CHP)을 실장한다. 그리고, 상기 반도체 칩(CHP)은 고주파 송신 증폭부(10)와 고주파 수신 증폭부(20)를 내장한다. 1 is a diagram illustrating a chip package for a conventional RF wireless transceiver. The chip package PKG for an RF wireless transceiver of FIG. 1 mounts a semiconductor chip CHP. The semiconductor chip CHP includes a high frequency transmission amplifier 10 and a high frequency reception amplifier 20.

상기 고주파 송신 증폭부(10)는 내부의 회로로부터 제공되는 신호를 증폭하여 다른 기기에 송신하는 신호를 출력한다. 그리고, 고주파 송신 증폭부(10)의 출력단(SUT)은 출력 신호를 발생하는 최종의 트랜지스터의 일접합 단자로서, 외부에 연결되는 오픈 드레인(open drain) 구조로 형성된다. 이 경우, 증폭되는 신호의 효과적인 출력을 위해서, 고주파 송신 증폭부(10)의 출력단(SUT)은 상대적으로 낮은 임피던스값을 가지는 것이 요구된다.The high frequency transmission amplifier 10 amplifies a signal provided from an internal circuit and outputs a signal for transmission to another device. The output terminal SUT of the high frequency transmission amplifier 10 is a junction terminal of a final transistor for generating an output signal, and is formed in an open drain structure connected to the outside. In this case, in order to effectively output the signal to be amplified, it is required that the output terminal SUT of the high frequency transmission amplifier 10 has a relatively low impedance value.

그리고, 상기 고주파 수신 증폭부(20)는 다른 기기로부터 수신되는 신호를 증폭하여 내부의 회로들로 제공한다. 이때, 상기 고주파 수신 증폭부(20)는 상대적으로 높은 임피던스값일 때, 최적의 노이즈 성능을 보이게 된다.The high frequency reception amplifier 20 amplifies a signal received from another device and provides it to internal circuits. In this case, the high frequency reception amplifier 20 shows an optimum noise performance when the impedance is relatively high.

다시 기술하면, 상기 고주파 송신 증폭부(10)는 낮은 임피던스에서 최적의 출력 성능을 갖는 반면에, 상기 고주파 수신 증폭부(20)는 높은 임피던스에서 최적의 노이즈 성능을 가진다. In other words, the high frequency transmission amplifier 10 has an optimum output performance at low impedance, while the high frequency reception amplifier 20 has an optimum noise performance at high impedance.

그런데, 도 1의 RF 무선 송수신기용 칩 패키지(PKG)에서는, 고주파수 송신 증폭부(10)의 출력단(SUT)과 고주파수 수신 증폭부(20)의 입력단(RIN)이 반도체 칩(CHP)의 내부에서 공통된 하나의 공통 패드(30)에 연결된다. 그리고, 상기 공통 패드(30)는, 외부의 밸룬(balun) 매칭(matching) 수단(BAL) 및 안테나(ATN)와 연결하기 위하여 칩 패키지(PKG)의 외부로 노출되는 노출 리드(40)와 연결된다. 그리고, 공통 패드(30)와 연결되는 외부 밸룬(balun) 매칭(matching) 수단(BAL)을 통하여, 고주파 송신 증폭부(10)의 출력단(SUT)의 임피던스값과 상기 고주파 수신 증폭부(20)의 입력단(RIN)의 임피던스값이 동시에 조절된다.However, in the chip package PKG for the RF radio transceiver of FIG. 1, the output terminal SUT of the high frequency transmission amplifier 10 and the input terminal RIN of the high frequency reception amplifier 20 are provided inside the semiconductor chip CHP. It is connected to one common pad 30 in common. In addition, the common pad 30 is connected to an exposed lead 40 exposed to the outside of the chip package PKG in order to connect to an external balun matching means BAL and an antenna ATN. do. In addition, the impedance value of the output terminal SUT of the high frequency transmission amplifier 10 and the high frequency reception amplifier 20 through an external balun matching means BAL connected to the common pad 30. The impedance value of the input terminal (RIN) is adjusted simultaneously.

그러므로, 도 1의 RF 무선 송수신기용 칩 패키지(PKG)에서는, 송신을 위한 출력단의 임피던스값과 수신을 위한 입력단의 임피던스값, 즉 출력 임피던스값과 수신 임피던스값을 동시에 최적화하는 임피던스 매칭이 어려우며, 이에 따라, 상기 고주파 송신 증폭부(10)와 상기 고주파 수신 증폭부(20) 각각의 성능 저하를 일정부분 감수하면서, 임피던스 매칭을 하게 된다.
Therefore, in the chip package PKG for the RF wireless transceiver of FIG. 1, it is difficult to simultaneously match an impedance value of an output terminal for transmission and an impedance value of an input terminal for reception, that is, an output impedance value and a reception impedance value. Accordingly, impedance matching is performed while taking part in performance degradation of each of the high frequency transmission amplifier 10 and the high frequency reception amplifier 20.

본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 송신을 위한 출력단의 임피던스값과 수신을 위한 입력단의 임피던스값, 즉 출력 임피던스값과 수신 임피던스값을 동시에 최적화할 수 있는 하기 RF 무선 송수신기용 칩 패키지를 제공하는 데 있다.An object of the present invention is to solve the problems of the prior art, the following RF wireless transceiver for optimizing the impedance value of the output terminal for transmission and the impedance value of the input terminal for receiving, that is, the output impedance value and the reception impedance at the same time To provide a chip package.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 RF 무선 송수신기용 칩 패키지에 관한 것이다. 본 발명의 RF 무선 송수신기용 칩 패키지는 반도체 칩을 실장한다. 상기 반도체 칩은 내부의 송신 신호를 수신하여 증폭하며, 증폭된 상기 송신 신호를 송신 출력단을 통하여 출력하는 고주파 송신 증폭부; 상기 고주파 송신 증폭부의 상기 송신 출력단과 전기적으로 연결되는 송신 패드; 수신 입력단으로 수신 신호를 수신하며, 수신된 상기 수신 신호를 증폭하여 내부로 제공하는 고주파 수신 증폭부; 및 상기 고주파 수신 증폭부의 상기 수신 입력단과 전기적으로 연결되는 수신 패드를 구비한다. 그리고, 상기 칩 패키지는 상기 반도체 칩의 외부에 실장되며, 일단이 상기 칩 패키지의 외부로 노출되는 패키지 노출 리드; 상기 반도체 칩의 외부에 실장되며, 상기 송신 패드와 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제1 본딩 와이어; 상기 반도체 칩의 외부에 실장되는 조정 인덕터; 상기 반도체 칩의 외부에 실장되며, 상기 수신 패드와 상기 조정 인덕터의 일단을 전기적으로 연결하는 제2 본딩 와이어; 및 상기 반도체 칩의 외부에 실장되며, 상기 조정 인덕터의 타단과 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제3 본딩 와이어를 더 구비한다.
One aspect of the present invention for achieving the above technical problem relates to a chip package for an RF wireless transceiver. The chip package for an RF wireless transceiver of the present invention mounts a semiconductor chip. The semiconductor chip may include: a high frequency transmission amplifier for receiving and amplifying an internal transmission signal and outputting the amplified transmission signal through a transmission output terminal; A transmission pad electrically connected to the transmission output terminal of the high frequency transmission amplifier; A high frequency reception amplifying unit configured to receive a reception signal through a reception input terminal and amplify the received reception signal and provide the received signal to an internal terminal; And a reception pad electrically connected to the reception input terminal of the high frequency reception amplifier. The chip package may be mounted on the outside of the semiconductor chip, and a package exposure lead having one end exposed to the outside of the chip package; A first bonding wire mounted outside the semiconductor chip and electrically connecting the transmission pad to the other end of the package exposure lead; A regulating inductor mounted outside the semiconductor chip; A second bonding wire mounted outside the semiconductor chip and electrically connecting one end of the receiving pad and the regulating inductor; And a third bonding wire mounted outside the semiconductor chip and electrically connecting the other end of the regulating inductor and the other end of the package exposure lead.

본 발명의 칩 패키지에서는, 송수신의 최적화를 위하여 요구되는 상기 송신 출력단과 상기 수신 입력단의 임피던스값의 차이는 현저히 감소된다. 이에 따라, 본 발명의 칩 패키지를 사용하는 RF 무선 송수신 장치는, 외부의 밸룬 매칭 수단을 통하여, 송수신을 최적화할 수 있는 임피던스값을 용이하게 매칭할 수 있다.
In the chip package of the present invention, the difference between the impedance values of the transmission output terminal and the reception input terminal required for the optimization of transmission and reception is significantly reduced. Accordingly, the RF radio transceiver using the chip package of the present invention can easily match the impedance value for optimizing transmission and reception through an external balun matching means.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 기존의 RF 무선 송수신기용 칩 패키지를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 RF 무선 송수신기용 칩 패키지(PKGN)를 설명하기 위한 도면이다.
도 3은 도 2의 고주파 송신 증폭부의 예를 나타내는 도면이다.
도 4는 도 2의 고주파 수신 증폭부의 예를 나타내는 도면이다.
도 5는 도 2의 조정 인덕터에 따라 송신 출력단 및 수신 입력단 사이에 추가로 요구되는 임피던스값의 차이가 감소됨을 설명하기 위한 도면이다.
A brief description of each drawing used in the present invention is provided.
1 is a diagram illustrating a chip package for a conventional RF wireless transceiver.
2 is a diagram illustrating a chip package PKGN for an RF wireless transceiver according to an embodiment of the present invention.
3 is a diagram illustrating an example of the high frequency transmission amplifier of FIG. 2.
4 is a diagram illustrating an example of the high frequency reception amplifier of FIG. 2.
FIG. 5 is a view for explaining that a difference in impedance values required between a transmitting output terminal and a receiving input terminal is further reduced according to the regulating inductor of FIG. 2.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Further, detailed descriptions of known functions and configurations that may be unnecessarily obscured by the gist of the present invention are omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 RF 무선 송수신기용 칩 패키지(PKGN)를 설명하기 위한 도면이다. 도 2를 참조하면, 본 발명의 일실시예에 따른 RF 무선 송수신기용 칩 패키지(PKGN)는 반도체 칩(CHPN)을 실장하여 구현된다. 상기 반도체 칩(CHPN)은 고주파 송신 증폭부(100), 송신 패드(200), 고주파 수신 증폭부(300) 및 수신 패드(400)를 내장하여 구비한다.2 is a diagram illustrating a chip package PKGN for an RF wireless transceiver according to an embodiment of the present invention. 2, the chip package PKGN for an RF wireless transceiver according to an embodiment of the present invention is implemented by mounting a semiconductor chip CHPN. The semiconductor chip CHPN includes a high frequency transmission amplifier 100, a transmission pad 200, a high frequency reception amplifier 300, and a reception pad 400.

상기 고주파 송신 증폭부(100)는 내부의 송신 신호(TX)를 수신하여 증폭한다. 그리고, 증폭된 상기 송신 신호(TX)는 송신 출력단(SUT)을 통하여 출력한다.The high frequency transmission amplifier 100 receives and amplifies an internal transmission signal TX. The amplified transmission signal TX is output through a transmission output terminal SUT.

도 3은 도 2의 고주파 송신 증폭부(100)의 예를 나타내는 도면이다. 도 3을 참조하면, 상기 고주파 송신 증폭부(100)는 적어도 하나의 송신 트랜지스터(110)를 포함한다.3 is a diagram illustrating an example of the high frequency transmission amplifier 100 of FIG. 2. Referring to FIG. 3, the high frequency transmission amplifier 100 includes at least one transmission transistor 110.

이때, 상기 제1 송신 트랜지스터(110)는 상기 송신 신호(TX)에 응답하여 게이팅되며, 일접합 단자가 상기 송신 출력단(SUT)에 전기적으로 연결되며, 다른 일접합 단자가 전류소스(120)를 통하여, 접지전압(VSS)에 연결되는 앤모스 트랜지스터이다. 그리고, 상기 송신 출력단(SUT)이 상기 송신 패드(200)를 통하여 외부에 설치되는 밸룬 매칭 수단(BAL)의 인덕터(BIC)에 연결됨으로써, 결과적으로 상기 제1 송신 트랜지스터(110)의 일접합 단자에는, 상기 밸룬 매칭 수단(BAL)의 인덕터(BIC)의 인덕턴스가 부가된다.In this case, the first transmission transistor 110 is gated in response to the transmission signal TX, one junction terminal is electrically connected to the transmission output terminal SUT, and the other junction terminal connects the current source 120. The NMOS transistor is connected to the ground voltage VSS. In addition, the transmission output terminal SUT is connected to the inductor BIC of the balun matching means BAL installed externally through the transmission pad 200, and as a result, the one-junction terminal of the first transmission transistor 110. Inductance of the inductor BIC of the balun matching means BAL is added thereto.

여기서, 상기 고주파 송신 증폭부(100)의 송신 트랜지스터(110)가 높은 구동 능력의 출력 신호를 제공하기 위해서는, 제한된 전원전압(VDD) 하에서 큰 전류를 필요로 하게 되고, 이에 따라 상기 송신 출력단(SUT)은 낮은 임피던스값을 가지는 것이 필요하다. 즉, 상기 송신 출력단(SUT)에는, 낮은 인덕턴스가 나타나는 것이 요구된다.In this case, in order for the transmission transistor 110 of the high frequency transmission amplifier 100 to provide an output signal having a high driving capability, a large current is required under a limited power supply voltage VDD, and thus the transmission output terminal SUT. ) Needs to have a low impedance. In other words, it is required that a low inductance appears in the transmission output terminal SUT.

다시 도 2를 참조하면, 상기 송신 패드(200)는 상기 고주파 송신 증폭부(100)의 상기 송신 출력단(SUT)과 전기적으로 연결된다.Referring back to FIG. 2, the transmission pad 200 is electrically connected to the transmission output terminal SUT of the high frequency transmission amplifier 100.

그리고, 상기 고주파 수신 증폭부(300)는 수신 입력단(RIN)으로 수신 신호(RX)를 수신하며, 수신된 상기 수신 신호(RX)를 증폭하여 내부 회로로 제공한다.The high frequency reception amplifier 300 receives the reception signal RX through the reception input terminal RIN, amplifies the received reception signal RX, and provides the received signal RX to an internal circuit.

도 4는 도 2의 고주파 수신 증폭부(300)의 예를 나타내는 도면이다. 도 4를 참조하면, 상기 고주파 수신 증폭부(300)는 적어도 하나의 수신 트랜지스터(310)를 포함한다. 4 is a diagram illustrating an example of the high frequency reception amplifier 300 of FIG. 2. Referring to FIG. 4, the high frequency reception amplifier 300 includes at least one reception transistor 310.

이때, 상기 수신 트랜지스터(310)는 게이트 단자(311)가 상기 수신 입력단(RIN)에 전기적으로 연결되며, 일접합 단자가 트랜지스터(320)을 통하여 상기 수신 출력단(RUT)에 커플링되며, 다른 일접합 단자는 반도체 칩(CHPN)의 내부 인덕터(IDI)를 통하여 접지전압(VSS)에 연결된다.In this case, the receiving transistor 310 has a gate terminal 311 is electrically connected to the receiving input terminal (RIN), one junction terminal is coupled to the receiving output terminal (RUT) through the transistor 320, the other The junction terminal is connected to the ground voltage VSS through the internal inductor IDI of the semiconductor chip CHPN.

여기서, 상기 고주파 수신 증폭부(300)의 수신 트랜지스터(310)에 수신되는 수신 신호의 노이즈를 최소화하기 위해서는, 상기 게이트 단자(311)가 높은 캐패시턴스를 가지도록 구동되는 것이 일반적이다. 이에 따라, 상기 게이트 단자(311)의 높은 캐패시턴스와 매칭하기 위하여, 상기 수신 입력단(RIN)에 높은 인덕턴스가 요구된다.In this case, in order to minimize noise of the reception signal received by the reception transistor 310 of the high frequency reception amplifier 300, the gate terminal 311 is generally driven to have a high capacitance. Accordingly, in order to match the high capacitance of the gate terminal 311, a high inductance is required at the receiving input terminal RIN.

다시 도 2를 참조하면, 본 발명의 무선 송수신기용 칩 패키지(PKGN)는 반도체 칩(CHPN)의 외부에 실장되는 패키지 노출 리드(500), 제1 본딩 와이어(600), 조정 인덕터(IDC), 제2 본딩 와이어(700) 및 제3 본딩 와이어(800)를 더 구비한다.Referring back to FIG. 2, the chip package PKGN for a wireless transceiver of the present invention may include a package exposure lead 500, a first bonding wire 600, a regulating inductor IDC, which is mounted outside the semiconductor chip CHPN. A second bonding wire 700 and a third bonding wire 800 are further provided.

상기 패키지 노출 리드(500)는 일단이 상기 칩 패키지(CHPN)의 외부로 노출된다. 그리고, 상기 제1 본딩 와이어(600)는 상기 송신 패드(200)와 상기 패키지 노출 리드(500)의 타단을 전기적으로 연결한다.One end of the package exposure lead 500 is exposed to the outside of the chip package CHPN. The first bonding wire 600 electrically connects the transmission pad 200 and the other end of the package exposure lead 500.

여기서, 상기 패키지 노출 리드(500)는, 본 발명의 칩 패키지(CHPN)를 이용하여 RF 무선 송수신기를 구현하는 경우, 임피던스 매칭을 조정하는 밸룬 매칭 수단(BAL) 및 외부로부터 RF 신호를 수신하는 안테나(ATN)에 연결된다. Here, when implementing the RF radio transceiver using the chip package (CHPN) of the present invention, the package exposure lead 500 is a balun matching means (BAL) for adjusting the impedance matching and the antenna for receiving the RF signal from the outside (ATN).

그리고, 상기 제2 본딩 와이어(700)는 상기 수신 패드(400)와 상기 조정 인덕터(IDC)의 일단을 전기적으로 연결하며, 상기 제3 본딩 와이어(800)는 상기 조정 인덕터(IDC)의 타단과 상기 패키지 노출 리드(500)의 타단을 전기적으로 연결한다. 즉, 상기 조정 인덕터(IDC)는 상기 제2 및 제3 본딩 와이어(700, 800)를 통하여, 상기 패키지 노출 리드(500)와 상기 수신 패드(400)에 연결된다.The second bonding wire 700 electrically connects one end of the receiving pad 400 and the adjusting inductor IDC, and the third bonding wire 800 is connected to the other end of the adjusting inductor IDC. The other end of the package exposure lead 500 is electrically connected. That is, the regulating inductor IDC is connected to the package exposure lead 500 and the receiving pad 400 through the second and third bonding wires 700 and 800.

다시 기술하면, 상기 조정 인덕터(IDC)는 요구되는 상기 송신 출력단(SUT)의 임피던스값과 상기 수신 입력단(RIN)의 임피던스값의 차이를 감소시킨다.In other words, the regulating inductor IDC reduces the difference between the impedance value of the transmitting output terminal SUT and the impedance value of the receiving input terminal RIN.

즉, 본 발명의 칩 패키지(PKGN)를 사용하는 RF 무선 송수신 장치는, 조정 인덕터(IDC)를 내장함으로써, 도 5에 도시되는 바와 같이, 송수신의 최적화를 위하여 요구되는 상기 송신 출력단(SUT)과 상기 수신 입력단(RIN)의 임피던스값의 차이는 현저히 감소된다. 다시 기술하면, 송수신의 최적화를 위하여 요구되는 상기 송신 출력단(SUT)과 상기 수신 입력단(RIN)의 인덕턴스값의 차이는 현저히 감소된다.That is, the RF radio transceiver device using the chip package PKGN of the present invention has a built-in adjustment inductor (IDC), as shown in Figure 5, and the transmission output terminal (SUT) required for optimization of transmission and reception The difference in the impedance value of the receiving input terminal RIN is significantly reduced. In other words, the difference between the inductance values of the transmission output terminal SUT and the reception input terminal RIN required for the optimization of transmission and reception is significantly reduced.

그러므로, 본 발명의 칩 패키지(PKGN)를 사용하는 RF 무선 송수신 장치는, 외부의 밸룬 매칭 수단(BAL)을 통하여, 송수신을 최적화할 수 있는 임피던스값을 용이하게 매칭할 수 있게 된다.Therefore, the RF radio transceiver using the chip package PKGN of the present invention can easily match the impedance value for optimizing transmission and reception through an external balun matching means BAL.

더욱 바람직하기로는, 상기 조정 인덕터(IDC)는 가변 인덕턴스값을 가진다. 이와 같이, 상기 조정 인덕터(IDC)는 가변 인덕턴스값을 가지는 경우, 본 발명의 칩 패키지(PKGN)를 사용하는 RF 무선 송수신 장치는, 송수신을 최적화할 수 있는 임피던스값을 더욱 용이하게 매칭할 수 있게 된다.More preferably, the regulating inductor IDC has a variable inductance value. As such, when the regulating inductor IDC has a variable inductance value, the RF radio transceiver using the chip package PKGN of the present invention can more easily match an impedance value for optimizing transmission and reception. do.

또한, 본 발명의 RF 무선 송수신기용 칩 패키지(PKGN)는, 상기 조정 인덕터(IDC)의 구현에 매우 큰 레이아웃 면적이 소요됨을 고려할 때, 상기 반도체 칩(CHPN)의 외부에서 상기 조정 인덕터(IDC)를 내장함으로써, 상기 반도체 칩(CHPN)을 최소화하는 것이 가능하다.
In addition, the chip package PKGN for the RF wireless transceiver of the present invention considers that a very large layout area is required for the implementation of the regulation inductor IDC. Thus, the regulation inductor IDC is external to the semiconductor chip CHPN. By embedding it, it is possible to minimize the semiconductor chip (CHPN).

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (4)

삭제delete 반도체 칩을 실장하는 칩 패키지에 있어서,
상기 반도체 칩은
내부의 송신 신호를 수신하여 증폭하며, 증폭된 상기 송신 신호를 송신 출력단을 통하여 출력하는 고주파 송신 증폭부;
상기 고주파 송신 증폭부의 상기 송신 출력단과 전기적으로 연결되는 송신 패드;
수신 입력단으로 수신 신호를 수신하며, 수신된 상기 수신 신호를 증폭하여 내부로 제공하는 고주파 수신 증폭부; 및
상기 고주파 수신 증폭부의 상기 수신 입력단과 전기적으로 연결되는 수신 패드를 구비하며,
상기 칩 패키지는
상기 반도체 칩의 외부에 실장되며, 일단이 상기 칩 패키지의 외부로 노출되는 패키지 노출 리드;
상기 반도체 칩의 외부에 실장되며, 상기 송신 패드와 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제1 본딩 와이어;
상기 반도체 칩의 외부에 실장되는 조정 인덕터;
상기 반도체 칩의 외부에 실장되며, 상기 수신 패드와 상기 조정 인덕터의 일단을 전기적으로 연결하는 제2 본딩 와이어; 및
상기 반도체 칩의 외부에 실장되며, 상기 조정 인덕터의 타단과 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제3 본딩 와이어를 더 구비하며,
상기 조정 인덕터는
가변 인덕턴스 값을 가지는 것을 특징으로 하는 RF 무선 송수신기용 칩 패키지.
In a chip package for mounting a semiconductor chip,
The semiconductor chip
A high frequency transmission amplifier which receives and amplifies an internal transmission signal and outputs the amplified transmission signal through a transmission output terminal;
A transmission pad electrically connected to the transmission output terminal of the high frequency transmission amplifier;
A high frequency reception amplifying unit configured to receive a reception signal through a reception input terminal and amplify the received reception signal and provide the received signal to an internal terminal; And
A reception pad electrically connected to the reception input terminal of the high frequency reception amplifier;
The chip package is
A package exposure lead mounted on the outside of the semiconductor chip and having one end exposed to the outside of the chip package;
A first bonding wire mounted outside the semiconductor chip and electrically connecting the transmission pad to the other end of the package exposure lead;
A regulating inductor mounted outside the semiconductor chip;
A second bonding wire mounted outside the semiconductor chip and electrically connecting one end of the receiving pad and the regulating inductor; And
A third bonding wire mounted outside the semiconductor chip and electrically connecting the other end of the regulating inductor and the other end of the package exposure lead;
The regulating inductor
Chip package for RF radio transceiver, characterized in that it has a variable inductance value.
반도체 칩을 실장하는 칩 패키지에 있어서,
상기 반도체 칩은
내부의 송신 신호를 수신하여 증폭하며, 증폭된 상기 송신 신호를 송신 출력단을 통하여 출력하는 고주파 송신 증폭부;
상기 고주파 송신 증폭부의 상기 송신 출력단과 전기적으로 연결되는 송신 패드;
수신 입력단으로 수신 신호를 수신하며, 수신된 상기 수신 신호를 증폭하여 내부로 제공하는 고주파 수신 증폭부; 및
상기 고주파 수신 증폭부의 상기 수신 입력단과 전기적으로 연결되는 수신 패드를 구비하며,
상기 칩 패키지는
상기 반도체 칩의 외부에 실장되며, 일단이 상기 칩 패키지의 외부로 노출되는 패키지 노출 리드;
상기 반도체 칩의 외부에 실장되며, 상기 송신 패드와 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제1 본딩 와이어;
상기 반도체 칩의 외부에 실장되는 조정 인덕터;
상기 반도체 칩의 외부에 실장되며, 상기 수신 패드와 상기 조정 인덕터의 일단을 전기적으로 연결하는 제2 본딩 와이어; 및
상기 반도체 칩의 외부에 실장되며, 상기 조정 인덕터의 타단과 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제3 본딩 와이어를 더 구비하며,
상기 고주파 송신 증폭부는
상기 송신 신호에 응답하여 게이팅되며, 일접합 단자가 상기 송신 출력단에 전기적으로 연결되는 적어도 하나의 송신 트랜지스터를 구비하는 것을 특징으로 하는 RF 무선 송수신기용 칩 패키지.
In a chip package for mounting a semiconductor chip,
The semiconductor chip
A high frequency transmission amplifier which receives and amplifies an internal transmission signal and outputs the amplified transmission signal through a transmission output terminal;
A transmission pad electrically connected to the transmission output terminal of the high frequency transmission amplifier;
A high frequency reception amplifying unit configured to receive a reception signal through a reception input terminal and amplify the received reception signal and provide the received signal to an internal terminal; And
A reception pad electrically connected to the reception input terminal of the high frequency reception amplifier;
The chip package is
A package exposure lead mounted on the outside of the semiconductor chip and having one end exposed to the outside of the chip package;
A first bonding wire mounted outside the semiconductor chip and electrically connecting the transmission pad to the other end of the package exposure lead;
A regulating inductor mounted outside the semiconductor chip;
A second bonding wire mounted outside the semiconductor chip and electrically connecting one end of the receiving pad and the regulating inductor; And
A third bonding wire mounted outside the semiconductor chip and electrically connecting the other end of the regulating inductor and the other end of the package exposure lead;
The high frequency transmission amplifier
And at least one transmit transistor gated in response to the transmit signal, the one junction terminal being electrically connected to the transmit output terminal.
반도체 칩을 실장하는 칩 패키지에 있어서,
상기 반도체 칩은
내부의 송신 신호를 수신하여 증폭하며, 증폭된 상기 송신 신호를 송신 출력단을 통하여 출력하는 고주파 송신 증폭부;
상기 고주파 송신 증폭부의 상기 송신 출력단과 전기적으로 연결되는 송신 패드;
수신 입력단으로 수신 신호를 수신하며, 수신된 상기 수신 신호를 증폭하여 내부로 제공하는 고주파 수신 증폭부; 및
상기 고주파 수신 증폭부의 상기 수신 입력단과 전기적으로 연결되는 수신 패드를 구비하며,
상기 칩 패키지는
상기 반도체 칩의 외부에 실장되며, 일단이 상기 칩 패키지의 외부로 노출되는 패키지 노출 리드;
상기 반도체 칩의 외부에 실장되며, 상기 송신 패드와 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제1 본딩 와이어;
상기 반도체 칩의 외부에 실장되는 조정 인덕터;
상기 반도체 칩의 외부에 실장되며, 상기 수신 패드와 상기 조정 인덕터의 일단을 전기적으로 연결하는 제2 본딩 와이어; 및
상기 반도체 칩의 외부에 실장되며, 상기 조정 인덕터의 타단과 상기 패키지 노출 리드의 타단을 전기적으로 연결하는 제3 본딩 와이어를 더 구비하며,
상기 고주파 수신 증폭부는
게이트 단자가 상기 수신 입력단에 전기적으로 연결되는 적어도 하나의 수신 트랜지스터를 구비하는 것을 특징으로 하는 RF 무선 송수신기용 칩 패키지.

In a chip package for mounting a semiconductor chip,
The semiconductor chip
A high frequency transmission amplifier which receives and amplifies an internal transmission signal and outputs the amplified transmission signal through a transmission output terminal;
A transmission pad electrically connected to the transmission output terminal of the high frequency transmission amplifier;
A high frequency reception amplifying unit configured to receive a reception signal through a reception input terminal and amplify the received reception signal and provide the received signal to an internal terminal; And
A reception pad electrically connected to the reception input terminal of the high frequency reception amplifier;
The chip package is
A package exposure lead mounted on the outside of the semiconductor chip and having one end exposed to the outside of the chip package;
A first bonding wire mounted outside the semiconductor chip and electrically connecting the transmission pad to the other end of the package exposure lead;
A regulating inductor mounted outside the semiconductor chip;
A second bonding wire mounted outside the semiconductor chip and electrically connecting one end of the receiving pad and the regulating inductor; And
A third bonding wire mounted outside the semiconductor chip and electrically connecting the other end of the regulating inductor and the other end of the package exposure lead;
The high frequency reception amplifier unit
And a at least one receiving transistor having a gate terminal electrically connected to the receiving input terminal.

KR1020110117701A 2011-11-11 2011-11-11 Rf wireless transceiver chip package for improving impedance matching KR101270101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110117701A KR101270101B1 (en) 2011-11-11 2011-11-11 Rf wireless transceiver chip package for improving impedance matching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110117701A KR101270101B1 (en) 2011-11-11 2011-11-11 Rf wireless transceiver chip package for improving impedance matching

Publications (2)

Publication Number Publication Date
KR20130052315A KR20130052315A (en) 2013-05-22
KR101270101B1 true KR101270101B1 (en) 2013-05-31

Family

ID=48661972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117701A KR101270101B1 (en) 2011-11-11 2011-11-11 Rf wireless transceiver chip package for improving impedance matching

Country Status (1)

Country Link
KR (1) KR101270101B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142811A (en) 2021-04-15 2022-10-24 한국전자통신연구원 A passive mixer, method of operating thereof, and devices including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518221B2 (en) 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518221B2 (en) 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires

Also Published As

Publication number Publication date
KR20130052315A (en) 2013-05-22

Similar Documents

Publication Publication Date Title
US10623046B2 (en) Multi-band device with reduced band loading
US10192827B2 (en) Transmit-and-receive module
US10608590B2 (en) High-gain low noise figure low noise complementary metal oxide semiconductor amplifier with low current consumption
US11881822B2 (en) Power amplifier module
US7359677B2 (en) Device and methods for high isolation and interference suppression switch-filter
US9042844B2 (en) Transceiver and related switching method applied therein
US7348856B2 (en) Semiconductor device
US8013673B2 (en) Radio frequency power amplifier
US8981852B2 (en) Providing an integrated directional coupler in a power amplifier
US20210091796A1 (en) Radio-frequency module and communication device
WO2021039076A1 (en) High-frequency module and communication device
US9402314B2 (en) Semiconductor module
JP2012015909A (en) Semiconductor mounting device
KR101270101B1 (en) Rf wireless transceiver chip package for improving impedance matching
US10491172B2 (en) Systems and methods providing a matching circuit that bypasses a parasitic impedance
JP2022011971A (en) High-frequency module and communication device
US7473991B2 (en) Semiconductor device and electric apparatus
US11296661B2 (en) Amplifier circuit
JP2007060230A (en) Semiconductor integrated circuit and wireless communication device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7