KR101269528B1

KR101269528B1 - Method of modeling graphically a discrete event system

Info

Publication number: KR101269528B1
Application number: KR1020120147707A
Authority: KR
Inventors: 황근철; 윤재문; 김태규
Original assignee: 국방과학연구소
Priority date: 2012-12-17
Filing date: 2012-12-17
Publication date: 2013-05-31

Abstract

PURPOSE: A graphic modeling method of a discrete event system is provided to add a simulation time management concept of discrete event simulation formalism to FSA(Finite State Automata) notation, thereby enabling the understanding of the discrete event system. CONSTITUTION: A simulation time management function is added to FSA type state transition notation. A discrete event system is composed of combination of a sub-system and includes an input port and an output port as an interface capable of transmitting and receiving data. The discrete event system includes a combination model with the sub-system and an atom model which does not include the sub-system. The discrete event system displays an outline of the combination model with a thick line. The discrete event system displays an outline of the atom model with a thin line. The discrete event system displays an input port with a white triangle and an output port with a black triangle.

Description

Graphic Modeling Techniques for Discrete Event Systems {METHOD OF MODELING GRAPHICALLY A DISCRETE EVENT SYSTEM}

본 발명은 이산 사건 시뮬레이션 형식론을 이용한 이산 사건 시스템의 그래픽 모델링 기법에 관한 것이다.The present invention relates to a graphical modeling technique of a discrete event system using discrete event simulation formalism.

이산 사건 시뮬레이션(DEVS: Discrete Event Simulation) 형식론은 집합 이론과 시스템 이론을 바탕으로 제안된 모델링 이론으로써 시뮬레이션 프로그램 개발에 있어서 UML(Unified Modeling Language)과 디자인 패턴의 역할을 수행하는 일종의 표준화 도구이다.Discrete Event Simulation (DEVS) formalism is a modeling theory based on set theory and system theory. It is a kind of standardization tool that plays the role of UML (Unified Modeling Language) and design pattern in simulation program development.

DEVS 다이어그램으로 표현되는 DEVS 모델의 명세는 UML과 매우 흡사한데, 이는 DEVS와 UML 모두 객체 지향적 사고에 근간을 두고 있기 때문이다. 그러나 DEVS는 UML이 표현하지 못하는 시뮬레이션 시관관리 기능을 모델 명세에 반영하고 있으며, 시뮬레이션에 특화된 디자인 패턴으로 계층적인 모델 구조와 독립된 시뮬레이션 통제 알고리즘을 제공하고 있다.The specification of the DEVS model, represented by the DEVS diagram, is very similar to UML, since both DEVS and UML are based on object-oriented thinking. However, DEVS reflects the simulation visual management function that UML cannot express in the model specification, and provides a hierarchical model structure and independent simulation control algorithm as a simulation-specific design pattern.

DEVS 프레임 워크는 이러한 DEVS 형식론이 실제 시뮬레이션 프로그램 개발에 적용될 수 있도록 지원하는 기반 소프트웨어로서 DEVS 형식론에 따른 모델 구성과 시뮬레이션을 실행 및 분석할 수 있는 다양한 API(Application Programming Interface)를 제공한다. API의 예로써, 대표적으로는 C++로 개발된 DEVSim++와 JAVA로 개발된 DEVSJAVA가 있다.The DEVS framework is a foundational software that can be applied to the development of simulation programs. It provides various application programming interfaces (APIs) to run and analyze model construction and simulations according to the DEVS formalism. Examples of APIs are DEVSim ++ developed in C ++ and DEVSJAVA developed in JAVA.

이러한 개발에 힘입어, 이산 사건 시뮬레이션 형식론의 수학적 명세를 그래픽 모델링하는 기법의 필요성이 대두되었다.This development has led to the need for techniques to graphically model the mathematical specification of discrete event simulation formalism.

본 발명의 목적은 이산 사건 시스템의 그래픽 모델링을 위한 표기법을 제공하는 데 있다.It is an object of the present invention to provide a notation for graphical modeling of discrete event systems.

본 발명의 일 실시 예에 따른 이산 사건 시스템의 그래픽 모델링 기법은, 이산 사건 시뮬레이션 형식론의 수학적 명세를 그래픽 심볼을 이용하여 그래픽 모델링하는 단계; 및 상기 그래픽 모델링 결과를 프로그램으로 전환하는 단계를 포함한다. 상기 그래픽 모델링하는 단계는, FSM(Finite State Automata) 형태의 상태 천이도 표기법에 상기 이산 사건 시뮬레이션 형식론 중 시뮬레이션 시간 관리 기능을 추가하는 단계인 것을 특징으로 한다.Graphical modeling of the discrete event system according to an embodiment of the present invention, the graphical modeling of the mathematical specification of the discrete event simulation formalism using a graphic symbol; And converting the graphic modeling result into a program. The graphic modeling may include adding a simulation time management function of the discrete event simulation formalism to a state transition diagram notation in the form of finite state automata (FSM).

실시 예에 있어서, 상기 그래픽 모델링하는 단계는, 상기 수학적 명세를 상기 그래픽 심볼을 이용하여 표기하는 단계인 것을 특징으로 한다.In an embodiment, the graphic modeling may include writing the mathematical specification using the graphic symbol.

실시 예에 있어서, 상기 그래픽 모델링하는 단계는, 시간 개념이 추가된 상태 천이도 형태로 그래픽 모델링하는 단계인 것을 특징으로 한다.The graphic modeling may include graphically modeling a state transition diagram in which a time concept is added.

실시 예에 있어서, 상기 그래픽 심볼들은 상기 이산 사건 시뮬레이션 형식론에서 정의하고 있는 함수들과 1 대 1로 매칭되는 것을 특징으로 한다.The graphic symbols may be matched one-to-one with the functions defined in the discrete event simulation formalism.

실시 예에 있어서, 상기 그래픽 모델링 결과를 프로그램으로 전환하는 단계는, 상기 그래픽 모델링 결과로부터 프로그램 코드로의 구현 과정이 자동화되도록, 모델 기반의 코드 자동 생성 기술에 의해 프로그램으로 전환되는 것을 특징으로 한다.The converting of the graphic modeling result into a program may include converting the program into a program by a model-based automatic code generation technology so as to automate the implementation of the graphic modeling result into the program code.

실시 예에 있어서, 상기 그래픽 모델링 결과에 원자 모델 및 결합 모델이 포함되며, 상기 원자 모델은 복수의 모델들의 동작을 담당하고, 상기 결합 모델은 상기 복수의 모델들의 구조를 계층적으로 결정하는 것을 담당하는 것을 특징으로 한다.In an embodiment, the graphical modeling result includes an atomic model and a combined model, wherein the atomic model is responsible for the operation of a plurality of models, and the combined model is responsible for hierarchically determining the structure of the plurality of models. Characterized in that.

본 발명에 의하면, FSA 표기법에 이산 사건 시뮬레이션 형식론의 시뮬레이션 시간 관리 개념을 추가함으로써, 사용자는 이산 사건 시스템에 대해 직관적으로 이해할 수 있으며 그래픽 모델링 결과로부터 프로그램 코드로의 구현 과정이 자동화되는 모델 기반의 코드 자동 생성 기술(Auto Code Generation)을 개발할 수 있다.According to the present invention, by adding the simulation time management concept of discrete event simulation formalism to the FSA notation, the user can intuitively understand the discrete event system and model-based code that automates the implementation process from the graphical modeling results to the program code. Auto Code Generation can be developed.

도 1은 DEVS 형식론의 모델 및 시뮬레이션 구조를 보여주는 개념도이다.
도 2는 결합 모델로 표현되는 DEVS 모델의 계층적 구조를 보여주는 개념도이다.
도 3은 원자 모델로 표현되는 DEVS 모델의 동작 원리를 보여주는 개념도이다.
도 4는 수상함의 어뢰 교전 시스템을 이산 사건 시뮬레이션 모델로 표기한 일 실시 예를 보여주는 개념도이다.
도 5는 이산 사건 시스템의 동작을 담당하는 원자 모델의 그래픽 표기법을 위해 본 발명에서 제시하는 그래픽 심볼들을 보여주는 개념도이다.
도 6a 내지 도 6e는 각각의 그래픽 심볼이 가지는 의미를 보여주기 위한 개념도이다.
도 7a는 원자 모델의 그래픽 표기법의 템플릿을 보여주는 개념도이다.
도 7b는 결합 모델의 그래픽 표기법의 템플릿을 보여주는 개념도이다.1 is a conceptual diagram showing a model and simulation structure of the DEVS formalism.
2 is a conceptual diagram illustrating a hierarchical structure of a DEVS model expressed as a combined model.
3 is a conceptual diagram illustrating an operation principle of a DEVS model represented by an atomic model.
4 is a conceptual diagram illustrating an embodiment in which a torpedo engagement system of a warship is represented by a discrete event simulation model.
5 is a conceptual diagram showing the graphic symbols presented in the present invention for the graphical notation of the atomic model responsible for the operation of the discrete event system.
6A to 6E are conceptual views illustrating the meaning of each graphic symbol.
7A is a conceptual diagram illustrating a template of graphical notation of an atomic model.
7B is a conceptual diagram illustrating a template of graphical notation of a combined model.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여, 본 발명의 실시 예가 첨부된 도면을 참조하여 설명한다. 하지만, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고, 도면에서 본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통해 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도 1은 DEVS 형식론의 모델 및 시뮬레이션 구조를 보여주는 개념도이다.1 is a conceptual diagram showing a model and simulation structure of the DEVS formalism.

도 1을 참조하면, DEVS 형식론에서 핵심적으로 제공하는 계층적인 시뮬레이션 모델 구조와 모델 실행 순서를 스케줄링 하는 시뮬레이션 알고리즘을 알 수 있다.Referring to FIG. 1, a hierarchical simulation model structure and a simulation algorithm for scheduling a model execution order are provided.

구체적으로, DEVS의 모델 구조는 도 1과 같은 트리(Tree) 구조로서 원자(Atomic) 모델과 결합(Coupled) 모델로 계층화되어 있다.Specifically, the model structure of DEVS is a tree structure as shown in FIG. 1 and is layered into an atomic model and a coupled model.

원자 모델에 대한 수학식은 아래와 같다.The equation for the atomic model is:

여기에서, X는 입력 사건의 집합, Y는 출력 사건의 집합, S는 모델 내부 상태의 집합, δ_ext는 Q×X→S로서 외부 상태 천이 함수를 의미한다. λ는 S→Y로서 출력 함수를 의미하고, δ_int는 S→S로서 내부 상태 천이 함수를 의미하며, ta는 S→R0,∞로서 시간 진행 함수를 의미한다.Here, X is a set of input events, Y is a set of output events, S is a set of model internal states, and δ _ext is an external state transition function as Q × X → S. λ is the output function as S → Y, δ _int is the internal state transition function as S → S, and ta is the time progression function as S → R0, ∞.

Q에 대한 수학식은 아래와 같다.The equation for Q is as follows.

여기에서, s는 현재 상태, e는 현재 상태에 머문 시간, Q는 원자 모델의 전체 상태를 의미한다.Where s is the current state, e is the time in the current state, and Q is the overall state of the atomic model.

결합 모델에 대한 수학식은 아래와 같다.The equation for the combined model is:

여기에서, X는 입력 사건의 집합, Y는 출력 사건의 집합, M은 하위 모델의 집합, EIC(External Input Coupling Relation)는 외부 입력 사건 연결 관계, EOC(External Output Coupling Relation)는 외부 출력 사건 연결 관계, IC(Internal Coupling Relation)는 내부 사건 연결 관계, SELECT는 외부 입력 이벤트 처리에 대한 내부 모델 간의 우선 순위 선택 함수를 의미한다.Where X is the set of input events, Y is the set of output events, M is the set of submodels, External Input Coupling Relation (EIC) is the external input event association relationship, and External Output Coupling Relation (EOC) is the external output event association. The relationship, Internal Coupling Relation (IC), refers to the internal event connection relationship, and SELECT refers to the priority selection function between internal models for external input event processing.

이상의 원자 모델 및 결합 모델은 시뮬레이션 프로그램에서 반드시 기술하여야 하는 프로그램의 구조와 동작을 설명하고 있다. 먼저 결합 모델은 DEVS 이론에서 모델 구조를 표현한다. 다시 말해, 결합 모델은 DEVS 이론에서 부체계 모델(Subsystem Model)의 조립으로 나타나는 체계 모델(System Model)을 의미한다.The atomic model and the combined model describe the structure and operation of the program that must be described in the simulation program. First, the combined model expresses the model structure in DEVS theory. In other words, a combined model refers to a system model that appears as an assembly of a subsystem model in the DEVS theory.

도 2는 결합 모델로 표현되는 DEVS 모델의 계층적 구조를 보여주는 개념도이다.2 is a conceptual diagram illustrating a hierarchical structure of a DEVS model expressed as a combined model.

도 2에 도시된 바와 같이, 하나의 체계는 DEVS에서 결합 모델로 나타난다. 도 2는 하나의 체계가 계층적(Hierachically)으로 구성되는 여러 부체계의 집합임을 보여주며, 부체계 간의 연결 구조(Coupling)에 의해 체계 모델의 데이터 구조가 결정됨을 나타낸다.As shown in FIG. 2, one scheme appears as a binding model in DEVS. FIG. 2 shows that a system is a set of several sub-systems that are hierarchically organized, and that the data structure of the system model is determined by coupling between sub-systems.

도 3은 원자 모델로 표현되는 DEVS 모델의 동작 원리를 보여주는 개념도이다.3 is a conceptual diagram illustrating an operation principle of a DEVS model represented by an atomic model.

DEVS 이론에서 모델의 동작은 오직 원자 모델을 통해서만 기술된다. 도 3은 시간 개념이 추가된 상태 천이도(Timed Finite State Machine)로서 원자모델의 두 가지 동작 원인을 설명하고 있다. 그림에서 보듯이 DEVS에서는 모델 동작의 원인을 실선으로 표현되는 외부 이벤트(External Event)와 점선으로 표현되는 시간 이벤트(Timed Event)로 정의한다.In DEVS theory, the behavior of the model is described only through the atomic model. 3 is a timed finite state machine added with the concept of time, and describes two causes of operation of the atomic model. As shown in the figure, DEVS defines the cause of model operation as an external event represented by a solid line and a timed event represented by a dotted line.

도 3에서 원자 모델은 S1, S2의 두가지 상태를 가지고 있으며, 초기 상태는 S1에서 출발한다. DEVS에서는 하나의 상태에 머물 수 있는 시간(resident time)이 존재하며 이는 반원의 하단부에 시간(ta:time advance) 값으로 표시된다. 원자 모델은 외부 이벤트를 받으면 외부 상태 천이(External Transition) 함수를 호출하여 동작을 정의하며, 하나의 상태에서 정의된 시간(resident time)이 초과하면 내부 상태 천이(Internal Transition) 함수를 호출하여 이에 따른 동작을 정의한다.In FIG. 3, the atomic model has two states S1 and S2, and the initial state starts at S1. In DEVS, there is a resident time that can stay in a state, which is indicated by a ta: time advance at the bottom of the semicircle. The atomic model defines the behavior by calling the External Transition function when it receives an external event, and calls the Internal Transition function when the resident time is exceeded in one state. Define the behavior.

도 3에서 외부 이벤트 수신 시에는 외부 상태 천이 함수에서 모델의 상태를 S1으로부터 S2로 바꾸도록 정의하고 있으며, S2에서 경과시간 ta를 초과하면 출력이벤트(detect)를 발생시키고 모델의 상태를 S2에서 S1으로 바꾸도록 동작을 정의한다.In FIG. 3, when the external event is received, the external state transition function is defined to change the state of the model from S1 to S2. When the elapsed time ta is exceeded in S2, an output event (detect) is generated and the state of the model is changed from S2 to S1. Define an action to change to

도 4는 수상함의 어뢰 교전 시스템을 이산 사건 시뮬레이션 모델로 표기한 일 실시 예를 보여주는 개념도이다.4 is a conceptual diagram illustrating an embodiment in which a torpedo engagement system of a warship is represented by a discrete event simulation model.

이하에서, 이산 사건 시뮬레이션 형식론의 수학적 명세(specification)를 그래픽 심볼을 이용하여 표기하는 방식과 그래픽 모델링 결과를 실제 프로그래밍으로 전환하는 기법에 대해 설명한다.Hereinafter, a method of expressing a mathematical specification of discrete event simulation formalism using graphic symbols and a method of converting graphic modeling results into actual programming will be described.

이산 사건 시뮬레이션 형식론의 수학적 명세는 이미 이론적으로 완성된 반면, 그래픽 표기법은 여러 가지 그래픽 심볼을 사용한 블록 다이어그램 형태 또는 변형된 FSA(Finite State Automata) 형태 등의 다양한 표기법이 존재한다.While the mathematical specification of discrete event simulation formalism has already been completed theoretically, there are various notations, such as block diagram form using various graphic symbols or modified finite state automata (FSA) form.

본 발명은 여러 가지 그래픽 표기법 중에서 가장 광범위하게 사용되고 있는 FSM 형태의 상태천이도 표기법에 이산 사건 시뮬레이션 형식론의 핵심적 요소인 시뮬레이션 시간 관리 기능을 추가하여 시간 개념이 추가된 상태천이도(Timed-FSM) 형태로 이산 사건시스템을 모델링할 수 있다. 또한, 본 발명은 각각의 그래픽 심볼들이 이산사건 시뮬레이션 형식론에서 정의하고 있는 함수들과 1:1로 매칭되게 하고 있다.The present invention adds a simulation time management function, which is a key element of the discrete event simulation formalism, to the state transition diagram notation of the FSM form, which is the most widely used among the various graphic notations. We can model discrete event systems. In addition, the present invention allows each graphic symbol to be matched 1: 1 with the functions defined in the discrete event simulation formalism.

그 결과 본 발명의 표기법이 적용될 경우, 그래픽 모델링 결과로부터 프로그램 코드로의 구현 과정이 자동화되는 모델 기반의 코드 자동 생성 기술(Auto Code Generation)이 구현될 수 있다. As a result, when the notation of the present invention is applied, a model-based automatic code generation technology (Auto Code Generation) may be implemented in which an implementation process from graphic modeling results to program code is automated.

본 발명에서 제시하는 이산 사건 시스템의 그래픽 모델링 표기법은 아래와 같다. The graphical modeling notation of the discrete event system proposed in the present invention is as follows.

하나의 시스템은 하나 이상의 부체계(컴포넌트)의 조합으로 구성되며, 입출력 포트라고 정의되는 데이터 송수신을 인터페이스를 가진다. 하나의 시스템 내부에 존재하는 부체계들도 각각의 입출력 포트를 가지게 되며, 포트 간의 연결구조(coupling)를 통해 시스템 내부의 데이터 구조를 결정짓게 된다.One system is composed of a combination of one or more subsystems (components), and has an interface for data transmission and reception, which is defined as an input / output port. Subsystems that exist inside a system also have their own I / O ports, and the data structure inside the system is determined by coupling between ports.

이러한 시스템 표기법은 이산 사건 시뮬레이션 형식론의 결합 모델 구조를 그래픽으로 표현한다. 도 4는 수상함의 어뢰 교전 시스템을 이산 사건 시뮬레이션 모델로 표기한 것으로 그림의 그래픽 표기법에서 부체계를 가지는 체계 모델, 즉 결합 모델은 굵은 선(Bold Line)으로 표시되며, 내부에 부체계를 가지지 않는 모델, 즉 원자 모델은 외곽선이 얇은 선(Thin Line)으로 표시된다.This system notation graphically represents the combined model structure of discrete event simulation formalism. 4 shows a torpedo engagement system of a ship as a discrete event simulation model. In the graphic notation of the figure, a system model having a sub-system, that is, a combined model is represented by a bold line and has no sub-system inside. The model, or atomic model, is represented by a thin line.

도 4에서 각각의 결합 모델 및 원자 모델은 외부 모델과의 데이터 송수신을 위한 인터페이스로 삼각형으로 표기된 포트를 가진다. 여기에서, 모델의 왼쪽 흰색 삼각형이 입력 포트를 나타내고, 모델의 오른쪽 검은색 삼각형이 출력 포트를 나타낸다.In FIG. 4, each coupling model and atomic model has a port indicated by a triangle as an interface for data transmission and reception with an external model. Here, the left white triangle of the model represents the input port and the right black triangle of the model represents the output port.

도 4에서 결합 모델은 단순히 시스템의 분할 구조만 보여주고 있는데 이는 이산 사건 시뮬레이션 형식론에서 원자 모델이 모델의 동작을 담당하고, 결합 모델이 모델의 구조를 계층적으로 결정짓는 컨테이너의 역할을 담당하기 때문이다.In Fig. 4, the combined model simply shows the partition structure of the system, because in the discrete event simulation formalism, the atomic model plays the role of the model and the combined model plays the role of a container that determines the structure of the model hierarchically. to be.

도 5는 이산 사건 시스템의 동작을 담당하는 원자 모델의 그래픽 표기법을 위해 본 발명에서 제시하는 그래픽 심볼들을 보여주는 개념도이다.5 is a conceptual diagram showing the graphic symbols presented in the present invention for the graphical notation of the atomic model responsible for the operation of the discrete event system.

도 5를 참조하면, 이산 사건 시스템의 동작을 담당하는 원자 모델의 그래픽 표기법을 위해 본 발명에서 제시하는 그래픽 심볼들이 도시된다. 예를 들어, 도 4의 Motion 원자 모델 내부에는 도 5와 같은 그래픽 심볼들이 존재한다.Referring to FIG. 5, graphical symbols presented in the present invention for the graphical notation of the atomic model responsible for the operation of the discrete event system are shown. For example, there are graphic symbols shown in FIG. 5 within the Motion atomic model of FIG. 4.

도 5의 그래픽 심볼은 변형된 상태천이도(FSA)를 의미하는데, 이는 앞서 기술된 바와 같이, 기존에 널리 알려진 FSA 표기법에 이산 사건 시뮬레이션 형식론의 시뮬레이션 시간 관리 개념을 추가한 형태이다. 이는, Timed-FSA라 부르며 각각의 그래픽 심볼이 가지는 의미는 도 6a 내지 도 6e에서 설명하도록 한다.The graphical symbol of FIG. 5 refers to a modified state transition diagram (FSA), which, as described above, adds the concept of simulation time management of discrete event simulation formalism to the well-known FSA notation. This is called Timed-FSA and the meaning of each graphic symbol will be described with reference to FIGS. 6A to 6E.

도 6a 내지 도 6e는 각각의 그래픽 심볼이 가지는 의미를 보여주기 위한 개념도이다.6A to 6E are conceptual views illustrating the meaning of each graphic symbol.

도 6a를 참조하면, 하나의 상태(state)는 모드(mode)라고도 칭하며, 이벤트 모델의 모드를 나타내는 순차적 상태를 의미한다. 상태는 내부 천이가 발생하면 연속적으로 또는 이산적으로 또는 기 설정된 시각에 상태 변이가 업데이트되는 현상을 포함한다.Referring to FIG. 6A, one state is also called a mode, and means a sequential state indicating a mode of an event model. The state includes a phenomenon in which the state transition is updated continuously or discretely or at a preset time when an internal transition occurs.

외부 천이(external transition)는 실선 화살표로 표시될 수 있다. 외부 천이는, 외부 이벤트가 입력될 때 하나의 모드로부터 다른 모드로 링크된다.External transitions may be indicated by solid arrows. External transitions are linked from one mode to another when an external event is input.

내부 천이(internal transition)는 점선 화살표로 표시될 수 있다. 내부 천이는, 현재 모드의 잔여 시간이 사라질 때 현재 모드로부터 다른 모드로 링크된다.Internal transitions may be indicated by dashed arrows. The internal transition is linked from the current mode to another mode when the remaining time of the current mode disappears.

디폴트 천이(default transition)는 모드가 처음으로 활성화됨을 나타낸다. 초기 함수는 디폴트 천이라고 불린다. 디폴트 천이는 원(circle)을 포함하는 실선 화살표로 표시될 수 있다.The default transition indicates that the mode is activated for the first time. The initial function is called the default cloth. The default transition can be represented by a solid arrow that includes a circle.

조건(conditions)은 유효한 천이를 명시하기 위한 이벤트들과 함께 결합되어 사용된다. 외부 천이 및 내부 천이는 브래킷(brackets) 내부의 조건 표현이 사실인지에 의존적이다.Conditions are used in conjunction with events to specify valid transitions. The outer transition and the inner transition depend on whether the conditional representation inside the brackets is true.

도 6b를 참조하면, 교차점(junction)은 분리되는 점 또는 결합되는 점으로 동작한다. 교차점은 메모리 요소가 아니기 때문에, 실행 흐름(execution flow)은 교차점에서 해결될 수 없다.Referring to FIG. 6B, the junction operates as a point of separation or a point of attachment. Since the intersection is not a memory element, the execution flow cannot be resolved at the intersection.

도 6c를 참조하면, 이벤트(events)는 상태 천이의 근원(source)이다. 이벤트는 입력 이벤트 포트로 입력되고, 출력 이벤트 포트로 출력된다. 그러므로, 이벤트 포트의 이름은 입력 및 출력 이벤트의 이름을 갖는다.Referring to FIG. 6C, events are the source of state transitions. Events are input to the input event port and output to the output event port. Therefore, the name of the event port has the name of the input and output events.

외부 이벤트는 외부 천이 함수를 야기시킨다(trigger). 내부 이벤트 또는 시간 이벤트는 내부 천이 함수를 야기시킨다.The external event triggers the external transition function. An internal event or a time event results in an internal transition function.

외부 이벤트 및 내부 이벤트는 조건에 의해 체크된다. 조건이 사실이면, 천이가 유효하고, 현재 모드가 다른 모드로 변경(제 1 모드에서 제 2 모드로 변경)된다. 조건이 유효하지 않으면, 현재 모드가 유지된다. 천이가 유효하면, 천이되는 동안 "천이 동작(transition action)"을 할 수 있다. 천이 동작은 "/" 기호로 표시될 수 있다. 천이 동작은 대수(algebra), 함수 호출(function call), 이벤트 브로드캐스트(event broadcast) 등이 될 수 있다. 이벤트 브로드캐스트는 출력 이벤트를 출력 포트를 통해 연결된 부품(components)으로 보내는 것을 의미한다. 이벤트 브로드캐스트는 "!" 기호로 표현될 수 있다.External and internal events are checked by condition. If the condition is true, the transition is valid and the current mode is changed to another mode (change from the first mode to the second mode). If the condition is invalid, the current mode is maintained. If the transition is valid, then a "transition action" can be made during the transition. The transition operation may be indicated by a "/" symbol. The transition operation may be an algebra, a function call, an event broadcast, or the like. Event broadcast means sending an output event to connected components through an output port. Event broadcast is "!" It can be represented by a symbol.

도 6d 및 도 6e를 참조하면, 외부 천이 함수를 부르지 않을 때, 이벤트는 외부 천이를 야기시킬 수 있는 입력 이벤트를 의미한다. 특정한 이벤트를 부를 때, 오직 이벤트만 천이를 야기시킬 수 있다. 입력 이벤트 중에서, 외부 이벤트가 현재 모드 내에서 발생하는 경우의 이벤트만 인터럽트(interrupt)라고 부른다.6D and 6E, when not calling an external transition function, an event refers to an input event that may cause an external transition. When calling a particular event, only an event can cause a transition. Among the input events, only an event when an external event occurs in the current mode is called an interrupt.

인터럽트가 일어나면, 잔여 시간은 리셋(reset)되지 않고 계속된다. 예를 들어, 제 3 모드에서 1.5초 시간이 경과된다고 가정하면, 외부 이벤트가 발생한다. 이벤트가 Inevent0이면, 잔여 시간은 제 3 모드를 위해 리셋된다. 3초 후에, 내부 천이가 발생하면, 제 4 모드로 변경된다.If an interrupt occurs, the remaining time continues without being reset. For example, assuming 1.5 seconds have elapsed in the third mode, an external event occurs. If the event is Inevent0, the remaining time is reset for the third mode. After 3 seconds, if an internal transition occurs, the mode is changed to the fourth mode.

대조적으로, 이벤트가 Inevent1이면, 이것은 인터럽트이다. 그러므로, 전여 시간은 계속되고, 내부 천이는 1.5초 내에 일어난다. 인터럽트는 연속 함수(continue function)에 의해 결정된다.In contrast, if the event is Inevent1, this is an interrupt. Therefore, transfer time is continued, and internal transition takes place within 1.5 seconds. Interrupts are determined by a continuous function.

도 7a는 원자 모델의 그래픽 표기법의 템플릿을 보여주는 개념도이고, 도 7b는 결합 모델의 그래픽 표기법의 템플릿을 보여주는 개념도이다. 각각의 그래픽 심볼이 가지는 의미는 도 6a 내지 도 6e에서 설명되었기 때문에, 생략하도록 한다.7A is a conceptual diagram illustrating a template of the graphical notation of an atomic model, and FIG. 7B is a conceptual diagram illustrating a template of the graphical notation of a combined model. Since the meaning of each graphic symbol has been described with reference to FIGS. 6A to 6E, it will be omitted.

상기와 같이 이산 사건 시스템의 그래픽 모델링 기법은 상기 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.As described above, the graphic modeling technique of the discrete event system may not be limitedly applied to the configuration and method of the above-described embodiments, and the embodiments may be a combination of all or some of the embodiments selectively so that various modifications may be made. It may be configured.

Claims

Graphically modeling mathematical specifications of discrete event simulation formalism using graphical symbols to graphically represent a discrete event system; And
Converting the graphical modeling results into a program,
The graphic modeling step,
Adding a simulation time management function of the discrete event simulation formalism to the state transition notation in the form of finite state automata (FSM),
The discrete event system is composed of a combination of at least one sub-system, and includes an input port and an output port as an interface capable of transmitting and receiving data, including a coupling model having the sub-system and an atomic model without the sub-system. ,
According to a graphical modeling notation, the combined model displays the outline as a bold line, the atomic model displays the outline as a thin line, the input port as a white triangle, and the output A graphical modeling technique for discrete event systems, in which ports are represented by black triangles.

The method of claim 1,
The graphic modeling step,
And graphically describing the mathematical specification using the graphic symbol.

3. The method of claim 2,
The graphic modeling step,
Graphical modeling of a discrete event system, characterized in that the step of graphical modeling in the form of state transition diagram with the addition of the concept of time.

The method of claim 3, wherein
And graphical symbols are matched one-to-one with functions defined in the discrete event simulation formalism.

The method of claim 1,
Converting the graphic modeling result into a program,
Graphical modeling of the discrete event system, characterized in that the conversion to the program by a model-based automatic code generation technology to automate the implementation process from the graphical modeling result to the program code.

The method of claim 1,
The atomic model and the combined model are included in the graphic modeling result,
The atomic model is responsible for the operation of the plurality of models,
And wherein the combined model is responsible for hierarchically determining the structure of the plurality of models.