KR101268390B1 - Driving apparatus for liquid crystal display - Google Patents

Driving apparatus for liquid crystal display Download PDF

Info

Publication number
KR101268390B1
KR101268390B1 KR1020060080107A KR20060080107A KR101268390B1 KR 101268390 B1 KR101268390 B1 KR 101268390B1 KR 1020060080107 A KR1020060080107 A KR 1020060080107A KR 20060080107 A KR20060080107 A KR 20060080107A KR 101268390 B1 KR101268390 B1 KR 101268390B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
drive integrated
signal
integrated device
Prior art date
Application number
KR1020060080107A
Other languages
Korean (ko)
Other versions
KR20080018047A (en
Inventor
지주현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060080107A priority Critical patent/KR101268390B1/en
Publication of KR20080018047A publication Critical patent/KR20080018047A/en
Application granted granted Critical
Publication of KR101268390B1 publication Critical patent/KR101268390B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 표시장치에서 게이트 드라이브 집적소자 간의 연결라인의 저항으로 인하여 게이트 드라이브 집적소자의 출력신호의 하이 기준전압 도달 시점이 상이하게 되는 것을 보상하는 기술에 관한 것이다. 이러한 본 발명은, 액정패널의 게이트라인을 구동하기 위한 각각의 게이트 드라이브 집적소자와; 상기 액정패널의 데이터라인을 구동하기 위한 각각의 데이터 드라이브 집적소자와; 로그형 신호배선군의 저항 성분에 의하여 각 게이트 드라이브 집적소자의 출력신호의 하이 기준전압 도달 시점이 상이하게 되는 것을 감안하여, 그 각각의 게이트 아웃 인에이블신호의 펄스폭을 보상하여 출력하는 타이밍 콘트롤러에 의해 달성된다.The present invention relates to a technique for compensating that the time point at which the high reference voltage of the output signal of the gate drive integrated device reaches different due to the resistance of the connection line between the gate drive integrated devices in the liquid crystal display device. The present invention, each of the gate drive integrated device for driving the gate line of the liquid crystal panel; Respective data drive integrated elements for driving data lines of the liquid crystal panel; The timing controller for compensating and outputting the pulse width of each gate-out enable signal in consideration of the fact that the high reference voltage arrival time of the output signal of each gate drive integrated device is different due to the resistance component of the log signal signal group. Is achieved by.

Description

액정표시장치의 구동 장치{DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY}   DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY}

도 1은 종래 기술에 의한 액정표시장치의 블록도.1 is a block diagram of a liquid crystal display device according to the prior art.

도 2는 종래 기술에 의해 게이트 드라이브 집적소자 및 데이터 드라이브 집적소자가 설치된 예를 보인 블록도.2 is a block diagram illustrating an example in which a gate drive integrated device and a data drive integrated device are installed in the related art.

도 3은 종래의 액정표시장치에서 게이트 드라이브 집적소자의 출력신호가 서로 다르게 출력되는 것을 보인 파형도.3 is a waveform diagram showing that output signals of gate drive integrated devices are output differently in the conventional liquid crystal display device.

도 4는 본 발명에 의한 액정표시장치의 구동 장치의 블록도.4 is a block diagram of a driving device of a liquid crystal display device according to the present invention;

도 5는 본 발명의 액정표시장치에서 게이트 드라이브 집적소자의 출력신호가 서로 동일한 형태로 출력되는 것을 보인 파형도. 5 is a waveform diagram showing that output signals of the gate drive integrated devices are output in the same form in the liquid crystal display of the present invention;

***도면의 주요 부분에 대한 부호의 설명*** DESCRIPTION OF THE REFERENCE SYMBOLS

41 : 액정패널 42A : 데이터 티씨피41: liquid crystal panel 42A: data TPC

42B : 게이트 드라이브 집적소자 43A : 게이트 티씨피42B: Gate Drive Integrated Device 43A: Gate TPC

43B : 데이터 드라이브 집적소자 44 : 타이밍 콘트롤러43B: Data Drive Integrated Device 44: Timing Controller

44A : 게이트 아웃 인에이블신호 보상부 45 : 데이터 피씨비44A: Gate Out Enable Signal Compensator 45: Data PCB

본 발명은 액정 표시장치에서 화질을 개선하는 기술에 관한 것으로, 특히 게이트 드라이브 집적소자 간의 연결라인의 저항으로 인하여 게이트 드라이브 집적소자의 출력신호가 서로 다르게 나타나 화질이 저하되는 것을 방지할 수 있도록 한 액정표시장치의 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for improving image quality in a liquid crystal display, and in particular, due to the resistance of the connection line between the gate drive integrated devices, the output signal of the gate drive integrated device is different from each other so that the image quality can be prevented from being degraded. A drive device for a display device.

일반적으로, 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 되어 있다. 이와 같은 액정표시장치는 기본적으로, 액정셀들이 매트릭스 형태로 배열된 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비한다.In general, a liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such a liquid crystal display device basically includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

도 1은 종래 기술에 의한 액정표시장치의 블록도로서 이에 도시한 바와 같이, 액정셀들이 매트릭스 형태로 배열되어 화상을 표시하는 액정패널(11)과; 상기 액정패널(11)의 게이트라인을 구동하기 위한 게이트 드라이버(12)와; 상기 액정패널(11)의 데이터라인을 구동하기 위한 데이터 드라이버(13)와; 상기 게이트 드라이버(12)와 데이터 드라이버(13)의 구동을 제어하기 위한 타이밍 콘트롤러(14)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.1 is a block diagram of a liquid crystal display device according to the prior art, as shown therein, a liquid crystal panel 11 in which liquid crystal cells are arranged in a matrix to display an image; A gate driver 12 for driving the gate line of the liquid crystal panel 11; A data driver 13 for driving data lines of the liquid crystal panel 11; It is composed of a timing controller 14 for controlling the driving of the gate driver 12 and the data driver 13, the operation thereof will be described as follows.

액정패널(11)은 매트릭스 형태로 배열된 액정셀들과, 게이트라인(GL1∼GLn)과 데이터라인(DL1∼DLm)의 교차부마다 형성되어 상기 액정셀들과 각기 접속된 박막트랜지스터(TFT)를 구비한다. The liquid crystal panel 11 is formed at each intersection of the liquid crystal cells arranged in a matrix form and the gate lines GL1 to GLn and the data lines DL1 to DLm, and is connected to the liquid crystal cells, respectively. It is provided.

상기 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 스캔신호 즉, 게이트 하이전압(VGH)이 공급될 때 턴온되어 데이터라인(DL1∼DLm)으로부터 공급되는 화소전압(화소신호)을 액정셀에 공급한다. 그리고, 상기 박막트랜지스터(TFT)는 게이트 라인(GL1∼GLn)으로부터 게이트 로우전압(VGL)이 공급될 때 턴오프되어 상기 액정셀에 충전된 화소전압이 유지되게 한다.The thin film transistor TFT is turned on when the scan signal, that is, the gate high voltage VGH is supplied from the gate line GL, and supplies the pixel voltage (pixel signal) supplied from the data lines DL1 to DLm to the liquid crystal cell. do. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate lines GL1 to GLn to maintain the pixel voltage charged in the liquid crystal cell.

상기 액정셀들은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀은 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되도록 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이와 같은 액정셀들은 박막트랜지스터(TFT)를 통해 충전되는 화소전압에 따라 유전이방성을 가지는 액정의 배열상태가 가변되고, 이에 의해 광투과율이 조절되어 해당 계조가 구현된다. The liquid crystal cells are equivalently represented by a liquid crystal capacitor Clc, and include a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell further includes a storage capacitor Cst so that the charged pixel voltage is stably maintained until the next pixel voltage is charged. Such liquid crystal cells have an arrangement state of liquid crystals having dielectric anisotropy according to pixel voltages charged through thin film transistors (TFTs), thereby adjusting light transmittance to realize corresponding gray scales.

게이트 드라이버(12)는 타이밍 콘트롤러(14)로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블신호(GOE)에 응답하여 게이트라인(GL1∼GLn)에 순차적으로 게이트 하이전압(스캔펄스)(VGH)을 출력한다. 이에 따라, 상기 게이트라인(GL1∼GLn)에 접속된 박막트랜지스터(TFT)가 게이트라인 단위로 구동된다.The gate driver 12 sequentially gates the gate lines GL1 to GLn in response to a gate start pulse GSP, a gate shift clock GSC, and a gate out enable signal GOE supplied from the timing controller 14. A high voltage (scan pulse) VGH is output. Accordingly, the thin film transistor TFT connected to the gate lines GL1 to GLn is driven in units of gate lines.

또한, 데이터 드라이버(13)는 상기 타이밍 콘트롤러(14)로부터 공급되는 각종 제어신호(SSP,SSC,SOE,POL)에 응답하여 수평구간(H1,H2,H3,…)마다 1라인분씩의 화소전압을 데이터라인(DL1∼DLm)에 공급한다. 이밖에, 상기 데이터 드라이버(13)는 상기 타이밍 콘트롤러(14)로부터 공급되는 디지털 화소데이터(R,G,B)를 아날로그의 화소전압으로 변환하여 공급한다.In addition, the data driver 13 responds to various control signals SSP, SSC, SOE, and POL supplied from the timing controller 14, and pixel voltages of one line for each horizontal section H1, H2, H3, ... Is supplied to the data lines DL1 to DLm. In addition, the data driver 13 converts the digital pixel data R, G, and B supplied from the timing controller 14 into analog pixel voltages.

참고로, 상기 게이트 드라이버(12)나 데이터 드라이버(13)와 같은 드라이버 IC 를 액정패널(11)과 연결시키는 실장 기술(Packaging Technology)에는 여러 가지가 있는데, 고전적인 실장 기술로서 SMT(SMT: Surface Mount Technlogy), COG(COG: Chip On Board)가 있고, 근래 개발된 실장 기술로서 COG(COG: Chip On Glass)와 COF(COF: Chip On Film 또는 Chip On Flexible Printed Circuit)가 있다.For reference, there are various packaging technologies for connecting a driver IC, such as the gate driver 12 or the data driver 13, with the liquid crystal panel 11, and as a classical mounting technology, SMT (SMT: Surface) Mount Technlogy (COG), Chip On Board (COG), and recently developed mounting technologies include COG (Chip On Glass) and COF (Chip On Film or Chip On Flexible Printed Circuit).

상기 COG는 평판 디스플레이 제조시 TAB 방식으로 액정 패널 및 패키징된 LDI를 실장해 온 방식과 달리 웨어퍼에서 절단한 플립칩을 글래스 기판 위에 직접 실장하는 방식의 패키징 기술이다. 즉, COG는 LCD의 각 픽셀들을 제어하는 LDI를 글래스 패널 위에 직접 본딩하여 미세 피치 및 초박형, 경량화를 가능하게 하는 패키징 방식이다.The COG is a packaging technology in which a flip chip cut by a wafer is directly mounted on a glass substrate, unlike a liquid crystal panel and a packaged LDI mounted in a TAB method when manufacturing a flat panel display. In other words, COG is a packaging method that enables the LDI controlling the pixels of the LCD to be bonded directly onto the glass panel to enable fine pitch, ultra-thin, and light weight.

그리고, 상기 COF는 반도체 칩을 직접 부착할 수 있는 얇은 필름 형태의 회로 기판에 칩을 집적 실장하는 패키징 방식으로서, 기존의 TCP(TCP: Tape Carrier Package)보다 얇은 필름을 사용할 수 있고, 리드 간의 피치도 더욱 조밀하게 설계할 수 있는 패키징 방식이다.In addition, the COF is a packaging method in which the chip is integratedly mounted on a thin film-type circuit board capable of directly attaching a semiconductor chip, and may use a thinner film than a conventional TCP (TCP: Tape Carrier Package). It is also a packaging method that can be designed more densely.

도 2는 상기 COF 방식이 적용된 종래 액정표시장치의 블록도를 나타낸 것이다. 이와 같은 구조에서는 상기 타이밍 콘트롤러(24)에서 출력되는 상기 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블신호(GOE)가 로그형 신호배선군(LOG_B line)을 통해 각각의 게이트 드라이브 집적소자(IC)(22B)에 각기 전달된다. 2 is a block diagram of a conventional liquid crystal display device to which the COF method is applied. In this structure, the gate start pulse GSP, the gate shift clock GSC, and the gate out enable signal GOE output from the timing controller 24 are respectively connected through a log signal line group LOG_B line. Each is transferred to a gate drive integrated device (IC) 22B.

예를 들어, 상기 콘트롤러(24)에서 출력되는 게이트 아웃 인에이블신호(GOE)의 경우 상기 로그형 신호배선군(LOG_B line) 상에서, 데이터 드라이브 집적소자(23B) 가 실장된 첫 번째의 데이터 티씨피(TCP:Tape Carrier Package)(23A)를 경유한 후 게이트 티씨피(22A) 상에 실장된 각각의 데이터 드라이브 집적소자(22B)에 순차적으로 전달된다.For example, in the case of the gate-out enable signal GOE output from the controller 24, the first data PC on which the data drive integrated device 23B is mounted on the log signal line group LOG_B line. It is sequentially transmitted to each data drive integrated device 22B mounted on the gate TPC 22A via the (TCP: Tape Carrier Package) 23A.

그런데, 상기 게이트 아웃 인에이블신호(GOE)가 각 게이트 드라이브 집적소자(22B)에 전달되는 과정에서 상기 로그형 신호배선군(LOG_B line)의 저항 성분으로 인하여 영향을 받고 되고, 이로 인하여 그 게이트 아웃 인에이블신호(GOE)에 의한 각 게이트 드라이브 집적소자(22B)의 출력신호가 도 3에서와 같이 서로 다르게 나타난다.However, in the process of transmitting the gate-out enable signal GOE to each gate drive integrated device 22B, the gate-out enable signal GOE is affected by the resistance component of the log signal line group LOG_B line. The output signals of the gate drive integrated devices 22B due to the enable signal GOE are different from each other as shown in FIG. 3.

예를 들어, 타이밍 콘트롤러(24)에서 첫 번째 게이트 드라이브 집적소자(22B)의 출력신호(OUT1)는 t1 시점에서 하이 기준전압(Vref)에 도달되는 반면, 두 번째 게이트 드라이브 집적소자(22B)의 출력신호(OUT2)는 t2 시점에서 하이 기준전압(Vref)에 도달되고, 세 번째 게이트 드라이브 집적소자(22B)의 출력신호(OUT3)는 t3 시점에서 하이 기준전압(VHref)에 도달되는 것을 알 수 있다. For example, in the timing controller 24, the output signal OUT1 of the first gate drive integrated device 22B reaches the high reference voltage Vref at the time t1, while the output signal OUT1 of the second gate drive integrated device 22B is reached. It can be seen that the output signal OUT2 reaches the high reference voltage Vref at time t2 and the output signal OUT3 of the third gate drive integrated device 22B reaches the high reference voltage VHref at time t3. have.

그럼에도 불구하고, 종래의 액정표시장치에 있어서는 로그형 신호배선군의 저항 성분으로 인하여 게이트 게이트 드라이브 집적소자의 출력신호가 서로 다르게 나타나는 것을 적절히 보상해 주는 기능이 구비되어 있지 않아 크로스-토크(cross talk)나 플리커(flicker)가 발생되고, 이에 의해 화질이 저하되는 문제점이 있었다.Nevertheless, in the conventional liquid crystal display device, the cross talk (talk) is not provided because it does not provide a function that adequately compensates for the output signals of the gate gate drive integrated devices that are different from each other due to the resistance of the log-type signal wiring group. ) And flicker are generated, thereby degrading the image quality.

따라서, 본 발명의 목적은 칩 온 글래스 방식을 채용한 액정표시장치에서 로그 형 신호배선군의 저항성분으로 인하여 각 게이트 드라이브 집적소자의 출력신호가 서로 다르게 나타나는 것에 대하여, 별다른 장치를 추가하지 않고 타이밍 콘트롤러에서 적절히 보상하는 구동장치를 제공함에 있다. Accordingly, an object of the present invention is to provide a timing without adding a separate device to an output signal of each gate drive integrated device due to the resistance component of the log-type signal wiring group in a liquid crystal display device employing a chip on glass method. The present invention provides a drive device that properly compensates for a controller.

상기와 같은 목적을 달성하기 위한 본 발명은, 액정셀들이 매트릭스 형태로 배열되어 화상을 표시하는 액정패널과; 상기 액정패널의 게이트라인을 구동하기 위한 각각의 게이트 드라이브 집적소자와; 상기 액정패널의 데이터라인을 구동하기 위한 각각의 데이터 드라이브 집적소자와; 상기 각 게이트 드라이브 집적소자에 게이트 아웃 인에이블신호를 출력할 때 로그형 신호배선군의 저항 성분에 의하여 그 각각의 게이트 드라이브 집적소자의 출력신호의 하이 기준전압 도달되는 시점이 상이하게 되는 것을 감안하여 그 게이트 아웃 인에이블신호의 펄스폭을 조정하여 출력하는 타이밍 콘트롤러로 구성함을 특징으로 한다.The present invention for achieving the above object, the liquid crystal cells are arranged in a matrix form a liquid crystal panel for displaying an image; Respective gate drive integrated devices for driving the gate lines of the liquid crystal panel; Respective data drive integrated elements for driving data lines of the liquid crystal panel; In view of the fact that when the gate out enable signal is output to each gate drive integrated device, the time point at which the high reference voltage of the output signal of each gate drive integrated device is reached by the resistance component of the log-type signal wiring group is different. And a timing controller for adjusting and outputting the pulse width of the gate-out enable signal.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 액정표시장치의 구동 장치의 블록도로서 이에 도시한 바와 같이, 액정셀들이 매트릭스 형태로 배열되어 화상을 표시하는 액정패널(41)과; 상기 액정패널(41)의 게이트라인을 구동하기 위한 각각의 게이트 드라이브 집적소자(42B)와; 상기 액정패널(41)의 데이터라인을 구동하기 위한 각각의 데이터 드라이브 집적소자(43B)와; 상기 각 게이트 드라이브 집적소자(42B)에 게이트 아웃 인에이블신호(GOE)를 출력함에 있어서, 로그형 신호배선군(LOG_B line)의 저항 성분 으로 인하여 그 게이트 드라이브 집적소자(42B)의 출력신호의 하이 기준전압 도달되는 시점이 상이하게 되는 것을 감안하여 그 게이트 아웃 인에이블신호의 펄스폭을 조정하여 출력하는 게이트 아웃 인에이블 신호 보상부(44A)를 포함하여 구성된 타이밍 콘트롤러(44)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 5를 참조하여 상세히 설명하면 다음과 같다.4 is a block diagram of a driving device of a liquid crystal display according to the present invention, as shown therein, a liquid crystal panel 41 in which liquid crystal cells are arranged in a matrix to display an image; Respective gate drive integrated devices 42B for driving the gate lines of the liquid crystal panel 41; For driving the data line of the liquid crystal panel 41 Each data drive integrated element 43B; In outputting the gate-out enable signal GOE to each of the gate drive integrated devices 42B, the output signal of the gate drive integrated device 42B is high due to the resistance component of the log signal line group LOG_B line. The timing controller 44 includes a gate out enable signal compensator 44A that adjusts and outputs the pulse width of the gate out enable signal in consideration of different timings of reaching the reference voltage. Referring to Figure 5 attached to the operation of the present invention configured as described in detail as follows.

액정패널(41)은 매트릭스 형태로 배열된 액정셀들과, 게이트라인과 데이터라인의 교차부마다 형성되어 상기 액정셀들과 각기 접속된 박막트랜지스터를 구비한다. The liquid crystal panel 41 includes liquid crystal cells arranged in a matrix and thin film transistors formed at intersections of gate lines and data lines, respectively, and connected to the liquid crystal cells.

상기 박막트랜지스터는 게이트라인으로부터 스캔신호 즉, 게이트 하이전압(VGH)이 공급될 때 턴온되어 데이터라인으로부터 공급되는 화소전압을 액정셀에 공급한다. 그리고, 상기 박막트랜지스터는 게이트라인으로부터 게이트 로우전압(VGL)이 공급될 때 턴오프되어 상기 액정셀에 충전된 화소전압이 유지되게 한다.The thin film transistor is turned on when the scan signal, that is, the gate high voltage VGH is supplied from the gate line, and supplies the pixel voltage supplied from the data line to the liquid crystal cell. The thin film transistor is turned off when the gate low voltage VGL is supplied from the gate line to maintain the pixel voltage charged in the liquid crystal cell.

상기 액정셀들은 등가적으로 액정용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀은 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되도록 하기 위하여 스토리지 캐패시터를 더 구비한다. 이와 같은 액정셀들은 박막트랜지스터를 통해 충전되는 화소전압에 따라 유전이방성을 가지는 액정의 배열상태가 가변되고, 이에 의해 광투과율이 조절되어 해당 계조가 구현된다. The liquid crystal cells are equivalently represented by liquid crystal capacitors, and include a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor. The liquid crystal cell further includes a storage capacitor so that the charged pixel voltage is stably maintained until the next pixel voltage is charged. Such liquid crystal cells change the arrangement state of liquid crystals having dielectric anisotropy according to pixel voltages charged through thin film transistors, thereby adjusting light transmittance to realize corresponding gray scales.

본 발명에 적용되는 게이트 드라이버는 다수개의 게이트 드라이브 집적소자(IC)(42B) 형태로 제작되어 액정패널(41) 상에 실장되는데, 이들의 실장 방식으로서 COG, COF 모두 가능하다.The gate driver applied to the present invention is manufactured in the form of a plurality of gate drive integrated devices (ICs) 42B and mounted on the liquid crystal panel 41. Both of the mounting methods are COG and COF.

이와 같은 각각의 게이트 드라이브 집적소자(42B)는 상기 타이밍 콘트롤러(44)로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블신호(GOE)에 응답하여 각 게이트라인에 순차적으로 게이트 하이전압(스캔펄스)(VGH)을 출력한다. 이에 따라, 상기 게이트라인에 접속된 박막트랜지스터가 게이트라인 단위로 구동된다.Each of the gate drive integrated devices 42B is connected to each gate line in response to a gate start pulse GSP, a gate shift clock GSC, and a gate out enable signal GOE supplied from the timing controller 44. The gate high voltage (scan pulse) VGH is sequentially output. Accordingly, the thin film transistor connected to the gate line is driven in units of gate lines.

이와 마찬가지로, 본 발명에 적용되는 데이터 드라이버는 다수개의 데이터 드라이브 집적소자(IC)(43B) 형태로 제작되어 액정패널(41) 상에 실장되는데, 이들의 실장 방식으로서 COG, COF 모두 가능하다. 이와 같은 각각의 데이터 드라이브 집적소자(43B)는 상기 타이밍 콘트롤러(44)로부터 공급되는 각종 제어신호(SSP,SSC,SOE,POL)에 응답하여 수평구간(H1,H2,H3,…)마다 1라인분씩의 화소전압을 데이터라인에 공급한다. 이밖에, 상기 데이터 드라이브 집적소자(43B)는 상기 타이밍 콘트롤러(44)로부터 공급되는 디지털 화소데이터(R,G,B)를 아날로그의 화소전압으로 변환하여 공급한다.Similarly, the data driver applied to the present invention is manufactured in the form of a plurality of data drive integrated devices (ICs) 43B and mounted on the liquid crystal panel 41. Both of them are COG and COF. Each such data drive integrated device 43B has one line for each horizontal section H1, H2, H3, ... in response to various control signals SSP, SSC, SOE, and POL supplied from the timing controller 44. FIG. The minute pixel voltage is supplied to the data line. In addition, the data drive integrated device 43B converts the digital pixel data R, G, and B supplied from the timing controller 44 into analog pixel voltages.

한편, 상기 게이트 아웃 인에이블신호(GOE)가 각 게이트 드라이브 집적소자(42B)에 전달되는 과정에서 상기 로그형 신호배선군(LOG_B line)의 저항 성분으로 인하여 영향을 받고 되고, 이로 인하여 그 게이트 아웃 인에이블신호(GOE)에 의한 각 게이트 드라이브 집적소자(42B)의 출력신호가 상기 하이 기준전압(Vref)에 도달되는 시점이 도 3에서와 같이 서로 다르다는 것을 이미 종래의 기술에서 설명하였다.In the meantime, the gate-out enable signal GOE is transmitted to each gate drive integrated device 42B due to the resistance of the log-type signal line group LOG_B line. It has already been described in the related art that the timing at which the output signal of each gate drive integrated device 42B by the enable signal GOE reaches the high reference voltage Vref is different from each other as in FIG.

부언하건대, 두 번째 게이트 드라이브 집적소자(42B)의 출력신호가 하이 기준전 압(Vref)에 도달되는 시점은 첫 번째 게이트 드라이브 집적소자(42B)의 출력신호가 하이 기준전압(Vref)에 도달되는 시점에 비하여 't2-t1' 만큼 늦게 된다. 이와 마찬가지로, 세 번째 게이트 드라이브 집적소자(42B)의 출력신호가 하이 기준전압(Vref)에 도달되는 시점은 첫 번째 게이트 드라이브 집적소자(42B)의 출력신호가 하이 기준전압(Vref)에 도달되는 시점에 비하여 't3-t2' 만큼 늦게 된다.Further, when the output signal of the second gate drive integrated device 42B reaches the high reference voltage Vref, the output signal of the first gate drive integrated device 42B reaches the high reference voltage Vref. As late as 't2-t1'. Similarly, the point in time when the output signal of the third gate drive integrated device 42B reaches the high reference voltage Vref is the point in time when the output signal of the first gate drive integrated device 42B reaches the high reference voltage Vref. It is late as 't3-t2'.

그런데, 상기 게이트 드라이브 집적소자(42B)의 출력신호가 '하이'로 천이되는 시점은 상기 게이트 아웃 인에이블신호(GOE)의 하강 에지를 기준으로 결정된다. 따라서, 본 발명에서는 상기 타이밍 콘트롤러(44)에 게이트 아웃 인에이블신호 보상부(44A)를 구비하고, 이로 하여금 각 게이트 드라이브 집적소자(42B)에 게이트 아웃 인에이블신호(GOE)를 출력할 때 도 5와 같이 보상처리하여 출력하도록 하였다. However, the time point at which the output signal of the gate drive integrated device 42B transitions to 'high' is determined based on the falling edge of the gate out enable signal GOE. Accordingly, in the present invention, the timing controller 44 includes a gate out enable signal compensator 44A and outputs the gate out enable signal GOE to each gate drive integrated device 42B. Compensation processing as shown in 5 to output.

즉, 상기 게이트 아웃 인에이블신호 보상부(44A)는 두 번째 게이트 드라이브 집적소자(42B)에 게이트 아웃 인에이블신호(GOE2)를 출력할 때 이의 펄스폭을 상기 't2-t1' 시간에 상응되게 줄여 그만큼 하강 에지시간이 앞당겨 지도록 하였다. 이와 마찬가지로, 세 번째 게이트 드라이브 집적소자(42B)에 게이트 아웃 인에이블신호(GOE3)를 출력할 때 이의 펄스폭을 상기 't3-t2' 시간에 상응되게 줄여 그만큼 하강 에지시간이 앞당겨 지도록 하였다. That is, when the gate out enable signal compensator 44A outputs the gate out enable signal GOE2 to the second gate drive integrated device 42B, the pulse width thereof corresponds to the 't2-t1' time. Reduce the falling edge time earlier. Similarly, when outputting the gate-out enable signal GOE3 to the third gate drive integrated device 42B, the pulse width thereof is reduced to correspond to the 't3-t2' time so that the falling edge time is advanced.

이렇게 함으로써, 상기 각 게이트 드라이브 집적소자(42B)의 출력신호가 하이 기준전압(Vref)에 도달되는 시점이 도 5에서와 같이 서로 일치하게 된다.By doing so, the time points at which the output signals of the respective gate drive integrated devices 42B reach the high reference voltage Vref coincide with each other as shown in FIG.

이상에서 상세히 설명한 바와 같이 본 발명은, 액정표시장치에서 로그형 신호배 선군의 저항성분으로 인하여 각 게이트 드라이브 집적소자의 출력이 서로 다르게 나타나는 것에 대하여, 별다른 장치를 추가하지 않고 타이밍 콘트롤러에서 적절히 보상할 수 있도록 함으로써, 크로스-토크(cross talk)나 플리커(flicker) 발생되어 화질이 저하되는 것을 확실하게 방지할 수 있는 효과가 있다.As described in detail above, the present invention can compensate for the output of each gate drive integrated device that is different from each other due to the resistance of the log-type signal wiring group in the liquid crystal display device. By doing so, there is an effect that it is possible to reliably prevent the cross-talk or flicker from occurring and the image quality deterioration.

Claims (4)

게이트라인 및 데이터라인이 배치되는 액정패널;A liquid crystal panel on which gate lines and data lines are disposed; 상기 게이트라인을 구동하는 복수의 집적소자를 포함하는 게이트 드라이버;A gate driver including a plurality of integrated devices for driving the gate line; 상기 데이터라인을 구동하는 복수의 집적소자를 포함하는 데이터 드라이버;A data driver including a plurality of integrated devices for driving the data lines; 상기 게이트 드라이버의 복수의 집적소자와 연결되는 로그형 신호배선군; 및A log signal wiring group connected to a plurality of integrated devices of the gate driver; And 상기 로그형 신호배선군을 통해 상기 게이트 드라이버에 인가되는 게이트 아웃 인에이블 신호를 출력하는 타이밍 콘트롤러를 포함하고,A timing controller configured to output a gate out enable signal applied to the gate driver through the log-type signal wiring group; 상기 타이밍 콘트롤러는, 상기 로그형 신호배선군의 라인저항에 따라 상기 게이트 아웃 인에이블 신호의 후단 게이트 드라이버의 집적소자로부터 전단 게이트 드라이버의 집적소자 순으로 폴링 에지 시점을 앞당겨 출력하도록 보상하여, 집적소자간 출력신호가 하이 기준전압에 도달하는 시점을 일치시키는 게이트 아웃 인에이블 신호 보상부를 포함하고,The timing controller compensates for outputting the falling edge point in advance from an integrated device of a rear gate driver to an integrated device of a previous gate driver according to the line resistance of the log signal signal group, and outputs the polling edge point. A gate out enable signal compensator for matching a time point at which the output signal reaches the high reference voltage; 상기 게이트 아웃 인에이블 신호 보상부는,The gate out enable signal compensator, 상기 게이트 아웃 인에이블 신호가 상기 게이트 드라이버로 출력될 때 상기 폴링 에지시점을 보상하는 것을 특징으로 하는 액정표시장치의 구동장치.And the falling edge time is compensated when the gate out enable signal is output to the gate driver. 삭제delete 삭제delete 제1항에 있어서, 복수의 집적소자는 COG 또는 COF 방식으로 액정패널에 실장된 것을 특징으로 하는 액정표시장치의 구동 장치.The driving apparatus of claim 1, wherein the plurality of integrated devices are mounted on the liquid crystal panel in a COG or COF manner.
KR1020060080107A 2006-08-23 2006-08-23 Driving apparatus for liquid crystal display KR101268390B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060080107A KR101268390B1 (en) 2006-08-23 2006-08-23 Driving apparatus for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080107A KR101268390B1 (en) 2006-08-23 2006-08-23 Driving apparatus for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20080018047A KR20080018047A (en) 2008-02-27
KR101268390B1 true KR101268390B1 (en) 2013-05-28

Family

ID=39385278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080107A KR101268390B1 (en) 2006-08-23 2006-08-23 Driving apparatus for liquid crystal display

Country Status (1)

Country Link
KR (1) KR101268390B1 (en)

Also Published As

Publication number Publication date
KR20080018047A (en) 2008-02-27

Similar Documents

Publication Publication Date Title
US7224353B2 (en) Liquid crystal display device and driving method thereof
US8552945B2 (en) Liquid crystal display device and method for driving the same
US8044900B2 (en) Liquid crystal display device for compensating a common voltage and the method of driving the same
US20070296682A1 (en) Liquid crystal display device and driving method thereof
US20060114209A1 (en) Gate line driving circuit, display device having the same, and apparatus and method for driving the display device
GB2430790A (en) Liquid crystal display and manufacturing method thereof
US9633615B2 (en) Liquid crystal display device
US7362291B2 (en) Liquid crystal display device
KR20080028564A (en) Liquid crystal display device and method of driving the same
US20060158407A1 (en) Liquid crystal display device, driving circuit and driving method thereof
KR20080002564A (en) Circuit for preventing pixel volatage distortion of liquid crystal display
KR101268390B1 (en) Driving apparatus for liquid crystal display
KR102049738B1 (en) Liquid Crystal Display Device And Method Of Driving The Same
KR20060072316A (en) Liquid crystal display device
KR100949494B1 (en) Liquid crystal display of line-on-glass type
KR101007687B1 (en) Liquid crystal display device
KR20040016184A (en) Liquid crystal display device unified control signal generater and driving circuit
KR20100123269A (en) Liquid crystal display
KR101384014B1 (en) Liquid crystal display
KR101265087B1 (en) Liquid crystal display device
KR101147831B1 (en) Liquid crystal display of line on glass type
KR100912697B1 (en) Liquid crystal display
KR20050096690A (en) Liquid crystal display of line on glass type
KR20070072963A (en) Method and apparatus for driving gate lines of liquid crystal display panel
KR20170067304A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee