KR101255744B1 - 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법 - Google Patents

통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법 Download PDF

Info

Publication number
KR101255744B1
KR101255744B1 KR1020110001435A KR20110001435A KR101255744B1 KR 101255744 B1 KR101255744 B1 KR 101255744B1 KR 1020110001435 A KR1020110001435 A KR 1020110001435A KR 20110001435 A KR20110001435 A KR 20110001435A KR 101255744 B1 KR101255744 B1 KR 101255744B1
Authority
KR
South Korea
Prior art keywords
error injection
error
unit
reliability
test
Prior art date
Application number
KR1020110001435A
Other languages
English (en)
Other versions
KR20120080019A (ko
Inventor
나종화
Original Assignee
나종화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나종화 filed Critical 나종화
Priority to KR1020110001435A priority Critical patent/KR101255744B1/ko
Publication of KR20120080019A publication Critical patent/KR20120080019A/ko
Application granted granted Critical
Publication of KR101255744B1 publication Critical patent/KR101255744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법에 관한 것으로, 보다 상세하게는 하드웨어, 소프트웨어, 물리적인 부품 및 하드웨어 시뮬레이션 모델들을 포함하는 통합 임베디드 시스템을 구성하고, 구성 요소들 중의 하나에 오류주입시험을 실시하고, 오류주입시험의 결과를 분석하여 통합 임베디드 시스템의 고장률을 분석하여 신뢰도를 측정하는 통합 오류주입을 통해 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법에 관한 것이다.
이를 위하여, 본 발명에 따른 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템은, 오류주입 시험의 대상이 되는 타겟시스템과 오류주입 시나리오를 설정하여 상기 타겟시스템에 오류주입을 수행하는 오류주입시험부 및 상기 오류주입시험부의 결과를 정상시험의 결과와 비교 분석하여 상기 타겟시스템의 고장률을 추출하여 신뢰도를 측정하는 신뢰도측정부를 포함한다.
이에 따라, 복잡한 구조의 임베디드 시스템을 물리적인 부품, 하드웨어 부품, 소프트웨어 부품 및 시뮬레이션 부품으로 분리하여, 원하는 부품에 오류를 주입하여 오류에 의한 시스템의 영향을 구체적으로 파악할 수 있다.

Description

통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법{System and the method for measuring dependability of embedded systems using hybrid fault injection}
본 발명은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법에 관한 것으로, 보다 상세하게는 하드웨어, 소프트웨어, 물리적인 부품 및 하드웨어 시뮬레이션 모델들을 포함하는 통합 임베디드 시스템을 구성하고, 구성 요소들 중의 하나에 오류주입시험을 실시하고, 오류주입시험의 결과를 분석하여 통합 임베디드 시스템의 고장률을 분석하여 신뢰도를 측정하는 통합 오류주입을 통해 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법에 관한 것이다.
임베디드 시스템(Embedded System, 내장형 시스템)은 시스템을 동작시키는 소프트웨어를 하드웨어에 내장하여 특수한 기능만을 수행하는 컴퓨터 시스템으로, 개인용 컴퓨터(PC)와는 달리 특정한 요구 사항을 가지고 있으며, 미리 정의된 작업(task)만을 수행한다.
여러 응용 분야들 중에서 자동차, 철도, 항공, 원자력, 군용, 발전, 화학 플랜트 등의 응용 분야에 사용되는 고신뢰도 임베디드 시스템들은 일반 임베디드 시스템들보다 훨씬 높은 동작 신뢰도가 요구된다. 특히 임베디드 시스템이 전력, 조선, 화공 등의 전통 산업과 융합되는 융합IT분야에 사용되는 경우에는, 고장이 발생하면 대형 인명사고가 발생하기 때문에 목표 융합IT 시스템의 신뢰도가 매우 중요하다. 고장이 발생하는 원인은 목표 임베디드 시스템의 설계 과정에서 제품 내부 및 외부의 설계 요구 사항을 100% 고려해서 설계하는 것이 불가능하기 때문인데 특히, 설계 요구사항이 제품의 개발주기의 후반기에 변경되거나 추가될 수 있기 때문에 제품의 개발 초기부터 제조하려는 제품의 요구 사항 및 설계 규격을 모두 반영하기는 어렵다. 이러한 이유 때문에 임베디드 시스템들의 신뢰도를 정량적으로 평가하는 일이 꼭 필요한 실정이다.
국내외에서 임베디드 시스템의 신뢰도를 측정하는 방법에 대해서 많은 연구를 진행하고 있으나, 현재 신뢰도를 측정하는 기술은 존재하지 않으며 신뢰도를 향상시키는 기술로는 테스팅 기술이 있다. 테스팅 기술은 설계 단계에서 수행하는 단위 테스팅과 단위 모듈들을 통합한 후 최종적으로 수행하는 통합 테스팅이 일반적이다.
이러한 테스팅의 목적은 확인된 설계의 목표 규격 및 그 규격의 기능을 수행 여부를 검증하는 것으로, 설계 규격의 무결성 등은 검증할 수 있으나 신뢰도처럼 제품의 출시 이후의 수명 등은 알 수 없다는 문제가 있다.
소프트웨어 테스팅을 예로 들면, IT 제품들은 높은 품질을 유지하기 위하여 제품을 시장에 출시하기 이전에 설계 단계부터 단위 테스팅 및 통합 테스팅을 수행하는 것이 일반적이다. 그러나 이러한 테스팅의 목적은 개발된 프로그램이 설계의 목표 규격에서 지시한 기능들을 수행하는지 여부를 검증하는 것으로서, 소프트웨어 테스팅은 오류의 개수를 최소화하여 제품 수명을 향상시키는 역할은 수행할 수 있지만, 수명 자체를 예측하는 것을 불가능하다.
따라서, 고려되지 않은 설계요소는 테스팅으로 검증이 불가능하며 이는 신뢰도를 향상시키는 것은 가능하지만 최종적으로 신뢰도를 검증하는 것과는 다른 문제이다.
한편, 임베디드 시스템의 신뢰도를 측정하기 위한 전 단계로서 임베디드 시스템의 신뢰도를 보장하는 방법은 3가지 정도가 있다. 첫 번째는, 정형기법(formal method)을 이용하여 검증하는 방법이다. 이 방법은 시스템을 논리식으로 모델링하고 그 변환된 논리식을 증명하여 임베디드 시스템의 기능을 검증하는 방법이다. 이 방법은 개발 목표 임베디드 시스템의 논리식을 개발을 해야 하는데, 일반적인 임베디드 시스템의 요구사항 및 규격이 매우 복잡하기 때문에 변환이 용이하지 않다는 문제점이 있다.
더욱이 논리식을 이해하고 사용하는 것은 일반적인 초중급 엔지니어가 수행하기에 어려움이 있으며, 일반 소프트웨어 개발자가 요구사항 및 규격을 이용하여 논리식으로 도출하는 과정이 매우 복잡하다는 문제점도 있다.
이러한 이유들로 인하여 정형기법은 제안된 지 수십 년이 지났지만, 실제 시스템 개발에 적용하는 것은 특별한 경우에만 가능했으며 특별히 위험도가 매우 높은 시스템의 개발 과정에서만 부분적으로만 시도되어 왔다.
이러한 추세는 정형기법이 계속 발전하고는 있으나 개발된 제품의 설계요구사항의 복잡도도 역시 함께 증가하기 때문에 정형기법을 이용한 검증은 앞으로도 용이하지 않을 것으로 예상되는 실정이다.
두 번째 방법으로는 확률론적 안전성 평가(probabilistic safety assessment) 또는 확률론적 위험도 평가(probabilistic risk assessment)와 같은 방법이다. 이 방법은 고신뢰도 임베디드 시스템의 설계, 특히 원자력 발전 분야에서 많이 사용되는 방법으로서, 고신뢰도 임베디드 시스템의 사용 조건 및 모든 세부 사건의 위험도를 분석하는 고장 수목 법(fault tree analysis) 등을 이용하여 고장률을 확률적으로 판단하는 방법이다.
이 방법은 모든 세부 사건의 위험도를 하나씩 다 분석하여야 하는데 고신뢰도 임베디드 시스템의 기능이 매우 복잡하고 구성요소도 매우 많으므로 처리해야 할 세부 사건의 수가 너무 많다. 그래서 모든 세부 사건의 고장 수목을 개발하는 업무의 규모가 매우 커지게 되고, 이러한 업무를 일반적인 개발 기간인 수개월 내에 완료하는 것이 매우 어려운 실정이다.
또한, 각각의 세부 사건들의 위험도를 결정하려면, 그 세부 사건들의 구성요소인 기본 사건들의 위험도를 설정해야 하는데 그 기본 사건들의 위험도를 설정하는 업무가 객관적이라기보다는 주관적 또는 경험적이다. 따라서 위험도를 통계적으로 처리하여 도출된 결과값이 가이드라인으로는 사용될 수 있지만 신뢰도를 정량적으로 평가하는 것에는 어려움이 있다.
세 번째 방법으로는 오류주입기법(fault injection)을 이용한 신뢰도 평가방법으로, 임베디드 시스템에서 오류가 발생할 확률을 이해하기 위해서 사용되며, 오류주입 대상에 따라 물리적 오류주입 기법(physical fault injection), 하드웨어 오류주입 기법(hardware fault injection), 소프트웨어 오류주입 기법(software fault injection)으로 분류된다.
물리적 오류주입 기법은 실제 제품을 대상으로 오류를 주입하여 고장상태를 분석하는 방법이고, 하드웨어 오류주입 기법은 대상 임베디드 하드웨어 또는 보드에 직접 오류를 주입하고 시스템의 고장상태를 분석하는 방법이다. 이 두 가지 방법은 실제 상황과 매우 유사한 오류를 주입할 수 있으므로 그 고장분석 결과를 신뢰할 수 있다는 장점은 있지만, 오류에 의한 내부 상태 변화의 정확한 관찰이 필요한 경우에는 이미 제품화가 되어서 내부를 관찰하는 것이 불가능하거나 매우 어려워 분석이 제한적이라는 단점이 있다.
소프트웨어 오류주입 기법은 소프트웨어에 오류를 주입하므로 용이하게 실험할 수 있는 장점은 있으나, 물리적인 오류가 발생하면 이를 오류모델에 반영하여 실험하는 것이 어려운 단점이 있다.
시뮬레이션 오류주입 기법은 목표 시스템을 시뮬레이션 모델로 설계하고, 그 설계 모델에 오류를 주입하여 오류의 영향을 분석하는 방법이다. 이 기법은 오류를 주입하기 위한 제어가 용이하고, 오류에 의한 시스템의 내부 상태 변화 분석이 가능하다는 장점이 있으나, 시스템의 전체 구성 요소를 모두 시뮬레이션 모델로 개발할 경우 시간과 비용이 크게 증가하는 단점이 있다.
일반적으로 고신뢰성 임베디드 시스템의 신뢰성 평가는 0.01% 또는 0.001% 단위로 신뢰도를 평가하므로 매우 많은 시험횟수 (예를 들면, 10만 또는 100만 회)를 시행해야 하며, 각 시험은 오류모델별로 각각 시행해야 한다. 그러므로 최종적으로 한 임베디드 시스템의 신뢰도를 평가하려면 시험기간이 수년이 소요되기 때문에 시험을 못하거나 시스템의 부품 정도만 평가하게 되는 문제가 있었다.
또한, 시뮬레이션 오류주입 기법에는 모델기반 오류주입방법과 커널기반 오류주입방법이 있는데, 먼저 모델기반 오류주입방법은 사용자가 설계모델을 변경하여 오류를 주입한다. 그러나, 최근의 제품들처럼 설계모델이 매우 복잡한 경우에는 완성된 제품을 신뢰성 시험을 위하여 설계를 재변경하는 것이 매우 어렵고, 더욱이 설계모델의 소스코드가 비용이나 기업비밀 등의 이유로 제공되지 않는 경우에 소스코드 확보를 위하여 매우 높은 비용을 지불해야 하는 문제점이 있었다.
반면에, 커널기반 오류주입기법은 시뮬레이터가 오류를 디자인 모델에 직접 주입하므로 설계모델을 변경할 필요가 없으며, 오류주입시험을 위한 별도의 코딩 작업 없이 시험하려는 오류모델만 설정하면 오류를 주입할 수 있다.
그러나, 종래의 시뮬레이션 오류주입 기법들은 대부분이 모델기반 오류주입방법으로 커널기반 오류주입기법의 이용한 통합 오류주입 기법이 필요한 실정이다.
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로, 물리적 오류주입 기법, 하드웨어 오류주입 기법, 소프트웨어 오류주입 기법 및 시뮬레이션 오류주입 기법의 방법들을 융합하여 장점을 극대화한 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법을 제공하는 데 목적이 있다.
또한, 본 발명은 상술한 문제점을 해결하기 위하여 현장의 엔지니어들이 활용할 수 있는 수준의 임베디드 시스템의 신뢰도 평가지표를 개발하여 신뢰도를 정량적으로 추정할 수 있는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법을 제공하는 데 또 다른 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템은, 오류주입 시험의 대상이 되는 타겟시스템과 오류주입 시나리오를 설정하여 상기 타겟시스템에 오류주입을 수행하는 오류주입시험부 및 상기 오류주입시험부의 결과를 정상시험의 결과와 비교 분석하여 상기 타겟시스템의 고장률을 추출하여 신뢰도를 측정하는 신뢰도측정부를 포함한다.
상기 타켓시스템은 전자 시스템 수준(ESL - Electronic Systems Level) 또는 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계된 시뮬레이션 모델부와 프로세서, 메모리, 통신 모듈, 네트워크 모듈, 입출력 모듈 또는 제어부 중 적어도 하나를 포함한 하드웨어부와 상기 메모리에 로드되어 상기 하드웨어부를 구동시키는 소프트웨어부 및 상기 시뮬레이션 모델부, 상기 하드웨어부 및 상기 소프트웨어부에 대해 시간 또는 데이터를 동기화하여 연동하는 통신 인터페이스부를 포함할 수 있다.
또한, 상기 타켓시스템은 상기 시뮬레이션 모델부를 구동시킬 수 있는 시뮬레이션 구동보드를 더 포함할 수 있다.
또한, 상기 오류주입시험부는 상기 시뮬레이션 모델부를 통해 상기 하드웨어부의 시뮬레이션 커널에 오류주입을 수행할 수 있고, 상기 시뮬레이션 모델부에 주입한 오류에 의한 동작 특성을 상기 하드웨어부를 통해 평가할 수 있다.
또한, 상기 오류주입시험부는 오류주입 시험을 위한 오류주입 시나리오를 설정하는 유저 인터페이스부를 포함할 수 있다. 이때, 상기 오류주입 시나리오는 오류 발생 시간, 오류 발생 위치, 오류 발생 유형 또는 오류 발생 빈도 중 적어도 하나의 기준에 따라 상기 타겟시스템에 주입할 오류를 결정할 수 있고, 오류 주입 횟수를 결정하는 것을 더 포함할 수 있다.
상기 오류 주입 횟수는 선행 오류주입 시험을 기설정된 초기 시험 횟수만큼 실행하고, 그에 따른 고장률을 통계방법을 이용하여 결정할 수 있으며, 상기 오류주입시험부의 결과는 상기 오류주입시험부의 오류주입시험에 의한 로그 파일 내역, 통신 기록 내역 또는 메모리 기록 내역 중 적어도 하나를 포함할 수 있다.
또한, 상기 신뢰도측정부는 상기 오류주입시험부의 결과를 이용하여 고장률을 계산하여 고장률 분포 함수 유형을 비교하거나, 몬테카를로 기법 또는 최대우도기법을 이용하여 고장률 함수 λ(t)를 추정하여, 상기 고장률 함수 λ(t)를 신뢰도 미분 방정식에 대입하여 신뢰도를 측정할 수 있다.
한편, 상기의 목적을 달성하기 위한 본 발명에 따른 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법은 (a) 오류주입 시험의 대상이 되는 타겟시스템을 제작하는 단계와 (b) 오류주입시험의 오류주입횟수를 구하는 단계 및 (c) 상기 타겟시스템에 상기 오류주입횟수만큼 통합 오류주입을 실행하여 신뢰도를 측정하는 단계를 포함한다.
상기 타겟시스템은 전자 시스템 수준(ESL - Electronic Systems Level) 또는 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계된 시뮬레이션 모델부와 프로세서, 메모리, 통신 모듈, 네트워크 모듈, 입출력 모듈 또는 제어부 중 적어도 하나를 포함한 하드웨어부와 상기 메모리에 로드되어 상기 하드웨어부를 구동시키는 소프트웨어부 및 상기 시뮬레이션 모델부, 상기 하드웨어부 및 상기 소프트웨어부에 대해 시간 또는 데이터를 동기화하여 연동하는 통신 인터페이스부를 포함할 수 있다.
또한, 상기 오류주입횟수는 선행 오류주입시험을 기설정된 초기시험횟수만큼 실행하고, 고장률을 포함한 상기 선행 오류주입시험 실행 결과를 정규분포로 변환하여. 기설정된 신뢰수준을 만족하는 신뢰구간을 추출하여, 상기 신뢰구간을 만족하는 도출된 횟수일 수 있다.
본 발명에 따른 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법에 의하면,
첫째, 복잡한 구조의 임베디드 시스템을 물리적인 부품, 하드웨어 부품, 소프트웨어 부품 및 시뮬레이션 부품으로 분리하여, 원하는 부품에 오류를 주입하여 오류에 의한 시스템의 영향을 구체적으로 파악할 수 있다.
둘째, 다양한 오류주입 기법을 통합하여 사용함으로써 신뢰도 시험의 결과와 목표 임베디드 시스템을 현장에서 사용하였을 때 발생하는 변수의 값 사이의 격차가 최소화된다.
셋째, 다양한 오류주입 기법을 통합하여 사용함으로써 관찰의 용이성, 분석의 용이성, 제어의 용이성, 시험결과의 신뢰도 및 시험의 용이성 등의 각각 오류주입 기법들의 장점을 극대화할 수 있다.
넷째, 선행오류주입시험을 통하여 선행오류주입시험변수를 도출하고, 그 변수들을 통계학의 추정기법을 이용하여 분석한 후, 가속시험기법을 이용하여 수명주기에 해당하는 신뢰도 시험을 수행하므로 객관적인 신뢰도 추정이 가능하다.
다섯째, 시뮬레이션 오류주입시험에서 시뮬레이션 모델은 ESL (Electronic Systems Level)과 RTL(Register Transaction Level)을 개별적 또는 통합적으로 사용할 수 있으므로 특정한 설계 방법 또는 설계 도구에 의존하지 않는다.
여섯째, 실험 데이터의 분석에서 기존의 통계학적인 추정이론을 적용함으로써 결과의 유용성 및 활용성을 높일 수 있다. 즉, 시험의 변수 값들과 결과 값들의 객관적 타당성이 통계적으로 보장되므로 시험 결과를 현장 업무에 용이하게 적용할 수 있다.
도 1은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템의 구성도이다.
도 2는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템의 실시예이다.
도 3은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법의 흐름도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템의 구성도이고, 도 2는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템의 실시예를 도시한 것으로, 도 1과 도 2를 참조하여 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템을 설명한다.
통합 오류주입을 이용한 임베디드 시스템은 오류주입 시험의 대상이 되는 타겟시스템(100), 오류주입 시나리오를 설정하여 상기 타겟시스템(100)에 오류주입을 수행하는 오류주입시험부(200), 상기 오류주입시험부(200)에서 오류를 주입하기 위한 데이터를 저장하고 있는 오류속성 DB(DataBase, 400), 시뮬레이션옵션 DB(500) 및 상기 오류주입시험부(200)의 결과를 정상시험의 결과와 비교 분석하여 상기 타겟 시스템의 고장률을 추출하여 신뢰도를 추출하는 신뢰도측정부(300)를 포함한다.
상기 타겟시스템(100)은 시뮬레이션 모델부(110), 하드웨어부(130), 소프트웨어부(150), 통신 인터페이스부(170) 및 시뮬레이션 구동부(190)를 포함한다.
상기 시뮬레이션 모델부(110)는 SystemC, HandelC 또는 SystemVerilog와 같은 전자 시스템 수준(ESL - Electronic Systems Level)의 하드웨어 기술 언어 또는 Verilog 나 VHDL과 같은 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계되며, 설계된 시뮬레이션 모델은 워크스테이션에서 실행한다.
다만, 상기 시뮬레이션 모델부(110)가 워크스테이션에서 시뮬레이션을 실행하는 경우 워크스테이션의 성능, 시뮬레이션 모델의 복잡도, 장시간의 시뮬레이션 시간으로 실험 시간에 문제가 될 수 있다. 따라서 이러한 경우 상기 시뮬레이션 구동부(190)에서 상기 시뮬레이션 모델을 구동시키는데 accelerator board 혹은 hardware emulator board를 이용한다.
상기 하드웨어부(130)는 프로세서, 메모리, 통신 모듈, 네트워크 모듈 또는 입출력 모듈 중 적어도 하나를 포함하고, 그외 온도, 습도, 위치 센서들과 모터, 엔진과 같은 장치 및 상기 장치들을 제어하는 제어부를 포함할 수 있다.
소프트웨어부(150)는 상기 메모리에 로드되어 상기 하드웨어부(130)를 구동시킨다.
상기 통신 인터페이스부(170)는 상기 시뮬레이션 모델부(110), 상기 하드웨어부(130) 및 상기 소프트웨어부(150)에 대해 시간 또는 데이터를 동기화하여 연동한다. 예를 들어, 상기 시뮬레이션 모델부(110)에서 시뮬레이션 모델을 ESL 설계언어로 디자인한 경우, 시뮬레이션 모델의 출력 데이터를 하드웨어부(130)로 전송하기 위한 데이터 변환이 필요하다. BFM(Bus Function Model)은 시뮬레이션 출력 데이터를 하드웨어부(130)에서 인식 가능하고, 다른 하드웨어 작업과 충돌하지 않도록 제어한다. 또한, 상기 통신 인터페이스부(170)는 시뮬레이션 모델을 구동하는 워크스테이션과 하드웨어부(130) 간의 물리적인 연결을 위해 별도의 인터페이스 보드를 포함할 수도 있다. 이처럼, 상기 통신 인터페이스부(170)를 구성함에 있어서 래퍼(wrapper)를 이용하거나 메시지 통신을 이용하거나 공유 메모리를 이용하는 등 다양한 방법으로 구성할 수 있음은 물론이다.
상기 타겟시스템(100)과 같이 통합 오류주입 시험의 대상이 되는 시험 대상 시스템은 기존의 신뢰성 시험방법들처럼 개발과정 및 개발결과에서 발생하는 산출물들을 개별적으로 사용하는 것이 아니라 하드웨어, 기계부품, 소프트웨어, 시뮬레이션 모델 등을 모두 통합한 시스템이다. 따라서, 개발된 임베디드 시스템 제품을 현장에서 사용할 때 발생하는 결과값과 신뢰성 시험의 예측 결과 사이의 격차가 최소화될 수 있다는 장점이 있다.
상기 오류주입시험부(200)는 상기 오류속성 DB(400)와 시뮬레이션옵션 DB(500)를 참조하여 상기 시뮬레이션 모델부(110)를 통해 상기 하드웨어부(130)의 시뮬레이션 커널에 오류 주입을 수행한다. 이처럼 커널기반 오류주입기법을 이용하여 통합 오류주입시험을 수행하면 기존의 오류주입기법보다 오류 관찰성(visibility)이 증가하여 신속하고 정확한 시험이 가능하다. 즉, 각각의 주입된 오류의 영향을 시스템의 모든 구성요소에서, 예를 들면 하드웨어 부품 및 물리적인 부품에서 직접 확인할 수 있기 때문에 이전 방법들보다 정확한 분석 결과를 도출할 수 있고, 시험 분석 결과와 실제 결과 간의 갭을 최소화하는 장점이 있다.
또한, 커널기반 오류주입기법을 이용하여 통합 오류주입기법을 수행하면 기존의 오류주입방법보다 시험 대상물 제작이 용이하여 신속하고 정확한 실험이 가능하다. 즉, 각각의 구성요소를 개발할 때, 구성요소의 형태에 관계없이 제품을 구성하는 것이 가능하다. 예를 들면, 마이크로프로세서를 칩으로 된 물리적인 부품을 사용할 수도 있고, verilog와 같은 하드웨어 기술언어로 작성된 시뮬레이션 모델일 수도 있고, 또는 마이크로프로세서의 시뮬레이션 소프트웨어가 될 수도 있다. 그러므로 모델 제작시 제한 사항이 축소되어 신속한 시험 모델의 제작이 가능하다는 장점이 있다.
또한, 커널기반 오류주입기법을 이용하여 통합 오류주입시험을 수행하면 오류주입시험의 재현성(repeatibility)이 기존의 다른 방법들보다 높으므로 신속하고 정확한 실험 결과를 도출할 수 있다. 하드웨어 오류주입은 하드웨어에 오류를 주입하여 고장이 발생하게 되면 그 모델은 더 이상 재사용을 할 수 없다. 그러나 통합오류주입시험에서는 고장이 하드웨어 모델이 아니라 시뮬레이션 모델에서 발생하게 되는 경우, 시험 모델에서 고장이 발생하게 되더라도 시험 모델을 재사용할 수 있다. 그러므로 모델 제작시 발생하는 여러 가지 제한 사항이 축소되어 신속한 시험이 가능한 장점이 있다.
또한, 상기 오류주입시험부(200)는 상기 시뮬레이션 모델부(110)에서 주입한 오류에 의한 동작 특성을 상기 하드웨어부(130)를 통해 평가한다. 즉, 시험대상을 하드웨어 파트와 시뮬레이션 파트로 분리하여 시뮬레이션 파트에 오류를 주입하고 오류에 의한 동작 특성을 하드웨어 파트를 통해 평가하여 시스템의 신뢰도를 확인하는 것이다. 이때, 상기 시뮬레이션 모델부(110)는 하드웨어 시뮬레이션 모델(ESL/RTL)과 어플리케이션 소프트웨어가 통합된 모델인 것이 바람직하다.
상기 시뮬레이션 모델부(110)로의 오류주입은 하드웨어 기술언어에 따라 달리 적용할 수 있다. 일 실시예로 C++에 기반한 하드웨어 설계언어인 SystemC(IEEE 1666) 시뮬레이션 모델인 경우 SystemC-Based Simulation Fault Injection(SyFI)을 사용하며, Verilog HDL을 사용하는 경우에는 Verilog-based Simulation Fault Injection(VSFI) 오류주입시험 장치와 이를 이용한 오류주입시험 방법으로 활용이 가능하다.
오류주입 시험을 위한 오류주입 시나리오를 설정하는 유저 인터페이스부(210)를 포함한다.
상기 오류주입 시나리오는 오류 발생 시간, 오류 발생 위치, 오류 발생 유형 또는 오류 발생 빈도 중 적어도 하나의 기준에 따라 상기 타겟시스템(100)에 주입할 오류를 결정한다. 상기 오류 발생 시간은 결정형 또는 랜덤형으로 오류주입 가능하며, 상기 오류 발생 위치는 결정형 또는 랜덤형으로 오류주입 가능하며, 상기 오류 발생 유형은 stuck-at-0/1, stuck-at-multi-bit-0/1, open/short fault, bridge fault 중 적어도 하나의 형태로 오류주입 가능하며, 상기 오류 발생 빈도는 일시적 오류, 지속적 오류, 주기적 재발 오류, 비주기적 재발 요류 등의 형태로 오류주입 가능하다.
또한 상기 오류주입 시나리오는 오류 주입 횟수를 결정하는 것도 포함한다. 상기 오류 주입 횟수는 선행 오류주입 시험을 기설정된 초기 시험 횟수만큼 실행하고, 그에 따른 고장률을 통계방법을 이용하여 결정한다.
상기 신뢰도측정부(300)는 상기 오류주입시험부(200)의 결과를 이용하여 고장률을 계산하여 고장률 분포 함수 유형을 비교하거나, 몬테카를로 기법 또는 최대우도기법을 이용하여 고장률 함수 λ(t)를 추정하여, 상기 고장률 함수 λ(t)를 신뢰도 미분 방정식에 대입하여 신뢰도를 측정한다. 이때 상기 오류주입시험의 결과는 상기 오류주입시험부(200)의 오류주입시험에 의한 로그 파일 내역, 통신 기록 내역 또는 메모리 기록 내역 중 적어도 하나를 포함한다.
도 3은 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법의 흐름도로, 도 3을 참조하여 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법을 설명한다.
먼저 오류주입 시험의 대상이 되는 타겟시스템을 제작하고(S10), 오류주입시험의 오류주입횟수를 구한 다음에(S20), 상기 타겟시스템에 상기 오류주입횟수만큼 통합 오류주입을 실행하여 신뢰도를 측정한다(S30).
상기 타겟시스템은 전자 시스템 수준(ESL - Electronic Systems Level) 또는 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계된 시뮬레이션 모델부와 프로세서, 메모리, 통신 모듈, 네트워크 모듈, 입출력 모듈 또는 제어부 중 적어도 하나를 포함한 하드웨어부와 상기 메모리에 로드되어 상기 하드웨어부를 구동시키는 소프트웨어부 및 상기 시뮬레이션 모델부, 상기 하드웨어부 및 상기 소프트웨어부에 대해 시간 또는 데이터를 동기화하여 연동하는 통신 인터페이스부를 포함한다.
상기 시뮬레이션 모델부의 시뮬레이션 모델은 소형 컴퓨터에서 실행 중인 시뮬레이터를 이용하고, 하드웨어의 일부분 혹은 전체회로에 해당하는 셜계모델인 Hardware Description Language의 일종인 Register Transfer Level 도구인 Verilog 또는 VHDL로 설계된 부품인 것이 바람직하다. 예를 들면, Verilog로 마이크로프로세서 모델을 설계하여 FPGA/PLD로 합성할 수 있다. 또한, FPGA/PLD 에는 시뮬레이션 모델과 보드를 연결하는 모듈을 합성하므로, 시뮬레이션 모듈은 프로세서이고 보드에서는 통신 모듈을 이용하는 경우라면 FPGA/PLD 에서는 Bus Functional Module 또는 Wrapper를 합성함으로써 시뮬레이션 모델인 프로세서와 하드웨어인 통신 모듈을 연결할 수 있다.
다만, 만일 프로세서나 메모리를 칩으로 된 하드웨어를 사용해야 하는 경우라서 프로세서 시뮬레이션 모델을 이용할 수 없는 경우라면, 다른 하드웨어의 구성요소 중 하나를 HDL로 설계하여 활용한다. 예를 들면, 프로세서와 메모리 간의 버스에 감시모듈을 HDL로 설계하고 시뮬레이션 모델을 구성한다.
이처럼 상기 타겟시스템은 하드웨어, 소프트웨어, 물리적 부품, 그리고 시뮬레이션 모델이 연결된 통합 임베디드 시스템이다.
한편, 상기 타겟시스템에 대하여 오류주입시험의 오류주입횟수를 구하는 것은 신뢰성 있는 결과값의 도출을 위해 중요하다. 따라서 오류주입 시험의 대상이 되는 타겟시스템의 제작(S10)이 완료되면 오류주입횟수를 구한다(S20).
상기 오류주입횟수는 선행 오류주입시험을 기설정된 초기시험횟수만큼 실행하고, 고장률을 포함한 상기 선행 오류주입시험 실행 결과를 정규분포로 변환하여. 기설정된 신뢰수준을 만족하는 신뢰구간을 추출하여, 상기 신뢰구간을 만족하는 도출된 횟수이다.
다시 말하면, 커널기반 오류주입기법을 상기 타겟시스템을 이용하여 일차적으로 선행 오류주입시험을 수행한다. 최초에는 시험기간 및 시험오류와 같은 오류주입시험의 변수가 알려져 있지 않다. 따라서 잘 알려진 오류모델 (예를 들면 stuck-at-1/0, bridge) 등을 대상으로하여 초기시험횟수를 설정하여 그만큼 실행하고, 고장률을 통계적으로 계산하여 오류주입횟수를 구한다.
오류주입횟수를 구하는 과정은, 선행 오류주입시험이 완료되면 고장률 등의 시험 결과를 정규분포로 변환한 뒤, 표본평균이 x이고, 횟수 n, 모분산이 σ2 일 때, 지정된 신뢰수준을 만족하는 신뢰구간의 상한 및 하한의 통계량은 각각
Figure 112011001097014-pat00001
이라고 할 수 있다. 이러한 신뢰수준을 만족하는 상한 및 하한 통계량이 정해지면, 설정된 신뢰수준을 만족하는 오류주입횟수 n을 도출할 수 있다. 이 오류주입횟수만큼 시험을 반복하여 고장률 결과를 얻을 수 있다.
상기 타겟시스템에 상기 오류주입횟수만큼 통합 오류주입을 실행하여 신뢰도를 측정하는 단계(S30)는 고장률 함수 λ(t)를 신뢰도 미분 방정식에 대입하여 신뢰도를 측정한다. 일반적으로 고장률(λ)과 신뢰도 R(t)는 다음 수학식 1과 같은 관계를 갖는다.
Figure 112011001097014-pat00002
수학식 1의 해인 R(t)는 수학식 2와 같다.
Figure 112011001097014-pat00003
이때 일반적인 제품의 초기상태를 충분히 지난 일반 사용기간에서의 고장률 함수 λ(t)는 일반적으로 상수이므로 λ(t) 대신에 λ를 대입하면, 신뢰도 R(t)는 수학식 3과 같다.
Figure 112011001097014-pat00004
상기 수학식 3을 이용하여 타겟시스템의 신뢰도를 계산한다.
한편, 본 발명에 따른 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법은 전체적인 오류주입시험의 통제가 용이하므로 이러한 방법을 이용한 실시예로서 가속수명시험이 가능하다. 아래의 두 가지 방법으로 가속수명시험을 구성할 수 있다.
첫 번째로 , 스트레스 횟수증가기법은 선행 및 가속수명시험기간을 고정시키고 그 기간 사이에 주입되는 스트레스 즉, 주입되는 오류의 개수를 증가시켜서 오류주입시험을 실시하는 방법이다.
두 번째로, 시험기간 압축기법으로서 이 방법은 선행 수명시험기간에서 발생한 오류의 횟수를 압축된 수명시험기간에 적절한 값으로 환산한 뒤, 변경된 횟수의 오류를 압축된 수명시험기간 동안에 주입하여 가속수명시험 오류주입시험을 실시한다.
이러한 방법들을 이용하여 가속수명시험 환경에서의 고장률 시험결과를 구하고 이들을 이용하여 신뢰도 R(t)를 상기 수학식 3을 이용하여 계산한다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
100 타겟시스템 110 시뮬레이션 모델부
130 하드웨어부 150 소프트웨어부
170 통신 인터페이스부 190 시뮬레이션 구동보드
200 오류주입시험부 210 유저 인터페이스부
300 신뢰도측정부 400 오류속성 DB
500 시뮬레이션옵션 DB

Claims (13)

  1. 오류주입 시험의 대상이 되는 타겟시스템;
    오류주입 시나리오를 설정하여 상기 타겟시스템에 오류주입을 수행하는 오류주입시험부; 및
    상기 오류주입시험부의 결과를 정상시험의 결과와 비교 분석하여 상기 타겟시스템의 고장률을 추출하여 신뢰도를 측정하는 신뢰도측정부;를 포함하되,
    상기 타겟시스템은,
    전자 시스템 수준(ESL - Electronic Systems Level) 또는 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계된 시뮬레이션 모델부;
    프로세서, 메모리, 통신 모듈, 네트워크 모듈, 입출력 모듈 또는 제어부 중 적어도 하나를 포함한 하드웨어부;
    상기 메모리에 로드되어 상기 하드웨어부를 구동시키는 소프트웨어부; 및
    상기 시뮬레이션 모델부, 상기 하드웨어부 및 상기 소프트웨어부에 대해 시간 또는 데이터를 동기화하여 연동하는 통신 인터페이스부;를 포함하는 임베디드 시스템인 것을 특징으로 하는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 타겟시스템은,
    상기 시뮬레이션 모델부를 구동시킬 수 있는 시뮬레이션 구동보드;를 더 포함하는 것을 특징으로 하는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  4. 제 1 항에 있어서,
    상기 오류주입시험부는,
    상기 시뮬레이션 모델부를 통해 상기 하드웨어부의 시뮬레이션 커널에 오류주입을 수행하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  5. 제 1 항에 있어서,
    상기 오류주입시험부는,
    상기 시뮬레이션 모델부에 주입한 오류에 의한 동작 특성을 상기 하드웨어부를 통해 평가하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  6. 제 1 항에 있어서,
    상기 오류주입시험부는,
    오류주입 시험을 위한 오류주입 시나리오를 설정하는 유저 인터페이스부;를 포함하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  7. 제 1 항에 있어서,
    상기 오류주입 시나리오는,
    오류 발생 시간, 오류 발생 위치, 오류 발생 유형 또는 오류 발생 빈도 중 적어도 하나의 기준에 따라 상기 타겟시스템에 주입할 오류를 결정하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  8. 제 7 항에 있어서,
    상기 오류주입 시나리오는,
    오류 주입 횟수를 결정하는 것을 더 포함하고,
    상기 오류 주입 횟수는,
    선행 오류주입 시험을 기설정된 초기 시험 횟수만큼 실행하고, 그에 따른 고장률을 통계방법을 이용하여 결정하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  9. 제 1 항에 있어서,
    상기 오류주입시험부의 결과는,
    상기 오류주입시험부의 오류주입시험에 의한 로그 파일 내역, 통신 기록 내역 또는 메모리 기록 내역 중 적어도 하나를 포함하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  10. 제 9 항에 있어서,
    상기 신뢰도측정부는,
    상기 오류주입시험부의 결과를 이용하여 고장률을 계산하여 고장률 분포 함수 유형을 비교하거나, 몬테카를로 기법 또는 최대우도기법을 이용하여 고장률 함수 λ(t)를 추정하여, 상기 고장률 함수 λ(t)를 신뢰도 미분 방정식에 대입하여 신뢰도를 측정하는 것을 특징으로 하는 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템.
  11. (a) 오류주입 시험의 대상이 되는 타겟시스템을 제작하는 단계;
    (b) 오류주입시험의 오류주입횟수를 구하는 단계; 및
    (c) 상기 타겟시스템에 상기 오류주입횟수만큼 통합 오류주입을 실행하여 신뢰도를 측정하는 단계;를 포함하되,
    상기 타겟시스템은,
    전자 시스템 수준(ESL - Electronic Systems Level) 또는 레지스터 전송 수준(RTL - Register Transfer Level)의 하드웨어 기술 언어를 이용하여 설계된 시뮬레이션 모델부;
    프로세서, 메모리, 통신 모듈, 네트워크 모듈, 입출력 모듈 또는 제어부 중 적어도 하나를 포함한 하드웨어부;
    상기 메모리에 로드되어 상기 하드웨어부를 구동시키는 소프트웨어부; 및
    상기 시뮬레이션 모델부, 상기 하드웨어부 및 상기 소프트웨어부에 대해 시간 또는 데이터를 동기화하여 연동하는 통신 인터페이스부;를 포함하는 것을 특징으로 하는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 오류주입횟수는,
    선행 오류주입시험을 기설정된 초기시험횟수만큼 실행하고, 고장률을 포함한 상기 선행 오류주입시험 실행 결과를 정규분포로 변환하여. 기설정된 신뢰수준을 만족하는 신뢰구간을 추출하여, 상기 신뢰구간을 만족하는 도출된 횟수인 것을 특징으로 하는 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 방법.





KR1020110001435A 2011-01-06 2011-01-06 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법 KR101255744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110001435A KR101255744B1 (ko) 2011-01-06 2011-01-06 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110001435A KR101255744B1 (ko) 2011-01-06 2011-01-06 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120080019A KR20120080019A (ko) 2012-07-16
KR101255744B1 true KR101255744B1 (ko) 2013-04-17

Family

ID=46712794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001435A KR101255744B1 (ko) 2011-01-06 2011-01-06 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR101255744B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440995B1 (ko) * 2012-11-07 2014-09-17 한국항공우주연구원 우주 비행체 시뮬레이션 장치 및 방법
CN103729296B (zh) * 2013-12-31 2017-02-15 北京理工大学 一种基于网络Motif的软件稳定性评估方法
KR101581309B1 (ko) 2015-08-13 2015-12-31 국방과학연구소 보드단위별 연동고장검출 및 배제 방식 항공전자장비
KR101935105B1 (ko) * 2016-11-15 2019-01-03 국방과학연구소 오류 모의 함수를 이용한 자동화 기반 강건성 검증 장치 및 방법
CN108614764B (zh) * 2016-12-12 2021-09-14 中国航空工业集团公司西安航空计算技术研究所 Ima应用软件故障注入方法
CN111861141B (zh) * 2020-06-29 2024-02-13 国网上海市电力公司 一种基于模糊故障率预测的配电网可靠性评估方法
CN112364491B (zh) * 2020-10-28 2021-10-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 系统安全性量化试验方法、装置、计算机设备和存储介质
KR102253549B1 (ko) * 2020-11-18 2021-05-18 국방과학연구소 오류 정형화를 이용한 발사통제기 자동 점검 방법 및 그 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문1:한국항공대학교 대학원 *

Also Published As

Publication number Publication date
KR20120080019A (ko) 2012-07-16

Similar Documents

Publication Publication Date Title
KR101255744B1 (ko) 통합 오류주입을 이용한 임베디드 시스템의 신뢰도를 측정하는 시스템 및 그 방법
EP1980964B1 (en) Method and computer program product for performing failure mode and effects analysis of an integrated circuit
US11036604B2 (en) Parallel fault simulator with back propagation enhancement
US10775430B2 (en) Fault campaign in mixed signal environment
US11416662B1 (en) Estimating diagnostic coverage in IC design based on static COI analysis of gate-level netlist and RTL fault simulation
CN114065677A (zh) 用于集成电路硬件设计的故障注入测试的方法和系统
Mariani et al. Using an innovative SoC-level FMEA methodology to design in compliance with IEC61508
US20160125110A1 (en) Method for the simulation of faults in integrated circuits of electronic systems implementing applications under functional safety, corresponding system and computer program product
Nouacer et al. EQUITAS: A tool-chain for functional safety and reliability improvement in automotive systems
Benso et al. A functional verification based fault injection environment
Alexandrescu et al. EDA support for functional safety—How static and dynamic failure analysis can improve productivity in the assessment of functional safety
Marchese et al. Formal fault propagation analysis that scales to modern automotive SoCs
Roux et al. Cross layer fault simulations for analyzing the robustness of rtl designs in airborne systems
Portolan et al. Alternatives to fault injections for early safety/security evaluations
Roux et al. High level fault injection method for evaluating critical system parameter ranges
Huang et al. Functional testbench qualification by mutation analysis
Björkman et al. Verification of safety logic designs by model checking
Ferrante et al. A methodology for formal requirements validation and automatic test generation and application to aerospace systems
Dan et al. A method of analysis and verification for safety-critical software based on modelling and testing
Roux et al. Cross-layer approach to assess FMEA on critical systems and evaluate high-level model realism
Cassano Analysis and test of the effects of single event upsets affecting the configuration memory of SRAM-based FPGAs
Bombieri et al. RTL-TLM equivalence checking based on simulation
Nouacer et al. Enhanced quality using intensive test and analysis on simulators
Yu et al. Fault Injection Techniques: A perspective on the state of Research
Tian et al. A Markov error propagation model for component-based software systems

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee