KR101253226B1

KR101253226B1 - 저커패시턴스형 통신용 서지보호장치 및 tm/tc통신라인용 서지보호장치

Info

Publication number: KR101253226B1
Application number: KR1020120123999A
Authority: KR
Inventors: 김병학; 김재영
Original assignee: 김병학
Priority date: 2012-11-05
Filing date: 2012-11-05
Publication date: 2013-04-16

Abstract

본 발명은 저커패시턴스형 통신용 서지보호장치 및 TM/TC통신라인용 서지보호장치에 관한 것으로서, 구체적으로 디지털통신에서 사용되는 서지보호장치용 배리스터에 있어서, 상기 배리스터에 브릿지다이오드를 전기적으로 연결하여 배리스터의 커패시턴스를 감소시킴으로써, 디지털통신에서의 노이즈와 통신장애를 방지하는 기능을 갖도록 구성되는 통신용 서지보호장치에 관한 발명이다.
또한 상기 발명은 브릿지다이오드를 전기적으로 연결한 TVS를 더 포함하여 구성될 수 있고, 전류를 점진적으로 일정레벨까지 한정시키기 위한 제1과도억제회로, 제2과도억제회로, 제3과도억제회로, 제4과도억제회로, 및 제5과도억제회로가 상호 직렬로 접속되고, 배리스터-브릿지 결합소자 및 TVS-브릿지 결합소자가 선로간 및 선로-대지간에 각각 연결되어 구성될 수 있다.
또한 상기 서지보호장치 2개를 이용하여 제1서지보호장치의 출력부가 현장에 있는 계측제어장비에 연결되고, 제2서지보호장치의 출력부가 TM/TC장비에 연결되며, 상기 제1서지보호장치와 제2서지보호장치의 인입부가 상호 병렬 연결되어 계측제어장비 및 TM/TC장비를 보호하기 위한 TM/TC 통신라인용 서지보호장치를 구현할 수 있다.
본 발명은 배리스터 소자 자체의 커패시턴스를 획기적으로 감소시킬 수 있고, 따라서 데이터 통신라인에서 사용되는 서지보호장치내의 배리스터가 다수개 사용되더라도 신호의 감쇄나 왜곡등의 문제점이 발생하지 않는다는 효과를 얻을 수 있으며, 서지보호장치를 2개이상 사용해야 하는 TM/TC 통신분야에서도, 본 발명에 따른 저커패시턴스형 배리스터를 이용하여 통신의 감쇄나 왜곡현상을 획기적으로 줄일 수 있다는 효과가 있다.하는 효과가 있다.

Description

저커패시턴스형 통신용 서지보호장치 및 TM/TC통신라인용 서지보호장치{Low capacitance type surge protect for communication and TM/TC communication line}

본 발명은 디지털통신에서 사용되며, 통신장애방지 기능을 가지는 통신용 서지보호장치 및 TM/TC통신라인용 서지보호장치에 관한 것으로서, 더욱 상세하게는 고속디지털통신에서 사용되는 서지보호장치용 배리스터소자에 브릿지다이오드를 전기적으로 연결하여, 상기 배리스터의 커패시턴스를 획기적으로 감소시켜 디지털통신에서의 노이즈와 통신장애를 방지하는 기능과, 서지보호기능을 동시에 겸비하는 통신용 서지보호장치에 관한 기술분야이다.

일반적으로 서지보호장치는 통신 또는 신호선로를 통해 유입되는 서지전압으로부터 장비의 파손을 방지하기위해 계측기기 혹은 통신장비의 인입단이나 데이터 전송라인에 연결하여 사용한다.

이와 같은 서지보호장치의 배경기술의 일례로 본 출원인의 국내공개특허 제10-2010-0019594호(과도전압 검출표시 및 방지회로)를 도1을 참조하여 살펴보면,

가스방전관을 통해 상용주파 교류전압의 혼촉 또는 지락에 의한 과도전압의 1차침입을 억제하기 위한 제 1 보호회로(201); 제 1 보호회로의 잔류 과전류로 인한 자체 과열 또는 계측제어회로의 과열상태를 방지하기 위해 선로의 각 단자상으로 직렬 접속되는 저항 또는 인덕터로 구성된 제 2 보호회로(203); 제 1 보호회로 및 제 2 보호회로의 잔여 과도전압을 소정 레벨로 한정시키기 위해 상기 선로 양단과, 선로의 각 단자 및 대지간으로 각각 접속되는 배리스터(Varistor)로 이루어진 제 3 보호회로(205); 제 3 보호회로의 잔여 전압을 억제하여 절연파괴 전압의 유입을 방지하기 위해 선로 양단과 선로의 각 단자 및 대지간으로 각각 접속되는 어벨런치(Avalanche) 항복 다이오드로 이루어진 제 5 보호회로(209); 및 상기 제5보호회로 및 제3보호회로 사이의 상기 선로 각 단자로 직렬 접속되어 상기 제 5 보호회로의 과전류 억제를 위한 선형 저항으로 구성된 제 4 보호회로(207)로 이루어져 있다.

그러나 상기 발명에 의한 서지보호장치의 용도가 신호ㆍ통신용, 특히 고속 디지털통신에서 사용되는 통신용 서지보호장치일 경우에는, 서지보호장치 내의 소자들이 가지는 커패시턴스에 의해 다른 선로쪽으로 데이터 전송을 방해하여 통신자체가 단절될 수 있다는 문제점이 있다.

즉, 소비 가전과 컴퓨팅 제품들이 더 높은 대역폭 인터페이스를 적용함에 따라 통신용 서지보호장치에 있어서 사용되는 소자의 낮은 커패시턴스는 제품의 신뢰도에 매우 중요한 요소가 되며, 따라서 소자의 높은 커패시턴스는 초고속 인터페이스에 대해 신호 무결성을 보장해주지 못하게 된다.

특히, 서지보호장치 내의 소자들중 배리스터는 다른 소자들에 비해 자체적으로 높은 커패시턴스 값을 가지기 때문에, 과도전압을 억제하는 기능이 탁월함에도 불구하고 통신용 서지보호장치에서 많이 쓰이지 못한다는 문제점이 있다.

또한, 현장에 있는 장비와 현장에서 보내주는 계측값을 수신받아 상황실로 보내주는 TM/TC시스템에서는, 현장장비와 TM/TC장비에 서지 보호장치를 동시에 설치해야하므로 추가적으로 커패시턴스 값이 증가되어 통신용 인터페이스의 본래 목적인 통신자체가 원활하게 이루어지지 못한다는 근본적 문제점이 발생하게 된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 서지전압에 의한 통신기기의 소손발생과제와, 초고속 인터페이스에 있어 소자의 커패시턴스에 의하여 발생되는 통신신호장애와 노이즈발생 과제를 배리스터소자의 커패시턴스를 획기적으로 감소시킴으로써 일거에 해결하고자 한다.

상기와 같은 문제점을 해결하고, 후술하는 본 발명의 특징적인 기능을 수행하기 위한 본 발명의 특징은 다음과 같다.

고속 디지털통신에서 사용되는 서지보호장치용 배리스터에 있어서, 배리스터에 브릿지다이오드를 전기적으로 연결함으로써 상기 배리스터의 커패시턴스를 획기적으로 감소시켜 디지털통신에서의 노이즈와 통신장애를 방지하는 기능을 갖도록 하는 통신용 서지보호장치를 제시한다.

또한 브릿지다이오드를 전기적으로 연결한 TVS를 포함하는 구성과, 본 발명에 의한 서지보호장치 2개로 구성되는 TM/TC 통신라인용 서지보호장치를 추가로 제시한다.

상기와 같이 제시된 본 발명에 의한 저커패시턴스형 통신용 서지보호장치 및 TM/TC통신용 서지보호장치는, 배리스터 소자 자체의 커패시턴스를 획기적으로 감소시킬 수 있고, 따라서 데이터 통신라인에서 사용되는 서지보호장치내의 배리스터가 다수개 사용되더라도 신호의 감쇄나 왜곡등의 문제점이 발생하지 않는다는 효과를 얻을 수 있다.

또한 서지보호장치를 2개이상 사용해야 하는 TM/TC 통신분야에서도, 본 발명에 따른 저커패시턴스형 배리스터를 이용하여 통신의 감쇄나 왜곡현상을 획기적으로 줄일 수 있다는 효과가 있다.

도 1은 종래 과도전압 검출표시 및 방지회로를 도시한 회로도.
도 2는 본 발명에 따른 배리스터-브릿지 결합소자의 정면도.
도 3은 본 발명에 따른 배리스터-브릿지 결합소자 및 TVS-브릿지 결합소자가 포함된 서지보호장치의 회로도
도 4는 본 발명에 따른 서지보호회로 2개가 상호 연결된 TM/TC 통신라인용 서지보호장치의 회로도.

이와 같은 본 발명을 첨부된 도면을 참조하여 더욱 상세하게 설명하면 다음과 같다. 이때 본 발명을 설명함에 있어 관련된 공지기술 등은 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 자세한 설명은 생략하기로 한다.

도 2는 본 발명에 따른 배리스터(11)와 브릿지다이오드(12)를 연결한 결합소자의 정면도로서, 구체적으로 디지털통신에서 사용되는 서지보호장치용 배리스터(11)에 있어서, 상기 배리스터(11)에 브릿지다이오드(12)를 전기적으로 연결하여 배리스터(11)의 커패시턴스를 감소시킴으로써, 디지털통신에서의 노이즈와 통신장애를 방지하는 기능을 갖는 배리스터-브릿지 결합소자(10)이다.

상기 배리스터(11)는,

비선형 저항으로 구성되며 상기 비선형 저항은 산화아연 배리스터(Zinc Oxide Varistor - Nonlinear Resistor)가 바람직하며, 회로의 변경에 따라 ZNR,INR,TNR 등이 가능하다. 상기 배리스터(11)는 동작전압 이하일때는 매우높은 임피던스상태를 띄고, 동작전압초과시 매우 낮은 임피던스로 변하는 특성을 가져 서지에 의한 과도전압을 방출시킨다.

그러나 배리스터(11)는 자체적으로 커패시턴스 값이 높기 때문에 통신용 서지보호장치에서 일반적으로 사용이 기피되어진다. 즉 배리스터(11)의 높은 커패시턴스 값에 의해 통신 라인간의 신호를 왜곡시키거나 감쇄시키기 때문에, 데이터 통신라인 자체의 목적이 상실될 수 있다는 문제점이 있다.

따라서 본 출원인은 상기 배리스터(11)에 브릿지다이오드(12)를 전기적으로 연결한 배리스터-브릿지 결합소자(10)의 커패시턴스 값을 측정한 결과, 결합 전 배리스터(11)의 커패시턴스의 값보다 대폭 감소한 커패시턴스값을 측정할 수 있었으며, 측정된 실험값은 후술하도록 한다.

상기 브릿지다이오드(12)는, 본래 교류신호를 직류신호로 정류하는 특성이 있으나, 상기 배리스터(11)와 결합된 배리스터-브릿지 결합소자(10)로 이용됨으로써 배리스터(11) 자체 커패시턴스가 감소하여 통신용 서지보호장치 특성에 부합하게 사용되어 질 수 있다. 또한 상기 브릿지다이오드(12)는 상용화된 소자로서, 자세한 설명은 생략한다.

또한 도면에 도시되어 있지 않지만, 상기 배리스터-브릿지 결합소자(10)와 마찬가지의 원리로 TVS에 브릿지다이오드(12)를 연결한 TVS-브릿지 결합소자가 구성될 수 있으며, 기능 또한 TVS의 커패시턴스를 감소시키는 역활을 한다.

도 3은 배리스터-브릿지 결합소자(10) 및 TVS-브릿지 결합소자가 포함된 서지보호장치의 회로도로서, 도시된 바와 같이 전류를 점진적으로 일정레벨까지 한정시키기 위한 제1과도억제회로(101), 제2과도억제회로(102), 제3과도억제회로(103), 제4과도억제회로(104), 및 제5과도억제회로(105)가 상호 직렬로 접속되고, 배리스터-브릿지 결합소자(10) 및 TVS-브릿지 결합소자가 선로간 및 선로-대지간에 각각 연결되어 있다.

즉, 입력라인(T1,T2)에 병렬로 GDT 어레스터가 설치되어, 상용주파 교류전압의 혼촉 또는 지락에 의한 과도전압의 1차 침입을 억제하기 위한 제1과도억제회로(101);와, 상기 제1과도억제회로(101)의 잔류 과전류로 인한 자체 과열 또는 계측제어회로의 가열상태를 방지하기 위해 선로의 각 단자로 직렬 접속되는 PTC, 또는 인덕터중 어느 하나 이상으로 구성된 제2과도억제회로(102);와, L1과L2, L1과GND, 및 L2와GND 선로상에 브릿지다이오드(12)와 전기적으로 연결된 배리스터(11)소자를 병렬로 구성하여, 배리스터(11)소자의 커패시턴스를 감소시키고 상기 제1과도억제회로(101) 및 제2과도억제회로(102)의 잔여 과도전압을 소정 레벨로 한정시키는 제3과도억제회로(103);와, 상기 제3과도억제회로(103)의 과전류 억제를 위해 선로의 각 단자로 직렬 접속되는 선형저항으로 구성된 제4과도억제회로(104); 및 L1과L2, L1과GND, 및 L2와GND 선로상에 브릿지다이오드(12)와 전기적으로 연결된 TVS소자를 병렬로 구성하여, TVS소자의 커패시턴스를 감소시키고, 과도전압을 억제시키는 5차과도억제회로;로 이루어진다.

상기 제1과도억제회로(101)는,

선로상으로 침입되는 과도전압을 1차적으로 억제하기 위한 것으로, GDT어레스터(110)로 이루어진다. 또한 상기 GDT어레스터(110)는 표준 뇌임펄스 전압 즉, 1.2/50㎲ 파형을 기준으로 최소 800V에서 방전하며, 50/60HZ의 상용주파 교류전압이 제어회로에 혼촉되거나 인근에 지락사고가 발생할 경우 최소 130V에서부터 방전을 시작한다.

상기 제1과도억제회로(101)를 거쳐 과도전압의 1차 억제를 수행한 후 제2보호회로를 통해 과도전압의 1차억제 이후에 발생될 수 있는 고전압으로부터 계측 제어회로를 보호한다.

상기 제2과도억제회로(102)는,

각 선로상으로 정온도계수저항(PTC1,PTC2)이 접속되며, 정온도계수저항(PTC1,PTC2)은 교류 혼촉 사고시 과전류로 인한 보호회로 자체의 과열 또는 계측 제어회로의 과열상태를 방지한다.

즉, 정온도계수저항(PTC1,PTC2)은 혼촉 사고 또는 과도전압의 침입으로 인한 선로상의 온도상승시 저항치가 비례하여 상승함으로써 과전류를 억제하며, 혼촉 사고 또는 과도전압의 침입 해제시에는 원상복귀되어 회로의 정상화가 이루어진다.

상기 제3과도억제회로(103)는,

제1과도억제회로(101) 및 제2과도억제회로(102)에서 충분히 억제되지 않는 잔여 과도전압을 한정시키기 위한 배리스터(11) 등의 비선형 저항으로 구성된다. 상기 배리스터(11)는 선로간 및 선로-대지간 발생되는 과도전압을 동시에 억제하기 위해 T1-T2 선로간 사이에 제1배리스터(NR1)가 접속되고, 제2배리스터(NR2) 및 제3배리스터(NR3)는 상호 직렬 접속된 후, 접속노드를 어스시키는 구조를 이룬다.

즉, 선로간(T1,T2) 기준치 이상의 과도전압이 발생할 경우, 상기 배리스터(11)는 매우 낮은 임피던스로 변하게 되어 과도전압이 더 이상 상승하는 것을 막아준다.

또한, 대지와 선로사이의 과도전압 발생시에는 제2배리스터(NR2) 또는 제3배리스터(NR3)에 의해 대지와 선로사이의 전압을 낮추어 잔여 과도전압을 비선형적으로 억제한다.

이때, 상기 제1배리스터(NR1), 제2배리스터(NR2), 제3배리스터(NR3)는 브릿지다이오드(12)와 연결된 배리스터-브릿지 결합소자(10)로 이루어져 과도전압을 억제함과 동시에 배리스터(11)의 커패시턴스를 감소시키는 기능을 가진다.

상기 제4과도억제회로(104)는,

선로상으로 선형저항(R2,R3)을 접속시켜, 선로상으로 유입되는 과전류를 억제시키며, 제5과도억제회로(105)의 입력 전류를 제한토록 함에 따라 제5과도억제회로(105)의 단락방지와 같은 안전성을 확보한다.

상기 제5과도억제회로(105)는,

잔여 과도전압을 최종 억제시키기 위한 것으로, 제3과도억제회로(103)의 선로간 및 선로-대지간 과도전압 억제와 동일하게, 선로(L1,L2)상으로 제1TVS(ZD1)가 접속되고, 일측 선로(L1)와 대지(G)간으로 제2TVS(ZD2)가 접속되며, 타측 선로(L2)와 대지(G)간으로 제3TVS(ZD3)가 접속된다.

상기 제1TVS(ZD1)는 선로간(L1-L2) 잔여 과도전압을 억제하며, 상기 제2TVS(ZD2) 및 제3TVS(ZD3)는 선로와 대지간 잔여 과도전압을 억제함으로써 최소 절연파괴 전압인 100V이상의 전압이 센서 또는 계측제어기기에 침입하지 못하도록 한다.

이때, 상기 제1TVS(ZD1), 제2TVS(ZD2), 제3TVS(ZD3)는 상기 배리스터-브릿지 결합소자(10)와 마찬가지로, TVS-브릿지 결합소자로 이루어져 과도전압을 억제함과 동시에 TVS소자 자체의 커패시턴스를 감소시키는 기능을 가진다.

또한, 상기 도 3에 도시된 회로도에서, 브릿지다이오드(12)를 결합하기 전의 배리스터(11) 및 TVS소자의 커패시턴스 값과, 브릿지다이오드(12)를 결합한 후의 배리스터-브릿지 결합소자(10) 및 TVS-브릿지 결합소자의 커패시턴스 값을 비교하면 다음과 같다.

상기 표를 참조해보면, 배리스터 구분과 TVS 구분은 각 소자의 종류를 나타낸 것이고, 기존 커패시턴스 값과 본 발명에 따른 커패시턴스값은 브릿지다이오드(12)를 결합하기 전과 후의 각각의 커패시턴스 값이며, 이때 상기 커패시턴스 측정값은 회로 내의 각각의 배리스터(11)와 TVS소자 자체의 커패시턴스값을 독립적으로 나타낸 값이다.

상기 측정값을 통해, 배리스터(11)와 TVS소자 모두 브릿지다이오드(12)를 결합하기전에 비해 브릿지다이오드(12)를 결합한 후의 커패시턴스 값이 급격하게 감소된 것을 알 수 있으며, 특히 TVS-브릿지 결합소자에 비해 배리스터-브릿지 결합소자(10)가 훨씬 높은 감소율을 보이는 것을 확인할 수 있다.

또한 도면에 도시되어 있지 않지만 본 발명에 따른 일실시예로서, 상기 도3의 회로도에서의 선형저항 또는 PTC는 인덕터로 대체할 수 있으며, 상기 선형저항 또는 PTC와 동일한 기능, 즉 선로상으로 유입되는 과전류를 억제시키기 위함이다.

도 4는 본 발명에 따른 도 3의 회로 2개가 상호 연결된 TM/TC 통신라인용 서지보호장치의 회로도로서, 계측제어장비(현장)을 보호하기 위한 제1서지보호장치 와, TM/TC를 보호하기 위한 제2서지보호장치가 상호 연결되어 설치되며, 상기 제1서지보호장치와 제2서지보호장치는 도 3에 도시된 회로도와 비교해볼 때, 제2차과도억제회로가 인덕터로 대체된 것을 제외하고 다른 구성은 동일하다.

즉, 제1서지보호장치의 출력부가 현장에 있는 계측제어장비에 연결되고, 제2서지보호장치의 출력부가 TM/TC장비에 연결되며, 상기 제1서지보호장치와 제2서지보호장치의 인입부가 상호 병렬 연결되어 계측제어장비 및 TM/TC장비를 보호하기 위한 TM/TC 통신라인용 서지보호장치이다.

특히 TM/TC 통신라인등에서 사용되는 서지보호장치는 2개 이상이 연결되어야 계측제어장비와 TM/TC장비 모두를 보호할 수 있는데, 배리스터(11)가 삽입된 서지보호장치가 2개 이상 사용되는 경우, 누적된 커패시턴스 값이 더욱 커져 통신 라인에서 신호의 왜곡이나 감쇄효과가 크게 일어날 수 있기 때문에, 본 발명에 따른 배리스터-브릿지 결합소자(10)가 삽입된 서지보호장치를 사용할 경우 효과가 두드러지게 나타날 수 있는 것이다.

또한, 상기 TM/TC 통신라인용 서지보호장치는 본 발명의 특징인 배리스터-브릿지 결합소자(10)가 기본적으로 포함되어 구성되며, 부가적인 구성은 도 3의 회로 또는 공지의 다른 소자가 사용되어질 수 있다.

상기는 본 발명의 바람직한 실시예를 참고로 설명하였으며, 상기의 실시예에 한정되지 아니하고, 상기의 실시예를 토해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 요지를 벗어나지 않는 범위에서 다양한 변경으로 실시할 수 있음은 자명하다.

10: 배리스터-브릿지 결합소자 103: 제3과도억제회로
11: 배리스터 104: 제4과도억제회로
12: 브릿지다이오드 105: 제5과도억제회로
101: 제1과도억제회로 110: GDT어레스터
102: 제2과도억제회로

Claims

삭제
삭제
입력라인(T1,T2)에 병렬로 GDT 어레스터가 설치되어, 상용주파 교류전압의 혼촉 또는 지락에 의한 과도전압의 1차 침입을 억제하기 위한 제1과도억제회로(101);와,
상기 제1과도억제회로(101)의 잔류 과전류로 인한 자체 과열 또는 계측제어회로의 가열상태를 방지하기 위해 선로의 각 단자로 직렬 접속되는 PTC, 또는 인덕터중 어느 하나 이상으로 구성된 제2과도억제회로(102);와,
L1과L2, L1과GND, 및 L2와GND 선로상에 브릿지다이오드(12)와 전기적으로 연결된 산화아연 배리스터(11)소자를 병렬로 구성하여, 산화아연 배리스터(11)소자의 커패시턴스를 감소시키고 상기 제1과도억제회로(101) 및 제2과도억제회로(102)의 잔여 과도전압을 소정 레벨로 한정시키는 제3과도억제회로(103);와,
상기 제3과도억제회로(103)의 과전류 억제를 위해 선로의 각 단자로 직렬 접속되는 선형저항으로 구성된 제4과도억제회로(104); 및
L1과L2, L1과GND, 및 L2와GND 선로상에 브릿지다이오드(12)와 전기적으로 연결된 TVS소자를 병렬로 구성하여, TVS소자의 커패시턴스를 감소시키고, 과도전압을 억제시키는 5차과도억제회로;로 이루어지는 것을 특징으로 하는 통신용 서지보호장치.
삭제
제 3항에 의한 통신용 서지보호장치 2개가 각각 구비되되,
제1서지보호장치의 출력부가 현장에 있는 계측제어장비에 연결되고,
제2서지보호장치의 출력부가 TM/TC장비에 연결되며,
상기 제1서지보호장치와 제2서지보호장치의 인입부가 상호 병렬 연결되어 계측제어장비 및 TM/TC장비를 보호하기 위한 TM/TC 통신라인용 서지보호장치.