KR101239820B1 - LCD and method of fabricating of the same - Google Patents

LCD and method of fabricating of the same Download PDF

Info

Publication number
KR101239820B1
KR101239820B1 KR1020060058585A KR20060058585A KR101239820B1 KR 101239820 B1 KR101239820 B1 KR 101239820B1 KR 1020060058585 A KR1020060058585 A KR 1020060058585A KR 20060058585 A KR20060058585 A KR 20060058585A KR 101239820 B1 KR101239820 B1 KR 101239820B1
Authority
KR
South Korea
Prior art keywords
column spacer
substrate
gap
liquid crystal
pixel
Prior art date
Application number
KR1020060058585A
Other languages
Korean (ko)
Other versions
KR20080000791A (en
Inventor
이성민
최승규
이종혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058585A priority Critical patent/KR101239820B1/en
Publication of KR20080000791A publication Critical patent/KR20080000791A/en
Application granted granted Critical
Publication of KR101239820B1 publication Critical patent/KR101239820B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • G02F2201/503Arrangements improving the resistance to shock

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 외압에 대해 에지영역의 강도가 개선된 액정표시장치와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having an improved strength of an edge region with respect to external pressure, and a method of manufacturing the same.

본 발명은 액정패널의 갭(gap)을 유지하는 갭 스페이서(gap spacer)와 외부 압력에 따른 액정패널의 눌림을 방지하는 눌림 슬페이서를 구성함에 있어, 패널의 중심에 대응하여 각각은 6개의 화소마다 1개씩 구성하고, 액정패널의 에지영역에 있어 상기 갭 스페이서는 6개의 화소마다 1 개씩 구성하고, 상기 눌림스페이서는 3개의 화소 또는 2개의 화소마다 1개씩 구성하는 것을 특징으로 한다.According to the present invention, a gap spacer for maintaining a gap of a liquid crystal panel and a pressing spacer for preventing a liquid crystal panel from being pressed due to external pressure are configured. Each pixel corresponds to a center of the panel. Each of the gap spacers is configured for every six pixels in the edge region of the liquid crystal panel, and each of the pressing spacers is configured for every three pixels or two pixels.

이와 같이, 액정패널의 에지영역에 상기 눌림스페이서를 비교적 조밀하게 구성함으로써, 액정패널을 제작하는 공정 중 또는 이동시 가해지는 액정패널에 에지영역에 가해지는 외압에 대한 패널강도가 개선되는 장점이 있어 도장얼룩 발생을 방지할 수 있다.As described above, by relatively compactly configuring the pressing spacer in the edge region of the liquid crystal panel, the panel strength against external pressure applied to the edge region is improved in the process of manufacturing or moving the liquid crystal panel. Staining can be prevented.

Description

액정표시장치와 그 제조방법{LCD and method of fabricating of the same}LCD and its manufacturing method {LCD and method of fabricating of the same}

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,1 is an exploded perspective view schematically illustrating a configuration of a general liquid crystal display device;

도 2는 듀얼구조의 컬럼 스페이서가 구성된 액정표시장치의 구성을 개략적으로 도시한 단면도이고,2 is a cross-sectional view schematically illustrating a configuration of a liquid crystal display device having a dual column spacer;

도 3은 종래에 따른, 갭 컬럼스페이서와 눌림 컬럼스페이서의 배치를 개략적으로 도시한 도면이고,3 is a view schematically showing a layout of a gap column spacer and a pressed column spacer according to the related art;

도 4는 외압이 가해지는 영역을 표시하기 위한 액정패널의 개략적인 평면도이고,4 is a schematic plan view of a liquid crystal panel for displaying a region to which external pressure is applied;

도 5는 본 발명에 따른, 갭 컬럼스페이서와 눌림 컬럼스페이서의 배치를 개략적으로 도시한 도면이고,5 is a view schematically showing the arrangement of a gap column spacer and a pressed column spacer, according to the present invention;

도 6은 듀얼 컬럼스페이서가 구성된 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,6 is an enlarged plan view of a part of an array substrate for a liquid crystal display device configured with a dual column spacer;

도 7a 내지 도 7e는 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,7A to 7E are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to the present invention, according to a process sequence;

도 8a 내지 도 8c는 본 발명에 따른 액정표시장치용 컬러필터 기판의 제조공 정을 공정순서에 따라 도시한 공정 단면도이다.8A to 8C are cross-sectional views illustrating a manufacturing process of a color filter substrate for a liquid crystal display device according to the present invention, in accordance with a process sequence.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

300a : 갭스페이서 300b : 눌림스페이서 300a: gap spacer 300b: pressed spacer

본 발명은 액정표시장치에 관한 것으로 특히, 에지(edge)영역에서 도장 얼룩이 발생하지 않는 고화질의 액정표시장치와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly, to a high quality liquid crystal display device and a method of manufacturing the same, in which paint spots do not occur in an edge area.

일반적으로, 액정표시장치는 합착된 두 기판 사이에 충진된 액정의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 표시장치이다.In general, a liquid crystal display device is a display device that displays an image by using optical anisotropy and birefringence characteristics of a liquid crystal filled between two bonded substrates.

이하, 도 1을 참조하여 액정표시장치의 일반적인 구성을 설명한다.Hereinafter, a general configuration of a liquid crystal display device will be described with reference to FIG. 1.

도 1은 종래에 따른 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a liquid crystal display according to the related art.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와, 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 컬러필터기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭 소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이 배선이 형성된 어레이 기판(22)과, 컬러필터 기판(5)과 어레이 기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general color liquid crystal display 11 includes a color filter 7 including a black matrix 6 formed between a sub color filter 8 and each sub color filter 8, and the color filter ( The color filter substrate 5 having the common electrode 18 deposited thereon and the pixel region P are defined, and the pixel electrode 17 and the switching element T are formed in the pixel region. The liquid crystal 14 is filled between the array substrate 22 in which array wiring is formed around (P), and the color filter substrate 5 and the array substrate 22.

상기 어레이기판(22)에는 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.In the array substrate 22, a thin film transistor T, which is a switching element, is positioned in a matrix type, and a gate line 13 and a data line 15 passing through the plurality of thin film transistors T are formed. do.

이때, 상기 화소영역(P)은 상기 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the gate line 13 and the data line 15 crossing each other, and a transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성된 컬러필터기판(5)과 어레이기판(22)을 액정층(14)을 사이에 두고 합착하는 공정을 거쳐 액정패널을 완성하게 되며, 액정층은 상기 컬러필터기판(5)과 어레이기판(22) 사이에 위치하고 표면이 러빙처리된 배향막에 의해 초기 배열된다.The liquid crystal panel is completed by bonding the color filter substrate 5 and the array substrate 22 configured as described above with the liquid crystal layer 14 interposed therebetween, and the liquid crystal layer is formed of the color filter substrate 5. Positioned between the array substrates 22 and the surface is initially arranged by the rubbed alignment film.

전술한 구성에서, 상기 화소 전극(17)과 공통 전극(18) 사이에 전압을 인가하게 되면 세로 방향으로 전기장이 발생하게 되며, 이 전기장에 의해 상기 액정 분자(14)를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현할 수 있게 된다.In the above-described configuration, when a voltage is applied between the pixel electrode 17 and the common electrode 18, an electric field is generated in the longitudinal direction, and the liquid crystal molecules 14 are moved by the electric field, thereby changing the electric field. The image can be expressed by the light transmittance.

전술한 바와 같은 구성에서 도시하지는 않았지만, 상기 어레이기판(22)과 컬러필터기판(5)의 사이에는 두 기판 사이의 갭(gap)을 유지하기 위해 스페이서(spacer)를 형성하게 된다.Although not shown in the above-described configuration, a spacer is formed between the array substrate 22 and the color filter substrate 5 to maintain a gap between the two substrates.

전술한 바와 같이 구성된 액정패널은 외부로부터 눌림과 같은 외압이 가해질 경우 빛샘불량이 발생하게 된다.In the liquid crystal panel configured as described above, light leakage occurs when external pressure such as pressing is applied from the outside.

이러한 빛샘불량은 외압에 의해 상기 어레이기판과 컬러필터 기판 간에 미끄러짐이 발생하여 액정패널의 휨이 발생하게 되는데서 그 원인이 있다.Such light leakage is caused by the occurrence of slippage between the array substrate and the color filter substrate due to external pressure, which causes bending of the liquid crystal panel.

즉, 액정패널의 휨 방향으로 어레이기판과 컬러필터기판의 러빙방향이 평행이 되지 않게 되고 이로 인해, 기판 표면에 인접한 액정이 휨방향으로 평행하게 배열하게 되어 전체적으로 초기상태와 다른 배열을 하게 된다.That is, the rubbing directions of the array substrate and the color filter substrate are not parallel to each other in the bending direction of the liquid crystal panel. As a result, the liquid crystals adjacent to the substrate surface are arranged in parallel in the bending direction, so that the whole arrangement is different from the initial state.

이와 같은 경우에는, 액정의 배열이 초기 블랙상태를 유지하지 못하게 되어 액정층을 통과한 빛이 정상부위와 다른 위상차(retardation)를 겪으며 회전하게 되어 빛샘이 나타나게 된다.In such a case, the arrangement of the liquid crystals does not maintain the initial black state, and the light passing through the liquid crystal layer rotates while undergoing a retardation different from that of the normal portion, resulting in light leakage.

따라서, 이러한 불량을 해결하기 위한 방법으로 듀얼 컬럼 스페이서 구조가 도입되었다.Therefore, a dual column spacer structure has been introduced as a method for solving such defects.

즉, 기둥형상의 컬럼 스페이서를 구성할 경우, 어레이기판과 컬러필터기판의 갭(gap)을 유지하는 기능을 하는 갭 컬럼스페이서와, 외력에 의한 빛샘불량 방지를 위한 눌림 컬럼스페이서가 구성된 소위 듀얼 구조의 컬럼 스페이서(Dual Column Spacer)를 형성하는 구성이 제안되고 있다.That is, in the case of forming columnar column spacers, a so-called dual structure including a gap column spacer which serves to maintain a gap between the array substrate and the color filter substrate, and a pressed column spacer for preventing light leakage due to external force. A configuration for forming a column column (Dual Column Spacer) has been proposed.

이에 대해 이하, 도 2를 참조하여 설명한다.This will be described below with reference to FIG. 2.

도 2는 종래에 따른 액정표시장치의 구성을 도시한 확대 단면도이다.2 is an enlarged cross-sectional view illustrating a configuration of a liquid crystal display according to the related art.

도시한 바와 같이, 액정표시장치(LCD)는 어레이기판(B1)과 컬러필터 기판(B2)으로 구성된다.As shown, the liquid crystal display (LCD) is composed of an array substrate (B1) and a color filter substrate (B2).

상기 어레이기판(B1)은 투명한 절연기판(22)에 박막트랜지스터(T)및 이에 연 결된 어레이배선(13,15)이 구성된다, The array substrate B1 includes a thin film transistor T and array wirings 13 and 15 connected to the transparent insulating substrate 22.

이를 상세히 설명하면, 투명한 제1기판(22)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 스토리지 영역(미도시)이 구성되고, 상기 스위칭 영역(S)에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)으로 구성된 박막트랜지스터(T)가 위치하고, 상기 화소 영역(P)에는 상기 드레인 전극과 접촉하는 투명한 화소 전극(17)이 위치한다.In detail, the pixel region P including the switching region S and the storage region (not shown) are formed on the transparent first substrate 22, and the gate electrode 32 is formed in the switching region S. FIG. And a thin film transistor T including an active layer 34, a source electrode 36, and a drain electrode 38, and a transparent pixel electrode 17 in contact with the drain electrode is positioned in the pixel region P. .

상기 화소 영역(P)의 일 측과 타 측에는, 상기 박막트랜지스터(T)의 게이트 전극(32)과 접촉하는 게이트 배선(13)과, 상기 소스 전극(36)과 접촉하는 데이터 배선(15)이 위치한다.On one side and the other side of the pixel region P, a gate line 13 in contact with the gate electrode 32 of the thin film transistor T and a data line 15 in contact with the source electrode 36 are provided. Located.

전술한 바와 같이 구성된 어레이기판(B1)과 이격하여 컬러필터 기판이 구성되고, 상기 컬러필터 기판(B2)은 투명한 제 2 절연기판(5)과, 컬러 필터 및 블랙매트릭스(7a,7b)를 포함한다.The color filter substrate is spaced apart from the array substrate B1 configured as described above, and the color filter substrate B2 includes a transparent second insulating substrate 5, color filters, and black matrices 7a and 7b. do.

이에 대해 상세히 설명하면, 상기 투명한 제 1 기판(22)과 액정층(미도시)을 사이에 두고 이격된 상기 투명한 제 2 기판(5)의 마주보는 일면에는 상기 박막트랜지스터(T)와 데이터 배선 및 게이트 배선(13, 15)에 대응하여 블랙매트릭스(6)가 구성되고, 상기 화소 영역(P)에 대응하는 면에는 컬러필터(7a,7b)가 구성된다.In detail, the thin film transistor T and the data line may be disposed on an opposite surface of the transparent second substrate 5 spaced apart from the transparent first substrate 22 and the liquid crystal layer (not shown). The black matrix 6 is formed corresponding to the gate wirings 13 and 15, and the color filters 7a and 7b are formed on the surface corresponding to the pixel region P. As shown in FIG.

상기 컬러필터는 적,녹,청 컬러필터(7a,7b, 미도시)를 순차 사용하며, 각 화소(P)에 대응하여 순차 구성하거나, 세로 방향으로 이웃한 화소(P)에 동일한 컬러필터를 구성하는 스트라이프 형상(stripe type)으로 구성할 수도 있다.The color filter sequentially uses red, green, and blue color filters 7a, 7b (not shown), and sequentially configures corresponding to each pixel P, or applies the same color filter to the pixels P adjacent to each other in the vertical direction. It may also be configured in a stripe shape (constituent stripe type).

상기 컬러필터(7a,7b)와 블랙매트릭스(6)가 구성된 기판(22)의 전면에는 투 명한 공통전극(18)이 구성된다.A transparent common electrode 18 is formed on the entire surface of the substrate 22 including the color filters 7a and 7b and the black matrix 6.

특히, 상기 블랙매트릭스 및 컬러필터(6)(7a,7b)의 하부에는 듀얼 구조의 컬럼 스페이서(20a,20b)가 구성된다. Particularly, the column spacers 20a and 20b having a dual structure are formed under the black matrix and the color filters 6 and 7a and 7b.

이때, 상기 듀얼구조의 컬럼 스페이서(20a,20b)중 갭 컬럼스페이서(20a)는 두 기판(5,22)의 갭(gap)을 유지하는 기능을 해야 하고, 눌림 컬럼스페이서(20b)는 기판(22)과 소정의 갭(G1)을 두고 위치하도록 구성된다.At this time, the gap column spacer 20a of the dual column spacers 20a and 20b has a function of maintaining a gap between the two substrates 5 and 22, and the pressed column spacer 20b is a substrate ( 22) and a predetermined gap G1.

이와 같이 하면, 상기 갭 컬럼스페이서(20a)는 어레이기판(B1)과 컬러필터 기판(B2)사이의 갭을 유지하는 기능을 하는 반면, 상기 눌림 컬럼스페이서(20b)는 외부의 압력으로 액정패널이 눌렸을 때, 이에 대한 하중을 견디는 역할을 하게 되어, 액정의 왜곡을 최소화 함으로써, 얼룩을 방지하는 기능을 하게 된다.In this way, the gap column spacer 20a functions to maintain a gap between the array substrate B1 and the color filter substrate B2, while the pressed column spacer 20b is formed by an external pressure. When pressed, it serves to withstand the load, thereby minimizing the distortion of the liquid crystal, thereby preventing the stain.

이때, 상기 갭 컬럼스페이서(20a)와 눌림 컬럼스페이서(20b)의 분포 형태를 이하, 도면을 참조하여 설명한다.At this time, the distribution form of the gap column spacer 20a and the pressed column spacer 20b will be described below with reference to the drawings.

도 3은 종래에 따른 듀얼구조 컬럼 스페이서의 배치예를 도시한 평면도이다.3 is a plan view illustrating a layout example of a conventional dual structure column spacer.

도시한 바와 같이, 기판(5)상에 다수의 화소(P)가 정의되고, 각 화소(P)에 대응하여 컬러필터(R,G,B)가 배치된다.As illustrated, a plurality of pixels P are defined on the substrate 5, and color filters R, G, and B are disposed corresponding to the pixels P. FIG.

이때, 적,녹,청 컬러필터(R,G,B)는 세로방향으로 이웃한 화소(P)에 동일한 컬러필터가 형성되도록 스트라이프 형상으로 구성하고, 상기 다수의 화소(P)에 눌림 컬럼 스페이서(20b)와 갭 컬럼 스페이서(20a)를 균일하게 배치한다.In this case, the red, green, and blue color filters R, G, and B are formed in a stripe shape such that the same color filter is formed in the pixels P adjacent to each other in the vertical direction, and is pressed by the plurality of pixels P. Column spacer 20b and the gap column spacer 20a are arrange | positioned uniformly.

자세히는, 가로방향으로 상기 갭 컬럼스페이서(20a)와 눌림 컬럼스페이서(20b)를 3개의 화소마다 하나씩 교대로 구성되도록 하고, 세로 방향으로 단위 화 소마다 상기 갭 컬럼스페이서(20a)와 상기 눌림 스페이서(20b)가 교대로 구성되도록 한다.In detail, the gap column spacer 20a and the pressed column spacer 20b are alternately configured for every three pixels in the horizontal direction, and the gap column spacer 20a and the pressed spacer are formed for every unit pixel in the vertical direction. Make sure 20b is configured alternately.

따라서, 갭 컬럼스페이서(20a)와 눌림 컬럼스페이서(20b)는 가로방향으로 6개의 화소마다 하나씩 구성된 형태가 된다.Accordingly, the gap column spacer 20a and the depressed column spacer 20b have a form configured for every six pixels in the horizontal direction.

위와 같이, 갭 컬럼스페이서(20a)와 눌림 컬럼스페이서(20b)를 고르게 분포하도록 함으로써, 액정의 유동을 방지하고 특히, 외부로부터 압력을 가했을 경우 이러한 외력에 대한 저항성분으로 작용하도록 하여 얼룩을 방지할 수 있도록 하였다. As described above, the gap column spacer 20a and the pressed column spacer 20b are evenly distributed, thereby preventing the flow of liquid crystals, and in particular, when applied from the outside to act as a resistance component against such external forces to prevent staining. To make it possible.

그러나, 전술한 바와 같은 구성에도 불구하고 액정패널의 주변영역 즉, 에지부분에서 도장얼룩이 발생하였다.However, in spite of the above-described configuration, the coating stain occurred in the peripheral area of the liquid crystal panel, that is, the edge portion.

이에 대해, 이하 도 4를 참조하여 설명한다.This will be described below with reference to FIG. 4.

도 4는 외압이 가해지는 영역을 표시하기 위한 액정패널의 개략적인 평면도이다.4 is a schematic plan view of a liquid crystal panel for displaying a region to which external pressure is applied.

도시한 바와 같이, 액정표시장치(50)를 제작하는 공정이나, 이동하는 과정에서 사람이 손이 직접 닿아 압력을 가하는 부분은 중심 영역(A 영역)보다는 주변영역(B 영역)이다.As shown in the drawing, a portion where a human hand directly touches and applies pressure in a process of manufacturing the liquid crystal display device 50 or in a moving process is a peripheral area (B area) rather than a center area (A area).

즉, 패널의 주변영역(B 영역)에 부분적으로 압력이 가해짐에 따라 이 부분에서 스페이서의 휨이 발생하게 되고 이로 인해, 앞서 언급한 바와 같은 빛샘 현상으로 인한 도장 얼룩이 발생하는 문제가 있다.That is, as the pressure is partially applied to the peripheral area (region B) of the panel, bending of the spacer occurs in this part, and thus, there is a problem of uneven coating due to light leakage as mentioned above.

본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 액정패널의 에지영역에 상기 눌림 스페이서를 더욱 조밀하게 구성함으로써, 외부로부터 가해지는 압력에 대한 충분한 반발력을 유지하도록 함으로써, 도장 얼룩이 발생하지 않도록 하는 것을 목적으로 한다.The present invention has been proposed to solve the above-mentioned problem, and by more densely configuring the pressing spacer in the edge region of the liquid crystal panel, to maintain a sufficient repulsive force against the pressure applied from the outside, so as to prevent paint stains For the purpose of

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 다수의 화소 영역으로 구성되고, 중심영역과 주변영역으로 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판과 제 2 기판 사이에 위치한 액정층과; 상기 제 1 및 제 2 기판 사이에 구성되고 갭을 유지하는 갭 컬럼스페이서와, 외부의 압력에 대해 작용하는 눌림 컬럼스페이서를 포함하는 액정표시장치에 있어서, 상기 중심영역에 대응하여 상기 갭 컬럼스페이서와 눌림 컬럼스페이서가 동일한 밀도록 구성되고, 상기 주변영역에 대응하여 상기 갭 컬럼스페이서는 상기 중심영역과 동일하게 구성되고, 상기 눌림 컬럼스페이서는 상기 갭 컬럼스페이서 보다 높은 밀도로 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a first substrate and a second substrate including a plurality of pixel areas, the center area and a peripheral area; A liquid crystal layer positioned between the first substrate and the second substrate; A liquid crystal display comprising a gap column spacer configured to hold a gap between the first and second substrates and a depressed column spacer acting on an external pressure, the liquid crystal display device comprising: a gap column spacer corresponding to the center region; The pressed column spacers are configured to be equally pushed, the gap column spacers are configured to be the same as the center region corresponding to the peripheral region, and the pressed column spacers are configured to have a higher density than the gap column spacers.

상기 중심영역에 대해, 상기 갭 컬럼스페이서와 눌림 컬럼스페이서는 동일한 화소에 위치하지 않으며, 6개의 화소마다 한 개씩 구성되는 것을 특징으로 한다.For the center region, the gap column spacer and the depressed column spacer are not positioned in the same pixel, and each of the gap column spacers is configured as one for every six pixels.

상기 주변영역에 구성된 눌림 컬럼스페이서는 3개의 화소마다 하나씩 구성되는 1/3 구조나, 2개의 화소마다 하나씩 구성되는 1/2구조로 배치되는 것을 특징으 로 한다.The pressed column spacers configured in the peripheral region may be arranged in a 1/3 structure including one for every three pixels or a half structure for each one for every two pixels.

상기 주변영역에 대응하여 부분적으로 상기 갭 컬럼 스페이서와 상기 눌림 컬럼 스페이서가 동일한 화소에 함께 구성되는 배치인 것을 특징으로 한다.The gap column spacer and the pressed column spacer may be disposed together in the same pixel to correspond to the peripheral area.

본 발명에 따른 액정표시장치 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판과 제 2 기판을 다수의 화소영역을 포함하는 중심영역과 주변영역으로 정의하는 단계와; 상기 제 1 기판의 일면에 형성되고, 상기 화소의 일 측과 타 측에 위치하여 교차하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 위치한 박막트랜지스터를 형성하는 단계와; 상기 화소에 투명한 화소 전극을 형성하는 단계와; 상기 제 2 기판의 일면에 상기 화소 마다 개구된 블랙매트릭스를 형성하는 단계와; 상기 화소마다 컬러필터를 형성하는 단계와; 상기 컬러필터의 하부에 갭 컬럼스페이서와 눌림 컬럼스페이서를 형성함에 있어, 상기 중심영역에 대응하여 동일한 밀도로 배치되고, 상기 주변 영역은 상기 눌림 컬럼스페이서의 밀도가 더 크게 배치되도록 상기 갭 컬럼스페이서와 눌림 컬럼스페이서를 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, comprising: preparing a first substrate and a second substrate; Defining the first substrate and the second substrate as a central region and a peripheral region including a plurality of pixel regions; Forming gate lines and data lines formed on one surface of the first substrate and positioned to cross one side and the other side of the pixel; Forming a thin film transistor positioned at an intersection point of the gate line and the data line; Forming a transparent pixel electrode on the pixel; Forming a black matrix opening for each pixel on one surface of the second substrate; Forming a color filter for each pixel; In forming a gap column spacer and a pressed column spacer below the color filter, the gap column spacer and the gap column spacer are disposed at the same density corresponding to the center region, and the peripheral region is disposed so that the density of the pressed column spacer is larger. Forming a pressed column spacer.

이때, 상기 중심영역에 대해, 상기 갭 컬럼스페이서와 눌림 컬럼스페이서는 동일한 화소에 위치하지 않으며, 6개의화소마다 한 개씩 구성되는 것을 특징으로 한다.In this case, the gap column spacer and the pressed column spacer may not be located in the same pixel, but may be configured for every six pixels.

상기 주변영역에 구성된 눌림 컬럼스페이서는 3개의 화소마다 하나씩 구성되는 1/3 구조나, 2개의 화소마다 하나씩 구성되는 1/2구조로 배치되는 것을 특징으로 한다.The pressed column spacers configured in the peripheral region are arranged in a 1/3 structure composed of one for every three pixels or a half structure composed of one for every two pixels.

상기 주변영역에 대응하여 부분적으로 상기 갭 컬럼스페이서와 상기 눌림 컬럼스페이서가 동일한 화소에 함께 구성되는 배치인 것을 특징으로 한다.The gap column spacer and the pressed column spacer may be disposed together in the same pixel to correspond to the peripheral area.

이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

본 발명의 특징은, 액정패널의 에지부에 눌림 스페이서를 더욱 조밀하게 구성하는 것을 특징으로 한다.A feature of the present invention is characterized in that the pressing spacer is more densely constituted.

도 5는 본 발명에 따른 액정패널의 중심부와 주변부에 따른 갭 컬럼스페이서와 눌림 컬럼스페이서의 배치예를 도시한 도면이다.FIG. 5 is a diagram illustrating an arrangement example of a gap column spacer and a pressed column spacer according to a central portion and a peripheral portion of the liquid crystal panel according to the present invention.

도시한 바와 같이, 액정패널의 중심영역은 앞서 언급한 바와 같이 가로방향으로 3개의 화소마다 하나씩 갭 컬럼스페이서(300a)와 눌림 컬럼스페이서(300b)를 순차 구성하고, 세로방향으로 단위 화소마다 상기 캡 컬럼스페이서(300a)와 눌림 컬럼스페이서(300b)를 순차 구성한다.As shown in the drawing, the center region of the liquid crystal panel sequentially configures a gap column spacer 300a and a pressed column spacer 300b in the horizontal direction, one for every three pixels as described above, and the cap for each unit pixel in the vertical direction. The column spacer 300a and the pressed column spacer 300b are sequentially configured.

따라서, 액정패널의 중심영역에서는 가로방향으로 상기 갭 컬럼스페이서(300a)와 눌림 컬럼스페이서(300b)가 각각 6개의 화소마다 하나씩 구성된 형태가 된다.Therefore, in the central area of the liquid crystal panel, the gap column spacer 300a and the depressed column spacer 300b are formed in six horizontal pixels.

반면, 상기 액정패널의 주변영역에서는 상기 갭 컬럼스페이서(300a)를 앞서 중심영역과 마찬가지로 가로방향으로 6개의 화소마다 위치한 형태로 구성하나, 상기 눌림 컬럼스페이서(300b)는 도시한 바와 같이 세개의 화소 마다 위치하도록 구 성하거나, 더 밀도를 조밀하게 하기 위해서는 두 개의 화소마다 위치하도록 구성하는 것을 특징으로 한다.On the other hand, in the peripheral region of the liquid crystal panel, the gap column spacer 300a is configured to be positioned every six pixels in the horizontal direction as in the center region, but the pressed column spacer 300b has three pixels as shown. It is configured to be located every, or in order to be more dense, it is characterized in that it is configured to be located every two pixels.

이와 같이 하면, 액정패널의 중심영역에 비해 주변영역에 구성한 눌림 컬럼스페이서(300b)의 밀도가 2 배 내지 3배가 되어 매우 조밀해지므로, 외부로부터 가해지는 압력에 대한 반발 강도가 매우 커지게 되어, 압력에 의해 발생하는 도장얼룩을 방지할 수 있는 장점이 있다.In this case, since the density of the pressed column spacer 300b formed in the peripheral region is two to three times that of the liquid crystal panel, the density becomes very dense, and the repulsive strength against pressure applied from the outside becomes very large. There is an advantage that can prevent the painting stain caused by the pressure.

도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대하여 개략적으로 도시한 확대 평면도이다.(컬러필터 기판에 구성한 컬럼스페이서를 함께 표시함)FIG. 6 is an enlarged plan view schematically showing an enlarged portion of an array substrate for a liquid crystal display device according to the present invention. (The column spacer formed on the color filter substrate is also displayed.)

도시한 바와 같이, 기판(100)상에 다수의 화소(P)를 정의하고, 화소(P)의 일 측에 게이트 배선(102)을 구성하고, 이에 교차하는 화소(P)의 타 측에 데이터 배선(116)을 구성한다.As illustrated, a plurality of pixels P are defined on the substrate 100, the gate wiring 102 is formed on one side of the pixel P, and data is provided on the other side of the pixel P that crosses the pixel P. The wiring 116 is configured.

상기 화소(P)에는 투명한 화소 전극(122)을 구성한다.The pixel P forms a transparent pixel electrode 122.

상기 게이트 배선(102)과 데이터 배선(116)의 교차지점에는 게이트 전극(104)과, 게이트 전극(104)의 상부의 액티브층(108)과, 액티브층(108)상부의 소스 및 드레인 전극(112,114)을 포함하는 박막트랜지스터(T)를 구성한다.At the intersection of the gate line 102 and the data line 116, the gate electrode 104, the active layer 108 on the gate electrode 104, and the source and drain electrodes on the active layer 108 ( A thin film transistor T including 112 and 114 is formed.

이때, 상기 게이트 전극(104)은 상기 게이트 배선(102)과 접촉하고, 상기 소스 전극(112)은 상기 데이터 배선(116)과 접촉하고, 상기 드레인 전극(114)은 상기 화소 전극(122)과 접촉하도록 구성한다.In this case, the gate electrode 104 is in contact with the gate wiring 102, the source electrode 112 is in contact with the data wiring 116, and the drain electrode 114 is in contact with the pixel electrode 122. Configure to contact.

전술한 바와 같이 구성된 어레이기판(100)의 각 화소(P)에 대응하여 컬러필 터(R,G,B)를 구성하게 되는데, 상기 컬러필터(R,G,B)의 하부에는 갭 컬럼 스페이서(300a)와 눌림 컬럼 스페이서(300b)를 구성하는 것을 특징으로 한다.Color filters R, G, and B are configured to correspond to the pixels P of the array substrate 100 configured as described above, and a gap column spacer is disposed below the color filters R, G, and B. 300a and the pressed column spacer 300b is configured.

이때, 눌림 컬럼 스페이서(300b)는 어레이기판(100)의 게이트 배선(102)에 대응하여 위치하게 되고, 상기 갭 컬럼 스페이서(300a)는 어레이 기판(100)의 박막트랜지스터(T)에 대응하여 구성되며, 해상도에 따라 상기 갭 컬럼 스페이서(300a)와 상기 눌림 컬럼 스페이서(300b)는 단일한 화소(P)에 위치할 수 도 있고 도시한 바와 같이, 이웃한 화소(P)간 나누어 위치할 수 도 있다.In this case, the pressed column spacer 300b is positioned to correspond to the gate wiring 102 of the array substrate 100, and the gap column spacer 300a corresponds to the thin film transistor T of the array substrate 100. According to the resolution, the gap column spacer 300a and the pressed column spacer 300b may be located in a single pixel P, or may be dividedly positioned between neighboring pixels P as shown in the drawing. have.

액정패널의 중심영역에서는 상기 갭 컬럼스페이서(300a)와 눌림 컬럼스페이서(300b)가 동일한 화소에 위치하지 않으나, 액정패널의 에지영역은 상기 눌림 컬럼스페이서(300b)의 밀도가 커지기 때문에 이러한 구조가 발생하게 된다. In the central region of the liquid crystal panel, the gap column spacer 300a and the depressed column spacer 300b are not located at the same pixel. However, this structure occurs because the density of the depressed column spacer 300b is increased in the edge region of the liquid crystal panel. Done.

이하, 공정도면을 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention will be described with reference to the process drawings.

도 7a 내지 도 7e는 도 6의 Ⅳ-Ⅳ를 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.7A to 7E are cross-sectional views taken along the line IV-IV of FIG. 6 and showing the process steps of the present invention.

도 7a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(S)과 화소(P)를 정의하고, 상기 스위칭 영역(S)에 게이트 전극(104)과, 상기 게이트 전극(104)과 접촉하면서 상기 화소(P)의 일 측으로 연장된 게이트 배선(102)을 형성한다.As shown in FIG. 7A, the switching region S and the pixel P are defined on the substrate 100, and the gate electrode 104 and the gate electrode 104 are in contact with the switching region S. FIG. While forming the gate wiring 102 extending to one side of the pixel (P).

이때, 상기 게이트 배선(102)과 게이트 전극(104)은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo),티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나 또는 하나 이상을 증착하고 패턴하여 형성한다. In this case, the gate wiring 102 and the gate electrode 104 are electrically conductive including aluminum (Al), aluminum alloy (AlNd), chromium (Cr), tungsten (W), molybdenum (Mo), titanium (Ti), and the like. One or more selected metal groups are deposited and patterned to form them.

다음으로, 상기 게이트 배선(102)과 게이트 전극(104)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여, 게이트 절연막(106)을 형성한다.Next, an inorganic insulating material such as silicon oxide (SiO 2 ), silicon nitride (SiN X ), or the like in some cases, benzocyclobutene on the entire surface of the substrate 100 on which the gate wiring 102 and the gate electrode 104 are formed. An organic insulating material such as (BCB) and an acrylic resin is deposited to form a gate insulating film 106.

도 7b에 도시한 바와 같이, 상기 게이트 절연막(106)이 형성된 기판(100)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극(104)에 대응하는 게이트 절연막(106)의 상부에 액티브층(108)과 오믹 콘택층(110)을 형성한다.As shown in FIG. 7B, pure amorphous silicon (a-Si: H) and impurity amorphous silicon (n + a-Si: H) are deposited and patterned on the entire surface of the substrate 100 on which the gate insulating layer 106 is formed. The active layer 108 and the ohmic contact layer 110 are formed on the gate insulating layer 106 corresponding to the gate electrode 104.

도 7c에 도시한 바와 같이, 상기 오믹 콘택층(110)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(110)의 상부에서 이격된 소스 전극(112)과 드레인 전극(114)과, 상기 소스 전극(112)과 접촉하면서 상기 게이트 배선(102)과 교차하는 데이터 배선(116)을 형성한다. As illustrated in FIG. 7C, the aforementioned conductive metal is deposited and patterned on the entire surface of the substrate 100 on which the ohmic contact layer 110 is formed, and thus, a source electrode spaced apart from the top of the ohmic contact layer 110. 112, a drain electrode 114, and a data line 116 intersecting with the gate line 102 while being in contact with the source electrode 112 are formed.

도 7d에 도시한 바와 같이, 상기 소스 및 드레인 전극(112,114)과 데이터 배선(116)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 과 경우에 따라서는, 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여, 보호막(118)을 형성한다.As shown in FIG. 7D, an inorganic insulating material including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) is formed on the entire surface of the substrate 100 on which the source and drain electrodes 112 and 114 and the data line 116 are formed. In some cases, a protective film 118 is formed by depositing an organic insulating material such as benzocyclobutene (BCB) and an acrylic resin.

다음으로, 상기 보호막(118)을 패턴하여 상기 드레인 전극(114)의 일부를 노출하는 드레인 콘택홀(120)을 형성한다.Next, the passivation layer 118 is patterned to form a drain contact hole 120 exposing a part of the drain electrode 114.

도 7e에 도시한 바와 같이, 상기 보호막(118)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(114)과 접촉하면서 상기 화소 영역(P)에 위치한 화소 전극(122)을 형성한다.As shown in FIG. 7E, one selected from the group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO) is formed on the entire surface of the substrate 100 on which the passivation layer 118 is formed. By depositing and patterning, the pixel electrode 122 positioned in the pixel region P is formed while contacting the drain electrode 114.

전술한 바와 같은 공정으로 본 발명에 따른 어레이기판을 제작할 수 있으며, 이러한 어레이기판과 합착되는 컬러필터 기판의 제조공정을 이하, 공정도면을 참조하여 설명한다.An array substrate according to the present invention can be manufactured by the above-described process, and a manufacturing process of the color filter substrate bonded to the array substrate will be described below with reference to the process drawings.

도 8a 내지 도 8c는 본 발명에 따른 컬러필터 기판의 제조방법을 공정순서에 따라 도시한 공정 단면도이다.8A to 8C are cross-sectional views illustrating a method of manufacturing a color filter substrate according to the present invention, in accordance with a process sequence.

도 8a에 도시한 바와 같이, 기판(200)상에 다수의 화소(P)를 정의하고, 상기 화소(P)가 정의된 기판(200)의 일면에 크롬(Cr)과 크롬옥사이드(CrOx)와 같은 불투명한 물질을 증착하고 패턴하여, 상기 화소(P)에 대응하여 개구부가 형성된 블랙매트릭스(202)를 형성한다.As shown in FIG. 8A, a plurality of pixels P are defined on the substrate 200, and chromium (Cr) and chromium oxide (CrOx) and The same opaque material is deposited and patterned to form a black matrix 202 having an opening corresponding to the pixel P.

다음으로, 상기 화소마다 적,녹,청색을 나타내는 컬러필터(204a,204b,미도시)를 형성한다.Next, color filters 204a, 204b (not shown) representing red, green, and blue are formed for each pixel.

도 8b에 도시한 바와 같이, 상기 블랙매트릭스 및 컬러필터(202,204a,204b)가 형성된 기판(200)의 전면에 앞서 언급한 유기절연물질 그룹 중 선택된 하나를 도포하여 평탄화막(205)을 형성한다.As shown in FIG. 8B, the planarization film 205 is formed by coating one of the aforementioned organic insulating material groups on the entire surface of the substrate 200 on which the black matrix and the color filters 202, 204a, and 204b are formed. .

다음으로, 상기 평탄화막의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 공통 전극(206)을 형성한다.Next, a common electrode 206 is formed by depositing one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide on the planarization layer.

도 8c에 도시한 바와 같이, 상기 공통 전극(206)이 형성된 기판(200)의 전면에 폴리머수지(polymer resin) 또는 감광성 폴리머 수지를 도포하고 패턴하여, 두 기판 사이에 맞닿아 두 기판 간 갭을 유지하는 갭 컬럼스페이서(300a)와, 외력에 의한 저항성분으로 작용하는 눌림 컬럼스페이서(300b)를 형성한다.As shown in FIG. 8C, a polymer resin or a photosensitive polymer resin is coated and patterned on the entire surface of the substrate 200 on which the common electrode 206 is formed, and the gap between the two substrates is contacted between the two substrates. The gap column spacer 300a to hold | maintain, and the pressed column spacer 300b which act as a resistance component by external force are formed.

이때, 액정패널의 중심영역에 대응하여 상기 갭 컬럼스페이서(300a)와 눌림 컬럼스페이서(300b)는 각각 6개의 화소마다 하나씩 위치하는 구조로 구성하고, 액정패널의 에지영역에 대응하여 상기 갭 컬럼스페이서는 6개의 화소마다 위치하나 상기 눌림 컬럼스페이서는 3개 또는 2개의 화소마다 하나씩 구성하는 것을 특징으로 한다. In this case, the gap column spacer 300a and the depressed column spacer 300b correspond to the center region of the liquid crystal panel and have a structure in which one pixel is positioned for each six pixels, and the gap column spacer corresponds to the edge region of the liquid crystal panel. Is located every six pixels, but the pressed column spacer is configured one for every three or two pixels.

이상으로, 본 발명에 따른 이중 구조의 컬럼스페이서를 포함하는 액정표시장치를 제작할 수 있다.As described above, a liquid crystal display device including a column spacer having a dual structure according to the present invention can be manufactured.

따라서, 본 발명에 따른 이중 구조의 액정표시장치는 액정패널의 주변 영역에 눌림 컬럼스페이서의 밀도를 더욱 조밀하도록 구성함으로써, 액정패널의 제작공정 또는 이동시 가해지는 압력에 충분한 반발력으로 작용할 수 있기 때문에, 액정패널의 주변영역에서 도장얼룩이 발생하는 것을 방지할 수 있는 효과가 있다.Therefore, since the liquid crystal display device of the dual structure according to the present invention is configured to further densify the density of the pressed column spacer in the peripheral region of the liquid crystal panel, it can act as a sufficient repulsive force to the pressure applied during the manufacturing process or movement of the liquid crystal panel, There is an effect that it is possible to prevent the paint stains in the peripheral area of the liquid crystal panel.

따라서, 액정패널의 불량을 최소화 할 수 있어 생산수율을 개선할 수 있는 효과가 있다.Therefore, it is possible to minimize the defect of the liquid crystal panel has the effect of improving the production yield.

Claims (8)

다수의 화소 영역으로 구성되고, 중심영역과 주변영역으로 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판과 제 2 기판 사이에 위치한 액정층과; 상기 제 1 및 제 2 기판 사이에 구성되고 갭을 유지하는 갭 컬럼스페이서와, 외부의 압력에 대해 작용하는 눌림 컬럼스페이서를 포함하는 액정표시장치에 있어서,A first substrate and a second substrate composed of a plurality of pixel regions and defined by a central region and a peripheral region; A liquid crystal layer positioned between the first substrate and the second substrate; A liquid crystal display device comprising a gap column spacer configured to hold a gap between the first and second substrates and a depressed column spacer acting on an external pressure. 상기 중심영역에 대응하여 상기 갭 컬럼스페이서와 눌림 컬럼스페이서가 동일한 밀도로 구성되고, The gap column spacer and the pressed column spacer have the same density corresponding to the center region, 상기 주변영역에 대응하여 상기 갭 컬럼스페이서는 상기 중심영역과 동일하게 구성되고, 상기 눌림 컬럼스페이서는 상기 갭 컬럼스페이서 보다 높은 밀도로 구성되는 것을 특징으로 하는 액정표시장치.And the gap column spacer is configured to correspond to the peripheral region in the same manner as the center region, and the pressed column spacer is configured to have a higher density than the gap column spacer. 제 1 항에 있어서,The method of claim 1, 상기 중심영역에 대해, 상기 갭 컬럼스페이서와 눌림 컬럼스페이서는 동일한 화소에 위치하지 않으며, 6개의 화소마다 한 개씩 구성되는 것을 특징으로 하는 액정표시장치.And wherein the gap column spacer and the pressed column spacer are not positioned in the same pixel, but one for every six pixels with respect to the center region. 제 2 항에 있어서,The method of claim 2, 상기 주변영역에 구성된 눌림 컬럼스페이서는 3개의 화소마다 하나씩 구성되는 1/3 구조나, 2개의 화소마다 하나씩 구성되는 1/2구조로 배치되는 것을 특징으로 하는 액정표시장치.And the pressed column spacers arranged in the peripheral area are arranged in a 1/3 structure consisting of one for every three pixels, or in a 1/2 structure consisting of one for every two pixels. 제 3 항에 있어서,The method of claim 3, wherein 상기 주변영역에 대응하여 부분적으로 상기 갭 컬럼스페이서와 상기 눌림 컬럼스페이서가 동일한 화소에 함께 구성되는 배치인 것을 특징으로 하는 액정표시장치.And the gap column spacer and the pressed column spacer are arranged together in the same pixel to correspond to the peripheral area. 제 1 기판과 제 2 기판을 준비하는 단계와;Preparing a first substrate and a second substrate; 상기 제 1 기판과 제 2 기판을 다수의 화소를 포함하는 중심영역과 주변영역으로 정의하는 단계와;Defining the first substrate and the second substrate as a central region and a peripheral region including a plurality of pixels; 상기 제 1 기판의 일면에 형성되고, 상기 화소의 일 측과 타 측에 위치하여 교차하는 게이트 배선과 데이터 배선을 형성하는 단계와; Forming gate lines and data lines formed on one surface of the first substrate and positioned to cross one side and the other side of the pixel; 상기 게이트 배선과 데이터 배선의 교차지점에 위치한 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor positioned at an intersection point of the gate line and the data line; 상기 화소에 투명한 화소 전극을 형성하는 단계와;Forming a transparent pixel electrode on the pixel; 상기 제 2 기판의 일면에 상기 화소 마다 개구된 블랙매트릭스를 형성하는 단계와;Forming a black matrix opening for each pixel on one surface of the second substrate; 상기 화소마다 컬러필터를 형성하는 단계와;Forming a color filter for each pixel; 상기 컬러필터의 하부에 갭 컬럼스페이서와 눌림 컬럼스페이서를 형성함에 있어, 상기 중심영역에 대응하여 동일한 밀도로 배치되고, 상기 주변 영역은 상기 눌림 컬럼스페이서의 밀도가 더 크게 배치되도록 상기 갭 컬럼스페이서와 눌림 컬럼스페이서를 형성하는 단계In forming a gap column spacer and a pressed column spacer below the color filter, the gap column spacer and the gap column spacer are disposed at the same density corresponding to the center region, and the peripheral region is disposed so that the density of the pressed column spacer is larger. Forming a pressed column spacer 를 포함하는 액정표시장치 제조방법.Liquid crystal display device manufacturing method comprising a. 제 5 항에 있어서,6. The method of claim 5, 상기 중심영역에 대해, 상기 갭 컬럼스페이서와 눌림 컬럼스페이서는 동일한 화소에 위치하지 않으며, 6개의화소마다 한 개씩 구성되는 것을 특징으로 하는 액정표시장치 제조방법.Wherein the gap column spacer and the pressed column spacer are not located in the same pixel and are configured for every six pixels with respect to the central region. 제 5 항에 있어서,6. The method of claim 5, 상기 주변영역에 구성된 눌림 컬럼스페이서는 3개의 화소마다 하나씩 구성되는 1/3 구조나, 2개의 화소마다 하나씩 구성되는 1/2구조로 배치되는 것을 특징으로 하는 액정표시장치 제조방법.And the pressed column spacers arranged in the peripheral region are arranged in a 1/3 structure consisting of one for every three pixels or a half structure consisting of one for every two pixels. 제 7 항에 있어서,The method of claim 7, wherein 상기 주변영역에 대응하여 부분적으로 상기 갭 컬럼페이서와 상기 눌림 컬럼 스페이서가 동일한 화소에 함께 구성되는 배치인 것을 특징으로 하는 액정표시장치 제조방법.And the gap column spacer and the pressed column spacer are arranged together in the same pixel to correspond to the peripheral region.
KR1020060058585A 2006-06-28 2006-06-28 LCD and method of fabricating of the same KR101239820B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058585A KR101239820B1 (en) 2006-06-28 2006-06-28 LCD and method of fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058585A KR101239820B1 (en) 2006-06-28 2006-06-28 LCD and method of fabricating of the same

Publications (2)

Publication Number Publication Date
KR20080000791A KR20080000791A (en) 2008-01-03
KR101239820B1 true KR101239820B1 (en) 2013-03-06

Family

ID=39212906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058585A KR101239820B1 (en) 2006-06-28 2006-06-28 LCD and method of fabricating of the same

Country Status (1)

Country Link
KR (1) KR101239820B1 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404548B1 (en) * 2008-01-17 2014-06-10 삼성디스플레이 주식회사 Liquid crystal display
KR101415086B1 (en) * 2008-02-15 2014-07-07 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR101987690B1 (en) * 2012-07-04 2019-06-11 엘지디스플레이 주식회사 Liquid crystal display device having dual column spacers
JP6095322B2 (en) 2012-10-19 2017-03-15 株式会社ジャパンディスプレイ Liquid crystal display
KR101984269B1 (en) * 2013-04-29 2019-05-30 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof
KR102088429B1 (en) 2013-10-11 2020-03-13 삼성디스플레이 주식회사 Organic light emitting diode display
KR102161586B1 (en) * 2013-12-30 2020-10-05 엘지디스플레이 주식회사 Liquid crystal display panel and method of fabricating thereof
KR102081136B1 (en) * 2013-12-31 2020-04-14 엘지디스플레이 주식회사 Liquid crystal display device
KR101565818B1 (en) 2014-09-11 2015-11-06 엘지디스플레이 주식회사 Liquid crystal display device
CN105116631A (en) * 2015-09-23 2015-12-02 京东方科技集团股份有限公司 Display panel and display device
KR102473654B1 (en) * 2015-12-03 2022-12-02 엘지디스플레이 주식회사 Color filter substrate and display panel having the same
CN106773348A (en) * 2016-12-27 2017-05-31 厦门天马微电子有限公司 Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060593A (en) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and fabricating method thereof
WO2005038518A1 (en) * 2003-10-16 2005-04-28 Sharp Kabushiki Kaisha Substrate with spacer, panel, liquid crystal panel, method for producing panel, and method for producing liquid crystal panel
KR20060031419A (en) * 2004-10-08 2006-04-12 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for manufacturing the same
KR20060043478A (en) * 2004-09-16 2006-05-15 후지쯔 가부시끼가이샤 Substrate for liquid crystal display and liquid crystal display having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060593A (en) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and fabricating method thereof
WO2005038518A1 (en) * 2003-10-16 2005-04-28 Sharp Kabushiki Kaisha Substrate with spacer, panel, liquid crystal panel, method for producing panel, and method for producing liquid crystal panel
KR20060043478A (en) * 2004-09-16 2006-05-15 후지쯔 가부시끼가이샤 Substrate for liquid crystal display and liquid crystal display having the same
KR20060031419A (en) * 2004-10-08 2006-04-12 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20080000791A (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101239820B1 (en) LCD and method of fabricating of the same
US8767158B2 (en) Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
KR100920481B1 (en) In Plane Switching mode LCD and method of fabricating of the same
JP5571759B2 (en) Liquid crystal display element and manufacturing method thereof
US8711311B2 (en) Fringe field switching mode liquid crystal display panel
KR100870701B1 (en) Array substrate for LCD and Method for fabricating of the same
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
US8953136B2 (en) Color filter substrate, liquid crystal display device including color filter substrate, and method of fabricating color filter substrate
KR101147106B1 (en) Liquid Crystal Display Panel And Fabricating Method Thereof
US20060158599A1 (en) Color filter array panel and liquid crystal display including the same
US20110237149A1 (en) Method for fabricating a liquid crystal display device and an lcd device thereby
US20050046779A1 (en) Liquid crystal display device
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
US7847891B2 (en) Liquid crystal display
US7157303B2 (en) Thin film transistor array substrate and fabricating method thereof
KR101056012B1 (en) Liquid crystal display device and manufacturing method thereof
KR20080093504A (en) Color filter on array type in plain switching mode lcd and, method of fabricating of the same
KR20100066219A (en) Liquid crystal display device and method of fabricating the same
KR20080042466A (en) Liquid crystal display panel and method for fabricating thereof
KR20070071783A (en) Lcd and method of fabricating of the same
KR20080053804A (en) Liquid crystal display device and manufacturing method of the same
KR101024642B1 (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR20080003090A (en) Liquid crystal display device
KR101054326B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR20080062945A (en) In plane switching mode liquid crystal display device and mehtod of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8