KR101231745B1 - Method and Device for Digitally Correcting DC Offset - Google Patents

Method and Device for Digitally Correcting DC Offset Download PDF

Info

Publication number
KR101231745B1
KR101231745B1 KR1020090050961A KR20090050961A KR101231745B1 KR 101231745 B1 KR101231745 B1 KR 101231745B1 KR 1020090050961 A KR1020090050961 A KR 1020090050961A KR 20090050961 A KR20090050961 A KR 20090050961A KR 101231745 B1 KR101231745 B1 KR 101231745B1
Authority
KR
South Korea
Prior art keywords
value
digital
offset
output
input code
Prior art date
Application number
KR1020090050961A
Other languages
Korean (ko)
Other versions
KR20100062880A (en
Inventor
심재훈
유현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/628,186 priority Critical patent/US8164494B2/en
Publication of KR20100062880A publication Critical patent/KR20100062880A/en
Application granted granted Critical
Publication of KR101231745B1 publication Critical patent/KR101231745B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F7/00—Parametric amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지털 DC 옵셋 보정 방법 및 장치에 관한 것으로서, 입력 코드 값에 따라 부하 커패시터를 충전하여 상기 부하 커패시터의 초기 전압 값을 생성하는 디지털-아날로그 변환기; 이산-시간 증폭기 및 필터와 상기 부하 커패시터를 연결하여 상기 초기 전압 값에 따른 상기 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하는 비교기; 및 상기 비교기의 결과에 따라 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 제어기를 포함한다.The present invention relates to a digital DC offset correction method and apparatus, comprising: a digital-to-analog converter that charges a load capacitor according to an input code value to generate an initial voltage value of the load capacitor; A comparator for connecting a discrete-time amplifier and filter and the load capacitor to compare an output DC offset value of the discrete-time amplifier and filter with a predetermined output DC offset value according to the initial voltage value; And a controller for changing an input code value of the digital-to-analog converter according to the result of the comparator.

DC 옵셋, 보정, 커패시터, 디지털-아날로그 변환기, 비교기 DC offset, compensation, capacitors, digital-to-analog converters, comparators

Description

디지털 ＤＣ 옵셋 보정 방법 및 장치{Method and Device for Digitally Correcting DC Offset}Digital DC offset correction method and device {Method and Device for Digitally Correcting DC Offset}

본 발명은 이산-시간 증폭기 및 필터에서 원하는 출력 DC 옵셋 값을 얻기 위한 디지털 DC 옵셋 보정 회로에 관한 것으로, 공정의 PVT 변화에도 불구하고 일정한 출력 DC 옵셋 값을 갖게 함으로써 안정적인 회로의 동작을 가능하게 하는 디지털 DC 옵셋 보정 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital DC offset correction circuit for obtaining a desired output DC offset value in discrete-time amplifiers and filters. The present invention provides a stable output DC offset value in spite of PVT changes in a process. The present invention relates to a digital DC offset correction method and apparatus.

본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2008-F-008-01, 과제명:차세대 무선 융합 단말용 Advanced Digital RF 기술 개발]The present invention is derived from a study conducted as part of the IT source technology development project of the Ministry of Knowledge Economy [Task Management No .: 2008-F-008-01, Title: Development of Advanced Digital RF Technology for Next Generation Wireless Convergence Terminal]

최근에 RF 신호를 전통적인 아날로그 신호 처리 방식이 아닌 이산 시간 영역에서 처리하는 아날로그 이산-시간 신호 처리 기술이 주목을 받고 있다. 이러한 방식에서는 고속의 클록을 이용하여 샘플링된 신호를 스위치 및 커패시터의 조합을 이용하여 처리한다. 아날로그 이산-시간 신호 처리 기술의 장점은 클록 신호 및 커패시터의 조합을 재구성하여 신호의 입출력 응답 특성을 쉽게 조정할 수 있고 현대의 발달된 딥 서브 미크론(Deep-Submicron) 공정에 적합하다는 것이다. 반면에 수 동 소자를 주로 사용하기 때문에 신호의 감소가 일어나는 단점이 있다.Recently, analog discrete-time signal processing technology that processes RF signals in the discrete time domain rather than the traditional analog signal processing method has attracted attention. In this approach, a sampled signal is processed using a high-speed clock using a combination of switches and capacitors. The advantages of analog discrete-time signal processing techniques are that they can be reconfigured for a combination of clock signals and capacitors to easily adjust the input and output response characteristics of the signal and are well suited for modern advanced deep-submicron processes. On the other hand, the passive signal is mainly used, which reduces the signal.

이를 해결하기 위해 미국공개특허 제2005-0275026호에서는 도 1에서와 같이, MOSFET이 반전되었을 때(a)와 그렇지 않을 때(b)의 정전 용량(Capacitance)의 차이를 이용하여 신호를 증폭시키는 방법을 제시하고 있다.In order to solve this problem, US Patent Publication No. 2005-0275026, as shown in Fig. 1, a method for amplifying a signal by using the difference between the capacitance (A) and the capacitance (A) when the MOSFET is inverted (a) Presenting.

그러나, 이러한 방식은 원하는 소신호뿐만 아니라 DC 옵셋까지도 같이 증폭시킴으로써 사용할 수 있는 출력 신호의 범위를 제한하는 문제점이 있다.However, this method has a problem of limiting a range of output signals that can be used by amplifying not only a small signal but also a DC offset.

이러한 문제를 해결하기 위해 일본공개특허 제2008-099225호는 도 2에 도시된 바와 같이, 두 종류의 커패시터를 사용함으로써 소신호만 증폭시키고 입력 DC 옵셋은 제거하는 기술을 제시하고 있다.In order to solve this problem, Japanese Laid-Open Patent Publication No. 2008-099225 proposes a technique of amplifying a small signal and removing an input DC offset by using two types of capacitors, as shown in FIG.

그러나 이러한 기술 또한, 종래의 기술보다는 DC 옵셋을 현저하게 줄여 주지만, 두 종류의 커패시터의 특성이 일치하지 않으면 출력 DC 옵셋이 변하는 단점을 갖고 있고, 다음 단의 부하 커패시터의 크기에 따라서도 출력 DC 옵셋이 변하는 문제점을 갖고 있다.However, this technique also significantly reduces the DC offset than the conventional technique, but has the disadvantage that the output DC offset changes if the characteristics of the two types of capacitors do not match, and the output DC offset also depends on the size of the load capacitor in the next stage. This has a changing problem.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 이산-시간 증폭기 및 필터에서 출력 DC 옵셋을 공정의 PVT 변화에 관계없이 원하는 값으로 설정할 수 있게 하는 디지털 DC 옵셋 보정 방법 및 장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and provides a method and apparatus for digital DC offset correction to enable the output DC offset in discrete-time amplifiers and filters to be set to a desired value regardless of the PVT variation of the process. Its purpose is to.

이와 같은 목적을 달성하기 위한 본 발명은, 입력 코드 값에 따라 부하 커패시터를 충전하여 상기 부하 커패시터의 초기 전압 값을 생성하는 디지털-아날로그 변환기; 이산-시간 증폭기 및 필터와 상기 부하 커패시터를 연결하여 상기 초기 전압 값에 따른 상기 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하는 비교기; 및 상기 비교기의 결과에 따라 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 제어기를 포함하는 디지털 DC 옵셋 보정 장치를 제공한다.The present invention for achieving the above object comprises a digital-to-analog converter for charging the load capacitor according to the input code value to generate an initial voltage value of the load capacitor; A comparator for connecting a discrete-time amplifier and filter and the load capacitor to compare an output DC offset value of the discrete-time amplifier and filter with a predetermined output DC offset value according to the initial voltage value; And a controller for changing an input code value of the digital-to-analog converter according to the result of the comparator.

본 발명은, 디지털-아날로그 변환기의 입력 코드 값에 따라 부하 커패시터를 충전하고, 상기 부하 커패시터의 초기 전압 값을 생성하는 단계; 및 이산-시간 증폭기 및 필터와 상기 부하 커패시터를 연결하여 상기 초기 전압 값에 따른 상기 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하여 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 단계를 포함하는 디지털 DC 옵셋 보정 방법을 제공한다.The present invention includes charging a load capacitor according to an input code value of a digital-to-analog converter, and generating an initial voltage value of the load capacitor; And connecting a discrete-time amplifier and filter with the load capacitor to compare an output DC offset value of the discrete-time amplifier and filter with a predetermined output DC offset value according to the initial voltage value, and then input an input code of the digital-analog converter. It provides a digital DC offset correction method comprising the step of changing the value.

이상에서 설명한 바와 같이 본 발명에 의하면, 디지털-아날로그 변환기의 입력 코드 값을 변경하여 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값을 일정하게 유지하는 디지털 DC 옵셋 보정 방법 및 장치를 제공함으로써, 이산-시간 증폭기 및 필터를 여러 단 연결하여 구성할 수 있고, 이로 인해 회로의 선형성을 향상시킬 수 있으며, 안정적인 동작을 가능하게 하는 효과가 있다.As described above, according to the present invention, by providing a digital DC offset correction method and apparatus for maintaining a constant output DC offset value of the discrete-time amplifier and filter by changing the input code value of the digital-analog converter, Multiple stages of time amplifiers and filters can be connected, which improves the linearity of the circuit and has the effect of enabling stable operation.

이하, 본 발명의 일실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명에 따른 이산 시간 증폭기 및 필터의 출력 DC 옵셋 값은 부하 커패시터의 초기 전하량에 의해서 조정이 가능하고, 부하 커패시터(CB)의 초기 전압 값을 바꿔가며 원하는 출력 DC 옵셋 값을 얻을 수 있다. 부하 커패시터(CB)의 초기 전압 값은 디지털-아날로그 변환기(Digital-Analog Converter: 이하, 'DAC'라 칭함)를 이용하여 생성하며 출력 DC 옵셋 값의 정확도에 따라 DAC의 비트 수를 결정할 수 있다.The output DC offset value of the discrete time amplifier and the filter according to the present invention can be adjusted by the initial charge amount of the load capacitor, and the desired output DC offset value can be obtained while changing the initial voltage value of the load capacitor CB. The initial voltage value of the load capacitor CB is generated by using a digital-analog converter (hereinafter, referred to as a 'DAC'), and the number of bits of the DAC may be determined according to the accuracy of the output DC offset value.

도 3은 본 발명의 일실시예에 따른 디지털 DC 옵셋 보정 장치를 나타낸 도면이다.3 is a diagram illustrating a digital DC offset correction device according to an embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 디지털 DC 옵셋 보정 장치(300)는 DAC(310), 비교기(320) 및 제어기(330) 등을 포함한다.Referring to FIG. 3, the digital DC offset correction apparatus 300 according to the present invention includes a DAC 310, a comparator 320, a controller 330, and the like.

DAC(310)와 부하 커패시터(CB)를 연결하여(제1 스위치(Φ1) 오프, 제2 스위치(Φ2) 온), DAC(310)는 입력 코드 값(W)에 따라 부하 커패시터(CB)를 충전하고 부하 커패시터(CB)의 초기 전압 값을 생성한다. 이와 동시에 이산-시간 증폭기 및 필터(340)에 원하는 입력 DC 옵셋 값(Vic)을 인가한다.By connecting the DAC 310 and the load capacitor CB (the first switch Φ 1 off and the second switch Φ 2 on), the DAC 310 sets the load capacitor CB according to the input code value W. Charge and generate an initial voltage value of the load capacitor (CB). At the same time, the desired input DC offset value Vic is applied to the discrete-time amplifier and filter 340.

부하 커패시터(CB)의 초기 전압 값을 생성한 후, DAC(310)와 부하 커패시터(CB)를 분리하고(제2 스위치(Φ2) 오프), 이산-시간 증폭기 및 필터(340)에 부하 커패시터(CB)를 연결하여(제1 스위치(Φ1) 온), 비교기(320)는 초기 전압 값에 따른 이산-시간 증폭기 및 필터(340)의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값(Voc)을 비교한다.After generating the initial voltage value of the load capacitor CB, the DAC 310 and the load capacitor CB are separated (the second switch Φ2 is off), and the load capacitor ( CB) is connected (first switch Φ 1 on), and the comparator 320 adjusts the output DC offset value of the discrete-time amplifier and filter 340 and the preset output DC offset value Voc according to the initial voltage value. Compare.

제어기(330)는 DAC(310)의 입력 코드 값을 설정하고(즉, 입력 코드 값의 최상위 비트 값을 "1"로 설정, 최상위 비트를 제외한 나머지 비트 값을 "0"으로 설정), 비교기(320)의 결과에 따라 설정된 입력 코드 값을 변경한다. 자세하게는, 제어기(330)는 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 작은 경우 최상위 비트 값인 "1"을 유지하고, 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 큰 경우 최상위 비트 값을 "0"으로 변경함으로써, 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값에 가까워지도록 한다. 이와 같은 방식으로 제어기(330)는 입력 코드의 최상위 비트부터 최하위 비트까지 각 비트 값을 순차적으로 변경한다. 이에 대한 설명은 도 4에서 후술하기로 한다.The controller 330 sets the input code value of the DAC 310 (that is, sets the most significant bit value of the input code value to "1", sets the remaining bit values except the most significant bit to "0"), and the comparator ( The set input code value is changed according to the result of 320). In detail, the controller 330 maintains the most significant bit value "1" when the output DC offset value is smaller than the preset output DC offset value, and selects the most significant bit value when the output DC offset value is larger than the preset output DC offset value. By changing to "0", the output DC offset value is closer to the preset output DC offset value. In this manner, the controller 330 sequentially changes each bit value from the most significant bit to the least significant bit of the input code. The description thereof will be described later with reference to FIG. 4.

제어기(330)는 이산-시간 증폭기 및 필터(340)의 전원이 들어왔을 때 출력 DC 옵셋 값을 보정할 수도 있고, 정해진 시간마다 주기적으로 출력 DC 옵셋 값을 보정할 수도 있다. 또한, 제어기(330)는 이산-시간 증폭기 및 필터의 구성이 변경되거나 전압, 온도 등의 동작 환경에 변화가 있을 때 출력 DC 옵셋 값을 보정할 수도 있다.The controller 330 may correct the output DC offset value when the discrete-time amplifier and the filter 340 is powered on, or may periodically correct the output DC offset value at predetermined time intervals. In addition, the controller 330 may correct the output DC offset value when the configuration of the discrete-time amplifier and the filter is changed or the operating environment such as the voltage or the temperature is changed.

또한, 디지털 DC 옵셋 보정 장치(300)는 미리 계산된 DAC(310)의 입력 코드 값을 저장하는 레지스터(미도시)를 더 포함할 수도 있다.In addition, the digital DC offset correction apparatus 300 may further include a register (not shown) that stores the input code value of the pre-calculated DAC 310.

한편, 보다 정확한 DC 옵셋 보정이 필요할 경우 DAC(310)의 비트 수가 늘어나야 하는데, 이럴 경우 보정 작업에 오랜 시간이 걸릴 수 있으므로 시간 단축을 위해, 디지털 DC 옵셋 보정 장치(300)는 이산-시간 증폭기 및 필터(340)의 상이한 구성에 따라 DAC(310)의 입력 코드 값들을 미리 계산하여 별도의 레지스터(미도시)에 저장할 수도 있다.On the other hand, if more accurate DC offset correction is required, the number of bits of the DAC 310 should be increased. In this case, since the correction operation may take a long time, the digital DC offset correction apparatus 300 may use a discrete-time amplifier and According to different configurations of the filter 340, the input code values of the DAC 310 may be calculated in advance and stored in a separate register (not shown).

따라서, 본 발명에 따른 디지털 DC 옵셋 보정 장치(300)는 이산-시간 증폭기 및 필터(340)의 구성이 바뀌었을 때 별도의 보정 과정 없이 바로 원하는 출력 DC 옵셋 값을 얻을 수 있다.Therefore, the digital DC offset correction apparatus 300 according to the present invention can obtain a desired output DC offset value immediately without a separate correction process when the configuration of the discrete-time amplifier and the filter 340 is changed.

도 4는 본 발명의 일실시예에 따른 디지털 DC 옵셋 보정 방법을 나타낸 흐름도이다.4 is a flowchart illustrating a digital DC offset correction method according to an embodiment of the present invention.

도 4를 참조하며, 제어기(330)는 N-비트 DAC(310)의 입력 코드 값(W)을 설정한다(S410, S420). 자세하게는, 제어기(330)는 입력 코드의 전체 비트 값(W[i], i=0, 1, 2, ..., N-1)을 "0"으로 설정한 후(S410), 입력 코드의 최상위 비트 값(W[N-1])을 "1"로 설정한다(S420), 여기서, N은 입력 코드의 총 비트 수를 나타 낸다. 즉, 제어기(330)는 입력 코드의 최상위 비트 값을 "1"로 설정하고, 최상위 비트를 제외한 나머지 비트 값을 "0"으로 설정한다.Referring to FIG. 4, the controller 330 sets an input code value W of the N-bit DAC 310 (S410 and S420). In detail, the controller 330 sets the entire bit value W [i], i = 0, 1, 2, ..., N-1 of the input code to "0" (S410). Sets the most significant bit value W [N-1] to " 1 " (S420), where N represents the total number of bits of the input code. That is, the controller 330 sets the most significant bit value of the input code to "1" and sets the remaining bit values except the most significant bit to "0".

DAC(310)와 부하 커패시터(CB)를 연결하여(제1 스위치(Φ1) 오프, 제2 스위치(Φ2) 온), DAC(310)는 입력 코드 값에 따라 부하 커패시터(CB)를 충전하여 부하 커패시터(CB)의 초기 전압 값을 생성한다(S430). 이와 동시에 이산-시간 증폭기 및 필터(340)에 원하는 입력 DC 옵셋 값(Vic)을 인가한다.By connecting the DAC 310 and the load capacitor CB (the first switch Φ 1 off and the second switch Φ 2 on), the DAC 310 charges the load capacitor CB according to the input code value to load the load. An initial voltage value of the capacitor CB is generated (S430). At the same time, the desired input DC offset value Vic is applied to the discrete-time amplifier and filter 340.

부하 커패시터(CB)의 초기 전압 값을 생성한 후, DAC(310)와 부하 커패시터(CB)를 분리하고(제2 스위치(Φ2) 오프), 이산-시간 증폭기 및 필터(340)에 부하 커패시터(CB)를 연결하여(제1 스위치(Φ1) 온), 비교기(320)는 초기 전압 값에 따른 이산-시간 증폭기 및 필터(340)의 출력 DC 옵셋 값과 원하는 출력 DC 옵셋 값 즉, 기설정된 출력 DC 옵셋 값(Voc)을 비교한다. 자세하게는, 비교기(320)는 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 큰지 여부를 판단한다(S440).After generating the initial voltage value of the load capacitor CB, the DAC 310 and the load capacitor CB are separated (the second switch Φ2 is off), and the load capacitor ( CB) is connected (first switch Φ 1 on), and the comparator 320 outputs the output DC offset value of the discrete-time amplifier and filter 340 and the desired output DC offset value, that is, the preset output according to the initial voltage value. Compare the DC offset value (Voc). In detail, the comparator 320 determines whether the output DC offset value is greater than the predetermined output DC offset value (S440).

본 발명에서 이산-시간 증폭기 및 필터(340)의 출력 DC 옵셋 값은 부하 커패시터(CB)의 초기 전하량에 의해 조정 가능하기 때문에 부하 커패시터(CB)의 초기 전압을 바꿔서 원하는 출력 DC 옵셋 값을 얻을 수 있다.In the present invention, since the output DC offset value of the discrete-time amplifier and the filter 340 is adjustable by the initial charge amount of the load capacitor CB, the desired output DC offset value can be obtained by changing the initial voltage of the load capacitor CB. have.

이어서, 제어기(330)는 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 큰 경우, 입력 코드의 최상위 비트 값(W[k]) "1"을 "0"으로 바꾸고(S450), 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 작은 경우, 입력 코드의 최상위 비트 값(W[k]) "1"을 그대로 유지한다.Subsequently, when the output DC offset value is greater than the preset output DC offset value, the controller 330 changes the most significant bit value W [k] of the input code “1” to “0” (S450), and output DC offset. If the value is smaller than the predetermined output DC offset value, the most significant bit value W [k] of the input code is kept as "1".

한편, 단계 S420에서 입력 코드의 최상위 비트 값(W[k])이 이미 "1"로 설정 되어 있고, 비교 결과가 "예"이면 입력 코드의 최상위 비트 값(W[k])을 "0"으로 바꾸지만, 비교 결과가 "아니오"이면 단계 S450을 수행할 필요가 없으므로 단계 S460으로 진행하게 된다.On the other hand, if the most significant bit value W [k] of the input code is already set to "1" in step S420, and the comparison result is "Yes", the most significant bit value W [k] of the input code is set to "0". If the comparison result is "no", it is not necessary to perform step S450, and the flow proceeds to step S460.

이어서, 제어기(330)는 최상위 비트의 다음 비트 값을 결정하기 위해 인덱스 값(k)에서 1을 빼고(S460), 인덱스 값(k)이 음수인지 여부를 판단한다(S470).Subsequently, the controller 330 subtracts 1 from the index value k to determine the next bit value of the most significant bit (S460), and determines whether the index value k is negative (S470).

단계 S470에서 인덱스 값(k)이 음수가 아닌 경우, 출력 DC 옵셋 값이 상기 기설정된 출력 DC 옵셋 값에 가까워질 때까지 입력 코드의 최상위 비트부터 최하위 비트까지 각 비트 값을 순차적으로 바꿔가며 단계 S420에서 단계 S470을 반복 수행하게 된다.If the index value k is not negative in step S470, each bit value is sequentially changed from the most significant bit to the least significant bit of the input code until the output DC offset value is close to the preset output DC offset value. In step S470 is repeated.

예를 들면, 입력 코드 값이 "abcde"인 경우, 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하여 최상위 비트인 a의 비트 값을 결정하고, 단계 S420 내지 단계 S470 절차를 반복 수행하여 b, c, d, e의 비트 값을 순차적으로 결정하게 된다. 즉, 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 큰 경우 입력 코드 값은 "0bcde"가 되고, a의 다음 비트인 b에 대하여 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 큰 경우 입력 코드 값은 "00cde"가 되며, b의 다음 비트인 c에 대하여 출력 DC 옵셋 값이 기설정된 출력 DC 옵셋 값보다 작은 경우 입력 코드 값은 "001de"가 된다. 이러한 과정을 통해, 이산-시간 증폭기 및 필터(340)의 출력 DC 옵셋 값이 우리가 원하는 값(VoC)이 되도록 하는 DAC(310)의 입력 코드의 각 비트 값을 이진 검색(Binary Search) 방식으로 최상위 비트부터 최하위 비트까지 순차적으로 결정하게 된다.For example, when the input code value is "abcde", the output DC offset value is compared with the preset output DC offset value to determine the bit value of the most significant bit a, and repeats the steps S420 to S470 to perform the b Bit values of, c, d, and e are sequentially determined. That is, if the output DC offset value is larger than the preset output DC offset value, the input code value becomes "0bcde", and if the output DC offset value is greater than the preset output DC offset value for b, the next bit of a, the input code value The value becomes " 00cde ", and the input code value becomes " 001de " when the output DC offset value is smaller than the preset output DC offset value for the next bit of b. Through this process, each bit value of the input code of the DAC 310 is binary searched so that the output DC offset value of the discrete-time amplifier and filter 340 becomes the desired value (VoC). The most significant bit to the least significant bit is determined sequentially.

단계 S470에서 인덱스 값(k)이 음수가 되면, DAC(310)의 입력 코드의 모든 비트 값이 결정되었으므로, 제어기(330)는 최종적으로 결정된 입력 코드 값을 별도의 레지스터에 저장한다(S480).When the index value k is negative in step S470, since all bit values of the input code of the DAC 310 are determined, the controller 330 stores the finally determined input code value in a separate register (S480).

따라서, 본 발명에 따른 디지털 DC 옵셋 보정 장치(300)는 이산-시간 증폭기 및 필터(340)의 구성이 바뀌었을 때 별도의 레지스터에 저장된 입력 코드 값을 사용하여 보정 과정 없이 바로 원하는 출력 DC 옵셋 값을 얻을 수 있다.Therefore, the digital DC offset correction device 300 according to the present invention uses the input code value stored in a separate register when the configuration of the discrete-time amplifier and the filter 340 is changed, and immediately outputs the desired output DC offset value without a correction process. Can be obtained.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

도 1은 종래 기술에 따른 정전 용량의 차이를 이용한 신호 증폭 방법을 보여주기 위한 도면,1 is a view for showing a signal amplification method using the difference in capacitance according to the prior art,

도 2는 종래 기술에 따른 두 개의 커패시터를 이용한 DC 옵셋 제거 방법을 보여주기 위한 도면,2 is a view showing a DC offset cancellation method using two capacitors according to the prior art;

도 3은 본 발명의 일실시예에 따른 디지털 DC 옵셋 보정 장치를 나타낸 도면,3 is a view showing a digital DC offset correction device according to an embodiment of the present invention,

도 4는 본 발명의 일실시예에 따른 디지털 DC 옵셋 보정 방법을 나타낸 흐름도이다.4 is a flowchart illustrating a digital DC offset correction method according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

310: 디지털-아날로그 변환기 320: 비교기310: digital-to-analog converter 320: comparator

330: 제어기 340: 이산-시간 증폭기 및 필터330: controller 340: discrete-time amplifier and filter

Claims (8)

입력 코드 값에 따라 부하 커패시터를 충전하여 상기 부하 커패시터의 초기 전압 값을 생성하는 디지털-아날로그 변환기;A digital-analog converter that charges the load capacitor according to an input code value to produce an initial voltage value of the load capacitor; 이산-시간 증폭기 및 필터와 상기 부하 커패시터를 연결하여 상기 초기 전압 값에 따른 상기 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하는 비교기; 및A comparator for connecting a discrete-time amplifier and filter and the load capacitor to compare an output DC offset value of the discrete-time amplifier and filter with a predetermined output DC offset value according to the initial voltage value; And 상기 비교기의 결과에 따라 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 제어기;A controller for changing an input code value of the digital-to-analog converter in accordance with the result of the comparator; 를 포함하는 디지털 DC 옵셋 보정 장치.Digital DC offset correction device comprising a. 제1항에 있어서,The method of claim 1, 상기 제어기는 상기 출력 DC 옵셋 값이 상기 기설정된 출력 DC 옵셋 값에 가까워질 때까지 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 것을 특징으로 하는 디지털 DC 옵셋 보정 장치.And the controller changes the input code value of the digital-to-analog converter until the output DC offset value approaches the predetermined output DC offset value. 제2항에 있어서,3. The method of claim 2, 상기 제어기는 상기 디지털-아날로그 변환기의 입력 코드 값의 최상위 비트부터 최하위 비트까지 각 비트 값을 이진 검색에 의해 순차적으로 바꿔가며 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 것을 특징으로 하는 디지털 DC 옵셋 보정 장치.The controller changes the input code value of the digital-to-analog converter by sequentially changing each bit value from the most significant bit to the least significant bit of the input code value of the digital-analog converter by a binary search. Correction device. 제1항에 있어서,The method of claim 1, 상기 제어기는 기설정된 주기에 따라 상기 출력 DC 옵셋 값을 보정하는 것을 특징으로 하는 디지털 DC 옵셋 보정 장치.And the controller corrects the output DC offset value according to a preset period. 제1항에 있어서, 상기 디지털 DC 옵셋 보정 장치는,The digital DC offset correction device of claim 1, 상기 이산-시간 증폭기 및 필터의 구성에 따라 상기 디지털 DC 옵셋 보정 장치에 의해 기계산된 디지털-아날로그 변환기의 입력 코드 값을 저장하는 레지스터;A register for storing an input code value of a digital-to-analog converter machined by the digital DC offset correction device in accordance with the configuration of the discrete-time amplifier and filter; 를 더 포함하는 것을 특징으로 하는 디지털 DC 옵셋 보정 장치.Digital DC offset correction device further comprises. 디지털-아날로그 변환기의 입력 코드 값에 따라 부하 커패시터를 충전하고, 상기 부하 커패시터의 초기 전압 값을 생성하는 단계; 및Charging the load capacitor according to an input code value of the digital-to-analog converter, and generating an initial voltage value of the load capacitor; And 이산-시간 증폭기 및 필터와 상기 부하 커패시터를 연결하여 상기 초기 전압 값에 따른 상기 이산-시간 증폭기 및 필터의 출력 DC 옵셋 값과 기설정된 출력 DC 옵셋 값을 비교하여 상기 디지털-아날로그 변환기의 입력 코드 값을 변경하는 단계;The input code value of the digital-to-analog converter is connected by comparing a discrete-time amplifier and a filter with the load capacitor and comparing an output DC offset value of the discrete-time amplifier and filter with a predetermined output DC offset value according to the initial voltage value. Changing; 를 포함하는 디지털 DC 옵셋 보정 방법.Digital DC offset correction method comprising a. 제6항에 있어서, 상기 디지털 DC 옵셋 보정 방법은,The method of claim 6, wherein the digital DC offset correction method, 상기 출력 DC 옵셋 값이 상기 기설정된 출력 DC 옵셋 값에 가까워질 때까지 상기 디지털-아날로그 변환기의 입력 코드 값의 최상위 비트부터 최하위 비트까지 각 비트 값을 이진 검색에 의해 순차적으로 바꿔가며 반복 수행하는 것을 특징으로 하는 디지털 DC 옵셋 보정 방법.Iteratively repeating each bit value sequentially by binary search from the most significant bit to the least significant bit of the input code value of the digital-to-analog converter until the output DC offset value approaches the preset output DC offset value. Digital DC offset correction method characterized by. 제6항에 있어서,The method of claim 6, 변경된 상기 디지털-아날로그 변환기의 입력 코드 값을 저장하는 단계;Storing the modified input code value of the digital-to-analog converter; 를 더 포함하는 것을 특징으로 하는 디지털 DC 옵셋 보정 방법.Digital DC offset correction method further comprising.
KR1020090050961A 2008-12-02 2009-06-09 Method and Device for Digitally Correcting DC Offset KR101231745B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/628,186 US8164494B2 (en) 2008-12-02 2009-11-30 Method and device for digitally correcting DC offset

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080121254 2008-12-02
KR1020080121254 2008-12-02

Publications (2)

Publication Number Publication Date
KR20100062880A KR20100062880A (en) 2010-06-10
KR101231745B1 true KR101231745B1 (en) 2013-02-08

Family

ID=42363083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050961A KR101231745B1 (en) 2008-12-02 2009-06-09 Method and Device for Digitally Correcting DC Offset

Country Status (1)

Country Link
KR (1) KR101231745B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9742600B2 (en) 2015-02-05 2017-08-22 Samsung Electronics Co., Ltd. Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822679B1 (en) * 2000-10-31 2004-11-23 Texas Instruments Incorporated Offset correction to the output of a charge coupled device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822679B1 (en) * 2000-10-31 2004-11-23 Texas Instruments Incorporated Offset correction to the output of a charge coupled device

Also Published As

Publication number Publication date
KR20100062880A (en) 2010-06-10

Similar Documents

Publication Publication Date Title
KR100309893B1 (en) Algorithmic analog-to-digital converter with reduced differential non-linearity and method
EP2629429B1 (en) A/D converter and method for calibrating the same
US9077356B2 (en) MDAC with differential current cancellation
US6909393B2 (en) Space efficient low power cyclic A/D converter
US9634627B2 (en) Amplification circuit and analog/digital conversion circuit
US7224306B2 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
US20100164622A1 (en) Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled dc-dc converters
US8134401B2 (en) Systems and methods of low offset switched capacitor comparators
Wang et al. Nested digital background calibration of a 12-bit pipelined ADC without an input SHA
US11962277B2 (en) Switched-capacitor amplifier and pipelined analog-to-digital converter comprising the same
WO2012079077A1 (en) Circuits and methods for implementing a residue amplifier
Bilhan et al. Behavioral model of pipeline ADC by using SIMULINK (R)
US7570191B2 (en) Methods and systems for designing high resolution analog to digital converters
US9571043B1 (en) Auxiliary control of system offsets
KR101231745B1 (en) Method and Device for Digitally Correcting DC Offset
Tabasy et al. Sequential correlated level shifting: A switched-capacitor approach for high-accuracy systems
US8471753B1 (en) Pipelined analog-to-digital converter and method for converting analog signal to digital signal
CN111030650B (en) Background correction circuit and method for offset error of enhanced clock control comparator
EP3840226A1 (en) Device and method for enhancing voltage regulation performance
US8164494B2 (en) Method and device for digitally correcting DC offset
US7414563B2 (en) Analog-to-digital converter with a plurality of conversions
US20050038846A1 (en) Substraction circuit with a dummy digital to analog converter
US7948410B2 (en) Multibit recyclic pipelined ADC architecture
Adel et al. Split ADC digital background calibration for high speed SHA-less pipeline ADCs
Jing et al. A power-efficient 12-bit analog-to-digital converter with a novel constant-resistance CMOS input sampling switch

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190125

Year of fee payment: 7