KR101217962B1 - 클럭 동기화 방법 및 그를 위한 이더넷 시스템 - Google Patents

클럭 동기화 방법 및 그를 위한 이더넷 시스템 Download PDF

Info

Publication number
KR101217962B1
KR101217962B1 KR1020110071772A KR20110071772A KR101217962B1 KR 101217962 B1 KR101217962 B1 KR 101217962B1 KR 1020110071772 A KR1020110071772 A KR 1020110071772A KR 20110071772 A KR20110071772 A KR 20110071772A KR 101217962 B1 KR101217962 B1 KR 101217962B1
Authority
KR
South Korea
Prior art keywords
ethernet switch
1pps
ethernet
fec
switch
Prior art date
Application number
KR1020110071772A
Other languages
English (en)
Other versions
KR20120071301A (ko
Inventor
김정인
Original Assignee
에릭슨 엘지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭슨 엘지 주식회사 filed Critical 에릭슨 엘지 주식회사
Publication of KR20120071301A publication Critical patent/KR20120071301A/ko
Application granted granted Critical
Publication of KR101217962B1 publication Critical patent/KR101217962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Abstract

본 발명은 FEC(forward error control)를 이용하여 클럭을 동기화 시키는 방법 및 그를 위한 이더넷 시스템에 관한 것이다. 본 발명의 이더넷 시스템은, 상위 이더넷 스위치의 송신 프레임에 기준 신호를 전송하고, 지연 카운터를 동작시키고, 송신 프레임을 수신한 하위 이더넷 스위치로부터 전송되는 수신 프레임에서 기준 신호가 수신되면 지연 카운터의 동작을 멈추고, 지연 카운터의 동작으로 측정된 지연 카운터 값을 이용해 상위 이더넷 스위치와 하위 이더넷 스위치 사이의 거리를 산출하며, 측정된 상위 이더넷 스위치와 하위 이더넷 스위치 사이의 거리를 이용하여 1PPS 카운터를 조정하여 상위 이더넷 스위치의 1PPS 신호 및 하위 이더넷 스위치의 1PPS 신호를 동기화한다.

Description

클럭 동기화 방법 및 그를 위한 이더넷 시스템{METHOD FOR CLOCK SYNCHRONIZING AND ETHERNET SYSTEM FOR THE SAME}
본 발명은 이더넷 시스템에 관련된 발명으로, 특히 FEC(forward error control)를 이용하여 클럭을 동기화하는 방법 및 그를 위한 이더넷 시스템에 관한 것이다.
이더넷(Ethernet) 광통신망은 이더넷 스위치들 간의 링크(link)를 광처리부(optic)를 통해 연결하는 통신망이다. 이더넷 광통신망을 통해 전송하는 신호는 IEEE 802.3에 정의된 이더넷 신호이고, 채널의 전송대역폭을 높이고 전송가능 거리를 증가시키기 위해서 광선로(Fiber Passive)와 이더넷 스위치 사이에 FEC(Forward Error Control)를 사용하기도 한다.
도 1은 이더넷 기반의 시스템을 구성하는 이더넷 스위치 간에 광처리부를 이용해서 연결하는 구조를 보인 예시도이다. 도 1의 (a)는 이더넷 스위치(Ethernet Switch)에서 FEC를 사용하지 않는 형태를 나타낸 것이고, 도 1의 (b)는 이더넷 스위치에서 FEC를 사용한 형태를 나타낸 것이다. 일반적으로 광선로를 이용한 이더넷 통신 장비는 각 이더넷 스위치의 포트(port)들이 광처리부를 통해 광선로와 연결된다. 여기서는 2개의 이더넷 스위치 A 와 B 가 광선로를 통해 연결되는 형태의 예를 보인 것이고, 통상 서비스 네트워크에 연결되는 이더넷 스위치를 상위스위치, 가입자 또는 단말에 연결되는 스위치를 하위스위치라고 한다. 이더넷 스위치 A를 서비스 네트워크에 연결되는 상위스위치로 정의하고 이더넷 스위치 B를 가입자나 단말 등에 연결되는 하위스위치로 정의한다. 각 이더넷 스위치의 광처리부 사이에는 광선로가 존재하는데, 광선로의 길이가 길어지면 광선로에서의 신호 감쇄로 인해 전송하는 신호에 오류가 발생할 확률이 높아지고, 일정 거리 이상 멀어지게 되면 결국 전송의 품질이 떨어져 신호전송이 불가능해진다. 전송 거리를 더 증가시키기 위해 신호 전송 후 신호 수신 시 발생하는 오류를 정정할 수 있도록 FEC를 이용한다. 각 이더넷 스위치 포트의 FEC는 이더넷 스위치로부터 이더넷 패킷(ethernet packet)을 수신하여 FEC 전송 프레임에 실어서 광처리부를 통해 신호를 주고 받아 다시 이더넷 스위치로 패킷을 전송하는 역할을 한다. 도 2는 FEC 전송 프레임(frame)의 구조를 보이는 예시도이고, 도 3은 이더넷 스위치내의 FEC 구조를 보이는 예시도이다. 도 2에 보이는 바와 같이 FEC에서 광처리부 구간에 사용하는 전송 프레임은 오버헤드(Overhead)와 페이로드(Payload) 영역으로 구성되고, 일정 길이의 오버헤드 영역에는 전송 프레임의 시작 등의 정보를 포함하여 전송할 수 있고, 이더넷 패킷은 페이로드 영역에 포함하여 전송할 수 있다.
도 4는 IEEE 1588 기능을 이용한 1PPS(pulse per second) 전송시스템 구조를 보이는 예시도이다. 이더넷 광통신망은 이더넷 스위치 포트간의 연결을 광처리부를 이용하여 연결한 형태이므로 전송 신호의 특성은 이더넷 신호의 특성과 같이 비동기망 신호의 특성을 나타낸다. 따라서 동기망처럼 스위치간에 상위에 있는 이더넷 스위치의 신호에서 클럭(clock)을 추출해서 동기화시키는 방법이 사용되기도 하지만 이렇게 클럭주파수를 동기화하더라도 하단의 이더넷 스위치에 BTS(base transceiver station) 같은 동기서비스를 지원하는 장치가 연결되어서 1PPS 타이밍 정보가 필요한 경우 이에 대한 정보를 전송할 수 있는 구조가 준비되지 않아서 이더넷 통신망에서 클럭을 동기화시키기 위한 IEEE 1588 규격을 만족하는 클럭 관련 부품을 별도로 사용해야 하는 문제점이 있다. IEEE 1588 규격은 이더넷 통신망에서 제어용 패킷을 이용해서 클럭을 동기화시키는 기술이다. 클럭 관련 부품은 부품 가격이 높고 별도의 부품을 사용해야 하므로 시스템의 크기가 커지는 문제점도 있다.
한국 공개 특허 2006-67505(2006.06.20 공개) 한국 공개 특허 2010-86344(2010.07.30 공개)
본 발명은 FEC(forward error control)를 이용하여 클럭을 동기화하는 방법 및 그를 위한 이더넷 시스템을 제공한다.
본 발명의 이더넷 시스템의 클럭 동기화 방법은, a) 상위 이더넷 스위치의 송신 프레임에 기준 신호를 전송하고, 지연 카운터를 동작시키는 단계; b) 상기 송신 프레임을 수신한 하위 이더넷 스위치로부터 전송되는 수신 프레임에서 상기 기준 신호가 수신되면 지연 카운터의 동작을 멈추는 단계; c) 상기 지연 카운터의 동작으로 측정된 지연 카운터 값을 이용해 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 산출하는 단계; 및 d) 측정된 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 이용하여 1PPS 카운터를 조정하여 상기 상위 이더넷 스위치의 1PPS 신호 및 상기 하위 이더넷 스위치의 1PPS 신호를 동기화하는 단계를 포함한다.
또한 본 발명의 이더넷 시스템은, 상위 이더넷 스위치의 송신 프레임을 수신한 하위 이더넷 스위치로부터 전송되는 수신 프레임의 시간차를 측정하여 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치의 1PPS 신호를 동기화한다.
본 발명에 따르면, 고가의 IEEE 1588 부품을 사용하지 않고 이더넷 통신망의 전송 가능 거리를 넓히기 위해 사용되는 FEC를 이용하여 BTS(base transceiver station)와 같은 클럭 신호를 필요로 하는 장치에 공급할 수 있다.
도 1은 이더넷 기반 시스템의 구성을 보이는 예시도.
도 2는 FEC 전송 프레임의 구조를 보이는 예시도.
도 3은 이더넷 스위치 내의 FEC 구조를 보이는 예시도.
도 4는 IEEE 1588 기능을 이용한 1PPS 전송시스템 구조를 보이는 예시도.
도 5는 본 발명의 실시예에 따른 이더넷 시스템의 구성을 보이는 예시도.
도 6은 본 발명의 실시예에 따른 이더넷 시스템의 프레임 매핑/디매핑(Frame Mapping/Demaping) 부분의 구성을 보이는 예시도.
도 7은 본 발명의 실시예에 따른 FEC 전송 프레임의 구성을 보이는 예시도.
도 8은 본 발명의 실시예에 따른 1PPS 전송 구현을 위한 FEC 구성을 보이는 예시도.
도 9는 본 발명의 실시예에 따른 클럭 신호 전송을 위한 지연시간을 보이는 예시도.
도 10은 본 발명의 실시예에 따른 프레임 포맷을 보이는 예시도.
도 11은 본 발명의 실시예에 따른 클럭 동기화를 위한 절차를 보이는 플로우챠트.
이하 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 다만, 이하의 설명에서는 본 발명의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
도 5는 본 발명의 실시예에 따른 이더넷 시스템의 구성을 보이는 예시도이다. 도 5를 참조하면, 상위 시스템으로부터 전송받은 클럭 신호를 상위스위치(10)의 FEC(11)에 공급하고, 광섬유(fiber)를 통해 전송된 클럭 신호를 하위스위치(20)의 FEC(21)에서 추출해서 하위 단에 연결된 BTS(base transceiver station)(30) 등과 같은 장치에 공급한다. 클럭 신호의 전송은 FEC의 전송프레임 구조 중에서 오버헤드 부분을 이용하여 이루어지고, 상위스위치(10)와 하위스위치(20) 간의 거리에 관계없이 상위스위치(10)에서 클럭 신호를 받은 시간과 같은 시간에 하위스위치(20)에서도 전송 지연이 없는 것처럼 같은 시간에 발생해야 한다. 전송 지연이 없는 것처럼 클럭 신호를 발생시키기 위해서는 상위스위치(10)가 포함하는 FEC(11)와 하위스위치(20)가 포함하는 FEC(21)에서 전송 시간을 측정하고 보정하는 부분이 필요하다. 상위스위치(10)와 하위스위치(20)의 각 FEC(11, 21)의 송신 프레임과 수신 프레임 사이에는 일정한 시간 관계가 있고, 상위스위치(10)의 FEC(11)에서는 하위스위치(20)의 FEC(21)를 통해서 전송되어 돌아오는 프레임에서의 시간차를 이용해 전송 지연시간을 계산하고 이를 보정하도록 클럭 신호 관련 정보를 FEC 전송 프레임의 오버헤드(overhead)를 이용하여 전송한다.
도 6은 본 발명의 실시예에 따른 이더넷 시스템의 타이밍 제어(timing control) 부분과 프레임 매핑/디매핑(Frame Mapping/Demaping) 부분의 구성을 보이는 예시도이고, 도 7은 본 발명의 실시예에 따른 FEC 전송 프레임의 구성을 보이는 예시도이다.
본 발명은 도 6의 구조와 같이 상위 시스템으로부터 전송받은 1PPS 신호를 상위스위치(40)의 FEC에 공급하고, 상위스위치(40)로부터 광섬유망을 통해 전송된 1PPS 신호를 하위스위치(50)의 FEC에서 추출해서 하위 단에 연결된 BTS와 같은 장비에 공급한다. 1PPS 신호의 전송은 FEC의 전송프레임 구조 중에서 오버헤드 부분을 이용해서 이루어지고, 상위스위치(40)와 하위스위치(50) 간의 거리에 관계없이 상위스위치(40)에서 1PPS 신호를 수신하는 시간과 동일한 시간에 하위스위치(50)에서도 전송 지연이 없는 것처럼 동일한 시간에 1PPS 신호를 발생시켜야 한다. 전송 지연이 없는 것처럼 1PPS 신호를 발생시키기 위해서는 상위스위치(40)의 FEC와 하위스위치(50)에 있는 FEC에서 전송 시간을 측정하고 측정된 전송 시간을 이용하여 1PPS 신호를 보정하는 부분을 필요로 한다. 상위스위치(40)와 하위스위치(50)의 각 FEC의 송신 프레임과 수신 프레임 사이에는 일정한 시간차가 발생하고, 상위스위치(40)의 FEC에서는 하위스위치(50)의 FEC를 통해서 전송되어 돌아오는 프레임에서의 시간차를 이용해 전송 지연시간을 산출하고 송신 프레임과 수신 프레임의 시간차를 보정하도록 1PPS 관련 정보를 FEC 오버헤드를 통해서 전송한다.
도 8은 본 발명의 실시예에 따른 1PPS 전송 구현을 위한 FEC 구성을 보이는 예시도이다. 도 8을 참조하여 1PPS 기능의 관점에서 구체적으로 설명한다. 도 6에서와 같이 구성되는 상위스위치(40)에 해당하는 OLT(optical line terminal)(60)를 가정하고, 하위스위치(50)에 해당하는 ONU(optical network unit)/ONT(optical network terminal)(70)를 가정하여 송신 프레임(Tx frame)의 시작에서부터 돌아오는 수신 프레임(Rx Frame)의 시작위치의 시간차를 측정하면 OLT(60)와 ONU/ONT(70) 사이의 광전송 선로의 길이를 계산할 수 있다. 일 실시예로서, 전송 프레임 포맷(format)은 ITU-T G. 709 OTUk 프레임 포맷을 이용할 수 있다. 도 10은 본 발명의 실시예에 따른 프레임 포맷을 보이는 예시도이다. 16개의 255 바이트(Byte) 블록 4개를 묶어 하나의 프레임으로 정의한다. 프레임 내의 각 255 바이트 블록은 페이로드(payload) 239 바이트와 FEC 체크섬 16바이트를 더 포함하여 구성된다. 각 열(row)의 첫번째 블록은 14 바이트의 오버헤드를 포함하고 오버헤드를 이용해 프레임의 시작 위치와 필요한 OAM(Operations, Administration and Maintenance) 정보를 전송할 수 있다. 본 발명의 1PPS 전송은 OLT(60) FEC에서 측정한 지연 정보를 RES로 정의된 비사용영역에 1PPS 오프셋(offset)으로 정의된 부분을 통해 전송해서 ONT(70) FEC에서 동작하고 있는 1PPS 카운터의 시작 위치를 보정함으로써 OLT(60)와 ONT(70)간의 광선로 길이에 의한 지연 시간차가 없도록 한 것이다. 송신 프레머(Tx framer)(61, 71)는 도 10에서 보이는 바와 같은 전송 형태로 데이터를 생성시키는 기능을 수행하는 블록이고, 수신 프레머(Rx framer)(62, 72)는 도 10에서 보이는 바와 같은 형태로 수신되는 데이터에서 프레임의 시작 위치를 찾아서 프레임을 동기화하고 프레임의 각 위치에 정의된 데이터를 추출하는 기능을 수행하는 블록이다.
OLT(60)의 지연 카운터(delay counter)(63)와 지연 계산기(delay calculator)(64)는 OLT(60)에서 송신한 프레임 신호가 ONT(70) FEC를 거쳐 돌아오는 시간을 측정하고, ONT(70)의 동기화 제어 OLT(60)에서 수신된 프레임의 시작 위치와 다시 OLT(60)로 전송하는 프레임의 시작 위치가 일정한 간격을 유지하도록 한다. 광선로상의 전송 지연 시간은 OLT(60)에서 측정된 지연 카운터 값의 1/2로 1PPS 오프셋 값이 정해진다. 1PPS 카운터(65)는 1초를 주기로 초기화되는 카운터로 1PPS 오프셋이 수신되면 오프셋 값만큼 카운터(65)를 빠르거나 느리게 조정하여 OLT(60)의 1PPS 신호에 전송 지연이 없는 1PPS 신호를 발생시킨다.
OLT(60)의 지연 카운터(63)는 송신 프레임의 오버헤드에 기준 신호를 전송하고 카운터를 증가시키고, 돌아오는 수신 프레임에서 송신 프레임을 이용하여 전송한 기준신호가 수신되면 멈춘다. ONU/ONT(70)의 동기화 제어부(Sync Control)는 송신 프레임(Tx Frame)의 시작 위치가 수신 프레임(Rx Frame)의 시작 위치에 일정한 시간차가 되도록 제어하고 수신되는 기준 신호를 송신한다. 지연 계산기는 이렇게 측정된 지연 카운터 값을 이용해 OLT(60)와 ONU/ONT(70) 사이의 거리를 계산하여 이 값을 이용해서 1PPS 카운터를 조정한다. 그러면 1PPS 카운터는 실제 입력되는 1PPS 신호보다 OLT(60)와 ONU/ONT(70) 사이의 거리 만큼 빨라지거나 늦어지게 되고, 결과적으로 ONU/ONT(70)에서 수신하는 1PPS 카운터 값은 보상된 값을 수신하게 되고 OLT(60)에 입력되는 1PPS 신호와 ONU/ONT(70)에서 전송되어 나오는 1PPS 신호는 거리에 관계없이 동일한 시간에 발생하게 된다.
이더넷(ethernet) 시스템에서 신호 전송 거리를 증가시키기 위해 이더넷 스위치(ethernet switch)와 광처리부(optic) 사이에 FEC(forward error control)를 추가해서 전송 중 선로에서 감쇄나 간섭에 의해 발생한 오류를 보정한다. 본 발명은 이렇게 FEC를 사용하는 환경에서 FEC를 이용해서 1PPS 신호 즉, 클럭 신호의 정보를 전송해서 하위에 연결될 단말 중에 BTS 같은 장치에 클럭 신호의 정보를 제공하는 것이다. 본 발명의 구성에서는 하위스위치에 IEEE 1588 기능을 하는 부품을 사용하지 않아도 되므로 비용절감의 효과가 있고 추가되는 부품이 없으므로 이더넷 시스템의 소형화 설계가 가능해진다.
본 발명의 도 6의 타이밍 제어(Timing Control) 부분과 프레임 매핑/디매핑(Frame Mapping/Demaping) 부분의 구현 예를 도 9의 1PPS 기능의 관점 및 도 11의 플로우차트를 이용하여 구체적으로 설명한다. 도 9에서와 같이 구성되는 OLT(60)를 가정하고 송신 프레임(OLT Tx)의 시작에서부터 돌아오는 수신 프레임(OLT Rx)의 시작위치의 시간차를 측정하면 OLT(60)와 ONU/ONT(70) 사이의 광전송 선로의 길이를 계산할 수 있다. OLT(60)의 지연 카운터(63)는 송신 프레임(OLT Tx)의 오버헤드(Overhead)에 기준 신호를 전송하고(S110), 지연 카운터(63)를 동작시킨다(S120). 돌아오는 수신 프레임(OLT Rx)에서 송신측에서 보낸 기준 신호가 수신되면 지연 카운터(63)의 동작을 멈추도록 한다(S130). ONU/ONT(70)의 동기화 제어는 송신 프레임(OLT Tx)의 시작 위치가 수신 프레임(OLT Rx)의 시작 위치에 일정한 시간차가 되도록 제어하고 수신되는 기준 신호를 송신한다. 지연 계산기(64)는 지연 카운터(63)의 동작으로 측정된 지연 카운터 값을 이용해 OLT(60)와 ONU/ONT(70) 사이의 거리를 산출하고(S140), 산출된 값을 이용해서 1PPS 카운터(65)를 조정한다(S150). 그러면 1PPS 카운터(65)는 실제 입력되는 1PPS 신호보다 OLT(60)와 ONU/ONT(70) 사이의 거리 만큼 빨라지거나 늦어지게 되고, 결과적으로 ONU/ONT(70)에서 수신하는 1PPS 카운터 값은 보상된 값을 수신하게 되고 OLT(60)에 입력되는 1PPS 신호와 ONU/ONT(70)에 전송되어 나오는 1PPS 신호는 OLT(60)와 ONU/ONT(70) 사이의 거리에 관계없이 같은 시간에 발생하게 된다.
상기 방법들은 특정 실시예들을 통하여 설명되었지만, 상기 방법들은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 상기 실시예들을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 명세서에서는 본 발명이 일부 실시예들과 관련하여 설명되었지만, 본 발명이 속하는 기술분야의 당업자가 이해할 수 있는 본 발명의 정신 및 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다는 점을 알아야 할 것이다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
10, 40: 상위 이더넷 스위치 20, 50: 하위 이더넷 스위치
11, 21: FEC 30: BTS
60: OLT 70: ONU/ONT
61, 71: Tx Framer 62, 72: Rx Framer
63: 지연 카운터 64: 지연 계산기
65, 74: 1PPS 카운터 73: 동기화 제어기

Claims (7)

  1. 이더넷 시스템의 클럭 동기화 방법으로서,
    a) 상위 이더넷 스위치가 상기 상위 이더넷 스위치의 FEC(forward error control) 송신 프레임에 기준 신호를 포함하여 하위 이더넷 스위치로 전송하고, 지연 카운터를 동작시키는 단계;
    b) 상기 상위 이더넷 스위치가 상기 FEC 송신 프레임을 수신한 상기 하위 이더넷 스위치로부터 전송되는 FEC 수신 프레임에서 상기 기준 신호가 수신되면 지연 카운터의 동작을 멈추는 단계;
    c) 상기 상위 이더넷 스위치가 상기 지연 카운터의 동작으로 측정된 지연 카운터 값을 이용해 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 산출하는 단계; 및
    d) 상기 하위 이더넷 스위치가 측정된 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 이용하여 1PPS 카운터를 조정하여 상기 상위 이더넷 스위치의 1PPS 신호 및 상기 하위 이더넷 스위치의 1PPS 신호를 동기화하는 단계를 포함하는 이더넷 시스템의 클럭 동기화 방법.
  2. 제1항에 있어서,
    상기 단계 a)는,
    상기 FEC 송신 프레임의 오버헤드를 이용하여 상기 기준 신호를 전송하는 단계를 포함하는 이더넷 시스템의 클럭 동기화 방법.
  3. 제2항에 있어서,
    상기 단계 c)는,
    상기 상위 이더넷 스위치에서 측정된 상기 지연 카운터 값의 1/2로 1PPS 오프셋 값을 설정하는 단계;
    상기 1PPS 오프셋 값을 이용하여 상기 1PPS 카운터를 조정하는 단계를 포함하는 이더넷 시스템의 클럭 동기화 방법.
  4. 이더넷 시스템으로서,
    상위 이더넷 스위치의 FEC(forward error control) 송신 프레임을 수신한 하위 이더넷 스위치로부터 전송되는 FEC 수신 프레임의 시간차를 측정하여 상기 하위 이더넷 스위치가 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치의 1PPS 신호를 동기화하는, 이더넷 시스템.
  5. 제4항에 있어서,
    상기 상위 이더넷 스위치는,
    상기 FEC 송신 프레임에 기준 신호를 포함하여 하위 이더넷 스위치로 전송하고, 지연 카운터를 동작시키고, 상기 FEC 수신 프레임에서 상기 기준 신호가 수신되면 지연 카운터의 동작을 멈추도록 하고, 상기 지연 카운터의 동작으로 측정된 지연 카운터 값을 이용해 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 산출하며, 상기 상위 이더넷 스위치와 상기 하위 이더넷 스위치 사이의 거리를 이용하여 1PPS 카운터를 조정하여 상기 상위 이더넷 스위치의 1PPS 신호 및 상기 하위 이더넷 스위치의 1PPS 신호를 동기화하는, 이더넷 시스템.
  6. 제5항에 있어서,
    상기 기준 신호는,
    상기 송신 프레임의 오버헤드를 이용하여 전송하는, 이더넷 시스템.
  7. 제6항에 있어서,
    상기 상위 이더넷 스위치에서 측정된 상기 지연 카운터 값의 1/2로 1PPS 오프셋 값을 설정하고, 상기 1PPS 오프셋 값을 이용하여 상기 1PPS 카운터를 조정하는, 이더넷 시스템.
KR1020110071772A 2010-12-22 2011-07-20 클럭 동기화 방법 및 그를 위한 이더넷 시스템 KR101217962B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100132751 2010-12-22
KR20100132751 2010-12-22

Publications (2)

Publication Number Publication Date
KR20120071301A KR20120071301A (ko) 2012-07-02
KR101217962B1 true KR101217962B1 (ko) 2013-01-02

Family

ID=46706377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071772A KR101217962B1 (ko) 2010-12-22 2011-07-20 클럭 동기화 방법 및 그를 위한 이더넷 시스템

Country Status (1)

Country Link
KR (1) KR101217962B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105519035A (zh) * 2014-04-11 2016-04-20 倍福自动化有限公司 一种用于运行通信网络用户端的方法技术领域

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338780B1 (ko) * 2021-05-17 2021-12-14 주식회사 아미텍 에너지 관리 시스템에서의 시각 동기화 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080093524A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치
KR100901752B1 (ko) * 2007-12-31 2009-06-10 포스데이타 주식회사 기지국에서의 동기 방법, 리모트 유닛에서의 동기 방법,이를 지원하는 기지국, 및 리모트 유닛
KR20090071923A (ko) * 2007-12-28 2009-07-02 주식회사 케이티 동기식 이더넷에서 단일 타임 싱크 프레임을 이용한 통신단말 및 브리지 장치의 시간 동기화 방법 및 그 장치
JP2009152914A (ja) * 2007-12-21 2009-07-09 Hitachi Communication Technologies Ltd ネットワークシステム及びｏｌｔ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080093524A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치
JP2009152914A (ja) * 2007-12-21 2009-07-09 Hitachi Communication Technologies Ltd ネットワークシステム及びｏｌｔ
KR20090071923A (ko) * 2007-12-28 2009-07-02 주식회사 케이티 동기식 이더넷에서 단일 타임 싱크 프레임을 이용한 통신단말 및 브리지 장치의 시간 동기화 방법 및 그 장치
KR100901752B1 (ko) * 2007-12-31 2009-06-10 포스데이타 주식회사 기지국에서의 동기 방법, 리모트 유닛에서의 동기 방법,이를 지원하는 기지국, 및 리모트 유닛

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105519035A (zh) * 2014-04-11 2016-04-20 倍福自动化有限公司 一种用于运行通信网络用户端的方法技术领域
CN105519035B (zh) * 2014-04-11 2019-01-08 倍福自动化有限公司 一种用于运行通信网络用户端的方法

Also Published As

Publication number Publication date
KR20120071301A (ko) 2012-07-02

Similar Documents

Publication Publication Date Title
US11646864B2 (en) Systems and methods for precise time synchronization with optical modules
US8768169B2 (en) Time synchronization method and system for a passive optical network system
US8126333B2 (en) Optical transmission system and synchronization method using time reference pulse
US8818201B2 (en) Optical communication
US9525482B1 (en) Apparatus and method for measurement of propagation time of a data stream in a transport network
US9264213B2 (en) Time synchronization method for communication system, slave station apparatus, master station apparatus, control device, and program
US8208815B1 (en) Bit accurate upstream burst transmission phase method for reducing burst data arrival variation
US10148539B2 (en) Use of common public radio interface over asymmetric networks
KR101290643B1 (ko) 광 전송 네트워크에서 시간 동기화 프로토콜을 베어링하는 방법 및 시스템
US9497019B2 (en) Time domains in a PON
CN101827098A (zh) 时间同步的处理方法及装置
US10211944B2 (en) Station-side device and communication method
US9407458B2 (en) Method and apparatus for transmitting an asynchronous transport signal over an optical section
US20160337730A1 (en) Ptp transparent clock system upgrade solution
JP2007295151A (ja) Ｐｏｎシステムとこれに使用する局側装置及び端末装置
EP3744020B1 (en) Systems and methods for precise time synchronization with optical modules
KR101217962B1 (ko) 클럭 동기화 방법 및 그를 위한 이더넷 시스템
JP4872518B2 (ja) 通信装置及び通信方法
KR101679628B1 (ko) Pon 구조 기반 정밀 시간 동기화 시스템 및 방법
JP4429988B2 (ja) 受動光網システムの局側通信装置及び上りバースト光信号送信タイミング制御方法
JP2011040870A (ja) 光伝送システム及び時刻基準パルスを用いた同期方法
US20170302433A1 (en) Method And Apparatus For Time Transport In A Communication Network
KR100606027B1 (ko) 수동형 광 가입자망을 통한 이더넷 프레임 전송시 왕복시간지연을 보상하는 방법 및 그 수동형 광 가입자망 시스템
JP2016213665A (ja) 通信システムおよび通信装置
WO2017197856A1 (zh) 数据通信方法、装置以及系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 7