KR101212744B1 - Non-Volitile Memory Device For Reducing Current Consumption - Google Patents

Non-Volitile Memory Device For Reducing Current Consumption Download PDF

Info

Publication number
KR101212744B1
KR101212744B1 KR1020100086671A KR20100086671A KR101212744B1 KR 101212744 B1 KR101212744 B1 KR 101212744B1 KR 1020100086671 A KR1020100086671 A KR 1020100086671A KR 20100086671 A KR20100086671 A KR 20100086671A KR 101212744 B1 KR101212744 B1 KR 101212744B1
Authority
KR
South Korea
Prior art keywords
high voltage
block
voltage
source
power
Prior art date
Application number
KR1020100086671A
Other languages
Korean (ko)
Other versions
KR20120024061A (en
Inventor
박명진
이상규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100086671A priority Critical patent/KR101212744B1/en
Publication of KR20120024061A publication Critical patent/KR20120024061A/en
Application granted granted Critical
Publication of KR101212744B1 publication Critical patent/KR101212744B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치는, 제 1 제어 신호에 응답하여 제 1 출력 노드에 프리차지 전압을 생성하는 제 1 전원 블록, 고전압 스위칭 제어 신호에 응답하여 상기 프리차지 전압을 제 2 출력 노드에 전달하는 고전압 스위칭 블록 및제 2 제어 신호에 응답하여 상기 제 2 출력 노드에 상기 프리차지 전압으로부터 펌핑된 고전압을 제공하는 제 2 전원 블록을 포함한다. The nonvolatile memory device may include a first power block configured to generate a precharge voltage at a first output node in response to a first control signal, and a high voltage switching unit configured to transfer the precharge voltage to a second output node in response to a high voltage switching control signal. And a second power block providing a high voltage pumped from the precharge voltage to the second output node in response to a block and a second control signal.

Description

전류 소모를 감소시키는 비휘발성 메모리 장치{Non-Volitile Memory Device For Reducing Current Consumption}Non-Volitile Memory Device For Reducing Current Consumption

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 보다 구체적으로는 전류 소모를 감소시키는 비휘발성 메모리 장치에 관한 것이다.
The present invention relates to a nonvolatile memory device, and more particularly, to a nonvolatile memory device for reducing current consumption.

일반적으로 비휘발성 메모리 중 낸드(NAND) 플래시 메모리와 같은 메모리 장치는 다양한 레벨의 고전압을 이용한다.In general, memory devices such as NAND flash memory among nonvolatile memories use various levels of high voltage.

예를 들어, 플래시 메모리의 다양한 고전압으로는, 프로그램시 선택된 워드라인에 인가해야 하는 프로그램 전압, 선택된 워드라인에 인접한 워드라인들에 인가해야 하는 패스 바이어스 전압, 선택된 워드라인과 소정 거리 이상 위치한 워드라인들에 인가하는 상대적 저레벨의 고전압등을 포함한다.For example, various high voltages of a flash memory may include a program voltage to be applied to a selected word line during programming, a pass bias voltage to be applied to word lines adjacent to the selected word line, and a word line located more than a predetermined distance from the selected word line. A high voltage lamp of a relatively low level applied to the field.

이러한 고전압을 만들기 위해 외부에서 인가하는 전원 전압을 펌핑(pumping)하여 고전압을 생성하도록 펌프 회로를 이용한다. In order to generate such a high voltage, a pump circuit is used to generate a high voltage by pumping an externally applied power supply voltage.

하지만, 다양한 펌프 회로를 활성화시키면 그에 따른 전류 소모의 양도 증대한다. 각 펌프 회로의 활성화 시간을 분산시킨다 해도, 펌핑되는 펌프의 개수에 따라 전류 소모가 증대된다는 어려운 점이 발생할 수 있다.
However, activating the various pump circuits also increases the amount of current consumption. Even if the activation time of each pump circuit is dispersed, it may be difficult to increase the current consumption depending on the number of pumps being pumped.

본 발명의 기술적 과제는 전류 소모를 제어하는 비휘발성 메모리 장치를 제공하는 것이다.
An object of the present invention is to provide a nonvolatile memory device for controlling current consumption.

본 발명의 기술적 과제를 달성하기 위하여, 일 실시예에 따른 비휘발성 메모리 장치는, 제 1 제어 신호에 응답하여 제 1 출력 노드에 프리차지 전압을 생성하는 제 1 전원 블록, 고전압 스위칭 제어 신호에 응답하여 상기 프리차지 전압을 제 2 출력 노드에 전달하는 고전압 스위칭 블록 및제 2 제어 신호에 응답하여 상기 제 2 출력 노드에 상기 프리차지 전압으로부터 펌핑된 고전압을 제공하는 제 2 전원 블록을 포함한다. In order to achieve the technical object of the present invention, a non-volatile memory device according to an embodiment, in response to the first power block, high voltage switching control signal for generating a precharge voltage at the first output node in response to the first control signal And a high voltage switching block that delivers the precharge voltage to a second output node and a second power block that provides a high voltage pumped from the precharge voltage to the second output node in response to a second control signal.

본 발명의 기술적 과제를 달성하기 위하여, 다른 실시예에 따른 비휘발성 메모리 장치는, 고전압 스위칭 제어 신호 및 기준 소스 전압에 응답하여 제 1 및 제 2 소스 전압을 동일한 제 1 레벨로 프리차지하는 고전압 스위칭 블록 및 상기 기준 소스 전압, 상기 제 1 및 제 2 소스 전압을 이용하여 서로 다른 레벨의 고전압을 각각 생성하는 전원 생성 블록을 포함한다.
In order to achieve the technical object of the present invention, a nonvolatile memory device according to another embodiment, a high voltage switching block for precharging the first and second source voltage to the same first level in response to the high voltage switching control signal and the reference source voltage. And a power generation block configured to generate high voltages having different levels, respectively, by using the reference source voltage and the first and second source voltages.

본 발명의 일 실시예에 따르면, 일정 레벨로 펌프의 소스 전압을 프리차지시킴으로써 전류 소모를 감소시킬 수 있다.
According to one embodiment of the present invention, current consumption can be reduced by precharging the source voltage of the pump to a certain level.

도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도,
도 2는 도 1에 따른 고전압 스위칭 블록의 블록도,
도 3은 도 2에 따른 스위칭부의 회로도,
도 4는 도 1에 따른 전원 생성 블록의 블록도, 및
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작을 나타낸 타이밍 다이어그램이다.1 is a block diagram of a nonvolatile memory device according to an embodiment of the present invention;
2 is a block diagram of a high voltage switching block according to FIG. 1;
3 is a circuit diagram of a switching unit according to FIG. 2;
4 is a block diagram of a power generation block according to FIG. 1, and
5 is a timing diagram illustrating an operation of a nonvolatile memory device according to an embodiment of the present invention.

이하, 본 발명의 실시예에 의한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도 또는 도면들을 참고하여 본 발명에 대해 설명하도록 한다. Hereinafter, the present invention will be described with reference to a block diagram or drawings for describing a nonvolatile memory device according to an embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도이다. 여기서, 비휘발성 메모리 장치는 낸드 플래시 메모리를 이용한 메모리 장치로 예시하기로 한다.1 is a block diagram of a non-volatile memory device according to an embodiment of the invention. The nonvolatile memory device will be exemplified as a memory device using NAND flash memory.

도 1을 참조하면, 비휘발성 메모리 장치는 고전압 스위칭 블록(100) 및 전원 생성 블록(200)을 포함한다.Referring to FIG. 1, a nonvolatile memory device includes a high voltage switching block 100 and a power generation block 200.

고전압 스위칭 블록(100)은 고전압 스위칭 제어 신호(HVSW_EN) 및 기준 소스 전압으로 이용될 패스 소스 전압(PASS-source)에 응답하여 프로그램 소스 전압(PGM_source), 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)을 제공한다. The high voltage switching block 100 is a program source voltage PGM_source, a first source voltage source1 and a second source in response to the high voltage switching control signal HVSW_EN and the pass source voltage PASS-source to be used as the reference source voltage. Provide a voltage source2.

보다 구체적으로 설명하면, 고전압 스위칭 블록(100)은 고전압 스위칭 제어 신호(EN)가 활성화되면, 패스 소스 전압(PASS-source)을 인가받아, 프로그램 소스 전압(PGM_source), 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)을 소정 레벨로 프리차지 시킨다. 즉, 고전압 스위칭 블록(100)은 고전압 스위칭 제어 신호(EN)가 활성화되면, 프로그램 소스 전압(PGM_source), 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)을 패스 소스 전압(PASS-source)으로 프리차지 시킨다.In more detail, when the high voltage switching control signal EN is activated, the high voltage switching block 100 receives the pass source voltage PASS-source, and thus, the program source voltage PGM_source and the first source voltage source1. And precharges the second source voltage source2 to a predetermined level. That is, when the high voltage switching control signal EN is activated, the high voltage switching block 100 passes the program source voltage PGM_source, the first source voltage source1, and the second source voltage source2 to the pass source voltage PASS-source. Precharge with).

여기서, 프로그램 소스 전압(PGM_source)은 프로그램시 선택된 워드라인에 인가해야 하는 프로그램 전압을 위한 소스 전압이고, 패스 소스 전압(PASS-source)은 선택된 워드라인에 인접한 워드라인들에 인가해야 하는 패스 바이어스 전압을 위한 소스 전압, 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)은 선택된 워드라인과 소정 거리 이상 위치한 워드라인들에 인가하는 상대적 저레벨의 고전압으로 예시한다. 각각의 전압 레벨은 프로그램 소스 전압(PGM_source)의 타겟 레벨은 9~12V, 패스 소스 전압(PASS-source)의 타겟 레벨은 약 9V, 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)의 타겟 레벨은 9V 이하일 수 있다.Here, the program source voltage PGM_source is a source voltage for the program voltage to be applied to the selected word line during programming, and the pass source voltage PASS-source is a pass bias voltage to be applied to word lines adjacent to the selected word line. The source voltage, the first source voltage source1, and the second source voltage source2 for exemplify a relatively low level high voltage applied to word lines positioned over a predetermined distance from the selected word line. Each voltage level has a target level of 9 to 12V of the program source voltage PGM_source, a target level of the pass source voltage PASS-source of about 9V, and a target source of the first source voltage source1 and the second source voltage source2. The target level may be 9V or less.

한편, 전원 생성 블록(200)은 클럭(CLKs; 다양한 클럭 신호), 프로그램 소스 전압(PGM_source), 패스 소스 전압(PASS-source), 제 1 소스 전압(source1) 및 제 2 소스 전압(source2)을 이용하여, 프로그램 전압(VPGM), 패스 전압(VPASS), 제 1 범위 전압(LV_Range1), 및 제 2 범위 전압(LV_Range2)을 생성한다.Meanwhile, the power generation block 200 may determine a clock CLKs (various clock signals), a program source voltage PGM_source, a pass source voltage PASS-source, a first source voltage source1, and a second source voltage source2. The program voltage VPGM, the pass voltage VPASS, the first range voltage LV_Range1, and the second range voltage LV_Range2 are generated.

전원 생성 블록(200)은 펌핑 동작을 통해 생성된 소스 전압을 이용하여 레귤레이션함으로써 원하는 레벨의 다양한 고전압들을 생성할 수 있다. 특히, 본 발명의 일 실시예에 따른 전원 생성 블록(200)은 우선적으로 패스 소스 전압(PASS-source)을 생성하여 이를 고전압 스위칭 블록(100)에 제공한다. 이후, 고전압 스위칭 블록(100)에 의해 프리차지된 전압들로부터 전원 생성 블록(200)이 다양한 레벨의 고전압을 생성할 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.The power generation block 200 may generate various high voltages of a desired level by regulating using a source voltage generated through a pumping operation. In particular, the power generation block 200 according to an embodiment of the present invention first generates a pass source voltage PASS-source and provides it to the high voltage switching block 100. Thereafter, the power generation block 200 may generate various levels of high voltage from the voltages precharged by the high voltage switching block 100. A detailed description thereof will be described later.

도 2는 도 1에 따른 고전압 스위칭 블록(100)의 블록도이다. 도 2를 참조하여 보다 자세히 설명하기로 한다.2 is a block diagram of the high voltage switching block 100 according to FIG. 1. This will be described in more detail with reference to FIG. 2.

도 2를 참조하면, 고전압 스위칭 블록(100)은 제 1 내지 제 3 고전압 스위칭부(120, 140, 160)를 포함한다.Referring to FIG. 2, the high voltage switching block 100 includes first to third high voltage switching units 120, 140, and 160.

제 1 고전압 스위칭부(120)는 제 1 스위칭부(121) 및 제 1 NMOS 트랜지스터(NM1)를 포함한다.The first high voltage switching unit 120 includes a first switching unit 121 and a first NMOS transistor NM1.

또한, 제 2 고전압 스위칭부(140)는 제 2 스위칭부(141) 및 제 2 NMOS 트랜지스터(NM2)를 포함한다.In addition, the second high voltage switching unit 140 includes a second switching unit 141 and a second NMOS transistor NM2.

마찬가지로, 제 3 고전압 스위칭부(160)는 제 3 스위칭부(161) 및 제 3 NMOS 트랜지스터(NM3)를 포함한다.Similarly, the third high voltage switching unit 160 includes a third switching unit 161 and a third NMOS transistor NM3.

이러한 제 1 고전압 스위칭부(120)는 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여, 고전압 전원(VPP)을 인가받아 패스 소스 전압(PASS-source)레벨의 프로그램 소스 전압(PGM_source)을 제공한다.The first high voltage switching unit 120 receives the high voltage power supply VPP in response to the high voltage switching control signal HVSW_EN to provide a program source voltage PGM_source having a pass source voltage PASS-source level.

보다 자세히 설명하면, 제 1 스위칭부(121)는 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여 고전압 전원(VPP)을 생성한다. In more detail, the first switching unit 121 generates the high voltage power supply VPP in response to the high voltage switching control signal HVSW_EN.

한편, 제 1 NMOS 트랜지스터(NM1)는 고전압 전원(VPP)을 인가받는 게이트, 패스 소스 전압(PASS_source)을 인가받는 소스 및 프로그램 소스 전압(PGM_source)을 제공하는 드레인을 포함한다. The first NMOS transistor NM1 includes a gate to which the high voltage power supply VPP is applied, a source to which the pass source voltage PASS_source is applied, and a drain to provide a program source voltage PGM_source.

그리하여, 제 1 NMOS 트랜지스터(NM1)는 문턱전압(Vt)만큼 드랍(drop)된 레벨을 프로그램 소스 전압(PGM_source)으로 제공할 수 있다. 여기서, 패스 소스 전압(PASS_source)은 예컨대, 9V, 고전압 전원(VPP)은 12V, 문턱 전압(Vt)은 3V라고 예시할 수 있다. 따라서, 제 1 고전압 스위칭부(120)는 패스 소스 전압(PASS_source) 레벨의 프로그램 소스 전압(PGM_source)을 제공할 수 있다.Thus, the first NMOS transistor NM1 may provide the level dropped by the threshold voltage Vt to the program source voltage PGM_source. Here, for example, the pass source voltage PASS_source may be 9V, the high voltage power supply VPP is 12V, and the threshold voltage Vt is 3V. Accordingly, the first high voltage switching unit 120 may provide the program source voltage PGM_source of the pass source voltage PASS_source level.

이와 마찬가지로, 제 2 고전압 스위칭부(140)는 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여, 고전압 전원(VPP)을 인가받아 패스 소스 전압(PASS-source)레벨의 제 1 소스 전압(source1)을 제공한다. 여기서, 제 1 소스 전압(source1)은 패스 소스 전압(PASS-source)레벨과 실질적으로 동등한 레벨이다. Similarly, the second high voltage switching unit 140 receives the high voltage power supply VPP in response to the high voltage switching control signal HVSW_EN to provide the first source voltage source1 of the pass source voltage PASS-source level. do. Here, the first source voltage source1 is substantially the same level as the pass source voltage PASS-source level.

또한, 유사한 원리로, 제 3 고전압 스위칭부(160)는 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여, 고전압 전원(VPP)을 인가받아 패스 소스 전압(PASS-source)레벨의 제 2 소스 전압(source2)을 제공한다. 여기서, 제 2 소스 전압(source2)은 패스 소스 전압(PASS-source)레벨과 실질적으로 동등한 레벨이다. In addition, in a similar principle, the third high voltage switching unit 160 receives the high voltage power supply VPP in response to the high voltage switching control signal HVSW_EN to receive the second source voltage source2 at the pass source voltage PASS-source level. ). Here, the second source voltage source2 is at a level substantially equal to the pass source voltage PASS-source level.

이와 같이, 본 발명의 일 실시예에 따르면, 고전압 스위칭 블록(100)을 구비함으로써, 우선적으로 생성된 패스 소스 전압(PASS_source)을 이용하여, 다른 펌프 회로에 이용될 소스 전압들도 동일한 레벨로 프리차지 시킬 수 있다.As such, according to an embodiment of the present invention, by providing the high voltage switching block 100, by using the pass source voltage PASS_source generated first, source voltages to be used in other pump circuits may also be freed to the same level. I can charge it.

도 3은 도 2에 따른 제 1 스위칭부(121)의 회로도이다.3 is a circuit diagram of the first switching unit 121 according to FIG. 2.

도 3을 참조하면, 제 1 스위칭부(121)는 제 1 내지 제 3 NMOS 트랜지스터(N1, N2, N3) 및 제 1 PMOS 트랜지스터(P1)를 포함한다.Referring to FIG. 3, the first switching unit 121 includes first to third NMOS transistors N1, N2, and N3 and a first PMOS transistor P1.

제 1 NMOS 트랜지스터(N1)는 전원 전압(VCC)을 인가받는 게이트, 고전압 스위칭 제어 신호(HVSW_EN)을 인가받는 소스 및 노드 a에 연결된 드레인을 포함한다. The first NMOS transistor N1 includes a gate to which the power supply voltage VCC is applied, a source to which the high voltage switching control signal HVSW_EN is applied, and a drain connected to the node a.

제 2 NMOS 트랜지스터(N2)는 디플리션 타입(depletion type)의 트랜지스터로서, 예컨대 문턱 전압은 -2.3V로서 예시하기로 한다. 제 2 NMOS 트랜지스터(N2)는 패스 소스 전압(PASS_source)을 인가받는 소스, 노드 a와 연결된 게이트 및 제 1 PMOS 트랜지스터(P1)와 연결된 드레인을 포함한다.The second NMOS transistor N2 is a depletion type transistor. For example, the threshold voltage is -2.3V. The second NMOS transistor N2 includes a source to which the pass source voltage PASS_source is applied, a gate connected to the node a, and a drain connected to the first PMOS transistor P1.

제 3 NMOS 트랜지스터(N3)는 디스차지(discharge) 트랜지스터로서, 고전압 스위칭 제어 부신호(HVSW_ENb)를 인가받는 게이트 및 노드 a에 연결된 드레인을 포함한다.The third NMOS transistor N3 is a discharge transistor and includes a gate to which the high voltage switching control subsignal HVSW_ENb is applied and a drain connected to the node a.

제 1 PMOS 트랜지스터(P1)는 고전압 스위칭 제어 부신호(HVSW_ENb)를 인가받는 게이트 및 노드 a에 연결된 드레인을 포함한다.The first PMOS transistor P1 includes a gate to which the high voltage switching control subsignal HVSW_ENb is applied and a drain connected to the node a.

제 1 스위칭부(121)의 동작을 설명하기로 한다.An operation of the first switching unit 121 will be described.

우선, 고전압 스위칭 제어 신호(HVSW_EN)가 활성화된 경우를 설명하기로 한다.First, a case where the high voltage switching control signal HVSW_EN is activated will be described.

활성화된 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여 제 1 NMOS 트랜지스터(N1)가 턴온되되, 문턱 전압(Vt, 여기서는 1V)만큼 드랍되어 노드 a에는 2.3V가 전달된다. 노드 a의 전압이 디플리션 타입의 제 2 NMOS 트랜지스터(N2)에 인가되면, 제 2 NMOS 트랜지스터(N2)의 드레인에 걸리는 전압은 제 2 NMOS 트랜지스터(N2)의 게이트 전압에 문턱 전압(-2.3V)만큼 상승된 전압이 제공된다. The first NMOS transistor N1 is turned on in response to the activated high voltage switching control signal HVSW_EN, but drops by the threshold voltage Vt (here, 1V) so that 2.3V is transmitted to the node a. When the voltage of the node a is applied to the second NMOS transistor N2 of the depletion type, the voltage applied to the drain of the second NMOS transistor N2 is equal to the threshold voltage (−2.3) with the gate voltage of the second NMOS transistor N2. The voltage raised by V) is provided.

이러한 루프(loop)를 반복하게 되면 최종 제 1 스위칭부(121)의 출력단은 소정 레벨의 고전원 전압(VPP)이 제공될 수 있다.When the loop is repeated, the output terminal of the final first switching unit 121 may be provided with a high level of the high power voltage VPP.

이후, 고전압 스위칭 제어 신호(HVSW_EN)가 비활성화되면, 고전압 스위칭 제어 부신호(HVSW_ENb)가 하이 레벨이 되어, 제 3 NMOS 트랜지스터(N3)가 턴온됨으로써 출력단의 레벨은 디스차지된다.Thereafter, when the high voltage switching control signal HVSW_EN is deactivated, the high voltage switching control subsignal HVSW_ENb becomes a high level, and the level of the output terminal is discharged by turning on the third NMOS transistor N3.

따라서, 본 발명의 일 실시예에 의해, 고전압 스위칭 제어 신호(HVSW_EN)가 활성화되는 구간 동안은 각 스위칭부(도 2 참조)가 패스 소스 전압(PASS_source) 레벨로 다양한 소스 전압들을 프리차지시킬 수 있다.Therefore, according to an embodiment of the present invention, during the period in which the high voltage switching control signal HVSW_EN is activated, each switching unit (see FIG. 2) may precharge various source voltages to the pass source voltage PASS_source level. .

도 4는 도 1에 따른 전원 생성 블록(200) 및 고전압 스위칭 블록(100)의 상세한 블록도이다.4 is a detailed block diagram of the power generation block 200 and the high voltage switching block 100 according to FIG. 1.

도 4를 참조하여 고전압 스위칭 블록(100)과 전원 생성 블록(200)의 동작을 설명하기로 한다. An operation of the high voltage switching block 100 and the power generation block 200 will be described with reference to FIG. 4.

전원 생성 블록(200) 은 제 1 내지 제 4 전원 블록(220, 240, 260, 280)을 포함한다.The power generation block 200 includes first to fourth power blocks 220, 240, 260, and 280.

먼저, 각 전원 블록에 프리차지 전압을 제공하는 제 2 전원 블록(240)을 설명하기로 한다.First, a second power block 240 that provides a precharge voltage to each power block will be described.

제 2 전원 블록(240)은 제 3 및 제 4 클럭(PASS_CLK1, PASS_CLK2)에 응답하여 패스 바이어스 전압(VPASS)을 생성한다. 보다 구체적으로, 제 2 전원 블록(240)은 제 2 펌프(225) 및 제 2 레귤레이터(235)를 포함한다.The second power block 240 generates a pass bias voltage VPASS in response to the third and fourth clocks PASS_CLK1 and PASS_CLK2. More specifically, the second power block 240 includes a second pump 225 and a second regulator 235.

제 2 펌프(225)는 제 3 및 제 4 클럭(PASS_CLK1, PASS_CLK2)에 응답하여 소정 펌핑 동작을 통해 패스 소스 전압(PASS_source)을 생성한다. 제 2 레귤레이터(235)는 패스 소스 전압(PASS_source)을 레귤레이팅하여 패스 바이어스 전압(VPASS)을 생성한다.The second pump 225 generates a pass source voltage PASS_source through a predetermined pumping operation in response to the third and fourth clocks PASS_CLK1 and PASS_CLK2. The second regulator 235 regulates the pass source voltage PASS_source to generate a pass bias voltage VPASS.

이 때, 고전압 스위칭 블록(100)은, 전술한 바와 같이 고전압 스위칭 제어 신호(HVSW_EN)에 응답하여 패스 소스 전압(PASS_source)을 각 전원 블록들(220, 260, 280)의 기준 소스 전압으로서 제공할 수 있다. 다시 말하면, 각 전원 블록들(220, 260, 280)은 패스 소스 전압(PASS_source) 레벨의 전압을 프리차지 전압으로서 이용할 수 있다.In this case, the high voltage switching block 100 may provide the pass source voltage PASS_source as a reference source voltage of each of the power blocks 220, 260, and 280 in response to the high voltage switching control signal HVSW_EN as described above. Can be. In other words, each of the power blocks 220, 260, and 280 may use a voltage at the pass source voltage PASS_source level as the precharge voltage.

계속해서 기타 전원 블록들(220, 260, 280)에 대해 설명하면, 제 1 전원 블록(220)은 제 1 및 제 2 클럭(PE_CLK1, PE_CLK2)에 응답하여 프로그램 전압(VPGM)을 생성한다. 보다 구체적으로, 제 1 전원 블록(220)은 제 1 펌프(205) 및 제 1 레귤레이터(215)를 포함한다.Subsequently, the other power blocks 220, 260, and 280 will be described. The first power block 220 generates the program voltage VPGM in response to the first and second clocks PE_CLK1 and PE_CLK2. More specifically, the first power block 220 includes a first pump 205 and a first regulator 215.

제 1 펌프(205)는 제 1 및 제 2 클럭(PE_CLK1, PE_CLK2)에 응답하여 소정 펌핑 동작을 통해 프로그램 소스 전압(PGM_source)을 생성한다. 제 1 레귤레이터(215)는 프로그램 소스 전압(PGM_source)을 레귤레이팅하여 프로그램 전압(VPGM)을 제공한다.The first pump 205 generates the program source voltage PGM_source through a predetermined pumping operation in response to the first and second clocks PE_CLK1 and PE_CLK2. The first regulator 215 regulates the program source voltage PGM_source to provide a program voltage VPGM.

이 때, 제 1 펌프(205)는 본 발명의 일 실시예에 따라 고전압 스위칭 블록(100)에 의해 제공된 프리차지된 전압, 즉 프로그램 소스 전압(PGM_source)으로부터 소정 펌핑 동작을 함으로써, 펌핑 시간을 단축시킬 수 있으며, 과도한 펌핑 동작이 방지되므로 불필요한 전류 소모를 감소시킬 수 있다.At this time, the first pump 205 shortens the pumping time by performing a predetermined pumping operation from the precharged voltage provided by the high voltage switching block 100, that is, the program source voltage PGM_source, according to an embodiment of the present invention. It is possible to reduce excessive current consumption by preventing excessive pumping operation.

제 3 전원 블록(260)은 제 5 및 제 6 클럭(CLK1, CLK2)에 응답하여 제 1 범위 전압(LV_Range1)을 생성한다. 보다 구체적으로, 제 3 전원 블록(260)은 제 3 펌프(245) 및 제 3 레귤레이터(255)를 포함한다.The third power block 260 generates the first range voltage LV_Range1 in response to the fifth and sixth clocks CLK1 and CLK2. More specifically, the third power block 260 includes a third pump 245 and a third regulator 255.

제 3 펌프(245)는 제 5 및 제 6 클럭(CLK1, CLK2)에 응답하여 소정 펌핑 동작을 통해 제 1 소스 전압(source1)을 생성한다. 제 3 레귤레이터(255)는 제 1 소스 전압(source1)을 레귤레이팅하여 제 1 범위 전압(LV_Range1)을 생성한다.The third pump 245 generates the first source voltage source1 through a predetermined pumping operation in response to the fifth and sixth clocks CLK1 and CLK2. The third regulator 255 regulates the first source voltage source1 to generate the first range voltage LV_Range1.

이 때, 제 3 레귤레이터(255)는 본 발명의 일 실시예에 따라 미리 프리차지된 레벨의 제 1 소스 전압(source1)으로부터 소정 레벨을 만족시키도록 레귤레이팅한다. 한편, 제 3 전원 블록(260)의 제 3 펌프(245)는 별도의 펌핑 동작을 하지 않아도 되므로 전류 소모를 감소시킬 수 있다.At this time, the third regulator 255 regulates to satisfy a predetermined level from the first source voltage source1 of the precharged level according to an embodiment of the present invention. Meanwhile, since the third pump 245 of the third power block 260 does not need to perform a separate pumping operation, current consumption may be reduced.

제 4 전원 블록(280)은 제 5 및 제 6 클럭(CLK1, CLK2)에 응답하여 제 2 범위 전압(LV_Range2)을 생성한다. 보다 구체적으로, 제 4 전원 블록(280)은 제 4 펌프(265) 및 제 4 레귤레이터(275)를 포함한다.The fourth power block 280 generates the second range voltage LV_Range2 in response to the fifth and sixth clocks CLK1 and CLK2. More specifically, the fourth power block 280 includes a fourth pump 265 and a fourth regulator 275.

제 4 펌프(265)는 제 5 및 제 6 클럭(CLK1, CLK2)에 응답하여 소정 펌핑 동작을 통해 제 2 소스 전압(source2)을 생성한다. 제 4 레귤레이터(275)는 제 2 소스 전압(source2)을 레귤레이팅하여 제 2 범위 전압(LV_Range2)을 생성한다.The fourth pump 265 generates the second source voltage source2 through a predetermined pumping operation in response to the fifth and sixth clocks CLK1 and CLK2. The fourth regulator 275 regulates the second source voltage source2 to generate the second range voltage LV_Range2.

이 때, 제 4 레귤레이터(275)는 본 발명의 일 실시예에 따라 미리 프리차지된 레벨의 제 2 소스 전압(source2)으로부터 소정 레벨을 만족시키도록 레귤레이팅한다. 경우에 따라, 이미 설명한 바와 같이 제 4 전원 블록(280)의 제 4 펌프(265)는 실질적으로는 펌핑 동작을 하지 않는 것도 가능하다.At this time, the fourth regulator 275 regulates to satisfy the predetermined level from the second source voltage source2 of the precharged level according to the embodiment of the present invention. In some cases, as described above, the fourth pump 265 of the fourth power block 280 may not be substantially pumped.

여기서, 각 펌프마다 인가되는 클럭을 서로 다른 것으로 예시하였으나 이에 제한되는 것은 아니다. 동일 클럭 신호를 이용하는 것을 배제한 것은 아니다.Here, although the clock applied to each pump is illustrated as different, the present invention is not limited thereto. It is not excluded to use the same clock signal.

도 5는 도 1에 따른 비휘발성 메모리 장치의 동작을 나타내는 타이밍 다이어 그램이다.FIG. 5 is a timing diagram illustrating an operation of the nonvolatile memory device of FIG. 1.

다시 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기로 한다.The operation of the nonvolatile memory device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 5 again.

타이밍 다이어그램에서, PE_PMP_EN, PE_PMP_DIS 등으로 표기된 것은 미설명된 펌핑 회로의 활성화 관련 신호라고 이해할 수도 있겠으나, 설명의 편의에 따른 각 전원 블록의 활성화 및 비활성화를 나타내는 표기로 이해할 수도 있겠다. 여기서는 후자로서 예시하기로 한다. 따라서, 순차적으로PE_PMP_EN, PE_PMP_DIS는 제 1 전원 블록(220)의 활성화 및 비활성화 상태를, PASS_PMP_EN, PASS_PMP_DIS는 제 2 전원 블록(240)의 활성화 및 비활성화 상태를 의미한다.In the timing diagram, it may be understood that the markings such as PE_PMP_EN, PE_PMP_DIS, etc. are signals related to activation of the pumping circuit, which are not described, but may be understood as markings indicating activation and deactivation of each power block for convenience of description. The latter will be illustrated here. Accordingly, PE_PMP_EN and PE_PMP_DIS sequentially indicate activation and deactivation states of the first power block 220, and PASS_PMP_EN and PASS_PMP_DIS mean activation and deactivation states of the second power block 240.

시간 t0에서, 가장 먼저 제 2 전원 블록(240)이 활성화되어 패스 소스 전압(PASS-source)을 생성한다. 즉, a 로 표시된 구간은 제 2 펌프(225)가 펌핑을 하는 구간이다.At time t0, first, the second power block 240 is activated to generate a pass source voltage PASS-source. That is, the section indicated by a is a section in which the second pump 225 pumps.

이와 동시에, 시간 t0-t1 구간에서 고전압 스위칭 제어 신호(HVSW_EN)가 활성화됨으로써, 고전압 스위칭 블록(100)에서는 프리차지 동작을 수행한다.At the same time, the high voltage switching control signal HVSW_EN is activated in the time period t0-t1, so that the high voltage switching block 100 performs the precharge operation.

다시 말하면, 시간 t0-t1 구간에서는 제 2 펌프(225)는 펌핑 동작을 하면서 패스 소스 전압(PASS-source)을 생성하고, 고전압 스위칭 블록(100)은 나머지 각 펌프 회로의 소스 전압들을 패스 소스 전압(PASS-source) 레벨로 동일하게 프리차지시킬 수 있다.In other words, the second pump 225 generates a pass source voltage PASS-source during the time t0-t1 period, and the high voltage switching block 100 passes the source voltages of the remaining pump circuits to the pass source voltage. The same can be precharged at the (PASS-source) level.

시간 t1 이후, 제 1 전원 블록(220)이 활성화되며, 패스 소스 전압(PASS_source) 레벨로 프리차지된 프로그램 소스 전압(PGM_source)을 원하는 레벨까지 펌핑시킨다. 즉, b로 표시된 구간은 제 1 펌프(205)가 펌핑을 하는 구간이다.After the time t1, the first power block 220 is activated and pumps the program source voltage PGM_source precharged to the pass source voltage PASS_source level to a desired level. That is, the section indicated by b is a section in which the first pump 205 pumps.

시간 t2 이후, 제 3 전원 블록(260)이 활성화되고, 시간 t3 이후, 제 4 전원 블록(280)이 활성화되어, 각각 소정의 상대적 저레벨의 고전압을 만족시킬 때까지 레귤레이팅이 수행된다.After time t2, the third power block 260 is activated, and after time t3, the fourth power block 280 is activated, and regulating is performed until each of the predetermined high voltages of a relatively low level is satisfied.

시간 t4 이후, 모든 전원 블록(220, 240, 260, 280)이 비활성화되어도, 펌핑을 위한 각각의 소스 전압들은 레귤레이팅된 안정된 레벨을 유지한다.After time t4, even if all power blocks 220, 240, 260, 280 are deactivated, the respective source voltages for pumping maintain a regulated stable level.

이와 같이, 본 발명의 일 실시예에 따르면, 펌핑의 소스 전압 기준 레벨을 설정하고, 설정된 전압 레벨로 다른 펌핑 회로들의 소스 전압을 프리차지 시킴으로써 펌핑 회로들의 펌핑 동작을 완화시키거나 경감시킬 수 있다. 또한, 펌핑 동작이 경감되므로, 펌핑 시간이 단축되어 원하는 레벨에 보다 빠르게 도달할 수 있다. 더 나아가, 펌핑 동작이 경감되므로 전류 소모를 감소시킬 수 있다.As such, according to an embodiment of the present invention, the pumping operation of the pumping circuits may be alleviated or reduced by setting a source voltage reference level of pumping and precharging the source voltages of other pumping circuits to the set voltage level. In addition, since the pumping operation is reduced, the pumping time can be shortened to reach the desired level faster. Furthermore, the pumping operation can be reduced, thereby reducing the current consumption.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

120: 제 1 고전압 스위칭부 140: 제 2 고전압 스위칭부
160: 제 3 고전압 스위칭부 220: 제 1 전원 블록
240: 제 2 전원 블록 260: 제 3 전원 블록
280: 제 4 전원 블록120: first high voltage switching unit 140: second high voltage switching unit
160: third high voltage switching unit 220: first power block
240: second power block 260: third power block
280: fourth power block

Claims (14)

제 1 제어 신호에 응답하여 제 1 출력 노드에 프리차지 전압을 생성하는 제 1 전원 블록;
고전압 스위칭 제어 신호에 응답하여 상기 프리차지 전압을 제 2 출력 노드에 전달하는 고전압 스위칭 블록; 및
제 2 제어 신호에 응답하여 상기 제 2 출력 노드에 상기 프리차지 전압으로부터 펌핑된 고전압을 제공하는 제 2 전원 블록을 포함하되,
상기 제 1 출력 노드는 상기 제 1 전원 블록의 출력단에 연결되고,
상기 제 2 출력 노드는 상기 제 2 전원 블록의 출력단에 연결되며,
상기 고전압 스위칭 블록은 상기 제 1 전원 블록 및 상기 제 2 전원 블록 사이에 배치되며, 상기 제 1 출력 노드 및 상기 제 2 출력 노드에 각각 연결되는 비휘발성 메모리 장치.A first power block generating a precharge voltage at the first output node in response to the first control signal;
A high voltage switching block transferring the precharge voltage to a second output node in response to a high voltage switching control signal; And
A second power block providing a high voltage pumped from the precharge voltage to the second output node in response to a second control signal;
The first output node is connected to an output terminal of the first power block,
The second output node is connected to the output terminal of the second power block,
The high voltage switching block is disposed between the first power block and the second power block, and is connected to the first output node and the second output node, respectively. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1항에 있어서,
상기 고전압 스위칭 블록은,
상기 고전압 스위칭 제어 신호가 활성화되면 상기 프리차지 전압을 상기 제 2 전원 블록의 기준 소스 전압 레벨로서 제공하는 비휘발성 메모리 장치.The method of claim 1,
The high voltage switching block,
And provide the precharge voltage as a reference source voltage level of the second power block when the high voltage switching control signal is activated. 삭제delete 고전압 스위칭 제어 신호 및 기준 소스 전압에 응답하여 제 1 및 제 2 소스 전압을 동일한 제 1 레벨로 프리차지하는 고전압 스위칭 블록; 및
상기 기준 소스 전압, 상기 제 1 및 제 2 소스 전압을 이용하여 서로 다른 레벨의 고전압을 각각 생성하는 전원 생성 블록을 포함하되,
상기 전원 생성 블록은, 우선적으로 상기 기준 소스 전압을 생성하여 상기 고전압 스위칭블록에 제공하고, 상기 고전압 스위칭 블록으로부터 수신한 상기 제 1 및 제 2 소스 전압을 타겟 소스 전압 레벨이 되도록 펌핑 및 레귤레이팅하는 비휘발성 메모리 장치.A high voltage switching block for precharging the first and second source voltages to the same first level in response to the high voltage switching control signal and the reference source voltage; And
And a power generation block configured to generate high voltages of different levels using the reference source voltage and the first and second source voltages, respectively.
The power generation block first generates and provides the reference source voltage to the high voltage switching block, and pumps and regulates the first and second source voltages received from the high voltage switching block to a target source voltage level. Nonvolatile Memory Device. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 4항에 있어서,
상기 고전압 스위칭 블록은,
상기 고전압 스위칭 제어 신호가 활성화되면 상기 제 1 및 제 2 소스 전압을 상기 제 1 레벨로서 제공하는 비휘발성 메모리 장치.5. The method of claim 4,
The high voltage switching block,
And providing the first and second source voltages as the first level when the high voltage switching control signal is activated. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제 5항에 있어서,
상기 고전압 스위칭 블록은,
상기 제 1 레벨을 갖도록 상기 제 1 소스 전압을 프리차지시키는 제 1 고전압 스위칭부; 및
상기 제 1 레벨을 갖도록 상기 제 2 소스 전압을 프리차지시키는 제 2 고전압 스위칭부를 포함하는 비휘발성 메모리 장치.6. The method of claim 5,
The high voltage switching block,
A first high voltage switching unit which precharges the first source voltage to have the first level; And
And a second high voltage switching unit for precharging the second source voltage to have the first level. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 has been abandoned due to the setting registration fee. 제 6항에 있어서,
상기 제 1 고전압 스위칭부는,
상기 고전압 스위칭 제어 신호에 응답하여 고전압 전원을 생성하는 스위칭부; 및
상기 고전압 전원을 문턱전압만큼 강하시켜 상기 제 1 소스 전압을 상기 기준 소스 전압 레벨로 프리차지시키는 제 1 능동 소자를 포함하는 비휘발성 메모리 장치.The method according to claim 6,
The first high voltage switching unit,
A switching unit generating a high voltage power in response to the high voltage switching control signal; And
And a first active element for dropping the high voltage power supply by a threshold voltage to precharge the first source voltage to the reference source voltage level. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 6항에 있어서,
상기 제 2 고전압 스위칭부는,
상기 고전압 스위칭 제어 신호에 응답하여 고전압 전원을 생성하는 스위칭부; 및
상기 고전압 전원을 문턱전압만큼 강하시켜 상기 제 2 소스 전압을 상기 기준 소스 전압 레벨로 프리차지시키는 제 2 능동 소자를 포함하는 비휘발성 메모리 장치.The method according to claim 6,
The second high voltage switching unit,
A switching unit generating a high voltage power in response to the high voltage switching control signal; And
And a second active element for dropping the high voltage power supply by a threshold voltage to precharge the second source voltage to the reference source voltage level. 삭제delete 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 has been abandoned due to the setting registration fee. 제 4항에 있어서,
상기 전원 생성 블록은,
상기 제 1 소스 전압을 타겟 레벨이 되도록 하는 제 1 전원 블록;
상기 제 2 소스 전압을 타겟 소스 전압 레벨이 되도록 하는 제 2 전원 블록; 및
상기 기준 소스 전압을 생성하는 기준 소스 전원 블록을 포함하는 비휘발성 메모리 장치. 5. The method of claim 4,
The power generation block,
A first power block for bringing the first source voltage to a target level;
A second power supply block for bringing the second source voltage to a target source voltage level; And
And a reference source power block to generate the reference source voltage. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 10항에 있어서,
상기 제 1 전원 블록은,
상기 제 1 소스 전압이 타겟 소스 전압 레벨이 되도록 상기 기준 소스 전압 레벨로부터 펌핑을 시작하는 비휘발성 메모리 장치.The method of claim 10,
The first power block,
And start pumping from the reference source voltage level such that the first source voltage becomes a target source voltage level. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 is abandoned in setting registration fee. 제 10항에 있어서,
상기 제 2 전원 블록은,
상기 제 2 소스 전압이 타겟 소스 전압 레벨이 되도록 상기 기준 소스 전압 레벨로부터 레귤레이팅을 시작하는 비휘발성 메모리 장치.The method of claim 10,
The second power block,
And regulating from the reference source voltage level such that the second source voltage is a target source voltage level. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 10항에 있어서,
상기 기준 소스 전원 블록에서 상기 기준 소스 전압을 생성하는 동안,
상기 제 1 및 제 2 전원 블록은 비활성화되는 비휘발성 메모리 장치.The method of claim 10,
While generating the reference source voltage in the reference source power block,
And the first and second power blocks are inactivated. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제 13항에 있어서,
상기 기준 소스 전원 블록에서 상기 기준 소스 전압을 생성하는 동안,
상기 고전압 스위칭 블록은 상기 제 1 및 제 2 소스 전압에 대한 프리차지 동작을 수행하는 비휘발성 메모리 장치.The method of claim 13,
While generating the reference source voltage in the reference source power block,
The high voltage switching block is configured to perform a precharge operation on the first and second source voltages.
KR1020100086671A 2010-09-03 2010-09-03 Non-Volitile Memory Device For Reducing Current Consumption KR101212744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086671A KR101212744B1 (en) 2010-09-03 2010-09-03 Non-Volitile Memory Device For Reducing Current Consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086671A KR101212744B1 (en) 2010-09-03 2010-09-03 Non-Volitile Memory Device For Reducing Current Consumption

Publications (2)

Publication Number Publication Date
KR20120024061A KR20120024061A (en) 2012-03-14
KR101212744B1 true KR101212744B1 (en) 2012-12-14

Family

ID=46131176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086671A KR101212744B1 (en) 2010-09-03 2010-09-03 Non-Volitile Memory Device For Reducing Current Consumption

Country Status (1)

Country Link
KR (1) KR101212744B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509328B1 (en) * 2016-08-29 2023-03-15 에스케이하이닉스 주식회사 Apparatus for Voltage Switching and Semiconductor Memory Apparatus Having the Same

Also Published As

Publication number Publication date
KR20120024061A (en) 2012-03-14

Similar Documents

Publication Publication Date Title
KR100559714B1 (en) NAND flash memory device and method of programming the same
US7800955B2 (en) Programming method of a non-volatile memory device
US9390808B1 (en) Semiconductor memory device
KR100395771B1 (en) Nonvolatile semiconductor memory device and programming method thereof
KR100624302B1 (en) Row decoder circuit of NAND flash memory and method of supplying operating bias using the same
US10930321B2 (en) Apparatuses and methods for mixed charge pumps with voltage regulator circuits
JP2007080478A (en) Semiconductor integrated circuit device
KR20130046521A (en) Circuit of selecting a voltage and integrated circuit having the same
JP6768776B2 (en) Hybrid charge pump of flash memory device and adjustment means and method
KR101083676B1 (en) Semiconductor memory apparatus
US7508712B2 (en) Nonvolatile semiconductor memory device and control method thereof
KR100739241B1 (en) Block wordline precharge circuit for flash memory device
KR102499388B1 (en) Memory device having negative voltage generator
KR101212744B1 (en) Non-Volitile Memory Device For Reducing Current Consumption
KR20060135978A (en) Block wordline precharge circuit for flash memory device
US20120275226A1 (en) Nonvolatile semiconductor memory device capable of reducing power consumption
KR20060030237A (en) Common source line control scheme of non-volatile memory device capable of improving read characteristic
US20130088284A1 (en) Semiconductor device
KR20120037187A (en) Semiconductor memory device and method for operating thereof
US20120008417A1 (en) Nonvolatile memory and operation method of the same
US9570148B2 (en) Internal voltage generation circuit, semiconductor memory device and semiconductor memory system
KR20110078753A (en) Semiconductor memory device and method of operating the same
JP6444803B2 (en) Write voltage generation circuit and memory device
KR101026268B1 (en) Block switch circuit of flash memory device with improved structure
KR101076696B1 (en) Integrated circuit for suppling a high voltage and method of operating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee