KR101207790B1 - METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY - Google Patents
METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY Download PDFInfo
- Publication number
- KR101207790B1 KR101207790B1 KR1020110016889A KR20110016889A KR101207790B1 KR 101207790 B1 KR101207790 B1 KR 101207790B1 KR 1020110016889 A KR1020110016889 A KR 1020110016889A KR 20110016889 A KR20110016889 A KR 20110016889A KR 101207790 B1 KR101207790 B1 KR 101207790B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating material
- lower electrode
- electrode layer
- material layer
- dimensional stacked
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 38
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001747 exhibiting effect Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- -1 HfOx Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 229910017107 AlOx Inorganic materials 0.000 claims description 4
- 229910016553 CuOx Inorganic materials 0.000 claims description 4
- 229910016978 MnOx Inorganic materials 0.000 claims description 4
- 229910005855 NiOx Inorganic materials 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910003070 TaOx Inorganic materials 0.000 claims description 4
- 229910003087 TiOx Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910007667 ZnOx Inorganic materials 0.000 claims description 4
- 229910003134 ZrOx Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims 3
- 239000010955 niobium Substances 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 1
- 229910021334 nickel silicide Inorganic materials 0.000 claims 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 229910019044 CoSix Inorganic materials 0.000 description 3
- 229910005889 NiSix Inorganic materials 0.000 description 3
- 229910008486 TiSix Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따라서, 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법이 제공된다. 상기 방법은 (a) 기판을 제공하는 단계와; (b) 상기 기판 상에 절연물질층을 증착하는 단계와; (c) 상기 절연물질층 상에 하부 전극층을 증착하는 단계와; (d) 상기 (b) 및 (c) 단계를 반복하여, 최상단에 절연물질층이 형성된 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조를 형성하는 단계와; (e) 포토리소그래피 공정을 이용하여, 상기 3차원 적층 메모리 구조의 기판까지 건식 식각하여, 특정 부분이 제거된 트렌치 구조를 갖도록 패터닝하는 단계와; (f) 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부를 제거하는 단계와; (g) 상기 절연물질층 사이의 하부 전극층이 제거된 부분, 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 원자층 증착 방법을 이용하여, 저항 스위칭 특성을 나타내는 금속산화물을 증착하는 단계와; (h) 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 증착된 상기 금속산화물을 건식 식각을 통해 제거하여, 상기 절연물질층 사이의 하부 전극층이 제거된 부분에 충진된 저항 스위칭 특성을 나타내는 금속산화물 사이를 절연시키는 단계와; (i) 상기 트렌치 구조 내부 및 상기 최상단 절연물질층 상에 상부 전극층을 형성하여, 상부 전극층이 여러 메모리 셀에 공통적으로 작용하도록 하고, 상기 하부전극층을 독립적으로 연결하여 구동하도록 하는 구조를 형성하는 단계를 포함하는 것을 특징으로 한다. According to the present invention, a method of manufacturing a nonvolatile resistance switching memory device (ReRAM) of a three-dimensional stacked memory structure is provided. The method includes (a) providing a substrate; (b) depositing an insulating material layer on the substrate; (c) depositing a lower electrode layer on the insulating material layer; (d) repeating steps (b) and (c) to form a three-dimensional stacked memory structure including a plurality of insulating material layer-lower electrode layers having an insulating material layer formed on top; (e) dry etching the substrate of the three-dimensional stacked memory structure using a photolithography process, and patterning the trench to have a trench structure in which a specific portion is removed; (f) removing a portion of the lower electrode layer between the insulating material layers of the trench structure; (g) depositing a metal oxide exhibiting resistance switching characteristics by using an atomic layer deposition method on a portion of the lower electrode layer between the insulating material layer, the trench wall surface and the uppermost insulating material layer; (h) removing the metal oxide deposited on the trench wall surface and the uppermost insulating material layer through dry etching, so that the metal oxide exhibiting resistance switching characteristics filled in a portion where the lower electrode layer between the insulating material layers is removed. Isolating; (i) forming an upper electrode layer in the trench structure and on the uppermost insulating material layer so that the upper electrode layer functions in common with several memory cells, and forms a structure for driving the lower electrode layer independently by driving; Characterized in that it comprises a.
Description
본 발명은 메모리 제조 방법에 관한 것으로서, 보다 구체적으로는 차세대 메모리 중 하나인 비휘발성 저항 스위칭 메모리(Resistance Switching Random Access Memory; ReRAM)를 3차원 구조의 메모리에서 독립적 메모리 셀 형태로 구현할 수 있는 3차원 적층 메모리 형태의 ReRAM 제조 방법 및 그 3차원 적층 메모리에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a memory, and more particularly, to a non-volatile resistance switching memory (ReRAM), which is one of the next generation memories, can be implemented in a three-dimensional memory as an independent memory cell. A method of manufacturing a ReRAM in the form of a stacked memory and a three-dimensional stacked memory thereof.
지금까지 반도체 관련 산업은 1980년대의 소형화 및 집적화, 1990년대의 초소형화 및 고집적화를 기반으로 성공적으로 발전하여 왔다. 이러한 성공은 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 따라서, 기존의 기술 방식의 연장선상에서 그 기술을 보다 향상시키는 방향으로 모든 연구 개발이 이루어졌으며, 지금까지 매우 성공적이었다.
To date, the semiconductor industry has been successfully developed based on the miniaturization and integration in the 1980s and the miniaturization and high integration in the 1990s. This success is based on the fact that device operation principles can be maintained even with smaller device sizes. Therefore, all research and development has been made in the direction of improving the technology in the extension of the existing technology method, and has been very successful until now.
그러나, 정보화와 통신화가 가속됨에 따라 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자와 시스템의 성능 향상의 필요성이 대두되었으며, 이를 위해 핵심 부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 필수적으로 요구되고 있다. 따라서, 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다.
However, as information and communication have accelerated, the necessity of improving performance of semiconductor devices and systems with the ability to process more information faster has emerged. Painting is indispensable. Therefore, the need for the development of a non-volatile memory device capable of ultra-high integration required for storing high-capacity information is increasing more than ever.
최근 ITRS(International Technology Roadmap for Semiconductors)에 따르면, 차세대 비휘발성 메모리로 유력하게 대두되고 있는 소자로서 PRAM(Phase Change RAM), NFGM(Nano Floating Gate Memory), ReRAM, PoRAM(Polymer RAM), MRAM(Magnetic RAM), Molecular RAM 등이 있으며, 이러한 차세대 메모리 개발은 DRAM의 고집적성과 낮은 소비 전력, 플래시 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 방향으로 이루어지고 있다. 특히 ReRAM 소자는 상기 메모리 소자의 장점을 모두 가지고 있어서, 유력한 차세대 메모리로 거론되고 있다.
According to the recent International Technology Roadmap for Semiconductors (ITRS), devices that are emerging as the next generation of nonvolatile memory are known as Phase Change RAM (PRAM), Nano Floating Gate Memory (NFGM), ReRAM, Polymer RAM (PoRAM) and Magnetic (MRAM). RAM), Molecular RAM, etc., and the development of this next-generation memory is aimed to realize high integration of DRAM, low power consumption, nonvolatile flash memory, and high speed operation of SRAM. In particular, the ReRAM device has all the advantages of the memory device, and has been considered as a powerful next-generation memory.
ReRAM의 경우 저항 스위칭 특성을 가지는 금속 산화막을 이용하는데, 이러한 금속 산화막을 제조하는 방법으로 물리적 기상 증착법(PVD), 화학적 기상 증착법(CVD), 스퍼터링, 펄스 레이저 증착법(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition; ALD), 분자선 에피탁시 증착법(molecular beam epitaxy; MBE)과 같은 증착 공정 방법을 이용하고 있다.In the case of ReRAM, a metal oxide film having resistance switching characteristics is used. The method of manufacturing the metal oxide film is physical vapor deposition (PVD), chemical vapor deposition (CVD), sputtering, pulsed laser deposition (PLD), and evaporation. Deposition processes such as thermal evaporation, electron beam evaporation, atomic layer deposition (ALD), and molecular beam epitaxy (MBE) are used.
한편, 최근 낸드 플래시 메모리에서 소형화의 한계에 봉착함에 따라, 이러한 메모리 소자를 3차원(3D) 적층 메모리 형태로 구현하고자 하는 시도가 많이 이루어지고 있다. 3D 적층 메모리를 적용하게 되면, 낸드 플래시의 집적화에 따른 bit 당 제작 비용이 절감되며, 큰 design rule에서 공정이 가능하고, 기존 장비를 활용할 수 있어 생산 단가를 절감할 수 있는 이점이 있다.
Meanwhile, as the NAND flash memory has recently reached the limit of miniaturization, many attempts have been made to implement such a memory device in a three-dimensional (3D) stacked memory form. The application of 3D stacked memory reduces the production cost per bit due to the integration of NAND flash, can be processed in large design rules, and can reduce the production cost by utilizing existing equipment.
이러한 3D 적층 메모리 구조와 관련하여, ReRAM을 그러한 메모리 구조 형태로 구현하고자 하는 시도가 이루어지고 있다. 예컨대, 3D 적층 메모리에 형성된 일종의 트렌치의 벽면 전체에 걸쳐 ReRAM 물질을 증착하여, 각 층의 메모리 셀들을 연결하고 각층의 메모리 셀들을 선택할 수 있는 구조로 구현하고 있다(예컨대, 도 2 참조). 그러나, 이러한 종래 기술에 따르면, ReRAM 물질이 트렌치 벽면 전체에 걸쳐 증착되기 때문에, 각 층의 메모리 셀이 독립적으로 구성되지 않는다. 더욱이, 예컨대 제1 층의 메모리 셀1을 구동시키기 위해 전압이 인가된 경우, 제2 층의 메모리 셀2가 구동되는 것과 같은 cross talk가 발생하는 문제점이 야기될 수 있다.In connection with such a 3D stacked memory structure, attempts have been made to implement ReRAM in the form of such a memory structure. For example, a ReRAM material is deposited on the entire walls of the trench formed in the 3D stacked memory to connect the memory cells of each layer and select the memory cells of each layer (eg, see FIG. 2). However, according to this prior art, since ReRAM materials are deposited throughout the trench walls, the memory cells of each layer are not configured independently. Furthermore, when a voltage is applied to drive the memory cell 1 of the first layer, for example, a problem may occur such that cross talk occurs, such as driving the memory cell 2 of the second layer.
본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 그 한 가지 목적은 3차원 적층 메모리 구조에서 ReRAM을 독립적인 셀 형태로 구현 가능한 3차원 적층 메모리 구조의 ReRAM 제조 방법 및 그 3차원 적층 메모리 구조를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and one object thereof is a method of manufacturing a ReRAM of a three-dimensional stacked memory structure capable of implementing ReRAM in an independent cell form in a three-dimensional stacked memory structure, and the three-dimensional stacked To provide a memory structure.
본 발명의 다른 목적은 3차원 적층 메모리 구조에서 메모리 셀 간의 cross talk를 방지할 수 있는 3차원 적층 메모리 구조의 ReRAM 제조 방법 및 그 3차원 적층 메모리 구조를 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a ReRAM of a three-dimensional stacked memory structure capable of preventing cross talk between memory cells in a three-dimensional stacked memory structure, and a three-dimensional stacked memory structure thereof.
상기 목적을 달성하기 위하여, 본 발명에 따라서 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법이 제공되는데, 상기 방법은 (a) 기판을 제공하는 단계와; (b) 상기 기판 상에 절연물질층을 증착하는 단계와; (c) 상기 절연물질층 상에 하부 전극층을 증착하는 단계와; (d) 상기 (b) 및 (c) 단계를 반복하여, 최상단에 절연물질층이 형성된 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조를 형성하는 단계와; (e) 포토리소그래피 공정을 이용하여, 상기 3차원 적층 메모리 구조의 실리콘 기판까지 건식 식각하여, 특정 부분이 제거된 트렌치 구조를 갖도록 패터닝하는 단계와; (f) 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부를 제거하는 단계와; (g) 상기 절연물질층 사이의 하부 전극층이 제거된 부분, 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 원자층 증착 방법을 이용하여, 저항 스위칭 특성을 나타내는 금속산화물을 증착하는 단계와; (h) 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 증착된 상기 금속산화물을 건식 식각을 통해 제거하여, 상기 절연물질층 사이의 하부 전극층이 제거된 부분에 충진된 저항 스위칭 특성을 나타내는 금속산화물 사이를 절연시키는 단계와; (i) 상기 트렌치 구조 내부 및 상기 최상단 절연물질층 상에 상부 전극층을 형성하여, 상부 전극층이 여러 메모리 셀에 공통적으로 작용하도록 하고, 상기 하부전극층을 독립적으로 연결하여 구동하도록 하는 구조를 형성하는 단계를 포함하는 것을 특징으로 한다.
In order to achieve the above object, according to the present invention there is provided a method of manufacturing a nonvolatile resistance switching memory device (ReRAM) of a three-dimensional stacked memory structure, the method comprising the steps of: (a) providing a substrate; (b) depositing an insulating material layer on the substrate; (c) depositing a lower electrode layer on the insulating material layer; (d) repeating steps (b) and (c) to form a three-dimensional stacked memory structure including a plurality of insulating material layer-lower electrode layers having an insulating material layer formed on top; (e) dry etching the silicon substrate of the three-dimensional stacked memory structure by using a photolithography process, and patterning the trench to have a trench structure in which a specific portion is removed; (f) removing a portion of the lower electrode layer between the insulating material layers of the trench structure; (g) depositing a metal oxide exhibiting resistance switching characteristics by using an atomic layer deposition method on a portion of the lower electrode layer between the insulating material layer, the trench wall surface and the uppermost insulating material layer; (h) removing the metal oxide deposited on the trench wall surface and the uppermost insulating material layer through dry etching, so that the metal oxide exhibiting resistance switching characteristics filled in a portion where the lower electrode layer between the insulating material layers is removed. Insulating it; (i) forming an upper electrode layer in the trench structure and on the uppermost insulating material layer so that the upper electrode layer functions in common with several memory cells, and forms a structure for driving the lower electrode layer independently by driving; Characterized in that it comprises a.
한 가지 실시예에 있어서, 상기 (f) 단계에서 상기 하부 전극층의 일부를 습식 식각 공정을 이용하여 제거할 수 있다.
In an exemplary embodiment, a part of the lower electrode layer may be removed using a wet etching process in step (f).
한 가지 실시예에 있어서, 상기 (f) 단계에 있어서, 상기 제거되는 하부 전극층 부분은 상기 저항 스위칭 특성 발현을 위한 금속산화물 두께를 고려하여, 상기 습식 시각 공정을 제어할 수 있다.
In one embodiment, in the step (f), the portion of the lower electrode layer to be removed may control the wet viewing process in consideration of the thickness of the metal oxide for expressing the resistance switching characteristic.
한 가지 실시예에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어질 수 있다.
In one embodiment, the lower electrode layer and the upper electrode layer may be made of Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb, Si, WSix, NiSix, CoSix or TiSix.
한 가지 실시예에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용될 수 있다.
In one embodiment, TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx, or one of these materials as the metal oxide exhibiting the resistance switching characteristics, Ti, Ni, Nb, Hf, Mg Doped-metal oxides doped with one of the metal elements of Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn and Fe may be used.
본 발명의 다른 양태에 따라서, 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자가 제공되는데, 상기 소자는 실리콘 기판과; 상기 실리콘 기판 상에 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조와; 상기 3차원 메모리 구조에 소정의 형태로 패터닝되어 형성된 트렌치 구조와; 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부가 제거된 부분에 형성된 저항 스위칭 특성을 나타내는 금속산화물층로서, 이들 금속산화물층은 서로 절연되어 있는 것인 금속산화물층과; 상기 트렌치 벽면 및 상기 3차원 적층 메모리 구조의 최상단 절연물질층 상에 형성된 상부 전극층을 포함하고, 상기 상부 전극층은 상기 3차원 적층 메모리 구조의 복수 개의 메모리 셀에 공통적으로 작용하고, 상기 하부 전극층을 독립적으로 연결하여 구동시키는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided a nonvolatile resistance switching memory device of a three-dimensional stacked memory structure, the device comprising: a silicon substrate; A three-dimensional stacked memory structure including a plurality of insulating material layer-lower electrode layers on the silicon substrate; A trench structure formed by patterning the three-dimensional memory structure in a predetermined shape; A metal oxide layer exhibiting resistance switching characteristics formed in a portion of a portion of the lower electrode layer between the insulating material layers of the trench structure, wherein the metal oxide layers are insulated from each other; An upper electrode layer formed on the trench wall and an uppermost insulating material layer of the three-dimensional stacked memory structure, wherein the upper electrode layer commonly acts on a plurality of memory cells of the three-dimensional stacked memory structure, and independently of the lower electrode layer. It is characterized in that for driving by connecting.
상기 메모리 소자에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용될 수 있다.
In the memory device, TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx, or one of these materials as the metal oxide exhibiting the resistance switching characteristics, Ti, Ni, Nb, Hf, Mg, Doped-metal oxides doped with one of the metal elements of Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn and Fe may be used.
상기 메모리 소자에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어질 수 있다.In the memory device, the lower electrode layer and the upper electrode layer may be formed of Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb, Si, WSix, NiSix, CoSix, or TiSix.
본 발명에 따르면, 저항 스위칭 메모리 소자를 3차원 적층 메모리 구조 형태로 구현할 수 있어, 소형화의 제한을 극복할 수 있고, 금속/절연층/금속이라는 간단한 구조로 동작할 수 있다. 특히, 저항 스위칭 특성을 나타내는 금속산화물 사이가 절연되어 있어, 상부 전극에 의해 하부 전극이 독립적으로 연결되어 구동되어, 종래 기술과 달리 cross talk와 같은 문제점을 방지할 수 있다.According to the present invention, the resistance switching memory device can be implemented in the form of a three-dimensional stacked memory structure, thereby overcoming the limitation of miniaturization, and can operate in a simple structure of metal / insulation layer / metal. In particular, since the metal oxide exhibiting resistance switching characteristics are insulated, the lower electrode is independently connected and driven by the upper electrode, thereby preventing problems such as cross talk, unlike the prior art.
도 1a 내지 도 1f는 본 발명의 한 가지 실시예에 따라 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자를 제조하는 과정을 순착적으로 보여주는 도면이다.
도 2는 종래 기술에 따라 3차원 적층 메모리 구조에서 ReRAM 물질을 적층하는 양태를 모식적으로 보여주는 도면이다.1A to 1F are diagrams sequentially illustrating a process of fabricating a nonvolatile resistance switching memory device having a three-dimensional stacked memory structure according to an embodiment of the present invention.
FIG. 2 is a diagram schematically illustrating an embodiment of stacking ReRAM materials in a three-dimensional stacked memory structure according to the prior art.
이하에서는 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 이하의 설명에 있어서, 3차원 적층 메모리 구조 및 ReRAM과 관련하여 이미 당업계에 널리 알려진 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the following description, the description of the structure already known in the art with respect to the three-dimensional stacked memory structure and ReRAM will be omitted. Even if these explanations are omitted, those skilled in the art will readily understand the characteristic configuration of the present invention through the following description.
도 1a 내지 도 1f에는 본 발명의 한 가지 실시예에 따라 3차원 적층 메모리 구조의 ReRAM을 제조하는 과정이 순차적으로 도시되어 있다.
1A through 1F sequentially illustrate a process of manufacturing a ReRAM of a three-dimensional stacked memory structure according to one embodiment of the present invention.
먼저, 도 1a를 참조하면, 실리콘 기판(10) 상에 실리콘 옥사이드와 같은 절연물질층(20)과 하부 전극으로 사용할 금속층(30)을 순차적으로 반복 적층하여, 3D 메모리 구조를 형성한다. 상기 하부 전극으로서, 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질, Pt, Si 및 Si과의 금속 화합물을 적용할 수 있다. 예컨대, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb 등과 같은 금속, Si, WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물 등이 있다. 한편, 실리콘 기판 위와 3차원 적층 메모리 구조의 마지막 부분은 절연물질로 증착한다.
First, referring to FIG. 1A, an
이어서, 도 1b에 도시한 바와 같이, 포토리소그래피 공정을 이용하여, 실리콘 기판까지 상기 3차원 메모리의 특정 부분을 건식 식각하여 패터닝함으로써, 일종의 트렌치 구조를 형성한다. 건식 식각에 의해 특정 부분을 제거한 후 남은 포토레지스트를 제거하면, 도 1b와 같은 구조가 형성된다.
Subsequently, as illustrated in FIG. 1B, a type of trench structure is formed by dry etching and patterning a specific portion of the three-dimensional memory up to a silicon substrate using a photolithography process. When the remaining photoresist is removed after removing a specific portion by dry etching, a structure as shown in FIG. 1B is formed.
다음에, 습식 식각을 이용하여, 용액과 만나는 절연물질층(20) 사이의 하부 전극 금속의 일부를 제거하여, 도 1c에 도시한 것과 같은 구조를 형성한다. 이때, 제거되는 하부 전극 부분은 추후 형성되는 ReRAM의 특성 발현을 위한 재료 두께를 고려하여, 습식 식각 공정을 제어하여, 상기 하부 전극 금속의 일부를 제거한다.
Next, by using wet etching, a part of the lower electrode metal between the
후속하여, 도 1d에 도시한 바와 같이, 단차 도포성이 우수한 원자층 증착 방법(ALD)을 이용하여, 저항 스위칭 특성을 발현하는 금속산화물(40)을 적층한다. 이때, 금속산화물은 도 1c 단계에서 형성한, 하부 전극의 일부 제거된 부분에도 적층된다. 이때 사용되는 금속 산화물은 예컨대, TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 등이 있으며, 이러한 물질에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물을 이용할 수도 있다.
Subsequently, as shown in FIG. 1D, the
이어서, 도 1e에 도시한 바와 같이, 건식 식각 공정을 이용하여 트렌치 벽면 및 최상단의 금속산화물을 제거하여, 금속산화물(40) 사이를 절연시킨다. 한편, 종래 기술에 따르면, 도 2에 도시한 바와 같이, 트렌치 벽면에 금속산화물(40') 전체가 증착되어 형성된다. 도시한 바와 같이, ReRAM 물질이 트렌치 벽면 전체에 걸쳐 형성되어, 각 층의 메모리 셀 사이가 독립적으로 구성되지 않고, 더욱이 셀 사이에서 cross talk 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 도 1e에 도시한 바와 같이, ReRAM 물질(40)이 절연물질층(20)을 사이에 두고 분리되어 있어, 종래 기술과 달리, 독립적인 메모리 셀 구조의 구현이 가능하다.
Subsequently, as shown in FIG. 1E, the trench wall surface and the uppermost metal oxide are removed using a dry etching process to insulate the
마지막으로, 금속을 증착하여 트렌치 내부를 충진하고, 최상단 절연물질층(30) 상에도 상부 전극(50)을 형성한다. 상부 전극(50)은 여러 메모리 셀에서 공통적으로 작용하고, 종래 기술과 달리 하부 전극을 개별적으로 연결하여 구동시킬 수 있어, cross talk 문제를 방지할 수 있다. 한편, 상부 전극으로 사용되는 금속 물질은 하부 전극과 동일한 금속 물질을 이용할 수 있다.
Finally, metal is deposited to fill the inside of the trench, and the
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 후술하는 특허청구범위 내에서 상기 실시예를 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.While the present invention has been described with reference to the preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. That is, the embodiments may be variously modified and modified within the scope of the following claims, and all of them fall within the scope of the present invention. Accordingly, the invention is limited only by the claims and the equivalents thereof.
10: 실리콘 기판
20: 절연물질층
30: 하부전극
40: 금속 산화물(ReRAM 물질)
50: 상부 전극10: silicon substrate
20: insulation material layer
30: lower electrode
40: metal oxide (ReRAM material)
50: upper electrode
Claims (8)
(a) 기판을 제공하는 단계와;
(b) 상기 기판 상에 절연물질층을 증착하는 단계와;
(c) 상기 절연물질층 상에 하부 전극층을 증착하는 단계와;
(d) 상기 (b) 및 (c) 단계를 반복하여, 최상단에 절연물질층이 형성된 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조를 형성하는 단계와;
(e) 포토리소그래피 공정을 이용하여, 상기 3차원 적층 메모리 구조의 기판까지 건식 식각하여, 특정 부분이 제거된 트렌치 구조를 갖도록 패터닝하는 단계와;
(f) 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부를 제거하는 단계와;
(g) 상기 절연물질층 사이의 하부 전극층이 제거된 부분, 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 원자층 증착 방법을 이용하여, 저항 스위칭 특성을 나타내는 금속산화물을 증착하는 단계와;
(h) 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 증착된 상기 금속산화물을 건식 식각을 통해 제거하여, 상기 절연물질층 사이의 하부 전극층이 제거된 부분에 충진된 저항 스위칭 특성을 나타내는 금속산화물 사이를 절연시키는 단계와;
(i) 상기 트렌치 구조 내부 및 상기 최상단 절연물질층 상에 상부 전극층을 형성하여, 상부 전극층이 여러 메모리 셀에 공통적으로 작용하도록 하고, 상기 하부전극층을 독립적으로 연결하여 구동하도록 하는 구조를 형성하는 단계
를 포함하는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법.A method of manufacturing a nonvolatile resistance switching memory device (ReRAM) having a three-dimensional stacked memory structure,
(a) providing a substrate;
(b) depositing an insulating material layer on the substrate;
(c) depositing a lower electrode layer on the insulating material layer;
(d) repeating steps (b) and (c) to form a three-dimensional stacked memory structure including a plurality of insulating material layer-lower electrode layers having an insulating material layer formed on top;
(e) dry etching the substrate of the three-dimensional stacked memory structure using a photolithography process, and patterning the trench to have a trench structure in which a specific portion is removed;
(f) removing a portion of the lower electrode layer between the insulating material layers of the trench structure;
(g) depositing a metal oxide exhibiting resistance switching characteristics by using an atomic layer deposition method on a portion of the lower electrode layer between the insulating material layer, the trench wall surface and the uppermost insulating material layer;
(h) removing the metal oxide deposited on the trench wall surface and the uppermost insulating material layer through dry etching, so that the metal oxide exhibiting resistance switching characteristics filled in a portion where the lower electrode layer between the insulating material layers is removed. Insulating it;
(i) forming an upper electrode layer in the trench structure and on the uppermost insulating material layer so that the upper electrode layer functions in common with several memory cells, and forms a structure for driving the lower electrode layer independently by driving;
Method of manufacturing a non-volatile resistance switching memory device (ReRAM) of a three-dimensional stacked memory structure comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (en) | 2011-02-25 | 2011-02-25 | METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (en) | 2011-02-25 | 2011-02-25 | METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120097594A KR20120097594A (en) | 2012-09-05 |
| KR101207790B1 true KR101207790B1 (en) | 2012-12-05 |
Family
ID=47108789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (en) | 2011-02-25 | 2011-02-25 | METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101207790B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741767B2 (en) | 2015-06-10 | 2017-08-22 | SK Hynix Inc. | Electronic device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101636196B1 (en) | 2015-01-29 | 2016-07-07 | 한양대학교 산학협력단 | Three dimensional stacked memory and method of fabricating the same |
| KR20160114948A (en) | 2015-03-25 | 2016-10-06 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
| CN115117192A (en) * | 2022-07-04 | 2022-09-27 | 复旦大学 | Three-dimensional visual nerve morphology memristor and preparation method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (en) | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | Phase-Change Memory Device and Fabrication Method Thereof |
| JP2011040579A (en) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | Resistance-change memory |
-
2011
- 2011-02-25 KR KR1020110016889A patent/KR101207790B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (en) | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | Phase-Change Memory Device and Fabrication Method Thereof |
| JP2011040579A (en) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | Resistance-change memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741767B2 (en) | 2015-06-10 | 2017-08-22 | SK Hynix Inc. | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120097594A (en) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507674B2 (en) | Memory device including resistance change layer as storage node and method(s) for making the same | |
| CN110140212A (en) | Word line contact structure of three-dimensional storage part and preparation method thereof | |
| CN103515386B (en) | Vertical memory device and its manufacture method | |
| CN104766925A (en) | Rram retention by depositing ti capping layer before hk hfo | |
| WO2009096363A1 (en) | Resistance nonvolatile memory device and method for manufacturing same | |
| KR20130092925A (en) | Variable resistive memory device and method of fabricating the same | |
| TWI844933B (en) | Pedestal-based pocket integration process for embedded memory and methods of fabrication | |
| CN113488541A (en) | Semiconductor device, memory device and forming method thereof | |
| KR101207790B1 (en) | METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE AND THE THREE-DIMENSIONAL STACKED MEMORY | |
| CN103165662A (en) | Resistive memory device and method of manufacturing the same | |
| US9935267B2 (en) | Variable resistance memory device with variable resistance material layer | |
| KR101094658B1 (en) | Method for manufacturing non-volatile resistance switching memory and the memory device | |
| US20210159406A1 (en) | Resistive random access memory and manufacturing method thereof | |
| JP5549126B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN109256406B (en) | Variable resistance memory device and method of forming the same | |
| US20130087757A1 (en) | Resistive memory device and method of manufacturing the same | |
| KR101204749B1 (en) | METHOD OF MANUFACTURING ReRAM OF THREE-DIMENSIONAL STACKED MEMORY TYPE HAVING INDEPENDENT MEMORY CELL STRUCTURE | |
| CN109786547A (en) | The method for manufacturing variable resistance memory device | |
| US11502130B2 (en) | Variable resistance memory device and method of fabricating the same | |
| Xia | Memristive nanodevices: CMOS compatibility and novel applications | |
| TWI536556B (en) | Resistive random access memory and method of manufacturing the same | |
| US11177320B2 (en) | Variable resistance memory device and method of fabricating the same | |
| CN113013327B (en) | Resistive random access memory and manufacturing method thereof | |
| US9583706B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| KR101748193B1 (en) | Method of manufacturing resistance ram and the memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190528 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191105 Year of fee payment: 8 |