KR101198400B1 - 메모리 관리 장치 및 방법 - Google Patents

메모리 관리 장치 및 방법 Download PDF

Info

Publication number
KR101198400B1
KR101198400B1 KR1020080127952A KR20080127952A KR101198400B1 KR 101198400 B1 KR101198400 B1 KR 101198400B1 KR 1020080127952 A KR1020080127952 A KR 1020080127952A KR 20080127952 A KR20080127952 A KR 20080127952A KR 101198400 B1 KR101198400 B1 KR 101198400B1
Authority
KR
South Korea
Prior art keywords
memory
core
contiguous
management unit
memory management
Prior art date
Application number
KR1020080127952A
Other languages
English (en)
Other versions
KR20100069302A (ko
Inventor
강동욱
이광용
임채덕
박승민
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080127952A priority Critical patent/KR101198400B1/ko
Priority to US12/638,286 priority patent/US20100153678A1/en
Publication of KR20100069302A publication Critical patent/KR20100069302A/ko
Application granted granted Critical
Publication of KR101198400B1 publication Critical patent/KR101198400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

메모리 관리 장치 및 방법이 개시된다. 메모리 관리 장치는, 메모리와, 메모리 관리 유닛을 갖는 코어와 메모리 관리 유닛을 갖지 않는 코어가 혼재되어 있는 비대칭 멀티코어 프로세서와, 메모리 할당 처리부를 포함한다. 메모리 할당 처리부는 메모리 관리 유닛을 갖지 않는 코어로부터의 메모리 할당 요청에 응답하여, 메모리에 산재해 있는 메모리 단편들을 하나의 연속된 영역으로 모은 후, 그렇게 모아진 하나의 연속된 영역을 해당 코어에 할당한다. 이때 하나의 연속된 영역은 메모리 관리 유닛을 갖는 코어가 사용중인 메모리 영역들을 이동시킴으로써 형성된다. 또한, 메모리 관리 유닛을 갖는 코어에는, 메모리 단편들 중 가장 작은 메모리 단편부터 우선적으로 할당한다.

Description

메모리 관리 장치 및 방법{MEMORY MANAGEMENT APPARATUS AND METHOD}
본 발명은 메모리 단편화 문제를 해결하기 위한 메모리 관리 장치 및 방법에 관한 것으로서, 특히 비대칭 멀티코어 시스템에서의 메모리 단편화 문제를 해결하기 위한 메모리 관리 장치 및 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-038-03, 과제명: 모바일 컨버전스 컴퓨팅을 위한 단말적응형 임베디드 운영체제 기술개발].
하나의 코어를 가지는 싱글코어 프로세서는, 메모리 관리 유닛을 이용한 가상 메모리 기법을 통해 메모리 사용 중에 발생하는 단편화 현상을 제거한다. 싱글코어 프로세서의 한계를 극복하기 위해 개발된 멀티코어 프로세서 역시 효율적인 메모리 사용을 위해 메모리 관리 유닛을 사용한다. 각 코어의 종류가 동일하면 대칭형 멀티코어 프로세서라 하고, 이종의 코어가 사용된 경우에는 비대칭 멀티코어 프로세서라고 한다.
대칭형 멀티코어 프로세서의 경우, 일반적으로 각 코어는 메모리 관리 유닛 을 포함하며, 가상 메모리 기법을 이용하여 메모리를 사용한다. 이와는 달리 비대칭 멀티코어 프로세서는 일부의 코어만이 메모리 관리 유닛을 가진다.
일반적으로 멀티코어 프로세서는 다수의 코어가 하나의 메모리를 공유하는 구성을 가지며, 각 코어가 사용하는 영역은 정적으로 고정되어 있다. 그리고 코어 사이의 데이터 교환이 필요한 경우, 메모리의 일부 영역이 이를 위해 정적으로 할당된다. 따라서, 한 영역에서 메모리가 부족한 경우 다른 영역의 사용가능한 영역을 사용할 수 없는 문제가 발생한다.
메모리 공유 영역을 통해 이러한 문제를 완화시킬 수 있지만, 비대칭 멀티코어 프로세서의 경우, 메모리 관리 유닛을 가지지 않는 코어는 가상 메모리 기법을 사용할 수 없다. 즉, 메모리 관리 유닛을 가지지 않는 코어는 물리적으로 연속된 영역을 할당받아야 하는 제약이 따르게 되고, 이는 공유되는 메모리 영역의 단편화 현상을 발생시켜 메모리의 효율적 사용을 방해한다.
본 발명은 상기와 같은 문제를 해결하기 위해 제안된 것으로서, 비대칭 멀티코어 프로세서를 탑재한 시스템에서, 메모리 관리 유닛을 갖지 않는 코어에 의해 발생할 수 있는 메모리 단편화 문제를 해결하고 다수의 코어들에 의해 메모리가 보다 효율적으로 공유될 수 있도록 하는 것을 목적으로 한다.
본 발명의 다른 목적 및 장점들은 이하의 설명에 의해 이해될 수 있을 것이며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 기재된 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기의 목적을 달성하기 위해 본 발명의 메모리 관리 장치는, 메모리와, 상기 메모리의 연속된 영역이 할당되어야만 하는 제1 코어를 포함하는 프로세서와, 상기 제1 코어로부터의 메모리 할당 요청에 응답하여 상기 메모리의 연속된 영역을 할당하는 메모리 할당 처리부를 포함하며, 상기 메모리 할당 처리부는, 상기 제1 코어에 의해 요청된 메모리의 크기보다 큰 메모리 단편이 상기 메모리에 존재하지 않는 경우, 상기 메모리에 산재해 있는 메모리 단편들을 모아서 하나의 연속된 메모리 영역을 형성한 후, 상기 연속된 메모리 영역을 상기 제1 코어에 할당한다.
이때, 상기 프로세서는, 상기 메모리의 연속된 영역이 반드시 할당될 필요는 없고 상기 메모리에 산재해 있는 메모리 단편들이 산재해 있는 채로 할당되어도 되는 제2 코어를 더 포함할 수 있다.
또한, 상기 제1 코어는 메모리 관리 유닛을 가지지 않는 코어이고, 상기 제2 코어는 메모리 관리 유닛을 가지는 코어이다.
또한, 상기 메모리 할당 처리부는, 상기 제2 코어에 의해 사용중인 메모리 영역을 이동시킴으로써 상기 연속된 메모리 영역을 형성할 수 있다.
또한, 상기 메모리 할당 처리부는, 상기 제2 코어로부터의 메모리 할당 요청에 응답하여, 상기 메모리에 산재해 있는 메모리 단편들 중에서 가장 작은 크기의 메모리 단편을 우선적으로 할당하는 것이 바람직하다.
한편, 상기 제1 코어 및 상기 제2 코어에 의해 할당이 요청되는 상기 메모리의 영역은 상기 제1 코어 및 상기 제2 코어에 의해 공유되는 영역이다.
또한, 상기의 목적을 달성하기 위해 본 발명의 메모리 관리 장치는, 메모리와, 메모리 관리 유닛을 갖는 코어와 메모리 관리 유닛을 갖지 않는 코어를 포함하는 비대칭 멀티코어 프로세서와, 상기 코어로부터의 메모리 할당 요청에 응답하여 상기 메모리의 특정 영역을 해당 코어에 할당하는 메모리 할당 처리부를 포함하며, 상기 메모리 할당 처리부는, 상기 메모리 관리 유닛을 갖지 않는 코어로부터 할당 요청받은 메모리의 크기보다 큰 메모리 단편이 상기 메모리에 존재하지 않는 경우, 상기 메모리에 산재해 있는 메모리 단편들을 모아서 하나의 연속된 메모리 영역을 형성한 후에, 상기 연속된 메모리 영역을 상기 메모리 관리 유닛을 갖지 않는 코어 에 할당한다.
또한, 상기의 목적을 달성하기 위해 본 발명의 메모리 관리 방법은, 메모리의 연속된 영역이 할당되어야만 하는 제1 코어를 포함하는 프로세서의 상기 제1 코어로부터 메모리 할당 요청을 수신하는 단계와, 상기 제1 코어로부터 할당 요청받은 메모리의 크기보다 큰 메모리 단편이 상기 메모리에 존재하는지 판단하는 단계와, 존재하지 않는다고 판단되면, 상기 메모리에 산재해 있는 메모리 단편들을 모아서 하나의 연속된 메모리 영역을 형성하는 단계와, 상기 연속된 메모리 영역을 상기 제1 코어에 할당하는 단계를 포함한다.
이때, 상기 프로세서는 상기 메모리의 연속된 영역이 반드시 할당될 필요는 없는 제2 코어를 더 포함하며, 이때 상기 메모리 관리 방법은, 상기 제2 코어로부터의 메모리 할당 요청에 응답하여, 상기 메모리에 산재해 있는 채로 상기 메모리 단편들을 상기 제2 코어에 할당하는 단계를 더 포함할 수 있다.
그 밖에도 본 발명의 메모리 관리 방법은 본 발명의 상기 메모리 관리 장치의 기타 특징들을 더 가질 수 있다.
본 발명에 따르면, 비대칭 멀티코어 프로세서를 탑재한 시스템에서, 메모리 관리 유닛을 갖지 않는 코어에 의해 발생할 수 있는 메모리 단편화 문제를 해결하고 다수의 코어들에 의해 메모리가 보다 효율적으로 공유될 수 있는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1에는 비대칭 멀티코어 프로세서(100), 메모리(200) 및 메모리 할당 처리부(300)를 포함하는 메모리 관리 장치(10)가 도시되어 있다. 비대칭 멀티코어 프로세서(100)는 n개의(n은 자연수) 코어를 가지며, 코어 1은 메모리 관리 유닛(MMU)을 가지고 코어 2는 메모리 관리 유닛을 갖지 않는다고 가정한다. 또한, 각 코어들은 메모리에 접근할 수 있으며 메모리(200)의 공유 영역을 통해 다른 코어들과 정보를 공유한다.
메모리 할당 처리부(300)는 본 발명의 실시예에 따른 메모리 관리 방법(도 2)에 따라 코어에 메모리를 할당한다. 메모리 할당 처리부(300)는 별도의 하드웨어 구성에 의해 구현되는 것이 아니라 컴퓨터 소프트웨어(컴퓨터 프로그램)에 의해 구현되는 기능부이다. 도 2는 메모리 관리 유닛을 갖지 않는 코어 2로부터의 메모리 할당 요청이 처리되는 과정을 보여준다. 도 3은 메모리의 단편들이 연속된 영역으로 정리되는 과정을 보여준다.
코어 2가 메모리의 공유 영역에 대한 메모리 할당을 요청하면(S20), 메모리 할당 처리부(300)는, 요청된 크기의 연속된 영역이 메모리에서 사용가능한지 확인한다(S21). 사용가능하다면(S22) 메모리 할당 처리부(300)는 요청된 크기의 연속된 영역을 코어 2에 할당하고 루틴을 종료한다.
사용가능하지 않다면(S22), 메모리 할당 처리부(300)는, 사용가능한 영역의 크기 합계가 요청된 크기보다 큰지 판단한다(S24)(도 3의 (1)). 크지 않다고 판단되면(S24) 할당이 불가능하므로(S25) 루틴을 종료한다.
크다고 판단되면(S24), 가상 메모리 기법에 의해 사용되는 영역들, 즉 메모리 관리 유닛을 가지는 코어들에 의해 사용되는 영역들을 이동시켜 공유 영역의 메모리 단편들을 모아서 연속된 영역으로 재구성한다(S26)(도 3의 (2)). 따라서 메모리 할당 처리부(300)는 메모리의 연속된 영역을 코어 2에 할당할 수 있게 된다(S26)(도 3의 (3)).
이때, 메모리 할당 처리부(300)는, 이동된 메모리 영역들의 새로운 위치를 바탕으로, 메모리 관리 유닛 등에서 관리되는 페이지 테이블 정보를 갱신한다. 따라서 이동된 메모리 영역을 사용하는 코어들이 메모리의 올바른 위치에 접근할 수 있다.
한편, 메모리 관리 유닛을 갖는 코어(예컨대, 코어 1)로부터 메모리 할당 요청이 있는 경우, 메모리 할당 처리부(300)는 요청된 크기에 따라 메모리의 단편(들)을 해당 코어에 할당한다. 메모리 관리 유닛을 갖는 코어에 대해서는 연속된 메모리 영역이 할당되어야 하는 것은 아니므로, 도 2 및 도 3과 같은 메모리 영역의 이동은 필요없다.
이때, 메모리 관리 유닛을 갖는 코어에 대해서는, 사용가능한 영역들 중에서 가장 작은 크기의 메모리 단편부터 할당하는 것이 바람직하다. 이것은, 메모리 관리 유닛을 갖지 않는 코어에 가능한 큰 크기의 연속된 메모리 영역을 할당할 수 있 게 하기 위해서이다. 따라서 이렇게 하면, 도 2의 단계 S26에서와 같은 메모리 영역의 이동을 최소화할 수 있다.
본 발명의 메모리 관리 방법은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터 프로그램에 의해 실행될 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 관리 장치의 구성도.
도 2는 본 발명의 실시예에 따른 메모리 관리 방법의 흐름도.
도 3은 본 발명의 실시예에 따른 메모리 관리 방법에 따른 메모리 영역의 이동 과정을 보여주는 도면.

Claims (18)

  1. 삭제
  2. 삭제
  3. 메모리와,
    상기 메모리의 연속된 영역이 할당되어야만 하는 제1 코어와 메모리의 연속된 영역이 반드시 할당될 필요가 없는 제2 코어를 포함하는 프로세서와,
    상기 제1 코어로부터의 메모리 할당 요청에 응답하여 상기 메모리의 연속된 영역을 할당하는 메모리 할당 처리부를 포함하며,
    상기 제2코어는 상기 메모리에 산재해 있는 메모리 단편들이 산재해 있는 채로 할당되어도 되며,
    상기 메모리 할당 처리부는, 상기 제1 코어에 의해 요청된 메모리의 크기보다 큰 메모리 단편이 상기 메모리에 존재하지 않는 경우, 상기 메모리에 산재해 있는 메모리 단편들을 모아서 하나의 연속된 메모리 영역을 형성한 후, 상기 연속된 메모리 영역을 상기 제1 코어에 할당하고, 상기 제2 코어에 의해 사용중인 메모리 영역을 이동시킴으로써 상기 연속된 메모리 영역을 형성하는, 메모리 관리 장치.
  4. 청구항 3에 있어서, 상기 메모리 할당 처리부는, 상기 제2 코어로부터의 메모리 할당 요청에 응답하여, 상기 메모리에 산재해 있는 메모리 단편들 중에서 가장 작은 크기의 메모리 단편을 우선적으로 할당하는, 메모리 관리 장치.
  5. 청구항 3에 있어서, 상기 제1 코어 및 상기 제2 코어에 의해 할당이 요청되는 상기 메모리의 영역은 상기 제1 코어 및 상기 제2 코어에 의해 공유되는 영역인, 메모리 관리 장치.
  6. 청구항 3에 있어서, 상기 제1 코어는 메모리 관리 유닛을 갖지 않는, 메모리 관리 장치.
  7. 청구항 3에 있어서, 상기 제2 코어는 메모리 관리 유닛을 가지는, 메모리 관리 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 메모리의 연속된 영역이 할당되어야만 하는 제1 코어와 메모리의 연속된 영역이 반드시 할당될 필요는 없는 제2 코어를 포함하는 프로세서의 상기 제1 코어로부터 메모리 할당 요청을 수신하는 단계와,
    상기 제1 코어로부터 할당 요청받은 메모리의 크기보다 큰 메모리 단편이 상기 메모리에 존재하는지 판단하는 단계와,
    존재하지 않는다고 판단되면, 상기 메모리에 산재해 있는 메모리 단편들을 모아서 하나의 연속된 메모리 영역을 형성하는 단계와,
    상기 연속된 메모리 영역을 상기 제1 코어에 할당하는 단계와,
    상기 제2 코어로부터의 메모리 할당 요청에 응답하여, 상기 메모리에 산재해 있는 채로 상기 메모리 단편들을 상기 제2 코어에 할당하는 단계를 포함하고,
    상기 형성 단계는, 상기 제2 코어에 의해 사용중인 메모리 영역을 이동시킴으로써 상기 연속된 메모리 영역을 형성하는, 메모리 관리 방법.
  15. 청구항 14에 있어서, 상기 메모리 단편들을 상기 제2 코어에 할당하는 단계는, 상기 메모리에 산재해 있는 메모리 단편들 중에서 가장 작은 크기의 메모리 단편을 우선적으로 할당하는, 메모리 관리 방법.
  16. 청구항 14에 있어서, 상기 제1 코어 및 상기 제2 코어에 의해 할당이 요청되는 상기 메모리의 영역은 상기 제1 코어 및 상기 제2 코어에 의해 공유되는 영역인, 메모리 관리 방법.
  17. 청구항 14에 있어서, 상기 제1 코어는 메모리 관리 유닛을 갖지 않는, 메모리 관리 방법.
  18. 청구항 14에 있어서, 상기 제2 코어는 메모리 관리 유닛을 가지는, 메모리 관리 방법.
KR1020080127952A 2008-12-16 2008-12-16 메모리 관리 장치 및 방법 KR101198400B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127952A KR101198400B1 (ko) 2008-12-16 2008-12-16 메모리 관리 장치 및 방법
US12/638,286 US20100153678A1 (en) 2008-12-16 2009-12-15 Memory management apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127952A KR101198400B1 (ko) 2008-12-16 2008-12-16 메모리 관리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100069302A KR20100069302A (ko) 2010-06-24
KR101198400B1 true KR101198400B1 (ko) 2012-11-07

Family

ID=42241970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127952A KR101198400B1 (ko) 2008-12-16 2008-12-16 메모리 관리 장치 및 방법

Country Status (2)

Country Link
US (1) US20100153678A1 (ko)
KR (1) KR101198400B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003072A (ja) * 2009-06-19 2011-01-06 Toshiba Corp マルチコアプロセッサシステム
US8706966B1 (en) 2009-12-16 2014-04-22 Applied Micro Circuits Corporation System and method for adaptively configuring an L2 cache memory mesh
KR102226538B1 (ko) * 2019-06-27 2021-03-10 중앙대학교 산학협력단 파일 시스템 단편화 제거 방법, 이를 수행하기 위한 기록매체 및 장치
US11640321B2 (en) 2019-08-19 2023-05-02 Research & Business Foundation Sungkyunkwan University Method and apparatus for memory allocation in a multi-core processor system, and recording medium therefor
KR102222934B1 (ko) * 2019-08-19 2021-03-04 성균관대학교산학협력단 멀티코어 프로세서 시스템에서 메모리 할당 방법 및 장치, 이를 위한 기록매체

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864834B1 (ko) 2007-04-30 2008-10-23 한국전자통신연구원 메모리 재할당을 이용한 다중 프로세서 간의 데이터 전송장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093986A (en) * 1976-12-27 1978-06-06 International Business Machines Corporation Address translation with storage protection
US7055015B2 (en) * 2002-02-25 2006-05-30 Ricoh Company, Ltd. Information processing apparatus in which processes can reduce overhead of memory access and efficiently share memory
US7979645B2 (en) * 2007-09-14 2011-07-12 Ricoh Company, Limited Multiprocessor system for memory mapping of processing nodes
KR101355193B1 (ko) * 2007-12-11 2014-01-27 삼성전자주식회사 실시간 임베디드 시스템의 메모리 관리 장치 및 메모리할당/해제/관리 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864834B1 (ko) 2007-04-30 2008-10-23 한국전자통신연구원 메모리 재할당을 이용한 다중 프로세서 간의 데이터 전송장치 및 방법

Also Published As

Publication number Publication date
KR20100069302A (ko) 2010-06-24
US20100153678A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
US11194626B2 (en) Dynamic resource allocation based on data transferring to a tiered storage
US8996811B2 (en) Scheduler, multi-core processor system, and scheduling method
Gao et al. Exploiting parallelism in I/O scheduling for access conflict minimization in flash-based solid state drives
US8756601B2 (en) Memory coherency acceleration via virtual machine migration
US7971026B2 (en) Information processing apparatus and access control method
JP2007257097A (ja) 仮想計算機システム及びその物理リソース再構成方法並びにプログラム
JP2008191949A (ja) マルチコアシステムおよびマルチコアシステムの負荷分散方法
KR101198400B1 (ko) 메모리 관리 장치 및 방법
JP2015504541A (ja) マルチプロセッサ・コンピューティング・システムにおけるメモリ・アクセスを動的に最適化する方法、プログラム、及びコンピューティング・システム
US20080189703A1 (en) Apparatus for reconfiguring, mapping method and scheduling method in reconfigurable multi-processor system
US9507633B2 (en) Scheduling method and system
Sohal et al. A closer look at intel resource director technology (rdt)
JP2014120097A (ja) 情報処理装置、プログラム、及び、情報処理方法
CN105302489B (zh) 一种异构多核远程嵌入式存储器系统与方法
JP5158576B2 (ja) 入出力制御システム、入出力制御方法、及び、入出力制御プログラム
CN105740166B (zh) 缓存的读取、读取处理方法及装置
US9858204B2 (en) Cache device, cache system, and cache method
EP3249539B1 (en) Method and device for accessing data visitor directory in multi-core system
US20130013871A1 (en) Information processing system and data processing method
JP2018132948A (ja) 読込プログラム、読込方法および情報処理装置
CN108897618B (zh) 一种异构内存架构下基于任务感知的资源分配方法
JP5776813B2 (ja) マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法および制御プログラム
CN107273188B (zh) 一种虚拟机中央处理单元cpu绑定方法及装置
JPH1063525A (ja) 情報処理装置、情報処理システム及びその制御方法
CN108920254B (zh) 一种基于细粒度的内存分配方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee