KR101196920B1 - Method and apparatus for encoding and decoding using adaptive bit depth decreasing - Google Patents

Method and apparatus for encoding and decoding using adaptive bit depth decreasing Download PDF

Info

Publication number
KR101196920B1
KR101196920B1 KR1020090030250A KR20090030250A KR101196920B1 KR 101196920 B1 KR101196920 B1 KR 101196920B1 KR 1020090030250 A KR1020090030250 A KR 1020090030250A KR 20090030250 A KR20090030250 A KR 20090030250A KR 101196920 B1 KR101196920 B1 KR 101196920B1
Authority
KR
South Korea
Prior art keywords
bit depth
input signal
bit
increasing
depth
Prior art date
Application number
KR1020090030250A
Other languages
Korean (ko)
Other versions
KR20100111841A (en
Inventor
최해철
이하현
조숙희
정세윤
임성창
김종호
최진수
홍진우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090030250A priority Critical patent/KR101196920B1/en
Publication of KR20100111841A publication Critical patent/KR20100111841A/en
Application granted granted Critical
Publication of KR101196920B1 publication Critical patent/KR101196920B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N2007/246—Bitstream transport arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치가 제공된다. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부, 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부, 상기 입력 신호를 양자화하는 비트 심도 양자화부, 및 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함하는 부호화 장치가 개시된다.

Figure R1020090030250

비트 심도, 부호화, 복호화.

Provided are a coding and decoding method and apparatus therefor through adaptive bit depth reduction. A bit depth adjuster for determining whether to reduce a bit depth of an input signal, a bit depth reducer for decreasing a bit depth of the input signal, and a bit for quantizing the input signal Disclosed is a coding apparatus including a depth quantization unit and a bit depth increasing unit for increasing a bit depth of the input signal.

Figure R1020090030250

Bit Depth, Encoding, Decoding.

Description

적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치{METHOD AND APPARATUS FOR ENCODING AND DECODING USING ADAPTIVE BIT DEPTH DECREASING}TECHNICAL AND APPARATUS FOR ENCODING AND DECODING USING ADAPTIVE BIT DEPTH DECREASING

본 발명의 실시예들은 부호화와 복호화 방법 및 그 장치에 관한 것이다.Embodiments of the present invention relate to an encoding and decoding method and apparatus therefor.

본 발명은 지식 경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-011-01, 과제명: 초고품질TV 및 고효율 비디오 코덱 기술 개발].The present invention is derived from a study conducted as part of the IT source technology development project of the Ministry of Knowledge Economy and the Ministry of Information and Communication Research and Development. [Task Management Number: 2008-F-011-01, Task Name: Ultra High Quality TV and High Efficiency Video Codec Technology] Development].

일반적으로 동영상의 부호화 방법은 고정된 각각의 밝기 및 컬러 성분에 대하여 8, 10, 또는 12 비트 심도(bit depth)의 입력 정보를 받아서 해당 비트 심도로 부호화 및 복호화를 수행한다.In general, a video encoding method receives input information of 8, 10, or 12 bit depths for each of the fixed brightness and color components, and encodes and decodes the corresponding bit depths.

예를 들어, H.264/AVC의 경우에는 베이스라인 프로파일(baseline profile)은 8 비트(bits)의 비트 심도의 원신호에 대하여 부호화 및 복호화를 수행할 수 있으며, 하이 프로파일10(high profile10)은 10 비트(bits) 이상의 원신호에 대하여 부호화 및 복호화를 수행할 수 있다. For example, in the case of H.264 / AVC, a baseline profile may encode and decode an original signal having a bit depth of 8 bits, and a high profile 10 may be used. Encoding and decoding may be performed on an original signal of 10 bits or more.

본 발명의 일실시예는, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시킨다. 비트 심도의 감소를 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 수행함으로써, 필요 이상의 비트 심도로 부호화 되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄이는 것을 목적으로 한다.One embodiment of the present invention reduces the bit depth of each brightness and color component in the encoding of video. The purpose of the present invention is to selectively reduce the bit depth by slice or macroblock, and to improve the coding efficiency and reduce the system complexity by not encoding the bit depth more than necessary.

본 발명의 일실시예에 따른 부호화 장치는, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부; 상기 입력 신호를 양자화하는 비트 심도 양자화부; 및 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함한다.An encoding apparatus according to an embodiment of the present invention includes a bit depth adjusting unit configured to determine whether to reduce a bit depth of an input signal; A bit depth reduction unit that reduces the bit depth of the input signal when it is determined that the bit depth is to be reduced; A bit depth quantizer for quantizing the input signal; And a bit depth increasing unit for increasing a bit depth of the input signal.

이때, 상기 비트 심도 감소부는 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시킬 수 있다.In this case, the bit depth reducing unit may shift the bit depth of the input signal in a right direction by a predetermined value to reduce the bit depth.

이때, 상기 비트 심도 증가부는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시킬 수 있다.In this case, the bit depth increasing unit may shift the bit depth of the input signal to the left by a predetermined value and increase the bit depth.

이때, 상기 비트 심도 감소부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시킬 수 있다.In this case, the bit depth reducing unit may reduce the bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored.

이때, 상기 비트 심도 증가부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the bit depth increasing unit may increase the bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored.

본 발명의 또 다른 일실시예에 따른 부호화 장치는, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화하는 비트 심도 양자화부; 및 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부를 포함한다.According to still another aspect of the present invention, there is provided an encoding apparatus, including: a bit depth controller configured to determine whether to reduce a bit depth of an input signal; A bit depth quantizer configured to reduce and quantize the bit depth of the input signal to a predetermined value when it is determined that the bit depth is to be reduced; And a bit depth inverse quantizer which dequantizes by increasing the bit depth of the input signal to a predetermined value.

본 발명의 일실시예에 따른 복호화 장치는, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함한다.Decoding apparatus according to an embodiment of the present invention, the bit depth adjustment unit for determining whether the bit depth (bit depth) of the input signal is reduced; And a bit depth increasing unit that increases the bit depth of the input signal when it is determined that the bit depth is reduced.

이때, 상기 비트 심도 증가부는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시킬 수 있다.In this case, the bit depth increasing unit may shift the bit depth of the input signal to the left by a predetermined value and increase the bit depth.

이때, 상기 비트 심도 증가부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the bit depth increasing unit may increase the bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored.

본 발명의 또 다른 일실시예에 따른 복호화 장치는, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시 켜 역양자화하는 비트 심도 역양자화부를 포함한다.In accordance with another aspect of the present invention, a decoding apparatus includes: a bit depth adjusting unit configured to determine whether a bit depth of an input signal is reduced; And a bit depth inverse quantizer configured to dequantize by increasing the bit depth of the input signal to a predetermined value when it is determined that the bit depth is reduced.

본 발명의 일실시예에 따른 부호화 방법은, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 단계; 상기 입력 신호를 양자화하는 단계; 및 상기 입력 신호의 비트 심도를 증가시키는 단계를 포함한다.An encoding method according to an embodiment of the present invention includes determining whether to reduce a bit depth of an input signal; If it is determined that the bit depth is to be reduced, reducing the bit depth of the input signal; Quantizing the input signal; And increasing the bit depth of the input signal.

이때, 상기 입력 신호의 비트 심도를 감소시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키는 단계이고, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계일 수 있다.In this case, the step of reducing the bit depth of the input signal is a step of shifting the bit depth of the input signal in a right direction by a predetermined value and decreasing the bit depth of the input signal. The bit depth of the input signal may be increased by shifting the bit depth to the left by a predetermined value.

이때, 상기 입력 신호의 비트 심도를 감소시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시키는 단계이고, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계일 수 있다.In this case, the reducing of the bit depth of the input signal may include reducing a bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored. Increasing the depth may include increasing a bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored.

본 발명의 또 다른 일실시예에 따른 부호화 방법은, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시켜 양자화하는 단계; 및 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계를 포함한다.An encoding method according to another embodiment of the present invention may include determining whether to reduce a bit depth of an input signal; If it is determined that the bit depth is to be decreased, reducing and quantizing the bit depth of the input signal; And dequantizing by increasing the bit depth of the input signal to a predetermined value.

본 발명의 일실시예에 따른 복호화 방법은, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 단계를 포함한다.Decoding method according to an embodiment of the present invention, determining whether the bit depth (bit depth) of the input signal is reduced; And if it is determined that the bit depth is reduced, increasing the bit depth of the input signal.

이때, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계일 수 있다.In this case, the step of increasing the bit depth of the input signal may be a step of shifting the bit depth of the input signal to the left by a predetermined value.

이때, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계일 수 있다.In this case, the step of increasing the bit depth of the input signal may be a step of increasing the bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored.

본 발명의 또 다른 일실시예에 따른 복호화 방법은, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계를 포함한다.Decoding method according to another embodiment of the present invention, determining whether the bit depth (bit depth) of the input signal is reduced; And if the bit depth is determined to be decreased, increasing the bit depth of the input signal to a predetermined value to dequantize the bit.

본 발명의 일실시예에 따르면, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시키며, 비트 심도의 감소를 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 수행함으로써, 필요 이상의 비트 심도로 부호화 되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄일 수 있다.According to an embodiment of the present invention, a bit depth of each brightness and color component is reduced in encoding of a video, and a reduction of the bit depth is adaptively performed in units of slices or macroblocks, thereby making it necessary. By not encoding at the above bit depths, the coding efficiency can be improved and the system complexity can be reduced.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. Like reference symbols in the drawings denote like elements.

도 1은 본 발명의 일실시예에 따른 부호화 장치의 구성도이다. 도 1을 참조하여 본 발명의 일실시예에 따른 부호화 장치의 구성을 설명하기로 한다.1 is a block diagram of an encoding apparatus according to an embodiment of the present invention. A configuration of an encoding apparatus according to an embodiment of the present invention will be described with reference to FIG. 1.

본 발명의 일실시예에 따르는 부호화 장치는 비트 심도 조정부(110), 비트 심도 감소부(120), 비트 심도 양자화부(130), 및 비트 심도 증가부(140)를 포함한다.An encoding apparatus according to an embodiment of the present invention includes a bit depth adjuster 110, a bit depth reducer 120, a bit depth quantizer 130, and a bit depth increaser 140.

비트 심도 조정부(110)는 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다.The bit depth controller 110 determines whether to reduce the bit depth of the input signal.

본 발명의 일실시예의 비트 심도로는 각 밝기 및 컬러 성분의 비트 심도가 사용될 수 있다.As the bit depth of one embodiment of the present invention, the bit depth of each brightness and color component may be used.

이때, 비트 심도 조정부(110)는 비트 심도를 줄이더라도 부호화 효율의 감소가 미비하고 복잡도의 장점을 가질 수 있거나, 해당 블록 혹은 슬라이스의 비트 심도를 줄여 비트 심도를 줄이지 않은 다른 블록 혹은 슬라이스에 더 많은 비트를 할당 할 수 있도록하여 전체 시퀀스에서의 부호화 효율의 증대를 가져 올 수 있는 경우에, 비트 심도를 줄이도록 판단할 수 있다.In this case, the bit depth adjusting unit 110 may have an advantage of a lack of encoding efficiency and complexity even if the bit depth is reduced, or may be increased to another block or slice that does not reduce the bit depth by reducing the bit depth of the corresponding block or slice. In the case where the bit can be allocated to increase the coding efficiency in the entire sequence, it can be determined to reduce the bit depth.

비트 심도 조정부(110)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 감소부(120)는 상기 입력 신호의 비트 심도를 감소시킨다.If the bit depth controller 110 determines that the bit depth is to be reduced, the bit depth reducer 120 reduces the bit depth of the input signal.

이때, 비트 심도 감소부(120)는 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감 소시킬 수 있다.In this case, the bit depth reducer 120 shifts the bit depth of the input signal to the right by a predetermined value and decreases the bit depth, or uses a mapping table in which bit depth values of a plurality of signals are stored. Thus, the bit depth of the input signal can be reduced.

이때, 비트 심도 감소부(120)는 비트 심도 조정부(110)를 포함하여 구성되어, 비트 심도를 감소시킬 것인지를 판단할 수 있다.In this case, the bit depth reducing unit 120 may include the bit depth adjusting unit 110 to determine whether to reduce the bit depth.

비트 심도 양자화부(130)는 상기 입력 신호를 양자화한다.The bit depth quantization unit 130 quantizes the input signal.

비트 심도 증가부(140)는 상기 입력 신호의 비트 심도를 증가시킨다.The bit depth increasing unit 140 increases the bit depth of the input signal.

이때, 비트 심도 증가부(140)는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the bit depth increasing unit 140 shifts the bit depth of the input signal to the left by a predetermined value and increases the bit depth, or uses a mapping table in which bit depth values of a plurality of signals are stored. Thus, the bit depth of the input signal can be increased.

이후, 각 밝기 및 컬러 성분의 비트 심도(bit depth)가 M 비트 심도인 입력 신호의 예를 들어 설명하기로 한다.Hereinafter, an example of an input signal in which the bit depth of each brightness and color component is an M bit depth will be described.

본 발명의 일실시예에 따르면, H.264/AVC 인코더에, 비트 심도 조정부(Bit depth control, 110), 비트 심도 감소부(bit depth decreasing: 120), 및 비트 심도 증가부(bit depth increasing, 140)를 포함할 수 있다.According to an embodiment of the present invention, a H.264 / AVC encoder includes a bit depth control unit 110, a bit depth decreasing unit 120, and a bit depth increasing unit. 140).

비트 심도 조정부(110)는 상기 기술된 적응적 비트 심도 감소부(120)와 비트 심도 증가부(140)를 제어할 수 있다. 보다 상세하게 설명하면, 비트 심도 조정부(110)는 적응적 비트 심도 감소부(120)를 제어하여 비트 심도를 감소를 수행할 것인가 혹은 하지 않을 것인가를 조정하며, 비트 심도 증가부(140)를 제어하여 비트 심도를 증가 시킬지를 판단할 수 있다.The bit depth adjuster 110 may control the adaptive bit depth reducer 120 and the bit depth increaser 140 described above. In more detail, the bit depth adjusting unit 110 controls the adaptive bit depth reducing unit 120 to adjust whether or not to reduce the bit depth and to control the bit depth increasing unit 140. It is possible to determine whether to increase the bit depth.

비트 심도 감소부(120)는 입력 신호의 샘플 비트 심도가 M 비트인 경우 슬라 이스 혹은 블록 단위에서 비트 심도를 N으로 감소시킬 수 있다. 상기 비트 심도 N은 선정된 방법에 의해 정할 수 있다.The bit depth reducer 120 may reduce the bit depth to N in a slice or block unit when the sample bit depth of the input signal is M bits. The bit depth N can be determined by a predetermined method.

보다 상세하게 설명하면, 비트 심도 조정부(110)는 M 비트 심도의 입력 신호(M bit input signal)와 M 비트 심도의 참조 신호(M bit reference signal)에 대해 그 차이를 구해 잔여 신호(residual signal)를 구하고, 잔여 신호의 비트 심도를 감소 시킬지 여부를 판단할 수 있다.In more detail, the bit depth adjustment unit 110 obtains a difference between an M bit input signal of M bit depth and an M bit reference signal and obtains a residual signal. And determine whether to reduce the bit depth of the residual signal.

비트 심도 조정부(110)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 감소부(120)는 M 비트 심도의 잔여 신호를 N 비트 심도의 신호로 변환한다.If the bit depth controller 110 determines that the bit depth is to be reduced, the bit depth reducer 120 converts the residual signal of the M bit depth into a signal of N bit depth.

예를 들어, 비트 심도 감소부(120)는 M 비트 심도의 입력 신호를 α 만큼 우방향 쉬프트(shift)하여 N 비트 심도의 신호를 얻을 수 있다. 이때, N < M, M = N + α 이며, M, N, α는 양의 정수이다. For example, the bit depth reducer 120 may right-shift the input signal having the M bit depth by α to obtain a signal having the N bit depth. At this time, N <M, M = N + α, and M, N, α are positive integers.

또 달리, 비트 심도 감소부(120)는 M 비트 심도의 값에 대응하는 N 비트 심도의 값을 매핑 테이블(mapping table)로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 M 비트 심도의 값에 따라 N 비트 심도의 값을 선택할 수 있다.Alternatively, the bit depth reduction unit 120 previously defines a value of the N bit depth corresponding to the value of the M bit depth as a mapping table, and inputs a value of the M bit depth input using the mapping table. The value of N bit depth can be selected accordingly.

비트 심도 감소부(120)에서 생성된 N 비트 심도의 신호를 N 비트 심도 양자화부(130) 측으로 제공할 수 있다. 한편, 비트 심도를 감소시키지 않는 경우, 입력 신호의 비트 심도에 해당하는 M 비트 심도의 신호를 M 비트 심도 양자화부(130) 측으로 제공할 수 있다.The N bit depth signal generated by the bit depth reducer 120 may be provided to the N bit depth quantizer 130. If the bit depth is not reduced, the M bit depth signal corresponding to the bit depth of the input signal may be provided to the M bit depth quantization unit 130.

비트 심도 양자화부(130)는 상기 입력 신호를 양자화한다.The bit depth quantization unit 130 quantizes the input signal.

비트 심도 증가부(140)는 부호기 내에서의 복호화하는 과정 중 감소된 비트 심도를 원신호의 비트 심도와 동일해지도록 비트 심도를 증가시킬 수 있다. 따라서, N 비트 심도로 감소된 신호를, 입력 신호 샘플의 비트 심도와 동일한 M 비트 심도의 신호로 출력할 수 있으며, M 비트 심도의 복호화된 정보를 다음 프레임의 참조 신호로 활용할 수 있다.The bit depth increasing unit 140 may increase the bit depth so that the bit depth reduced during the decoding process in the encoder is equal to the bit depth of the original signal. Therefore, the signal reduced to the N bit depth can be output as a signal having the same M bit depth as that of the input signal sample, and the decoded information of the M bit depth can be used as a reference signal of the next frame.

보다 상세하게 설명하면, 비트 심도 증가부(140)는 비트 심도 증가부(140)에 입력된 신호의 비트 심도에 따라서 비트 심도를 증가시킬 수 있다.In more detail, the bit depth increasing unit 140 may increase the bit depth according to the bit depth of the signal input to the bit depth increasing unit 140.

즉, 비트 심도 조정부(110)는 입력 신호의 비트 심도를 측정하고, 비트 심도 조정부(110)의 판단 및 제어에 의해 비트 심도 증가부(140)는 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키며, 비트 심도가 N 비트 심도인 경우에는 α개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.That is, the bit depth adjusting unit 110 measures the bit depth of the input signal, and by determining and controlling the bit depth adjusting unit 110, the bit depth increasing unit 140 uses M bits having the same bit depth of the input signal as the original signal. If the depth is only passed, and if the bit depth is N bit depth, it is possible to increase the N bit depth to M bit depth by adding as many bits as?.

이때, 비트 심도 증가부(140)는 α만큼 좌향 쉬프트(shift)시켜 α개의 비트를 추가하고 β를 더해주어, 원신호와 동일한 M 비트 심도인 신호를 출력할 수 있다.In this case, the bit depth increasing unit 140 may shift the signal left by α to add α bits and add β to output a signal having the same M bit depth as the original signal.

상기 β를 선택하는 방법의 실시예들을 보다 상세하게 설명하기로 한다.Embodiments of the method of selecting β will be described in more detail.

일실시예로서 β가 나타내는 값은, 절삭한 비트의 중간값(=α/2), 즉 2(α=2) 비트를 절삭하여 β=1(=102진수)을 최하위 비트에 추가하여, 비트 심도 증가 및 감소로 인한 평균 오류를 최소화할 수 있다.In one embodiment, the value indicated by β is a bit that is truncated by cutting the intermediate value (= α / 2), that is, 2 (α = 2) bits of the cut bit, and adding β = 1 (= 102 decimal) to the least significant bit. Average errors due to increasing and decreasing depth can be minimized.

다른 일실시예로서, β는 부호화 특성에 따라 미리 정의한 값들 중 한가지로 대체할 수 있다. 즉, 화면내(intra) 부호화된 블록인 경우 β= 1(102진수), 화면 간(inter) 부호화한 경우 β= 0(002진수)로 정의할 수 있다.In another embodiment, β may be replaced with one of predefined values according to coding characteristics. That is, it may be defined as β = 1 (102 decimal) for intra coded blocks and β = 0 (002 decimal) for inter coding.

또 다른 일실시예로서, N 비트 심도의 값에 대응하는 M 비트 심도의 값을 매핑 테이블로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 N 비트 심도의 값에 따라 M 비트 심도의 값을 획득할 수도 있다.In another embodiment, the M bit depth value corresponding to the N bit depth value is previously defined as a mapping table, and the M bit depth value is set according to the N bit depth value input using the mapping table. Can also be obtained.

따라서, 비트 심도 증가부(140)는 입력된 신호의 비트 심도에 따라서 비트 심도를 증가시킬 수 있다.Accordingly, the bit depth increasing unit 140 may increase the bit depth according to the bit depth of the input signal.

도 2는 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성도이다. 도 2를 참조하여 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성을 설명하기로 한다.2 is a block diagram of an encoding apparatus according to another embodiment of the present invention. A configuration of an encoding apparatus according to another embodiment of the present invention will be described with reference to FIG. 2.

본 발명의 또 다른 일실시예에 따른 부호화 장치는 비트 심도 조정부(210), 비트 심도 양자화부(220), 및 비트 심도 역양자화부(230)를 포함한다.The encoding apparatus according to another embodiment of the present invention includes a bit depth adjusting unit 210, a bit depth quantization unit 220, and a bit depth inverse quantization unit 230.

도 2에 도시된 일실시예는, 도 1에 도시된 일실시예와는 달리, 주파수 변환(transform) 및 스케일링(scaling)을 원신호와 동일한 비트 심도로 연산하여 정보의 손실을 최대한 억제하고, 양자화 과정에서 비트 심도를 조절하기 위한 것이다.Unlike the embodiment illustrated in FIG. 1, the embodiment illustrated in FIG. 2 calculates frequency transform and scaling to the same bit depth as the original signal, thereby suppressing loss of information as much as possible. This is to adjust the bit depth in the quantization process.

비트 심도 조정부(210)는 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다.The bit depth controller 210 determines whether to reduce the bit depth of the input signal.

비트 심도 조정부(210)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 양자화부(220)는 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화한다.If the bit depth controller 210 determines that the bit depth is to be reduced, the bit depth quantizer 220 reduces the bit depth of the input signal to a predetermined value and quantizes it.

비트 심도 역양자화부(230)는 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다.The bit depth dequantizer 230 dequantizes the bit depth of the input signal by increasing the bit depth to a predetermined value.

예를 들어, 비트 심도 양자화부(220)에서는 비트 심도 조정부(210)의 조정에 의해 M 비트 심도의 값을 M 혹은 N 비트 심도의 값으로 양자화할 수 있으며, 비트 심도 역양자화(230)부는 비트 심도 양자화부(220)와는 반대로 비트 심도 조정부(210)의 제어에 의해 M 혹은 N 비트 심도의 신호를, M 비트 심도의 값으로 역양자화할 수 있다.For example, the bit depth quantization unit 220 may quantize the M bit depth value to the M or N bit depth value by adjusting the bit depth adjusting unit 210, and the bit depth inverse quantization unit 230 may perform bit quantization. Contrary to the depth quantization unit 220, the signal of the M or N bit depth may be inversely quantized to the value of the M bit depth under the control of the bit depth adjustment unit 210.

비트 심도 조정부(210)는, 입력과 동일한 비트 심도인 M으로 변환(transform) 및 스케일링(scaling)된 신호에 대하여, 비트 심도를 줄일지에 대한 판단을 할 수 있다.The bit depth controller 210 may determine whether to reduce the bit depth with respect to a signal transformed and scaled to M, which is the same bit depth as the input.

비트 심도 조정부(210)의 판단에 따라서, 비트 심도 양자화부(220)는 M 비트 심도 입력에 대하여 N 비트 심도로 감소한 출력을 실행하는 양자화를 실행하거나, 또는 M 비트 심도 입력과 M 비트 심도 출력인 양자화를 수행할 수 있다.In accordance with the determination of the bit depth adjustment unit 210, the bit depth quantization unit 220 performs quantization for performing the output reduced to the N bit depth with respect to the M bit depth input, or the M bit depth input and the M bit depth output. Quantization can be performed.

비트 심도 역양자화부(230)는 비트 심도 양자화부(220)에서 비트 심도를 감소 시킨 경우, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화 할 수 있다.When the bit depth dequantization unit 230 decreases the bit depth in the bit depth quantization unit 220, the bit depth dequantization unit 230 may increase the bit depth reduced to N to the same M bit depth as the bit depth of the original signal. In the case of a signal having an M bit depth, inverse quantization may be performed without increasing the bit depth.

도 3은 본 발명의 일실시예에 따른 복호화 장치의 구성도이다. 도 3을 참조하여 본 발명의 일실시예에 따른 복호화 장치를 설명하기로 한다.3 is a block diagram of a decoding apparatus according to an embodiment of the present invention. A decoding apparatus according to an embodiment of the present invention will be described with reference to FIG. 3.

본 발명의 일실시예에 따른 복호화 장치는 비트 심도 조정부(310) 및 비트 심도 증가부(320)를 포함한다.The decoding apparatus according to an embodiment of the present invention includes a bit depth adjusting unit 310 and a bit depth increasing unit 320.

비트 심도 조정부(310)는 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다.The bit depth controller 310 determines whether the bit depth of the input signal is reduced.

비트 심도 조정부(310)가 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 증가부(320)는 상기 입력 신호의 비트 심도를 증가시킨다.When the bit depth controller 310 determines that the bit depth is reduced, the bit depth increasing unit 320 increases the bit depth of the input signal.

이때, 비트 심도 증가부(320)는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 또는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the bit depth increasing unit 320 shifts the bit depth of the input signal to the left by a predetermined value to increase the bit depth, or increases a mapping table in which bit depth values of a plurality of signals are stored. In this case, the bit depth of the input signal may be increased.

즉, 비트 심도 조정부(310)는 입력 신호의 비트 심도를 측정하고, 비트 심도 조정부(310)의 판단 및 제어에 의해 비트 심도 증가부(320)가 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키고, 비트 심도가 N 비트 심도인 경우에는 α 개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.That is, the bit depth adjusting unit 310 measures the bit depth of the input signal, and the bit depth increasing unit 320 causes the M bit having the bit depth of the input signal to be equal to the original signal by the bit depth adjusting unit 310. If the depth is only passed, and if the bit depth is N bit depth, it is possible to increase the N bit depth to the M bit depth by adding as many bits as α.

이때, 비트 심도 증가부(320)는 α 만큼 좌향 쉬프트(shift)시켜 α개의 비트를 추가하고 β를 더해주어, 원신호와 동일한 M 비트 심도인 신호를 출력할 수 있다.In this case, the bit depth increasing unit 320 may shift the signal left by α to add α bits and add β to output a signal having the same M bit depth as the original signal.

상기 β를 선택하는 방법의 실시예들을 보다 상세하게 설명하기로 한다.Embodiments of the method of selecting β will be described in more detail.

일실시예로서 β가 나타내는 값은, 절삭한 비트의 중간값(=α/2), 즉 2(α=2) 비트를 절삭하여 β=1(=102진수)을 최하위 비트에 추가하여, 비트 심도 증가 및 감소로 인한 평균 오류를 최소화할 수 있다.In one embodiment, the value indicated by β is a bit that is truncated by cutting the intermediate value (= α / 2), that is, 2 (α = 2) bits of the cut bit, and adding β = 1 (= 102 decimal) to the least significant bit. Average errors due to increasing and decreasing depth can be minimized.

다른 일실시예로서, β는 부호화 특성에 따라 미리 정의한 값들 중 한가지로 대체할 수 있다. 즉, 화면내(intra) 부호화된 블록인 경우 β= 1(102진수), 화면간(inter) 부호화한 경우 β= 0(002진수)로 정의할 수 있다.In another embodiment, β may be replaced with one of predefined values according to coding characteristics. That is, it may be defined as β = 1 (102 decimal) for intra coded blocks and β = 0 (002 decimal) for inter coding.

또 다른 일실시예로서, N 비트 심도의 값에 대응하는 M 비트 심도의 값을 매핑 테이블로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 N 비트 심도의 값에 따라 M 비트 심도의 값을 획득할 수도 있다. 이때, 매핑 테이블은 부호화 장치 및 복호화 장치에 미리 정의되어 있거나, 비트스트림(bitstream)과 함께 부가적으로 전송될 수 있다.In another embodiment, the M bit depth value corresponding to the N bit depth value is previously defined as a mapping table, and the M bit depth value is set according to the N bit depth value input using the mapping table. Can also be obtained. In this case, the mapping table may be predefined in the encoding apparatus and the decoding apparatus, or may be additionally transmitted together with the bitstream.

즉, 본 발명의 일실시예에 따르면, 출력 직전에 입력과 동일한 비트 심도를 만들 때 중간 값을 이용하거나, 8 bit 값을 10 bit 값으로 사상(mapping)하기 위한 테이블 정보인 톤-매핑 테이블(ton-mapping table) 정보를 전송하거나, 또는 특정 값에 대한 정보를 부가 정보로 전송하여, 원영상에 가까운 값으로 비트 심도를 추가할 수 있다.That is, according to an embodiment of the present invention, a tone-mapping table, which is table information for using an intermediate value or mapping an 8-bit value to a 10-bit value when creating the same bit depth as an input immediately before the output ( The bit depth may be added to a value close to the original image by transmitting ton-mapping table) information or by transmitting information about a specific value as additional information.

도 4는 본 발명의 또 다른 일실시예에 따른 복호화 장치의 구성도이다. 도 4를 참조하여 본 발명의 또 다른 일실시예에 따른 복호화 장치를 설명하기로 한다.4 is a block diagram of a decoding apparatus according to another embodiment of the present invention. A decoding apparatus according to another embodiment of the present invention will be described with reference to FIG. 4.

본 발명의 또 다른 일실시예에 따른 복호화 장치는 비트 심도 조정부(410) 및 비트 심도 역양자화부(420)를 포함한다.The decoding apparatus according to another embodiment of the present invention includes a bit depth adjusting unit 410 and a bit depth dequantization unit 420.

비트 심도 조정부(410)는 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다.The bit depth controller 410 determines whether the bit depth of the input signal is reduced.

비트 심도 조정부(410)가 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 역양자화부(420)는 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다.When the bit depth controller 410 determines that the bit depth is reduced, the bit depth inverse quantizer 420 increases and dequantizes the bit depth of the input signal to a predetermined value.

예를 들어, 비트 심도 역양자화부(420)는 비트 심도 조정부(410)에서의 입력 신호의 비트 심도가 감소되었는지를 판단한 결과 및 그에 따른 제어에 의해, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화할 수 있다.For example, the bit depth dequantization unit 420 determines whether the bit depth of the input signal is reduced by the bit depth adjusting unit 410 and controls the bit depth reduced to N by the control according to the result. It can be increased to the same M bit depth as the depth, and in the case of a signal having an undecreased M bit depth, it can be dequantized without increasing the bit depth.

따라서, 본 발명의 일실시예에 따르면, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시키며, 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 비트 심도의 감소를 수행함으로써, 필요 이상의 비트 심도로 부호화되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄일 수 있다.Accordingly, according to an embodiment of the present invention, by reducing the bit depth of each brightness and color component in video encoding, by adaptively selecting on a slice or macroblock basis to reduce the bit depth Therefore, the coding efficiency is improved and the system complexity can be reduced by not encoding the bit depth more than necessary.

도 5는 본 발명의 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating an encoding method according to an embodiment of the present invention.

본 발명의 일실시예에 따른 부호화 방법에 따르면, 부호화 장치가 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다(S510).According to the encoding method according to an embodiment of the present invention, the encoding apparatus determines whether to reduce the bit depth of the input signal (S510).

이때, 상기 부호화 장치는 비트 심도를 줄이더라도 부호화 효율의 감소가 미비하고 복잡도의 장점을 가질 수 있거나, 해당 블록 혹은 슬라이스의 비트 심도를 줄여 비트 심도를 줄이지 않은 다른 블록 혹은 슬라이스에 더 많은 비트를 할당 할 수 있도록하여 전체 시퀀스에서의 부호화 효율의 증대를 가져 올 수 있는 경우에, 비트 심도를 줄이도록 판단할 수 있다.In this case, even if the bit depth is reduced, the encoding apparatus may have an insignificant reduction in encoding efficiency and complexity, or may allocate more bits to another block or slice that does not reduce the bit depth by reducing the bit depth of the corresponding block or slice. In this case, it is possible to determine that the bit depth is reduced when the coding efficiency can be increased in the entire sequence.

상기 부호화 장치가 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시킨다(S520).If the encoding apparatus determines that the bit depth is to be reduced, the bit depth of the input signal is reduced (S520).

이때, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시킬 수 있다.In this case, the encoding apparatus shifts the bit depth of the input signal to the right by a predetermined value and decreases it, or uses a mapping table in which bit depth values of a plurality of signals are stored. It is possible to reduce the bit depth of the signal.

이후, 상기 부호화 장치가 상기 입력 신호를 양자화한다(S530).Thereafter, the encoding apparatus quantizes the input signal (S530).

이후, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 증가시킨다(S540).Thereafter, the encoding apparatus increases the bit depth of the input signal (S540).

이때, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the encoding apparatus shifts the bit depth of the input signal to the left by a predetermined value and increases the bit depth, or uses a mapping table in which bit depth values of a plurality of signals are stored. The bit depth of the signal can be increased.

한편, 상기 부호화 장치는 상기 비트 심도를 감소시킬 것으로 판단하지 않은 경우에는, 입력 신호의 비트 심도를 감소시키지 않고 상기 입력 신호를 양자화한다(S550).On the other hand, when it is determined that the bit depth is to be decreased, the encoding apparatus quantizes the input signal without reducing the bit depth of the input signal (S550).

도 6은 본 발명의 또 다른 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.6 is a flowchart illustrating an encoding method according to another embodiment of the present invention.

본 발명의 또 다른 일실시예에 따른 부호화 방법에 의하면, 부호화 장치는 비트 심도 조정부가 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다(S610).According to an encoding method according to another embodiment of the present invention, the encoding apparatus determines whether the bit depth adjuster reduces the bit depth of the input signal (S610).

상기 부호화 장치는 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화한다(S620).If it is determined that the bit depth is to be reduced, the encoding apparatus reduces the bit depth of the input signal to a predetermined value and quantizes it (S620).

이후, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화 한다(S630).Thereafter, the encoding apparatus inversely quantizes the bit depth of the input signal by increasing it to a predetermined value.

한편, 상기 부호화 장치는 비트 심도를 감소시킬 것으로 판단한 경우에는, 입력 신호의 비트 심도를 감소시키지 않고 양자화하고, 이후 역양자화 한다(S640, S650).On the other hand, if it is determined that the bit depth is to be reduced, the encoding apparatus quantizes the bit depth of the input signal without reducing the bit depth, and then inversely quantizes it (S640, S650).

도 7은 본 발명의 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.7 is a flowchart illustrating a decoding method according to an embodiment of the present invention.

본 발명의 일실시예에 따른 복호화 방법에 의하면, 복호화 장치가 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다(S710).According to the decoding method according to an embodiment of the present invention, the decoding apparatus determines whether the bit depth of the input signal is reduced (S710).

상기 복호화 장치는 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 증가부는 상기 입력 신호의 비트 심도를 증가시킨다(S720).If the decoding apparatus determines that the bit depth is reduced, the bit depth increasing unit increases the bit depth of the input signal (S720).

이때, 상기 복호화 장치는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 또는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.In this case, the decoding apparatus shifts the bit depth of the input signal to the left by a predetermined value and increases it, or by using a mapping table in which bit depth values of a plurality of signals are stored. The bit depth of the input signal can be increased.

즉, 상기 복호화 장치는 입력 신호의 비트 심도를 측정하고 비트 심도 조정 부의 판단 및 제어에 의해, 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키며, 비트 심도가 N 비트 심도인 경우에는 α 개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.That is, the decoding apparatus measures the bit depth of the input signal and passes only when the bit depth of the input signal is the same M bit depth as the original signal by the determination and control of the bit depth adjustment unit, and the bit depth is N bit depth. In the case of, N bit depth can be increased to M bit depth by adding as many bits as.

도 8은 본 발명의 또 다른 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.8 is a flowchart illustrating a decoding method according to another embodiment of the present invention.

본 발명의 또 다른 일실시예에 따른 복호화 방법에 의하면, 복호화 장치가 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다(S810).According to a decoding method according to another embodiment of the present invention, the decoding apparatus determines whether the bit depth of the input signal is reduced (S810).

상기 복호화 장치가 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다(S820).When the decoding apparatus determines that the bit depth is reduced, the bit depth of the input signal is increased to a predetermined value and dequantized (S820).

한편, 상기 복호화 장치가는 비트 심도가 감소되지 않은 것으로 판단한 경우에는, 입력 신호를 증가시키지 않고 양자화한다(S830).On the other hand, if it is determined that the bit depth is not reduced, the decoding apparatus quantizes the input signal without increasing the input signal (S830).

예를 들어, 상기 복호화 장치가 입력 신호의 비트 심도가 감소되었는지를 판단한 결과 및 그에 따른 제어에 의해, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화할 수 있다.For example, as a result of determining whether or not the bit depth of the input signal is reduced by the decoding apparatus and control thereof, the bit depth reduced to N may be increased to the same M bit depth as that of the original signal. In the case of a signal having an undetermined M bit depth, dequantization may be performed without increasing the bit depth.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되 어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.In the present invention as described above has been described by the specific embodiments, such as specific components and limited embodiments and drawings, but this is provided to help a more general understanding of the present invention, the present invention is not limited to the above embodiments. For those skilled in the art, various modifications and variations are possible from these descriptions. Accordingly, the spirit of the present invention should not be limited to the described embodiments, and all of the equivalents or equivalents of the claims, as well as the claims described below, belong to the scope of the present invention. will be.

도 1은 본 발명의 일실시예에 따른 부호화 장치의 구성도이다.1 is a block diagram of an encoding apparatus according to an embodiment of the present invention.

도 2는 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성도이다.2 is a block diagram of an encoding apparatus according to another embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 복호화 장치의 구성도이다. 3 is a block diagram of a decoding apparatus according to an embodiment of the present invention.

도 4는 본 발명의 또 다른 일실시예에 따른 복호화 장치의 구성도이다.4 is a block diagram of a decoding apparatus according to another embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating an encoding method according to an embodiment of the present invention.

도 6은 본 발명의 또 다른 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.6 is a flowchart illustrating an encoding method according to another embodiment of the present invention.

도 7은 본 발명의 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.7 is a flowchart illustrating a decoding method according to an embodiment of the present invention.

도 8은 본 발명의 또 다른 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.8 is a flowchart illustrating a decoding method according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110: 비트 심도 조정부110: bit depth adjustment unit

120: 비트 심도 감소부120: bit depth reduction unit

130: 비트 심도 양자화부130: bit depth quantization unit

140: 비트 심도 증가부140: bit depth increasing unit

Claims (18)

입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부;A bit depth controller to determine whether to reduce a bit depth of an input signal; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부;A bit depth reduction unit that reduces the bit depth of the input signal when it is determined that the bit depth is to be reduced; 상기 입력 신호를 양자화하는 비트 심도 양자화부; 및A bit depth quantizer for quantizing the input signal; And 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부A bit depth increasing unit for increasing a bit depth of the input signal 포함하는 적응적 비트 심도 감소를 통한 부호화 장치.An apparatus for encoding through adaptive bit depth reduction. 제1항에 있어서,The method of claim 1, 상기 비트 심도 감소부는,The bit depth reduction unit, 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키는 적응적 비트 심도 감소를 통한 부호화 장치.And an adaptive bit depth reduction for reducing the bit depth of the input signal by shifting the bit depth in a right direction by a predetermined value. 제2항에 있어서,3. The method of claim 2, 상기 비트 심도 증가부는,The bit depth increasing unit, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 적응적 비트 심도 감소를 통한 부호화 장치.And an adaptive bit depth reduction for increasing the bit depth of the input signal by shifting the bit depth to a left by a predetermined value. 제1항에 있어서,The method of claim 1, 상기 비트 심도 감소부는,The bit depth reduction unit, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시키는 적응적 비트 심도 감소를 통한 부호화 장치.And an adaptive bit depth reduction for reducing the bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored. 제4항에 있어서,5. The method of claim 4, 상기 비트 심도 증가부는,The bit depth increasing unit, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 적응적 비트 심도 감소를 통한 부호화 장치.And an adaptive bit depth reduction for increasing a bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부;A bit depth controller to determine whether to reduce a bit depth of an input signal; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화하는 비트 심도 양자화부; 및A bit depth quantizer configured to reduce and quantize the bit depth of the input signal to a predetermined value when it is determined that the bit depth is to be reduced; And 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부A bit depth inverse quantizer which dequantizes by increasing the bit depth of the input signal to a predetermined value 를 포함하는 적응적 비트 심도 감소를 통한 부호화 장치.An encoding apparatus through adaptive bit depth reduction comprising a. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및A bit depth adjusting unit determining whether a bit depth of an input signal is reduced; And 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부A bit depth increasing unit that increases the bit depth of the input signal when it is determined that the bit depth is reduced; 를 포함하는 적응적 비트 심도 증가를 통한 복호화 장치.Decoding apparatus through adaptive bit depth increase comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 비트 심도 증가부는,The bit depth increasing unit, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 적응적 비트 심도 증가를 통한 복호화 장치.And a bit depth of the input signal is increased by shifting the bit depth to a left by a predetermined value. 제7항에 있어서,The method of claim 7, wherein 상기 비트 심도 증가부는,The bit depth increasing unit, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 적응적 비트 심도 증가를 통한 복호화 장치.And an adaptive bit depth increase for increasing a bit depth of the input signal by using a mapping table in which bit depth values of a plurality of signals are stored. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및A bit depth adjusting unit determining whether a bit depth of an input signal is reduced; And 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부If it is determined that the bit depth is reduced, the bit depth inverse quantizer for dequantizing by increasing the bit depth of the input signal to a predetermined value 를 포함하는 적응적 비트 심도 증가를 통한 복호화 장치.Decoding apparatus through adaptive bit depth increase comprising a. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020090030250A 2009-04-08 2009-04-08 Method and apparatus for encoding and decoding using adaptive bit depth decreasing KR101196920B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090030250A KR101196920B1 (en) 2009-04-08 2009-04-08 Method and apparatus for encoding and decoding using adaptive bit depth decreasing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030250A KR101196920B1 (en) 2009-04-08 2009-04-08 Method and apparatus for encoding and decoding using adaptive bit depth decreasing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120077423A Division KR101277093B1 (en) 2012-07-16 2012-07-16 Method and apparatus for encoding and decoding using adaptive bit depth decreasing

Publications (2)

Publication Number Publication Date
KR20100111841A KR20100111841A (en) 2010-10-18
KR101196920B1 true KR101196920B1 (en) 2012-11-05

Family

ID=43131949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030250A KR101196920B1 (en) 2009-04-08 2009-04-08 Method and apparatus for encoding and decoding using adaptive bit depth decreasing

Country Status (1)

Country Link
KR (1) KR101196920B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA109312C2 (en) 2011-03-04 2015-08-10 PULSE-CODE MODULATION WITH QUANTITATION FOR CODING VIDEO INFORMATION
US9521434B2 (en) 2011-06-09 2016-12-13 Qualcomm Incorporated Internal bit depth increase in video coding
PL2725797T3 (en) 2011-06-23 2019-01-31 Huawei Technologies Co., Ltd. Offset decoding device, offset encoding device, image filter device, and data structure

Also Published As

Publication number Publication date
KR20100111841A (en) 2010-10-18

Similar Documents

Publication Publication Date Title
KR101989710B1 (en) Video coding device, video decoding device, video coding method, video decoding method and program
EP2288162A2 (en) A method of generating a dequantized dc chrominance coefficient
EP3284253B1 (en) Rate-constrained fallback mode for display stream compression
KR20130002296A (en) The method and apparatus for encoding and decoding a image using an adaptive quantization parameter difference value
JP2024133702A (en) Encoder, decoder, method, and computer program using improved transform-based scaling
KR101277093B1 (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR101196920B1 (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR102110227B1 (en) Method And Apparatus For Video Encoding And Decoding
KR101378893B1 (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR101378912B1 (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR101378899B1 (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR20130082133A (en) Method and apparatus for encoding and decoding using adaptive bit depth decreasing
KR101699460B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101968268B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101968267B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101842228B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101699461B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101699458B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101699459B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101795517B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR101618117B1 (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
WO2012173449A2 (en) Video encoding and decoding method and apparatus using same
KR20180034351A (en) Apparatus and Method of Context-Adaptive Quantization and Inverse Quantizationfor IPCM block
KR20160092816A (en) Video Coding Method and Apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7