KR101194090B1 - Apparatus and method for transmitting data in a communication system - Google Patents

Apparatus and method for transmitting data in a communication system Download PDF

Info

Publication number
KR101194090B1
KR101194090B1 KR1020060114459A KR20060114459A KR101194090B1 KR 101194090 B1 KR101194090 B1 KR 101194090B1 KR 1020060114459 A KR1020060114459 A KR 1020060114459A KR 20060114459 A KR20060114459 A KR 20060114459A KR 101194090 B1 KR101194090 B1 KR 101194090B1
Authority
KR
South Korea
Prior art keywords
arq
block
transmitted
arq block
processor
Prior art date
Application number
KR1020060114459A
Other languages
Korean (ko)
Other versions
KR20080045386A (en
Inventor
김재영
김한석
박은찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060114459A priority Critical patent/KR101194090B1/en
Publication of KR20080045386A publication Critical patent/KR20080045386A/en
Application granted granted Critical
Publication of KR101194090B1 publication Critical patent/KR101194090B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1887—Scheduling and prioritising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1621—Group acknowledgement, i.e. the acknowledgement message defining a range of identifiers, e.g. of sequence numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1848—Time-out mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management

Abstract

본 발명은 통신 시스템에 관한 것으로, 데이터를 송신하는 장치에 있어서, 자동 반복 요구(ARQ: Automatic Repeat reQuest) 블록을　생성하여 하향링크(DL: Down Link) 스케쥴러 모듈로 송신하고, 상기 DL 스케쥴러 모듈로부터 스케쥴링이 수행된 ARQ 블록에 대한 정보를 수신하고, 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 ARQ 처리기와, 상기 ARQ 블록을 수신하면, 미리 설정되어 있는 스케쥴링 방식에 상응하게 스케쥴링을 수행하여 송신할 ARQ 블록을 결정하고, 상기 송신할 ARQ 블록에 대한 정보를 상기 ARQ 처리기로 송신하는 DL 스케쥴러를 포함함을 특징으로 한다.

Figure R1020060114459

자동 반복 요구(ARQ: Automatic Repeat reQuest), 자동 반복 요구 처리 모듈, 하향링크(DL:Down Link) 스케쥴러 모듈

BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system, comprising: generating an Automatic Repeat Request (ARQ) block and transmitting it to a downlink (DL) scheduler module, from the DL scheduler module; An ARQ processor that receives information on the scheduled ARQ block and starts timer operation on the ARQ block corresponding to the received information; and upon receiving the ARQ block, scheduling according to a preset scheduling scheme. Determining the ARQ block to be transmitted by performing the operation, characterized in that it comprises a DL scheduler for transmitting information on the ARQ block to be transmitted to the ARQ processor.

Figure R1020060114459

Automatic Repeat Request (ARQ), Automatic Repeat Request Processing Module, Downlink (DL) Scheduler Module

Description

통신 시스템에서 데이터 송신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING DATA IN A COMMUNICATION SYSTEM}APPARATUS AND METHOD FOR TRANSMITTING DATA IN A COMMUNICATION SYSTEM

도 1은 종래의 IEEE 802.16e 통신 시스템에서 ARQ 방식을 사용하는 기지국의 구조를 도시한 도면1 illustrates a structure of a base station using an ARQ scheme in a conventional IEEE 802.16e communication system.

도 2는 본 발명의 실시예에 따라 통신시스템에서 ARQ 방식을 사용하는 기지국의 구조를 도시한 도면2 is a diagram illustrating a structure of a base station using an ARQ scheme in a communication system according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따라 기지국에서 ARQ 처리기의 구체적인 동작 알고리즘을 도시한 순서도3 is a flowchart illustrating a specific operation algorithm of an ARQ processor in a base station according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따라 기지국에서 DL 스케쥴러의 구체적인 동작 알고리즘을 도시한 순서도4 is a flowchart illustrating a specific operation algorithm of a DL scheduler in a base station according to an embodiment of the present invention.

본 발명은 통신 시스템의 데이터 송신 장치 및 방법에 관한 것으로서, 특히 자동 반복 요구(ARQ: Automatic Repeat reQuest, 이하 'ARQ' 라 칭하기로 한다) 방식에 따라 데이터를 송신하는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for transmitting data in a communication system, and more particularly, to an apparatus and method for transmitting data according to an Automatic Repeat Request (ARQ) method.

차세대 통신 시스템인 4세대(4G: 4th Generation, 이하 '4G' 라 칭하기로 한다) 통신 시스템에서는 고속의 다양한 서비스 품질(QoS: Quality of Service, 이하 'QoS' 라 칭하기로 한다)을 가지는 서비스들을 사용자들에게 제공하기 위한 활발한 연구가 진행되고 있다. 특히, 현재 4G 통신 시스템에서 대표적인 통신 시스템은 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템이다.In the 4th generation (4G) communication system, which is a next generation communication system, users having services having a variety of high-speed quality of service (QoS) will be referred to as users. Active research is underway to provide them. In particular, the representative communication system in the current 4G communication system is the Institute of Electrical and Electronics Engineers (IEEE) 802.16e communication system.

일반적으로 통신 시스템에서 신호를 송수신할 때, 채널의 상황에 따라 잡음, 간섭 및 페이딩(fading) 등으로 인한 불가피한 오류로 정보 손실이 발생한다. 이러한 정보 손실을 방지하기 위한 방안으로 여러 가지 방법을 사용하는데 이 중 대표적인 방법 중 하나가 ARQ 방식이다. 상기 ARQ 방식은, 신호 송신 장치, 일예로 기지국(BS: Base Station, 이하 'BS' 라 칭하기로 한다)이 송신한 특정 데이터를 신호 수신 장치, 일예로 단말(MS: Mobile Station, 이하 'MS' 라 칭하기로 한다)이 수신하지 못하거나 또는 수신한 데이터를 복호(decoding)하지 못한 경우, 이를 MS에게 알려서 상기 MS가 이전에 송신한 신호를 재송신하도록 하여 신호 송신의 신뢰성을 증가시키는 방식을 의미한다. 그러면 여기서 도 1을 참조하여 일반적인 통신 시스템에서 상기 ARQ 방식을 사용하는 BS의 구조에 대해서 설명하기로 한다. 이하의 설명에서는 매체 접속 제어(MAC: Medium Access Control, 이하 'MAC' 이라 칭하기로 한다) 계층(Layer)에서의 BS 구조를 일예로 하여 설명한다. In general, when a signal is transmitted and received in a communication system, information loss occurs due to an unavoidable error due to noise, interference, fading, and the like depending on a channel condition. Various methods are used to prevent such information loss, and one of the representative methods is the ARQ method. The ARQ method is a signal transmission device, for example, specific data transmitted from a base station (BS: hereinafter referred to as "BS") signal receiving device, for example, a terminal (MS: Mobile Station, hereinafter 'MS') If it does not receive or decodes the received data, it means to inform the MS so that the MS retransmits the previously transmitted signal to increase the reliability of signal transmission. . Next, a structure of a BS using the ARQ scheme in a general communication system will be described with reference to FIG. 1. In the following description, a BS structure in a medium access control (MAC) layer will be described as an example.

도 1은 일반적인 통신 시스템에서 ARQ 방식을 사용하는 BS의 구조를 도시한 도면이다.1 is a diagram illustrating a structure of a BS using an ARQ scheme in a general communication system.

도 1을 참조하면, 상기 BS는 ARQ 처리 모듈(101)과 하향링크(DL: Down Link) 스케쥴러 모듈(103)을 포함한다. 여기서 ARQ 처리 모듈(101)은 버퍼(107)와 ARQ 처리기(119)를 포함하고, DL 스케쥴러 모듈(103)은 버퍼(111)와 DL 스케쥴러(113)를 포함한다.Referring to FIG. 1, the BS includes an ARQ processing module 101 and a downlink (DL) scheduler module 103. Here, the ARQ processing module 101 includes a buffer 107 and an ARQ processor 119, and the DL scheduler module 103 includes a buffer 111 and a DL scheduler 113.

먼저 상기 ARQ 처리 모듈(101)에서 ARQ 처리기(119)는 DL 데이터, 일예로 MAC 서비스 데이터 유닛(SDU: Service Data Unit, 이하 'SDU' 라 칭하기로 한다)을 수신한다(105단계). 또한 ARQ 처리기(119)는 상기 수신한 MAC SDU로부터 ARQ 블록, 일예로 MAC 프로토콜 데이터 유닛(PDU: Protocol Data Unit, 이하 'PDU' 라 칭하기로 한다)를 생성한다. 이때, 생성해야 할 ARQ 블록의 크기가 수신한 MAC SDU보다 크면 복수개의 MAC SDU를 접합(Concatenation)하여 상기 ARQ 블록을 생성하고, 생성해야 할 ARQ 블록의 크기가 수신한 MAC SDU보다 작으면 상기 MAC SDU를 분할(Segmentation)하여 ARQ 블록을 생성할 수 있다. First, in the ARQ processing module 101, the ARQ processor 119 receives DL data, for example, a MAC Service Data Unit (SDU) (step 105). In addition, the ARQ processor 119 generates an ARQ block, for example, a MAC Protocol Data Unit (PDU) from the received MAC SDU. In this case, if the size of the ARQ block to be generated is larger than the received MAC SDU, concatenating a plurality of MAC SDUs to generate the ARQ block, and if the size of the ARQ block to be generated is smaller than the received MAC SDU, the MAC The SDU may be segmented to generate an ARQ block.

여기서는 상기 ARQ 블록들을 구분하기 위하여 블록 시퀀스 번호(BSN: Block Sequence Number, 이하 'BSN'이라 칭하기로 한다)를 사용한다. 왜냐하면 각각의 ARQ 블록을 수신한 MS는 상기 ARQ 블록에 대한 수신 여부를 BS에 알려줘야 하는데, 이를 위해서는 상기 BS와 MS가 ARQ 블록들 각각을 구분할 수 있어야 하기 때문이다. In this case, a block sequence number (BSN: block BSN) is used to distinguish the ARQ blocks. The MS having received each ARQ block needs to inform the BS whether the ARQ block has been received or not, since the BS and the MS must be able to distinguish each of the ARQ blocks.

또한 ARQ 처리기(119)는 MAC SDU로부터 ARQ 블록을 생성함과 동시에 ARQ 블록 별 타이머(timer)를 생성한다. 그리고 상기 ARQ 블록을 DL 스케쥴러 모듈(103)로 송신한다(109단계). 여기서 상기 타이머는 ARQ 처리 모듈(101)에서 DL 스케쥴러 모듈(103)로 상기 ARQ 블록이 송신됨과 동시에 구동이 시작된다. In addition, the ARQ processor 119 generates an ARQ block from a MAC SDU and generates a timer for each ARQ block. The ARQ block is transmitted to the DL scheduler module 103 (step 109). In this case, the timer starts driving at the same time the ARQ block is transmitted from the ARQ processing module 101 to the DL scheduler module 103.

한편, ARQ 블록을 수신한 DL 스케쥴러 모듈(103)의 DL 스케쥴러(113)는 미리 설정된 스케쥴링 알고리즘(Algorithm)에 상응하여 상기 ARQ 블록을 스케쥴링 하여 MS로 송신한다(115단계). ARQ 블록을 수신한 상기 MS는 ARQ 처리 모듈(101)이 송신한 데이터에 대한 수령(ACK: ACKnowledment, 이하 'ACK' 라 칭하기로 한다)/비수령(NACK: Non-ACKnowledment, 이하 'NACK' 라 칭하기로 한다) 메시지를 피드백(feedback) 한다(117단계). 이때, 상기 MS로부터 NACK 메시지를 피드백 받을 경우에 ARQ 처리기(119)는, 이전에 송신한 데이터를 재송신하여 신호 송신의 신뢰성을 증가시킨다. 상기 재송신하는 데이터는 초기에 전송된 정보와 동일한 비트들로 구성되거나, 초기에 전송된 정보의 리던던시(Redundancy)로 구성된다.
다시 말해서, MS는 BS가 송신한 신호를 정상적으로 수신하였을 경우에는 ACK 메시지를 상기 BS로 피드백 한다. 그리고 상기 BS가 송신한 신호를 비정상적으로 수신하였을 경우, 즉 BS에서 송신한 신호에 에러(error)가 발생하였을 경우에는 NACK 메시지를 상기 BS로 피드백 한다. 여기서 상기 피드백 메시지는 BS 내부의 피드백 수신기가 수신하여 처리하지만, 도 1에서는 도시하지 않는다.Meanwhile, the DL scheduler 113 of the DL scheduler module 103 receiving the ARQ block schedules the ARQ block and transmits the ARQ block to the MS according to a preset scheduling algorithm (step 115). Upon receipt of the ARQ block, the MS receives an acknowledgment (ACK) for data transmitted by the ARQ processing module 101 (hereinafter referred to as 'ACK') / non-receipt (NACK: Non-ACKnowledment, 'NACK'). The message is fed back (step 117). At this time, when receiving a NACK message from the MS, the ARQ processor 119 retransmits previously transmitted data to increase the reliability of signal transmission. The retransmitted data consists of the same bits as the initially transmitted information or redundancy of the initially transmitted information.
In other words, when the MS normally receives a signal transmitted by the BS, the MS feeds back an ACK message to the BS. When the BS abnormally receives the signal transmitted, that is, when an error occurs in the signal transmitted by the BS, a NACK message is fed back to the BS. Here, the feedback message is received and processed by the feedback receiver inside the BS, but is not shown in FIG. 1.

전술한 바와 같이 통신 시스템에서 데이터를 송신할 때, 먼저 ARQ 처리 모듈(101)의 ARQ 처리기(119)가 데이터를 입력 받고, ARQ 처리기(119)는 상기 데이터를 ARQ 블록 단위로 생성하여 DL 스케쥴러 모듈(103)로 송신한다. 또한 상기 ARQ 블록 별 타이머를 생성하고, 상기 ARQ 블록이 DL 스케줄러 모듈(103)로 송신될 때 상기 타이머가 구동을 시작하도록 한다. 그런데, 상기 DL 스케쥴러 모듈(103)은 내부에 별도의 버퍼(111)와 스케쥴러(112)를 포함하고 있어서, 스케쥴링 알고리즘에 의해 특정 ARQ 블록이 임의의 큐잉 지연을 겪은 뒤에 MS로 전송되는 경우가 발생하게 된다. 따라서, ARQ 처리 모듈에서 타이머 구동이 시작된 시점과 스케쥴링 후 실제 MS로 데이터가 전송되는 시점 사이에 차이가 발생할 수 있다. As described above, when transmitting data in the communication system, first, the ARQ processor 119 of the ARQ processing module 101 receives the data, and the ARQ processor 119 generates the data in units of ARQ blocks to generate the DL scheduler module. Transmit to 103. In addition, the timer for each ARQ block is generated, and the timer starts running when the ARQ block is transmitted to the DL scheduler module 103. However, since the DL scheduler module 103 includes a separate buffer 111 and a scheduler 112 therein, a case in which a specific ARQ block is transmitted to the MS after a certain queuing delay by a scheduling algorithm occurs. Done. Therefore, a difference may occur between the time point at which timer operation is started in the ARQ processing module and the time point at which data is transmitted to the actual MS after scheduling.

또한 상기 타이머는 전송 에러 발생 시 MS가 NACK 메시지를 받지 않았다고 하더라도, 타이머에서 미리 설정한 시간을 초과하면 재전송이 이루어지도록 하는 역할을 한다. 그러나 DL 스케쥴러 모듈(103) 내부에서 발생하는 큐잉 지연이 커지게 되면, 실제 MS로 전송되지 않거나, 혹은 전송되었지만 MS의 처리 작업이 완료되기 전에 재전송이 일어나는 문제가 발생하게 된다. In addition, the timer plays a role of retransmission if the MS has not received the NACK message when a transmission error occurs, when the timer exceeds the preset time. However, if the queuing delay occurring inside the DL scheduler module 103 becomes large, there is a problem that a retransmission occurs, which is not transmitted to the actual MS or is transmitted before the processing work of the MS is completed.

따라서, 본 발명의 목적은 통신 시스템에서 데이터를 송신하는 장치 및 방법을 제공함에 있다.It is therefore an object of the present invention to provide an apparatus and method for transmitting data in a communication system.

본 발명의 또 다른 목적은 통신 시스템에서 실제 데이터가 스케쥴링 되는 시점을 고려하는 자동 반복 요구(ARQ: Automatic Repeat reQuest, 이하 'ARQ'라 칭하기로 한다) 방식을 사용하여 데이터를 송신하는 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for transmitting data using an automatic repeat request (ARQ) method, which considers a time point at which actual data is scheduled in a communication system. In providing.

상기한 목적들을 달성하기 위한 본 발명의 장치는; 통신 시스템에서 데이터를 송신하는 장치에 있어서, 자동 반복 요구(ARQ: Automatic Repeat request, 이하 'ARQ' 라 칭하기로 한다) 블록을　생성하여 하향링크(DL: Down Link, 이하 'DL' 이라 칭하기로 한다) 스케쥴러 모듈로 송신하고, 상기 DL 스케쥴러 모듈로부터 스케쥴링이 수행된 ARQ 블록에 대한 정보를 수신하고, 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 ARQ 처리기와, 상기 ARQ 블록을 수신하면, 미리 설정되어 있는 스케쥴링 방식에 상응하게 스케쥴링을 수행하여 송신할 ARQ 블록을 결정하고, 상기 송신할 ARQ 블록에 대한 정보를 상기 ARQ 처리기로 송신하는 DL 스케쥴러를 포함함을 특징으로 한다. The apparatus of the present invention for achieving the above objects; In an apparatus for transmitting data in a communication system, an Automatic Repeat Request (ARQ) block is generated to generate a downlink (DL). ) An ARQ processor for transmitting to the scheduler module, receiving information on the scheduled ARQ block from the DL scheduler module, and starting a timer for the ARQ block corresponding to the received information, and receiving the ARQ block. If so, scheduling is performed according to a preset scheduling scheme to determine an ARQ block to be transmitted, and a DL scheduler for transmitting information on the ARQ block to be transmitted to the ARQ processor.

상기한 목적들을 달성하기 위한 본 발명의 방법은; 통신 시스템에서 데이터를 송신하는 방법에 있어서, 통신 시스템에서 데이터를 송신하는 방법에 있어서, ARQ 처리기는 ARQ 블록을 생성하여 DL 스케쥴러 모듈로 송신하는 과정과, 상기 DL 스케쥴러 모듈은 미리 설정되어 있는 스케쥴링 방식에 상응하게 스케쥴링을 수행하여 송신할 ARQ 블록을 결정하고, 상기 결정한 ARQ 블록에 대한 정보를 상기 ARQ 처리기로 송신하는 과정과, 상기 ARQ 처리기는 상기 DL 스케쥴러 모듈로부터 상기 ARQ 블록에 대한 정보를 수신하고, 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 과정을 포함함을 특징으로 한다. The method of the present invention for achieving the above objects; A method of transmitting data in a communication system, the method of transmitting data in a communication system, wherein the ARQ processor generates an ARQ block and transmits it to a DL scheduler module, and the DL scheduler module is a preset scheduling scheme. Scheduling to determine an ARQ block to be transmitted, and transmitting information on the determined ARQ block to the ARQ processor; and the ARQ processor receives information on the ARQ block from the DL scheduler module. And starting the timer driving for the ARQ block corresponding to the received information.

이하, 본 발명에 따라 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 동작을 이해하는데 필요한 부분만을 설명하며 그 이외의 배경 기술은 본 발명의 요지를 흩트리지 않도록 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments according to the present invention will be described in detail. In the following description, only parts necessary for understanding the operation of the present invention will be described, and other background art will be omitted so as not to distract from the gist of the present invention.

본 발명은 통신 시스템, 일 예로 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템에서, 자동 반복 요구(ARQ: Automatic Repeat reQuest, 이하 'ARQ'라 칭하기로 한다) 방식을 적용한 데이터 송신 장치 및 방법을 제안한다.The present invention provides a data transmission apparatus and method using an automatic repeat request (ARQ) method in a communication system, for example, an Institute of Electrical and Electronics Engineers (IEEE) 802.16e communication system. Suggest.

도 2는 본 발명의 실시예에 따라 통신시스템에서 ARQ 방식을 사용하는 기지국(BS: Base Station, 이하 'BS' 라 칭하기로 한다)의 구조를 도시한 도면이다. 이하의 설명에서는 매체 접속 제어(MAC: Medium Access Control, 이하 'MAC' 이라 칭하기로 한다) 계층(Layer)에서의 BS 구조를 일예로 하여 설명한다.FIG. 2 is a diagram illustrating a structure of a base station (BS: hereinafter referred to as 'BS') using an ARQ scheme in a communication system according to an embodiment of the present invention. In the following description, a BS structure in a medium access control (MAC) layer will be described as an example.

도 2를 참조하면, 상기 BS는 ARQ 처리 모듈(201)과 하향링크(DL: Down Link) 스케쥴러 모듈(203)을 포함한다. 여기서 ARQ 처리 모듈(201)은 버퍼(207)와 ARQ 처리기(219)를 포함하고, DL 스케쥴러 모듈(203)은 버퍼(211)와 DL 스케쥴러(213)를 포함한다.Referring to FIG. 2, the BS includes an ARQ processing module 201 and a downlink scheduler module 203. Here, the ARQ processing module 201 includes a buffer 207 and an ARQ processor 219, and the DL scheduler module 203 includes a buffer 211 and a DL scheduler 213.

먼저 상기 ARQ 처리 모듈(201)에서 ARQ 처리기(219)는 DL 데이터, 일예로 MAC 서비스 데이터 유닛(SDU: Service Data Unit, 이하 'SDU' 라 칭하기로 한다)를 수신한다(205단계). ARQ 처리기(219)는 상기 수신한 MAC SDU로부터 ARQ 블록, 일예로 MAC 프로토콜 데이터 유닛(PDU: Protocol Data Unit, 이하 'PDU' 라 칭하기로 한다)를 생성한다. 이때, 생성해야 할 ARQ 블록의 크기가 수신한 MAC SDU보다 크면 복수개의 MAC SDU를 접합(Concatenation)하여 상기 ARQ 블록을 생성하고, 생성해야 할 ARQ 블록의 크기가 수신한 MAC SDU보다 작으면 상기 MAC SDU를 분할(Segmentation)하여 ARQ 블록을 생성할 수 있다. First, in the ARQ processing module 201, the ARQ processor 219 receives DL data, for example, a MAC Service Data Unit (SDU) (S205). The ARQ processor 219 generates an ARQ block, for example, a MAC protocol data unit (PDU: Protocol PDU) from the received MAC SDU. In this case, if the size of the ARQ block to be generated is larger than the received MAC SDU, concatenating a plurality of MAC SDUs to generate the ARQ block, and if the size of the ARQ block to be generated is smaller than the received MAC SDU, the MAC The SDU may be segmented to generate an ARQ block.

여기서는 상기 ARQ 블록들을 구분하기 위하여 블록 시퀀스 번호(BSN: Block Sequence Number, 이하 'BSN'이라 칭하기로 한다)를 사용한다. 왜냐하면 각각의 ARQ 블록을 수신한 단말(MS: Mobile Station, 이하 'MS' 라 칭한다)은 상기 ARQ 블록에 대한 수신 여부를 BS에 알려줘야 하는데, 이를 위해서는 상기 BS와 MS가 ARQ 블록들 각각을 구분할 수 있어야 하기 때문이다. In this case, a block sequence number (BSN: block BSN) is used to distinguish the ARQ blocks. This is because a terminal (MS: Mobile Station, hereinafter referred to as 'MS') that receives each ARQ block needs to inform the BS whether the ARQ block has been received or not. Because it must be.

또한 ARQ 처리기(219)는 MAC SDU로부터 ARQ 블록을 생성함과 동시에 ARQ 블록 별 타이머(timer)를 생성한다. 그리고 상기 생성한 ARQ 블록을 DL 스케쥴러 모듈(203)로 송신한다(209단계). ARQ 블록을 수신한 상기 DL 스케쥴러 모듈(203)의 DL 스케쥴러(213)는 미리 설정된 스케쥴링 알고리즘(Algorithm)에 상응하여 상기 ARQ 블록을 스케쥴링하고 MS로 송신한다(215단계). 그리고 상기 ARQ 블록을 수신한 MS는 ARQ 처리 모듈(201)이 송신한 데이터에 대한 수령(ACK: ACKnowledment, 이하 'ACK' 라 칭하기로 한다)/비수령(NACK: Non-ACKnowledment, 이하 'NACK' 라 칭하기로 한다) 메시지를 피드백(feedback) 한다(218단계). 이때, 상기 MS로부터 NACK 메시지를 피드백 받을 경우에 ARQ 처리기(219)는, 이전에 송신한 데이터를 재송신하여 신호 송신의 신뢰성을 증가시킨다. 상기 재송신하는 데이터는 초기에 전송된 정보와 동일한 비트들로 구성되거나, 초기에 전송된 정보의 리던던시(Redundancy)오 구성된다. 다시말해서, MS는 BS가 송신한 신호를 정상적으로 수신하였을 경우에는 ACK 메시지를 상기 BS로 피드백한다. 그러나 상기 BS가 송신한 신호를 비정상적으로 수신하였을 경우, 즉 BS에서 송신한 신호에 에러(error)가 발생하였을 경우에는 NACK 메시지를 상기 BS로 피드백한다. 여기서 상기 피드백 메시지는 BS 내부의 피드백 수신기가 수신하여 처리하지만, 도 2에서는 도시하지 않는다. In addition, the ARQ processor 219 generates an ARQ block from a MAC SDU and generates a timer for each ARQ block. The generated ARQ block is transmitted to the DL scheduler module 203 (step 209). The DL scheduler 213 of the DL scheduler module 203 that receives the ARQ block schedules the ARQ block and transmits the ARQ block to the MS according to a preset scheduling algorithm (step 215). Upon receipt of the ARQ block, the MS receives an acknowledgment (ACK) for data transmitted by the ARQ processing module 201 (hereinafter, referred to as 'ACK') / non-receipt (NACK: Non-ACKnowledment, 'NACK'). The message is fed back (step 218). In this case, when receiving a NACK message from the MS, the ARQ processor 219 retransmits previously transmitted data to increase reliability of signal transmission. The retransmitted data is composed of the same bits as the initially transmitted information or redundancy of the initially transmitted information. In other words, when the MS normally receives the signal transmitted by the BS, the MS feeds back an ACK message to the BS. However, when an abnormally received signal transmitted by the BS, that is, when an error occurs in a signal transmitted by the BS, a NACK message is fed back to the BS. Here, the feedback message is received and processed by the feedback receiver inside the BS, but is not shown in FIG. 2.

한편 DL 스케쥴러(213)는 스케쥴링 결과 현재 전송해야하는 ARQ 블록을 MS로 송신함과 동시에, 프레임(Frame) 단위로 송신된 상기 ARQ 블록의 정보를 추출한다. 여기서 특정 프레임 i에 전송된 ARQ 블록의 정보는 다음과 같은 형식으로 추출할 수 있다.On the other hand, the DL scheduler 213 transmits the ARQ block that should be currently transmitted to the MS as a result of the scheduling, and extracts information of the ARQ block transmitted in units of frames. Here, the information of the ARQ block transmitted in the specific frame i may be extracted in the following format.

(i, CID, BSN)(i, CID, BSN)

상기 i는 프레임 번호를 나타내고, 상기 CID는 전송된 ARQ 블록의 연결 식별자(CID: Connection Identifier, 이하 'CID' 라 칭한다)를 나타낸다. 또한 상기 BSN은 현재 프레임에서 전송된 ARQ 블록 중, 마지막으로 전송된 ARQ 블록의 블록 시퀀스 번호를 나타낸다.I denotes a frame number, and CID denotes a connection identifier (CID) of a transmitted ARQ block. In addition, the BSN indicates a block sequence number of the ARQ block transmitted last among the ARQ blocks transmitted in the current frame.

그리고 DL 스케쥴러(213)는 상기 ARQ 블록 추출 정보, 즉 (i, CID, BSN)를 ARQ 처리기(219)로 송신한다(217단계). ARQ 블록 추출 정보를 수신한 상기 ARQ 처리기(219)는 이전 프레임에서 송신된 ARQ 블록 이후의 블록부터, 현재 프레임에서 송신되는 ARQ 블록까지에 해당되는 ARQ 블록들 각각의 타이머만 구동을 시작하도록 한다. The DL scheduler 213 transmits the ARQ block extraction information, that is, (i, CID, BSN) to the ARQ processor 219 (step 217). The ARQ processor 219 receiving the ARQ block extraction information allows only the timer of each ARQ block corresponding to the ARQ block transmitted from the block after the ARQ block transmitted in the previous frame to the ARQ block transmitted in the current frame.

상술한 바와 같이 본 발명은 ARQ 처리 모듈(201) 내에서 ARQ 블록이 만들어져서 DL 스케쥴러 모듈(203)로 송신되는 시점에 ARQ 타이머 구동을 시작하는 기존의 동작과는 다르게, 상기 ARQ 블록이 실제 MS로 송신된 시점부터 ARQ 타이머 구동을 시작한다. 다음으로 도 3, 도 4를 참조하여 본 발명의 실시예에 따라 통신시스템에서 ARQ 방식을 사용하는 BS 구조에서 ARQ 처리기와 DL 스케쥴러의 동작 과정을 상세히 설명하기로 한다.As described above, the present invention is different from the conventional operation in which the ARQ block is generated in the ARQ processing module 201 and starts to drive the ARQ timer at the time when the ARQ block is transmitted to the DL scheduler module 203. The ARQ timer starts running from the point in time at which it was sent. Next, an operation process of an ARQ processor and a DL scheduler in a BS structure using an ARQ scheme in a communication system according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시예에 따라 BS에서 ARQ 처리기의 구체적인 동작 알고리즘을 도시한 순서도이다.3 is a flowchart illustrating a specific operation algorithm of the ARQ processor in the BS according to an embodiment of the present invention.

도 3을 참조하면, 301단계에서 ARQ 처리기는 DL 데이터, 일예로 MAC SDU를 입력받고 303단계로 진행한다. 303단계에서 ARQ 처리기는 상기 MAC SDU를 ARQ 블록, 일예로 MAC PDU 크기에 맞추어 생성하고 305단계로 진행한다. 305단계에서 ARQ 처리기는 DL 스케쥴러 모듈로 상기 생성한 ARQ 블록을 송신하고 307단계로 진행한다. 307단계에서 ARQ 처리기는 상기 DL 스케쥴러 모듈의 DL 스케쥴러로부터 ARQ 블록 추출 정보, 즉 (i, CID, BSN)을 수신하고 309단계로 진행한다. 309단계에서 ARQ 처리기는 상기 ARQ 블록 추출 정보에 상응하여 해당 ARQ 블록의 타이머만 구동이 시작된다.Referring to FIG. 3, in step 301, the ARQ processor receives DL data, for example, a MAC SDU, and proceeds to step 303. In step 303, the ARQ processor generates the MAC SDU in accordance with an ARQ block, for example, a MAC PDU size, and proceeds to step 305. In step 305, the ARQ processor transmits the generated ARQ block to the DL scheduler module and proceeds to step 307. In step 307, the ARQ processor receives ARQ block extraction information, that is, (i, CID, BSN) from the DL scheduler of the DL scheduler module, and proceeds to step 309. In step 309, the ARQ processor starts driving only a timer of the corresponding ARQ block according to the ARQ block extraction information.

도 4는 본 발명의 실시예에 따라 BS에서 DL 스케쥴러의 구체적인 동작 알고리즘을 도시한 순서도이다.4 is a flowchart illustrating a specific operation algorithm of the DL scheduler in the BS according to an embodiment of the present invention.

도 4를 참조하면, 401단계에서 DL 스케쥴러는 ARQ 처리기로부터 ARQ 블록, 일예로 MAC PDU를 입력 받고 403단계로 진행한다. 403단계에서 DL 스케쥴러는 상기 ARQ 블록의 정보 중 상기 ARQ 블록의 타이머 구동을 시작하도록 하는데 필요한 정보, 즉 (i, CID, BSN)을 추출하고 405단계로 진행한다. 405단계에서 DL 스케쥴러는 상기 ARQ 블록 추출 정보를 ARQ 처리기로 송신한다.Referring to FIG. 4, in step 401, the DL scheduler receives an ARQ block, for example, a MAC PDU from an ARQ processor, and proceeds to step 403. In step 403, the DL scheduler extracts information necessary to start the timer driving of the ARQ block from the information of the ARQ block, that is, (i, CID, BSN) and proceeds to step 405. In step 405, the DL scheduler transmits the ARQ block extraction information to an ARQ processor.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but is capable of various modifications within the scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 ARQ를 적용한 통신 시스템에서 ARQ 처리 모듈과 DL 스케쥴러 모듈이 별도의 모듈로 분리되어 있는 경우에 송신되는 ARQ 블록이 DL 스케쥴러 모듈 내에서 겪게되는 지연을 감지 및 반영하여, MS로 ARQ 블록이 전송되는 시점에 ARQ 타이머의 구동이 시작되도록 하여 정확한 시점에 ARQ 블록 타이머가 수행되도록 한다. 따라서, 시스템 설계 시에 두 모듈이 분리되도록 할 수 있는 융통성을 가질 수 있으며, 그러면서도 정확한 ARQ 타이머가 동작하도록 하여 부정확한 재전송이 발생하지 않도록 할 수 있다. As described above, the present invention detects and reflects the delay experienced by the ARQ block in the DL scheduler module when the ARQ processing module and the DL scheduler module are separated into separate modules in the ARQ applied communication system. The ARQ timer is started at the time when the ARQ block is transmitted, so that the ARQ block timer is performed at the correct time. Thus, it is possible to have the flexibility to separate the two modules in system design, while still allowing the correct ARQ timer to operate so that inaccurate retransmissions do not occur.

Claims (6)

통신 시스템에서 데이터를 송신하는 장치에 있어서, An apparatus for transmitting data in a communication system, 자동 반복 요구(ARQ: Automatic Repeat reQuest) 블록을　생성하여 하향링크(DL: Down Link) 스케쥴러 모듈로 송신하고, 상기 DL 스케쥴러 모듈로부터 스케쥴링이 수행된 ARQ 블록에 대한 정보를 수신하고, 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 ARQ 처리기와, Automatic Repeat Request (ARQ) block generation and generation to the downlink (DL) scheduler module, and receives information on the scheduled ARQ block from the DL scheduler module, the received information An ARQ processor for starting a timer for the ARQ block corresponding to the ARQ processor; 상기 ARQ 블록을 수신하면, 미리 설정되어 있는 스케쥴링 방식에 상응하게 스케쥴링을 수행하여 송신할 ARQ 블록을 결정하고, 상기 송신할 ARQ 블록에 대한 정보를 상기 ARQ 처리기로 송신하는 DL 스케쥴러를 포함하는 데이터 송신 장치. When the ARQ block is received, a data transmission including a DL scheduler that performs scheduling according to a preset scheduling scheme, determines an ARQ block to be transmitted, and transmits information on the ARQ block to be transmitted to the ARQ processor. Device. 제 1항에 있어서, The method of claim 1, 상기 ARQ 블록에 대한 정보는 프레임 번호와, 상기 ARQ 블록의 연결 식별자(CID: Connection Identifier)와, 상기 프레임 번호에 해당하는 프레임에서 송신된 ARQ 블록들 중 마지막으로 송신된 ARQ 블록의 블록 시퀀스 번호(BSN: Block Sequence Number)를 포함함을 특징으로 하는 데이터 송신 장치. The information on the ARQ block includes a frame number, a connection identifier (CID) of the ARQ block, and a block sequence number of the last ARQ block transmitted among ARQ blocks transmitted in a frame corresponding to the frame number. BSN: Block Sequence Number). 제 2항에 있어서, 3. The method of claim 2, 상기 ARQ 처리기는 이전 프레임에서 송신된 ARQ 블록 다음의 ARQ 블록부터 상기 BSN을 가지는 ARQ 블록들 각각에 대한 타이머 구동을 시작 시킴을 특징으로 하는 데이터 송신 장치. And the ARQ processor starts timer driving for each of the ARQ blocks having the BSN from the ARQ block following the ARQ block transmitted in the previous frame. 통신 시스템에서 데이터를 송신하는 방법에 있어서, In a method for transmitting data in a communication system, 자동 반복 요구(ARQ: Automatic Repeat reQuest) 처리기는 ARQ 블록 생성하여 하향링크(DL: Down Link) 스케쥴러 모듈로 송신하는 과정과, The automatic repeat request (ARQ) processor generates an ARQ block and transmits it to a downlink (DL) scheduler module. 상기 DL 스케쥴러 모듈은 미리 설정되어 있는 스케쥴링 방식에 상응하게 스케쥴링을 수행하여 송신할 ARQ 블록을 결정하고, 상기 결정한 ARQ 블록에 대한 정보를 상기 ARQ 처리기로 송신하는 과정과, The DL scheduler module determines the ARQ block to be transmitted by performing scheduling according to a preset scheduling scheme, and transmits information on the determined ARQ block to the ARQ processor; 상기 ARQ 처리기는 상기 DL 스케쥴러 모듈로부터 상기 ARQ 블록에 대한 정보를 수신하고, 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 과정을 포함하는 데이터 송신 방법. And receiving, by the ARQ processor, information on the ARQ block from the DL scheduler module and starting a timer driving on an ARQ block corresponding to the received information. 제 4항에 있어서, 5. The method of claim 4, 상기 ARQ 블록에 대한 정보는 프레임 번호와, 상기 ARQ 블록의 연결 식별자(CID: Connection Identifier)와, 상기 프레임 번호에 해당하는 프레임에서 송신된 ARQ 블록들 중 마지막으로 전송된 ARQ 블록의 블록 시퀀스 번호(BSN: Block Sequence Number)를 포함함을 특징으로 하는 데이터 송신 방법. The information on the ARQ block includes a frame number, a connection identifier (CID) of the ARQ block, and a block sequence number of the last ARQ block transmitted among ARQ blocks transmitted in a frame corresponding to the frame number. BSN: Block Sequence Number). 제 5항에 있어서, 6. The method of claim 5, 상기 ARQ 처리기가 상기 수신한 정보에 상응하는 ARQ 블록에 대한 타이머 구동을 시작 시키는 과정은; The ARQ processor starting the timer driving for the ARQ block corresponding to the received information; 이전 프레임에서 송신된 ARQ 블록 다음의 ARQ 블록부터 상기 BSN을 가지는 ARQ 블록들 각각에 대한 타이머 구동을 시작 시키는 과정을 포함함을 특징으로 하는 데이터 송신 방법. Starting timer operation for each of the ARQ blocks having the BSN from the ARQ block following the ARQ block transmitted in the previous frame.
KR1020060114459A 2006-11-20 2006-11-20 Apparatus and method for transmitting data in a communication system KR101194090B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114459A KR101194090B1 (en) 2006-11-20 2006-11-20 Apparatus and method for transmitting data in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114459A KR101194090B1 (en) 2006-11-20 2006-11-20 Apparatus and method for transmitting data in a communication system

Publications (2)

Publication Number Publication Date
KR20080045386A KR20080045386A (en) 2008-05-23
KR101194090B1 true KR101194090B1 (en) 2012-10-24

Family

ID=39662797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114459A KR101194090B1 (en) 2006-11-20 2006-11-20 Apparatus and method for transmitting data in a communication system

Country Status (1)

Country Link
KR (1) KR101194090B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011805A (en) 1996-02-20 2000-01-04 International Business Machines Corporation Method and apparatus for auto-adapting a retry timer to avoid de-synchronization of communication protocols
JP2004147275A (en) 2002-08-30 2004-05-20 Matsushita Electric Ind Co Ltd Packet transmission scheduling method and base station device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011805A (en) 1996-02-20 2000-01-04 International Business Machines Corporation Method and apparatus for auto-adapting a retry timer to avoid de-synchronization of communication protocols
JP2004147275A (en) 2002-08-30 2004-05-20 Matsushita Electric Ind Co Ltd Packet transmission scheduling method and base station device

Also Published As

Publication number Publication date
KR20080045386A (en) 2008-05-23

Similar Documents

Publication Publication Date Title
US11533130B2 (en) Method and arrangement for retransmission using HARQ
US20220045804A1 (en) Method and apparatus for forwarding non-consecutive data blocks in enhanced uplink transmissions
KR100704355B1 (en) Mobile station, mobile communication system, and mobile communication method
KR100584431B1 (en) System and method for uplink data retransmission in code division multiple access communication system
JP5482900B2 (en) Introducing delay to NACK transmission for packets received using multipoint coordinated transmission
US8989132B2 (en) Method of exchanging data between a base station and a mobile station
EP1211840A1 (en) Hybrid ARQ with parallel packet transmission
EP3641180B1 (en) Base station device, terminal device, wireless communication system, and communication method
US20100257419A1 (en) Method of transmitting data using harq
JP2012500558A (en) HARQ process restart after reporting CQI only
WO2001048958A1 (en) Multi channel stop and wait arq communication method and apparatus
JP4051338B2 (en) Data packet transmission method in wireless communication system
US7685492B2 (en) Method, arrangement, node and mobile unit for improved transmission between two units of a telecommunication system
JP2003289575A (en) Base station device and packet transmitting method
KR101194090B1 (en) Apparatus and method for transmitting data in a communication system
KR20050106275A (en) Apparatus for uplink data retransmission in code division multiple access communication system and method thereof
KR101300610B1 (en) Apparatus and method for a transmission of a data in a communication system
AU2012200807A1 (en) Method and apparatus for forwarding non-consecutive data blocks in enhanced uplink transmissions

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee