KR101192432B1 - Sharing apparatus of standard synchronization signal and method thereof - Google Patents

Sharing apparatus of standard synchronization signal and method thereof Download PDF

Info

Publication number
KR101192432B1
KR101192432B1 KR1020090025974A KR20090025974A KR101192432B1 KR 101192432 B1 KR101192432 B1 KR 101192432B1 KR 1020090025974 A KR1020090025974 A KR 1020090025974A KR 20090025974 A KR20090025974 A KR 20090025974A KR 101192432 B1 KR101192432 B1 KR 101192432B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
reference synchronization
signal
system clock
external
Prior art date
Application number
KR1020090025974A
Other languages
Korean (ko)
Other versions
KR20100063609A (en
Inventor
박주호
김재영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/629,334 priority Critical patent/US20100135448A1/en
Publication of KR20100063609A publication Critical patent/KR20100063609A/en
Application granted granted Critical
Publication of KR101192432B1 publication Critical patent/KR101192432B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Abstract

본 발명은 기준 동기 신호 공유 장치 및 그 방법에 관한 것이다.

본 발명에 따르면, 기준 동기 신호 공유 장치는 내부 기준 동기 신호 또는 외부 기준 동기 신호를 발생시키는 기준 신호 발생부; 및 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성하는 시스템 클럭 발생부를 포함한다.

따라서, 내부, 외부의 기준 동기 신호를 이용하여 시스템 클럭을 발생시켜 동기 시스템에 공통으로 적용할 수 있고, 시스템 내부에서 발생시키거나 외부로부터 입력되는 신호를 이용함으로써 고유 주파수 특성과 안정적인 기준 동기 신호를 공급할 수 있다.

Figure R1020090025974

기준 동기 신호, 동기 신호 공유, 시스템 클럭, 무선 송수신 시스템

The present invention relates to a reference synchronization signal sharing apparatus and a method thereof.

According to the present invention, the reference synchronization signal sharing apparatus includes a reference signal generator for generating an internal reference synchronization signal or an external reference synchronization signal; And a system clock generator configured to generate a common system clock for detailed blocks constituting a wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal.

Therefore, it is possible to generate a system clock using internal and external reference synchronization signals and apply it to the synchronization system in common. Can supply

Figure R1020090025974

Reference Sync Signal, Sync Signal Sharing, System Clock, Wireless Transceiver System

Description

기준 동기 신호 공유 장치 및 그 방법{Sharing apparatus of standard synchronization signal and method thereof}Sharing apparatus of standard synchronization signal and method

본 발명은 기준 동기 신호 공유 장치 및 그 방법에 관한 것이다. The present invention relates to a reference synchronization signal sharing apparatus and a method thereof.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT 성장동력기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-070-03, 과제명: 홈 네트워크용 Cognitive 무선 시스템 개발]. The present invention is derived from the research conducted as part of the IT growth engine technology development project of the Ministry of Knowledge Economy and the Ministry of Information and Telecommunication Research and Development. [Task Management Number: 2006-S-070-03, Title: Development of Cognitive Wireless System for Home Networks] ].

종래의 무선 통신 시스템은 세부 블록에서 필요로 하는 시스템 클럭을 생성하기 위해 자체 내부 기준 동기 신호를 이용하여 동기를 맞춘다.Conventional wireless communication systems use their internal reference synchronization signal to synchronize to generate the system clock needed in the detail block.

그러나 실제 시스템을 구성해보면 하나의 기준 동기 신호 발생기를 이용하여 시스템 클럭을 발생시키는 방법보다는 동일 주파수 성분의 기준 동기 신호 발생기를 별도로 두고 시스템 클럭을 발생시킨다. However, in the actual system configuration, rather than a method of generating a system clock using a single reference synchronization signal generator, the system clock is generated with a separate reference synchronization signal generator having the same frequency component.

또한, 외부 독립 시스템으로부터 기준 동기 신호를 입력 받을 수 있도록 신호 경로를 만들어 놓기도 한다. 이러한 경우 세부 블록들을 독립적으로 시험, 운용할 때는 자체 기준 동기 신호를 이용하여 동작시키므로 편리함을 제공할 수 있다. In addition, a signal path may be provided to receive a reference synchronization signal from an external independent system. In this case, when the individual blocks are tested and operated independently, they can be operated by using their own reference synchronization signals.

그러나 시스템 연동을 위해 시스템 통합 및 시험, 운용을 하게 되면 여러 개 의 기준 동기 신호를 이용하게 되므로 기준 동기 신호의 고유 주파수 특성 차로 인해 세부 블록들간의 시스템 클럭 주파수의 오차가 발생한다. However, when system integration, test, and operation are used for system interworking, multiple reference synchronization signals are used. Therefore, the error of the system clock frequency between detailed blocks occurs due to the difference in the natural frequency of the reference synchronization signal.

또한, 기준 동기 신호가 별개로 동작함으로써 기준 동기 신호 상호간의 간섭으로 인해 특성이 저하되는 문제점이 발생한다. In addition, since the reference synchronization signals operate separately, a problem arises in that characteristics are degraded due to interference between the reference synchronization signals.

따라서, 세부 블록에서 필요로 하는 각각 별도의 기준 동기 신호 발생원을 제작하고 이용해야 하는 점에서 시스템 성능 저하 및 운용에 있어 번거로움이 생길 수 있다.Therefore, in terms of producing and using separate reference synchronization signal generators required by the detailed block, it may cause inconvenience in system performance and operation.

본 발명이 해결하고자 하는 기술적 과제는 기준 동기 신호를 공유할 수 있는 장치 및 그 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide an apparatus and a method for sharing a reference synchronization signal.

본 발명의 한 실시예에 따르면, 기준 동기 신호 공유 장치가 제공된다. 기준 동기 신호 공유 장치에 따르면 내부 기준 동기 신호 또는 외부 기준 동기 신호를 발생시키는 기준 신호 발생부; 및 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성하는 시스템 클럭 발생부를 포함한다. According to one embodiment of the present invention, a reference synchronization signal sharing apparatus is provided. According to a reference synchronization signal sharing apparatus, a reference signal generator for generating an internal reference synchronization signal or an external reference synchronization signal; And a system clock generator configured to generate a common system clock for detailed blocks constituting a wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal.

본 발명의 다른 한 실시예에 따르면, 기준 동기 신호 공유 방법이 제공된다. 기준 동기 신호 공유 방법에 따르면, 내부 기준 동기 신호 또는 외부 기준 동기 신호의 발생 유무를 감지하는 단계; 및 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성하는 단계를 포함한다.According to another embodiment of the present invention, a reference synchronization signal sharing method is provided. According to a method of sharing a reference synchronization signal, detecting whether an internal reference synchronization signal or an external reference synchronization signal is generated; And generating a common system clock for detailed blocks constituting a wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal.

본 발명의 실시예에 의하면, 내부, 외부의 기준 동기 신호를 이용하여 시스템 클럭을 발생시켜 동기 시스템에 공통으로 적용할 수 있다. According to an embodiment of the present invention, a system clock can be generated using internal and external reference synchronization signals, and can be commonly applied to a synchronization system.

또한, 시스템 클럭을 발생시키기 위해 이용하는 기준 신호는 시스템 내부에서 발생시키거나 외부로부터 입력되는 신호를 이용함으로써 고유 주파수 특성과 안 정적인 기준 동기 신호를 공급할 수 있다. In addition, the reference signal used to generate the system clock can be provided by the signal generated internally or input from the outside to supply a natural frequency characteristic and a stable reference synchronization signal.

또한, 동기 시스템에서 안정도 높고 특성이 우수한 시스템 클럭을 발생시켜 송수신 장치의 주파수 허용오차를 줄이며 데이터 변복조 등에 성능을 향상시킬 수 있다.In addition, by generating a stable and excellent system clock in the synchronous system, it is possible to reduce the frequency tolerance of the transceiver and improve the performance of data modulation and demodulation.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification and claims, when a section is referred to as "including " an element, it is understood that it does not exclude other elements, but may include other elements, unless specifically stated otherwise. In addition, the terms “… unit”, “… unit”, “module”, “block”, etc. described in the specification mean a unit that processes at least one function or operation, which is hardware or software or a combination of hardware and software. It can be implemented as.

본 명세서에서 기준 동기 신호 공유 장치는 기준 동기 신호를 이용하여 특정 동작 주파수의 시스템 클럭 신호를 생성하여 동작하는 세부 블록으로 구성된다. 세부 블록들은 독립적인 기준 동기 신호 발생을 유지하며 동작하다가 하나의 기준 동 기 신호에 의해 시스템이 동기가 되거나 상호간의 기준 동기 신호에 대해 공유를 필요로 할 경우 기준 동기 신호 공유 장치가 내부 또는 외부로부터 기준 동기 신호를 입력 또는 출력하여 동기를 맞춘다. In the present specification, the apparatus for sharing a reference synchronization signal includes a detailed block for generating and operating a system clock signal having a specific operating frequency using the reference synchronization signal. The detailed blocks operate while maintaining independent generation of the reference synchronization signal, and when the system is synchronized by one reference synchronization signal or needs to share the reference synchronization signal with each other, the reference synchronization signal sharing device is executed from inside or outside. The reference synchronization signal is input or output to synchronize.

이제 본 발명의 실시예에 따른 기준 동기 신호 공유 장치 및 그 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.An apparatus and method for sharing a reference synchronization signal according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 기준 동기 신호 공유 장치의 구성을 나타낸 블록도이고, 도 2는 본 발명의 실시예에 따른 신호 검출부의 구성을 나타낸 블록도이다.1 is a block diagram showing a configuration of a reference synchronization signal sharing apparatus according to an embodiment of the present invention, Figure 2 is a block diagram showing the configuration of a signal detector according to an embodiment of the present invention.

먼저, 도 1에 따르면, 기준 동기 신호 공유 장치(10)는 내부 기준 동기 신호 발생기(100), 경로 선택부(300), 증폭기(400), 분배기(500), 시스템 클럭 생성부(600) 및 스위치(700)를 포함한다. 이때, 내부 기준 동기 신호 발생기(100)는 신호 검출부(320), 제1 스위치(340)와 연결된다. 제2 스위치(360)는 증폭기(400)와 연결되고, 증폭기(400)는 분배기(500)와 연결된다. 분배기(500)는 시스템 클럭 생성부(600) 및 제3 스위치(700)와 연결된다. 외부 기준 동기 신호 발생기(200)는 제2 스위치(360)와 연결되고, 제2 스위치(360)는 제1 스위치(340) 및 제3 스위치(700)와 연결된다. First, according to FIG. 1, the reference synchronization signal sharing apparatus 10 includes an internal reference synchronization signal generator 100, a path selector 300, an amplifier 400, a divider 500, a system clock generator 600, and the like. Switch 700. In this case, the internal reference synchronization signal generator 100 is connected to the signal detector 320 and the first switch 340. The second switch 360 is connected to the amplifier 400, and the amplifier 400 is connected to the divider 500. The distributor 500 is connected to the system clock generator 600 and the third switch 700. The external reference synchronization signal generator 200 is connected to the second switch 360, and the second switch 360 is connected to the first switch 340 and the third switch 700.

시스템 클럭을 생성하여 데이터 전송 및 정상 동작을 위해 모든 구성 장치에 전원이 공급되면 도 1에 그려진 모든 블록들은 기본적으로 정상 동작한다. 시스템 클럭 생성을 위한 외부 기준 동기 신호가 공급되지 않은 상태에서 내부 기준 동기 신호는 기본적으로 자체 고유 주파수를 발생시켜 동작한다.When the system clock is generated and power is supplied to all components for data transmission and normal operation, all the blocks shown in FIG. 1 operate normally. In the state that the external reference synchronization signal for generating the system clock is not supplied, the internal reference synchronization signal basically operates by generating its own natural frequency.

기준 동기 신호는 온도 및 주변 환경에 민감하지 않고 주파수 안정도 특성이 좋은 TCXO(Temperature Controlled Crystal Oscillator) 등을 사용하고 구현하는 무선 송수신 시스템에 따라 주파수 안정도 특성을 고려하여 선정할 수 있다. The reference synchronization signal may be selected in consideration of the frequency stability characteristics according to a wireless transmission / reception system using and implementing a TCXO (Temperature Controlled Crystal Oscillator) which is not sensitive to temperature and surrounding environment and has good frequency stability characteristics.

한편, 신호 검출부(320), 제1 스위치(340) 및 제2 스위치(360)는 경로 선택부(300)를 구성한다. Meanwhile, the signal detector 320, the first switch 340, and the second switch 360 constitute the path selector 300.

경로 선택부(300)는 내부 기준 동기 신호 발생기(100) 또는 외부 기준 동기 신호 발생기(200)가 각각 내부 기준 동기 신호 또는 외부 기준 동기 신호를 발생시키면 그에 따른 서로 다른 경로를 선택한다. 즉 제1 스위치(340) 및 제2 스위치(360)의 동작을 제어한다. When the internal reference synchronization signal generator 100 or the external reference synchronization signal generator 200 generates the internal reference synchronization signal or the external reference synchronization signal, respectively, the path selector 300 selects different paths accordingly. That is, the operations of the first switch 340 and the second switch 360 are controlled.

신호 검출부(320)는 내부 기준 동기 신호를 검출하는데, 도 2에 보인 바와 같이 세부적인 구성요소들을 포함한다. The signal detector 320 detects an internal reference synchronization signal, and includes detailed components as shown in FIG. 2.

도 2에 따르면, 신호 검출부(320)는 검출기(322), 증폭기(324), 비교기(326) 및 생성기(328)를 포함한다. According to FIG. 2, the signal detector 320 includes a detector 322, an amplifier 324, a comparator 326, and a generator 328.

검출기(322)는 포락선 검출기(Envelope Detector)일 수 있다. 검출기(322)는 내부 기준 동기 신호가 발생되면 포락선 검출기 회로를 통해 내부 기준 동기 신호를 감지한다. The detector 322 may be an envelope detector. The detector 322 detects the internal reference synchronization signal through the envelope detector circuit when the internal reference synchronization signal is generated.

증폭기(324)는 검출기(322)가 검출한 내부 기준 동기 신호의 신호 레벨을 조정하여 비교기(326)의 입력 신호로 출력한다. The amplifier 324 adjusts the signal level of the internal reference synchronization signal detected by the detector 322 and outputs it as an input signal of the comparator 326.

비교기(326)는 증폭기(324)로부터 입력받은 내부 기준 동기 신호를 토대로 내부 기준 동기 신호 검출 유무에 따른 제어 신호를 출력한다. 비교기(326)는 증폭 기(324)로부터 입력된 내부 기준 동기 신호가 문턱 전압 이상으로 입력된 경우, 'High' 신호 레벨을 출력한다. 또한, 증폭기(324)로부터 입력된 내부 기준 동기 신호가 문턱 전압 이하로 입력된 경우 'Low' 신호 레벨을 출력한다. The comparator 326 outputs a control signal according to whether the internal reference synchronization signal is detected based on the internal reference synchronization signal received from the amplifier 324. The comparator 326 outputs a 'high' signal level when the internal reference synchronization signal input from the amplifier 324 is input above the threshold voltage. In addition, when the internal reference synchronization signal input from the amplifier 324 is input below the threshold voltage, a 'Low' signal level is output.

생성기(328)는 비교기(326)가 출력한 신호 레벨에 따른 스위치 제어 신호를 생성하여 내부 기준 동기 신호 또는 외부 기준 동기 신호에 따른 경로 선택을 가능케 한다. 즉 생성기(328)는 비교기(326)가 출력한 신호 레벨을 통해 내부 기준 동기 신호의 검출이 확인되면, 제1 스위치(340)의 경로를 'S→S1' 로 선택하여 해당하는 스위치 제어 신호를 생성한다. 이때, 제3 스위치(700)의 경로를 'S→S2'로 선택하도록 스위치 제어 신호를 생성하여 공급할 수 있다. The generator 328 generates a switch control signal according to the signal level output by the comparator 326 to enable the path selection according to the internal reference synchronization signal or the external reference synchronization signal. That is, when the detection of the internal reference synchronization signal is confirmed through the signal level output by the comparator 326, the generator 328 selects the path of the first switch 340 as 'S → S1' and selects a corresponding switch control signal. Create In this case, the switch control signal may be generated and supplied to select the path of the third switch 700 as 'S → S2'.

또한, 기준 동기 신호로 외부 기준 동기 신호를 사용하는 경우 검출기(322)가 내부 기준 동기 신호가 발생되지 않음을 검출하여 검출 신호를 증폭기(324)를 거쳐 비교기(326)로 입력하면 비교기(326)는 생성기(328)에 'Low' 신호 레벨을 입력한다. 생성기(328)는 제1 스위치(340)의 경로를 'S→S2' 로 선택하여 해당하는 스위치 제어 신호를 생성한다. 그리고 제2 스위치(360)의 경로는 'S→S1'로 선택된다. In addition, when the external reference synchronization signal is used as the reference synchronization signal, the detector 322 detects that the internal reference synchronization signal is not generated and inputs the detection signal to the comparator 326 through the amplifier 324 to the comparator 326. Inputs the 'Low' signal level to the generator 328. The generator 328 selects the path of the first switch 340 as 'S → S2' to generate a corresponding switch control signal. The path of the second switch 360 is selected as 'S → S1'.

증폭기(400)는 경로 선택부(300)가 선택한 경로를 통해 내부 기준 동기 신호 또는 외부 기준 동기 신호를 입력받아 신호 레벨을 조정한다. 즉 정상적인 시스템 클럭 생성을 위해 신호 감쇄를 고려한 뒤 신호 레벨 조정을 통하여 신호 레벨을 증가시킨다.The amplifier 400 receives an internal reference sync signal or an external reference sync signal through a path selected by the path selector 300 and adjusts a signal level. That is, the signal level is increased by adjusting the signal level after considering the signal attenuation for normal system clock generation.

분배기(500)는 증폭기가 출력하는 내부 기준 동기 신호 또는 외부 기준 동기 신호를 기준 동기 신호가 필요한 경로 수만큼 분배한다. 분배기(500)가 분배한 내부 기준 동기 신호 또는 외부 기준 동기 신호는 시스템 클럭 생성부(600) 또는 제3 스위치(700)로 입력된다. The divider 500 divides the internal reference sync signal or the external reference sync signal output by the amplifier by the number of paths for which the reference sync signal is required. The internal reference synchronization signal or the external reference synchronization signal distributed by the distributor 500 is input to the system clock generator 600 or the third switch 700.

시스템 클럭 생성부(600)는 내부 기준 동기 신호 또는 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성한다. 즉 시스템 전체의 동기 시스템 클럭을 생성한다. The system clock generator 600 generates a common system clock for detailed blocks constituting the wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal. In other words, a system-wide synchronous system clock is generated.

제3 스위치(700)는 하드웨어로 제작하여 직접 수동으로 경로를 선택할 수 있게 하여 시스템 요구 사항에 따라 선택 가능하도록 한다. 제3 스위치(700)는 분배기(500)가 분배한 내부 기준 동기 신호 또는 외부 기준 동기 신호를 50 옴(Ohm) 종단 또는 외부로 출력 가능하다. 이때, 내부 기준 동기 신호 또는 외부 기준 동기 신호를 외부로 출력하는 경우, 제2 스위치(360)를 'S2'에서 'S'로 연결하고 외부 단자로 뽑아내어 다른 시스템의 기준 동기 신호로 이용할 수 있다. The third switch 700 is made of hardware so that the path can be manually selected manually and selectable according to system requirements. The third switch 700 may output an internal reference synchronization signal or an external reference synchronization signal distributed by the distributor 500 to a 50 ohm termination or externally. In this case, when the internal reference synchronization signal or the external reference synchronization signal is output to the outside, the second switch 360 may be connected to the 'S' from 'S2' and pulled out to an external terminal to be used as a reference synchronization signal of another system. .

도 3은 본 발명의 실시예에 따른 내부 기준 동기 신호의 흐름을 나타낸다.3 illustrates a flow of an internal reference synchronization signal according to an embodiment of the present invention.

도 3에 따르면, 내부 기준 동기 신호 발생기(100)가 발생시킨 내부 기준 동기 신호를 신호 검출부(320)가 검출하면 제1 스위치(340)가 'S1'에서 'S'로 연결된 다. 내부 기준 동기 신호는 제1 스위치(340)를 통해 증폭기(400), 분배기(500)를 통과하여 시스템 클럭 발생부(600)의 기준 동기 신호로 입력된다. 또한, 제3 스위치(700)로 입력되어, 제3 스위치(700)를 통과하여 외부 단자 또는 접지 단자로 출력된다. 3, when the signal detector 320 detects the internal reference synchronization signal generated by the internal reference synchronization signal generator 100, the first switch 340 is connected from 'S1' to 'S'. The internal reference synchronization signal passes through the amplifier 400 and the divider 500 through the first switch 340 and is input as a reference synchronization signal of the system clock generator 600. In addition, it is input to the third switch 700, passes through the third switch 700 and is output to the external terminal or the ground terminal.

도 4는 본 발명의 실시예에 따른 외부 기준 동기 신호의 흐름을 나타낸다.4 illustrates a flow of an external reference synchronization signal according to an embodiment of the present invention.

이때, 외부 기준 동기 신호를 사용하는 경우, 내부 기준 동기 신호 발생기(100)의 전원 공급을 차단하거나 제거하여 내부 기준 동기 신호의 생성을 원천적으로 제거한 뒤, 외부 기준 동기 신호를 이용한다.In this case, when the external reference synchronization signal is used, after the power supply of the internal reference synchronization signal generator 100 is cut off or removed, the generation of the internal reference synchronization signal is essentially removed, and then the external reference synchronization signal is used.

도 4에 따르면, 내부 기준 동기 신호의 발생이 원천적으로 차단되었으므로 신호 검출부(320)가 내부 기준 동기 신호가 검출하지 못하면 제1 스위치(340)는 'S2'에서 'S'로 연결된다. According to FIG. 4, since the generation of the internal reference synchronization signal is blocked inherently, when the signal detector 320 does not detect the internal reference synchronization signal, the first switch 340 is connected from 'S2' to 'S'.

외부 기준 동기 신호 발생기(200)가 외부 기준 동기 신호를 발생시키고 제1 스위치(340)가 'S2'에서 'S'로 연결되면, 제2 스위치(360)는 'S'에서 'S1'으로 연결된다. 외부 기준 동기 신호는 제2 스위치(360), 제1 스위치(340)를 통해 증폭기(400), 분배기(500)를 통과하여 시스템 클럭 발생부(600)의 기준 동기 신호로 입력된다. 또한, 제3 스위치(700)로 입력되어, 제3 스위치(700)를 통과하여 접지 단자로 출력된다.When the external reference synchronization signal generator 200 generates the external reference synchronization signal and the first switch 340 is connected from 'S2' to 'S', the second switch 360 is connected from 'S' to 'S1'. do. The external reference synchronization signal passes through the amplifier 400 and the distributor 500 through the second switch 360 and the first switch 340 and is input as a reference synchronization signal of the system clock generator 600. In addition, it is input to the third switch 700, passes through the third switch 700 and is output to the ground terminal.

도 5는 본 발명의 실시예에 따른 기준 동기 신호 공유 방법을 나타낸 순서도이다. 즉 도 1 및 도 2의 기준 동기 신호 공유 장치의 동작 방법을 나타낸다.5 is a flowchart illustrating a method of sharing a reference synchronization signal according to an embodiment of the present invention. That is, the method of operating the reference synchronization signal sharing apparatus of FIGS. 1 and 2 is shown.

도 5에 따르면, 경로 선택부(300)는 내부 기준 동기 신호 또는 외부 기준 동기 신호의 발생 유무를 판단한다(S101).Referring to FIG. 5, the path selector 300 determines whether an internal reference synchronization signal or an external reference synchronization signal is generated (S101).

내부 기준 동기 신호가 검출된 경우(S103), 시스템 클럭을 생성하기 위한 기준 동기 신호로 내부 기준 동기 신호가 선택될 수 있도록 경로를 선택(S105)하여 경로 선택 제어 신호를 출력한다(S107). 즉 제1 스위치(340)를 'S1'에서 'S'로 연결시킨다. 이때, 제2 스위치(360)는 'S2'에서 'S'로 연결되고 제3 스위치(700)는 'S2'에서 'S' 또는 'S1'에서 'S'로 연결된다. When the internal reference synchronization signal is detected (S103), the path is selected (S105) so that the internal reference synchronization signal can be selected as the reference synchronization signal for generating the system clock, and a path selection control signal is output (S107). That is, the first switch 340 is connected from 'S1' to 'S'. At this time, the second switch 360 is connected from 'S2' to 'S' and the third switch 700 is connected from 'S2' to 'S' or 'S1' to 'S'.

내부 기준 동기 신호는 제1 스위치(340), 증폭기(400), 분배기(500)를 통과(S109, S111)하여 시스템 클럭 발생부(600)의 기준 동기 신호로 입력(S113)된다. 그리고 제3 스위치(700)의 경로 선택에 따라 외부 단자 또는 접지 단자로 출력(S113)된다.The internal reference synchronization signal passes through the first switch 340, the amplifier 400, and the divider 500 (S109 and S111) and is input as a reference synchronization signal of the system clock generator 600 (S113). Then, according to the path selection of the third switch 700 is output to the external terminal or the ground terminal (S113).

또한, 외부 기준 동기 신호가 검출된 경우(S115), 시스템 클럭을 생성하기 위한 기준 동기 신호로 외부 기준 동기 신호가 선택될 수 있도록 경로를 선택(S117)하여 경로 선택 제어 신호를 출력(S119)한다. 즉 제1 스위치를 'S2'에서 'S'로 연결시킨다. 이때, 제2 스위치는 'S1'에서 'S'로 연결되고 제3 스위치는 'S2'에서 'S' 로 연결된다. In addition, when the external reference synchronization signal is detected (S115), the path is selected (S117) so that the external reference synchronization signal can be selected as the reference synchronization signal for generating the system clock, and the path selection control signal is output (S119). . That is, the first switch is connected from 'S2' to 'S'. At this time, the second switch is connected from 'S1' to 'S' and the third switch is connected from 'S2' to 'S'.

외부 기준 동기 신호는 제2 스위치, 제1 스위치, 증폭기(400), 분배기(500)를 통과(S121, S123)하여 시스템 클럭 발생부(600)의 기준 동기 신호로 입력(S125)된다. 그리고 제3 스위치(700)를 통하여 접지 단자로 출력(S125)된다.The external reference synchronization signal passes through the second switch, the first switch, the amplifier 400, and the divider 500 (S121 and S123) and is input as a reference synchronization signal of the system clock generator 600 (S125). The output terminal S125 is connected to the ground terminal through the third switch 700.

본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.An embodiment of the present invention is not implemented only through the above-described apparatus and / or method, but may be implemented through a program for realizing a function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded. Such an implementation can be easily implemented by those skilled in the art to which the present invention pertains based on the description of the above-described embodiments.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명 의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

도 1은 본 발명의 실시예에 따른 기준 동기 신호 공유 장치의 구성을 나타낸 블록도이다.1 is a block diagram showing the configuration of a reference synchronization signal sharing apparatus according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 신호 검출부의 구성을 나타낸 블록도이다.2 is a block diagram showing a configuration of a signal detection unit according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 내부 기준 동기 신호의 흐름을 나타낸다.3 illustrates a flow of an internal reference synchronization signal according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 외부 기준 동기 신호의 흐름을 나타낸다.4 illustrates a flow of an external reference synchronization signal according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 기준 동기 신호 공유 장치의 동작을 나타낸 순서도이다.5 is a flowchart illustrating an operation of a reference synchronization signal sharing apparatus according to an embodiment of the present invention.

Claims (7)

내부 기준 동기 신호 또는 외부 기준 동기 신호를 발생시키는 기준 신호 발생부;A reference signal generator for generating an internal reference synchronization signal or an external reference synchronization signal; 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성하는 시스템 클럭 발생부; 및A system clock generator configured to generate a common system clock for detailed blocks constituting a wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal; And 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 검출하고, 검출된 신호가 상기 내부 기준 동기 신호일 경우, 상기 공통의 시스템 클럭을 생성하기 위한 기준 동기 신호로 상기 내부 기준 동기 신호가 선택될 수 있도록 경로를 선택하고, 검출된 신호가 상기 외부 기준 동기 신호일 경우, 상기 공통의 시스템 클럭을 생성하기 위한 기준 동기 신호로 상기 외부 기준 동기 신호가 선택될 수 있도록 경로를 선택하는 경로 선택부When the internal reference synchronization signal or the external reference synchronization signal is detected and the detected signal is the internal reference synchronization signal, a path for selecting the internal reference synchronization signal as a reference synchronization signal for generating the common system clock. Selects a path and selects a path so that the external reference synchronization signal can be selected as a reference synchronization signal for generating the common system clock when the detected signal is the external reference synchronization signal. 를 포함하는 기준 동기 신호 공유 장치.Reference synchronization signal sharing device comprising a. 제1항에 있어서,The method of claim 1, 상기 경로 선택부가 선택한 경로를 통해 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 입력받아 신호 레벨을 조정하는 증폭기; 및An amplifier configured to adjust the signal level by receiving the internal reference synchronization signal or the external reference synchronization signal through a path selected by the path selector; And 상기 증폭기가 출력하는 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 기준 동기 신호가 필요한 경로 수만큼 분배하고, 상기 시스템 클럭 생성부로 입력하는 분배기A divider for distributing the internal reference synchronization signal or the external reference synchronization signal output by the amplifier by the number of paths required for the reference synchronization signal and inputting the same to the system clock generator. 를 더 포함하는 기준 동기 신호 공유 장치.Reference synchronization signal sharing device further comprising. 제2항에 있어서, 3. The method of claim 2, 상기 경로 선택부는,The path selector, 상기 시스템 클럭 생성부로 상기 내부 기준 신호를 입력하기 위한 경로를 형성하는 제1 스위치;A first switch forming a path for inputting the internal reference signal to the system clock generator; 상기 시스템 클럭 생성부로 상기 외부 기준 신호를 입력하기 위한 경로를 형성하는 제2 스위치;A second switch forming a path for inputting the external reference signal to the system clock generator; 상기 내부 기준 동기 신호의 발생을 검출하는 검출기;A detector for detecting the generation of the internal reference synchronization signal; 상기 검출기의 상기 내부 기준 동기 신호 검출 유무에 따른 제어 신호를 출력하는 비교기; 및A comparator for outputting a control signal according to whether the internal reference synchronization signal is detected by the detector; And 상기 비교기가 출력한 제어 신호에 따라 상기 제1 스위치 또는 상기 제2 스위치를 동작시키기 위한 스위치 제어 신호를 생성하는 생성기Generator for generating a switch control signal for operating the first switch or the second switch in accordance with the control signal output by the comparator 를 포함하는 기준 동기 신호 공유 장치.Reference synchronization signal sharing device comprising a. 제3항에 있어서, The method of claim 3, 상기 분배기로부터 출력되는 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 입력받아 기 설정된 경로-여기서 경로는 접지 단자 또는 외부 단자를 포함함-로 출력하는 제3 스위치A third switch that receives the internal reference synchronization signal or the external reference synchronization signal output from the distributor and outputs a predetermined path, wherein the path includes a ground terminal or an external terminal; 를 더 포함하는 기준 동기 신호 공유 장치.Reference synchronization signal sharing device further comprising. 기준 동기 신호를 이용하여 특정 동작 주파수의 시스템 클럭 신호를 생성하여 동작하는 기준 동기 신호 공유 장치의 기준 동기 신호 공유 방법으로서,A reference synchronization signal sharing method of a reference synchronization signal sharing apparatus operating by generating a system clock signal having a specific operating frequency using a reference synchronization signal, 상기 기준 동기 신호 공유 장치가 내부 기준 동기 신호 또는 외부 기준 동기 신호의 발생 유무를 감지하는 단계; 및Detecting, by the apparatus for sharing a reference synchronization signal, whether an internal reference synchronization signal or an external reference synchronization signal is generated; And 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호에 동기시켜 무선 통신 시스템을 구성하는 세부 블록을 위한 공통의 시스템 클럭을 생성하는 단계를 포함하고,Generating a common system clock for detailed blocks constituting a wireless communication system in synchronization with the internal reference synchronization signal or the external reference synchronization signal, 상기 감지하는 단계는, The detecting step, 상기 내부 기준 동기 신호의 검출 유무를 판단하는 단계;Determining whether the internal reference synchronization signal is detected; 상기 내부 기준 동기 신호가 검출된 경우, 상기 공통의 시스템 클럭을 생성하기 위한 기준 동기 신호로 상기 내부 기준 동기 신호가 선택될 수 있도록 경로를 선택하는 단계; 및Selecting a path such that the internal reference synchronization signal can be selected as a reference synchronization signal for generating the common system clock when the internal reference synchronization signal is detected; And 상기 외부 기준 동기 신호가 검출된 경우, 상기 공통의 시스템 클럭을 생성하기 위한 기준 동기 신호로 상기 외부 기준 동기 신호가 선택될 수 있도록 경로를 선택하는 단계Selecting a path so that the external reference synchronization signal can be selected as a reference synchronization signal for generating the common system clock when the external reference synchronization signal is detected. 를 포함하는 기준 동기 신호 공유 방법.Reference synchronization signal sharing method comprising a. 삭제delete 제5항에 있어서,The method of claim 5, 상기 생성하는 단계는, The generating step, 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호의 신호 레벨을 조정하는 단계;Adjusting a signal level of the internal reference synchronization signal or the external reference synchronization signal; 상기 신호 레벨이 조정된 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 기준 동기 신호가 필요한 경로 수만큼 분배하는 단계;Distributing the internal reference synchronization signal or the external reference synchronization signal whose signal level is adjusted by the number of paths required for the reference synchronization signal; 분배된 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 이용하여 공통의 시스템 클럭을 생성하는 단계; 및Generating a common system clock using the distributed internal reference synchronization signal or the external reference synchronization signal; And 분배된 상기 내부 기준 동기 신호 또는 상기 외부 기준 동기 신호를 이용하여 기 설정된 경로-여기서 경로는 접지 단자 또는 외부 단자를 포함함-로 출력하는 단계Outputting a predetermined path using the distributed internal reference synchronization signal or the external reference synchronization signal, wherein the path includes a ground terminal or an external terminal; 를 포함하는 기준 동기 신호 공유 방법.Reference synchronization signal sharing method comprising a.
KR1020090025974A 2008-12-03 2009-03-26 Sharing apparatus of standard synchronization signal and method thereof KR101192432B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/629,334 US20100135448A1 (en) 2008-12-03 2009-12-02 Sharing apparatus of reference synchronization signal and method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080122007 2008-12-03
KR1020080122007 2008-12-03

Publications (2)

Publication Number Publication Date
KR20100063609A KR20100063609A (en) 2010-06-11
KR101192432B1 true KR101192432B1 (en) 2012-10-18

Family

ID=42363531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025974A KR101192432B1 (en) 2008-12-03 2009-03-26 Sharing apparatus of standard synchronization signal and method thereof

Country Status (1)

Country Link
KR (1) KR101192432B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982116A (en) 1989-12-26 1991-01-01 Linear Technology Corporation Clock selection circuit
KR200342190Y1 (en) 2003-11-19 2004-02-18 엘지전자 주식회사 Dual mode clock feeding device of the mobile communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982116A (en) 1989-12-26 1991-01-01 Linear Technology Corporation Clock selection circuit
KR200342190Y1 (en) 2003-11-19 2004-02-18 엘지전자 주식회사 Dual mode clock feeding device of the mobile communication system

Also Published As

Publication number Publication date
KR20100063609A (en) 2010-06-11

Similar Documents

Publication Publication Date Title
JP5792582B2 (en) Semiconductor device, receiver, transmitter, transceiver, and communication system
US9025715B1 (en) Systems and methods for compensating a phase of a local clock of a storage device
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
US9490969B2 (en) Transmission apparatus, reception apparatus, and transmission and reception system
AU2015305907B2 (en) Fast terminal entry in Link 16 tactical networks
US7933310B2 (en) System for a fast frequency hopping radio
CZ283937B6 (en) Method for phase adjustment within a circuit of clock regeneration and apparatus for making the same
CZ285354B6 (en) Process for synchronization of clock sample signal with received data signal, and apparatus for making the same
US7375592B2 (en) System and method for maintaining an accurate frequency on a voltage controlled oscillator
US8526559B2 (en) Communication systems and clock generation circuits thereof with reference source switching
CN112969229B (en) Clock correction method and device and network equipment
KR101192432B1 (en) Sharing apparatus of standard synchronization signal and method thereof
US20180130492A1 (en) Method for transmitting and/or receiving audio signals
WO2003028374A1 (en) Synchronization of multiple cable modem termination systems
KR101631884B1 (en) Clock synchronization method, system and device
JP2007020008A (en) Optical signal receiver
KR20210055012A (en) Multi-member bluetooth device capable of reducing complexity of updating internal clock of bluetooth circuit
KR100901170B1 (en) Signal generator device of reference sync
CN109828632B (en) FPGA-based adjustable ultra-narrow multipath synchronous pulse generation device and method
KR20210055010A (en) Auxiliary bluetooth circuit of multi-member bluetooth device capable of reducing complexity of updating internal clock of bluetooth circuit
US6925575B2 (en) Selectable clocking synchronization of a parallel-to-serial converter and memory
US10382190B1 (en) Optimizing clock/data recovery power while maintaining link stability in source synchronous applications
US20100135448A1 (en) Sharing apparatus of reference synchronization signal and method thereof
KR102128044B1 (en) High speed communication system for a vehicle using closed locked loop clock trasmission
JP3792556B2 (en) Communication line test method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee