KR101192095B1 - A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals - Google Patents

A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals Download PDF

Info

Publication number
KR101192095B1
KR101192095B1 KR1020100125141A KR20100125141A KR101192095B1 KR 101192095 B1 KR101192095 B1 KR 101192095B1 KR 1020100125141 A KR1020100125141 A KR 1020100125141A KR 20100125141 A KR20100125141 A KR 20100125141A KR 101192095 B1 KR101192095 B1 KR 101192095B1
Authority
KR
South Korea
Prior art keywords
organic
organic semiconductor
crystals
field effect
tcnq
Prior art date
Application number
KR1020100125141A
Other languages
Korean (ko)
Other versions
KR20120063954A (en
Inventor
표승문
심교승
임태훈
비스와나스 머커지
김성영
이정현
조혜진
이지희
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020100125141A priority Critical patent/KR101192095B1/en
Publication of KR20120063954A publication Critical patent/KR20120063954A/en
Application granted granted Critical
Publication of KR101192095B1 publication Critical patent/KR101192095B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L2031/0344Organic materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 주기적으로 배열된 유기 결정의 제조 방법, 및 상기 유기 결정을 포함하는 유기전자 소자를 제조하는 방법에 관한 것으로, 더욱 상세하게는 모세관을 이용하여 유기반도체 또는 상기 유기반도체와 고분자의 블렌드를 사용한 용액 공정을 통해 간단한 방법으로 고도로 배향된 n-타입 또는 p-타입 유기반도체 결정을 제조하는 방법과, 상기 고도로 배향된 유기반도체 결정을 포함시켜 저전압 전계 효과 트랜지스터 및 상보성 인버터, 또는 광감응 전계 효과 트랜지스터 및 상보성 인버터와 같은 유기전자 소자를 제조하는 방법에 관한 것이다.The present invention relates to a method for producing an organic crystal periodically arranged, and to a method for manufacturing an organic electronic device comprising the organic crystal, and more particularly, using an organic semiconductor or a blend of the organic semiconductor and a polymer using a capillary tube. A method of producing highly oriented n -type or p-type organic semiconductor crystals by a simple method through the solution process used, and the low-voltage field effect transistor and complementary inverter, or photosensitive field effect, comprising the highly oriented organic semiconductor crystals A method for manufacturing organic electronic devices such as transistors and complementary inverters.

Description

주기적으로 배열된 유기결정의 제조 방법, 및 상기 유기 결정을 포함하는 유기전자 소자를 제조하는 방법{A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals}A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals}

본 발명은 주기적으로 배열된 유기 결정의 제조 방법, 및 상기 유기 결정을 포함하는 유기전자 소자를 제조하는 방법에 관한 것으로, 더욱 상세하게는 모세관을 이용하여 유기반도체 또는 상기 유기반도체와 고분자의 블렌드를 사용한 용액 공정을 통해 간단한 방법으로 고도로 배향된 n-타입 또는 p-타입 유기반도체 결정을 제조하는 방법과, 상기 고도로 배향된 유기반도체 결정을 포함시켜 저전압 전계 효과 트랜지스터 및 상보성 인버터, 또는 광감응 전계 효과 트랜지스터 및 상보성 인버터와 같은 유기전자 소자를 제조하는 방법에 관한 것이다.
The present invention relates to a method for producing an organic crystal periodically arranged, and to a method for manufacturing an organic electronic device comprising the organic crystal, and more particularly, using an organic semiconductor or a blend of the organic semiconductor and a polymer using a capillary tube. A method of producing highly oriented n -type or p-type organic semiconductor crystals by a simple method through the solution process used, and the low-voltage field effect transistor and complementary inverter, or photosensitive field effect, comprising the highly oriented organic semiconductor crystals A method for manufacturing organic electronic devices such as transistors and complementary inverters.

유기 반도체는 분자 일렉트로닉스에서의 이들의 가능한 응용성 때문에 지난 20여 년간 세계적으로 관심을 받아온 흥미로운 개발품이며 종래 실리콘 장치를 뛰어넘어 비용 및 크기 모두에서 장점을 가지는 것으로 기대된다. 이들의 낮은 제작 비용 및 용이성 이외에, 유기 물질은 플라스틱 기판과 호환가능한 거대면적의 유효 범위, 낮은 가공 온도 및 기계적 유연성을 포함하는 추가의 장점을 갖는다. 최근 몇년 동안 유기 전자 장치에 있어 현저한 진보가 있어 왔다. 주목할 만한 예들로는 유기 전계 효과 트랜지스터(OFETs)(p- 및 n-타입)(H. Sirringhaus, Adv. Mater., 2005, 17, 2411-2425; A. Hepp et al, Phys. Rev. Lett., 2003, 91, 157406; J. Cornil et al, Adv. Mater., 2007, 19, 1791-1799; B. Crone et al, Nature, 2000, 403, 521-523; P. F. Baude et al, Appl. Phys. Lett., 2003, 82, 3964-3966; Y. Choi et al, Org. Electron., 2009, 10, 1209-1216; K. Sim et al, Org. Electron., 2009, 10, 506-510; J. P. Hong et al, Angew. Chem., Int. Ed., 2009, 48, 3096-3098; H. Yan et al, Nature, 2009, 457, 679-687; C. Piliego et al, Adv. Mater., 2009, 21, 1573-1576), 유기 태양 전지(S. R. Forrest, Nature, 2004, 428, 911-918; C. D. Dimitrakopoulos et al, Adv. Mater., 2002, 14, 99-117), 유기 발광 다이오드(C. D. Muller et al, Nature, 2003, 421, 829-833; Y. Fukuda et al, Synth. Met., 2000, 111, 1-6), 센서(J. Janata et al, Nat. Mater., 2003, 2, 19-24; L. Wang et al, Appl. Phys. Lett., 2004, 85, 6386-6388), 및 유기/무기 하이브리드 쌍안정형 메모리 장치(B. Mukherjee et al, Adv. Mater., 2007, 19, 717-722; B. Mukherjee et al, Appl. Phys. Lett., 2009, 94, 173510-173512) 등이 있다. OFET는 디스플레이 장치(J. A. Rogers et al, Proc. Natl. Acad. Sci. U. S. A., 2001, 98, 4835-4840; Y. Fujisaki et al, Jpn. J. Appl. Phys., 2005, 44, 3728-3732), 센서(J. Janata et al, Nat. Mater., 2003, 2, 19-24), 및 전자 바코드(B. Crone et al, Nature, 2000, 403, 521-523; P. F. Baude et al, Appl. Phys. Lett., 2003, 82, 3964-3966)를 포함하는 응용으로 인쇄전자 산업에서 특히 관심을 받고 있다.Organic semiconductors are an interesting development that has attracted worldwide attention over the past two decades because of their possible applications in molecular electronics and are expected to have advantages in both cost and size over conventional silicon devices. In addition to their low manufacturing costs and ease of use, organic materials have the added advantage of including an effective range of large areas compatible with plastic substrates, low processing temperatures and mechanical flexibility. Significant advances have been made in organic electronics in recent years. Notable examples include organic field effect transistors (OFETs) ( p − and n − types) (H. Sirringhaus, Adv. Mater. , 2005, 17, 2411-2425; A. Hepp et al, Phys. Rev. Lett. , 2003, 91, 157406; J. Cornil et al, Adv. Mater. , 2007, 19, 1791-1799; B. Crone et al, Nature , 2000, 403, 521-523; PF Baude et al, Appl. Phys. Lett. , 2003, 82, 3964-3966; Y. Choi et al, Org.Elect . , 2009, 10, 1209-1216; K. Sim et al, Org.Elect . , 2009, 10, 506-510; JP Hong et al, Angew. Chem., Int. Ed. , 2009, 48, 3096-3098; H. Yan et al, Nature , 2009, 457, 679-687; C. Piliego et al, Adv. Mater. , 2009 , 21, 1573-1576), organic solar cells (SR Forrest, Nature , 2004, 428, 911-918; CD Dimitrakopoulos et al, Adv. Mater. , 2002, 14, 99-117), organic light emitting diodes (CD Muller et al, Nature , 2003, 421, 829-833; Y. Fukuda et al, Synth.Met. , 2000, 111, 1-6), sensors (J. Janata et al, Nat. Mater. , 2003, 2, 19-24;... L. Wang et al, Appl Phys Lett, 2004, 85, 6386-6388), and organic / inorganic hybrid Stable memory device; and the like (B. Mukherjee et al, Adv Mater , 2007, 19, 717-722..... B. Mukherjee et al, Appl Phys Lett, 2009, 94, 173510-173512). OFETs are used in display devices (JA Rogers et al, Proc. Natl. Acad. Sci. USA , 2001, 98, 4835-4840; Y. Fujisaki et al, Jpn. J. Appl. Phys. , 2005, 44, 3728-3732 ), Sensors (J. Janata et al, Nat. Mater. , 2003, 2, 19-24), and electronic barcodes (B. Crone et al, Nature , 2000, 403, 521-523; PF Baude et al, Appl Phys. Lett. , 2003, 82, 3964-3966), of particular interest in the printed electronics industry.

이러한 OFET가 나타내는 주요 문제점 중 하나는 종종 20 V가 넘는 이들의 큰 작동 전압이다. 일반적으로 감소된 두께 또는 증가된 유전상수 중 어느 하나를 가지는 높은 전기 용량 게이트 유전층을 통해 낮은 전압 작동을 이룰 수 있다(A. Facchetti et al, Adv. Mater., 2005, 17, 1705-1725; H. Klauk et al, Nature, 2007, 445, 745-748). 그러나, 임계적 수준 아래로 유전체층의 두께가 감소하게 되면 장치의 성능을 조절하기 위한 직접적인 터널링으로 인하여 상당한 전류 누출이 발생하게 되어 장치가 불안정하게 작동하게 되고 만족스럽지 못한 전력 손실 수준에 이르게 된다(S. H. Lo et al, IEEE Electron Device Lett., 1997, 18, 209-211). 그러므로, 유전체층 두께, 유전 상수 및 필름의 질 사이의 민감한 균형이 안정한 저 전압의 OFET를 얻는데 필수적이다. 이러한 적합한 유전 상수의 두꺼운 게이트 유전체층을 가지는 장치는 안정하게 작동하면서 전류의 누출 및 높은 전력 소비를 피할 수 있을 것이다(M. Yamagishi et al, Appl. Phys. Lett., 2009, 94, 053305-053307).One of the major problems with these OFETs is their large operating voltage, often above 20V. In general, low voltage operation can be achieved through a high capacitive gate dielectric layer having either a reduced thickness or an increased dielectric constant (A. Facchetti et al, Adv. Mater. , 2005, 17, 1705-1725; H Klauk et al, Nature , 2007, 445, 745-748). However, reducing the thickness of the dielectric layer below the critical level results in significant current leakage due to direct tunneling to control the device's performance, leading to unstable operation and unsatisfactory power loss levels (SH). Lo et al, IEEE Electron Device Lett. , 1997, 18, 209-211). Therefore, a delicate balance between dielectric layer thickness, dielectric constant and film quality is essential to obtain a stable low voltage OFET. Devices with thick gate dielectric layers of such a suitable dielectric constant will be able to operate stably and avoid leakage of current and high power consumption (M. Yamagishi et al, Appl. Phys. Lett. , 2009, 94, 053305-053307). .

용액 (방적) 캐스팅 또는 진공 증발에 의해 유기 반도체층이 형성되는 OFET가 높은 전류 이득을 얻을 수 있을지라도, 다결정질 필름의 입계 및 결점이 유도된 캐리어를 트랩핑함으로써 장치 성능을 크게 감소시키게 된다. 최근, 유기 반도체의 단일 결정 배열이 고성능 OFET 장치를 위한 상향식 접근법으로부터 패턴화되어왔다(A. L. Briseno et al, Nature, 2006, 444, 913-917).Although OFETs in which an organic semiconductor layer is formed by solution (spinning) casting or vacuum evaporation can obtain high current gains, the device performance is greatly reduced by trapping carriers that induce grain boundaries and defects in polycrystalline films. Recently, single crystal arrays of organic semiconductors have been patterned from a bottom-up approach for high performance OFET devices (AL Briseno et al, Nature , 2006, 444, 913-917).

이에 본 발명자는 상기와 같은 점을 감안하여 연구하던 중 용액 공정을 통해 고도로 배향된 n-타입, p-타입 유기반도체 또는 이들의 고분자 블랜드 용액으로부터 방향성이 제어된 고도로 결정화된 결정 배열을 제조할 수 있고 이를 저전압 OFET 및 상보성 인버터와 광감응 OFET 및 상보성 인버터 등의 유기전자 소자의 제작에 사용할 수 있음을 확인하고 본 발명을 완성하였다.In view of the above, the present inventors have been able to produce highly crystallized crystallized arrays whose orientation is controlled from highly oriented n -type, p-type organic semiconductors, or polymer blend solutions thereof through a solution process. The present invention was completed by confirming that it can be used for fabricating organic electronic devices such as low voltage OFETs and complementary inverters, photosensitive OFETs, and complementary inverters.

본 발명의 목적은 용액 공정을 통해 고도로 배향된 n-타입, p-타입의 유기반도체 결정을 제조하는 방법을 제공하고자 하는 것이다.It is an object of the present invention to provide a method for producing highly oriented n -type, p-type organic semiconductor crystals through a solution process.

본 발명의 다른 목적은 용액 공정을 통해 형성된 고도로 배향된 n-타입, p-타입의 유기반도체 결정을 포함하는 유기전자 소자를 제조하는 방법을 제공하고자 하는 것이다.Another object of the present invention is to provide a method for manufacturing an organic electronic device comprising highly oriented n -type, p-type organic semiconductor crystals formed through a solution process.

본 발명의 다른 목적은 상기 방법으로 제조되는 유기전자 소자를 제공하고자 하는 것이다.Another object of the present invention is to provide an organic electronic device manufactured by the above method.

상기 과제를 해결하기 위해, 본 발명은 하기 단계를 포함하는 주기적으로 배열된 유기 결정을 제조하는 방법을 제공한다.In order to solve the above problems, the present invention provides a method for producing a periodically arranged organic crystal comprising the following steps.

1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계; 1) disposing a capillary on top of the dielectric layer formed on the gate electrode;

2) 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계; 및2) forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary; And

3) 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계.
3) evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals.

상기 단계 1은, 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계로서, 모세관력을 이용하여 유기 결정의 우선적인 결정 배향을 유도하기 위한 모세관을 배치시키는 단계이다.Step 1 is a step of disposing a capillary on top of the dielectric layer formed on the gate electrode, a step of disposing a capillary for inducing the preferential crystal orientation of the organic crystal using the capillary force.

본 발명에서 모세관은 외벽 직경이 0.5mm 내지 5 mm인 것이 바람직하다. 만일 상기 모세관의 직경이 상기 하한보다 작으면 모세관력이 작아 결정 형성에 어려움이 있다는 단점이 있고, 상기 상한보다 크면 원하는 위치에 결정을 성장시키기가 어렵다는 단점이 있다. In the present invention, the capillary tube preferably has an outer wall diameter of 0.5 mm to 5 mm. If the diameter of the capillary tube is smaller than the lower limit, there is a disadvantage that the capillary force is difficult to form crystals, and if the capillary tube is larger than the upper limit, it is difficult to grow a crystal at a desired position.

본 발명에서 모세관으로는 유리 재질의 모세관을 사용할 수 있으며, 이에 제한되지는 않는다.As the capillary in the present invention, a glass capillary may be used, but is not limited thereto.

본 발명에서 게이트 전극으로서 사용할 수 있는 물질로는 금속 산화물 반도체이다. 금속 산화물 반도체로는 구체적으로는 인듐 주석 산화물(indium tin oxide, ITO), 불소 도핑 주석 산화물(Fluorine Doped tin oxide; FTO)을 들 수 있으며, 이에 제한되지는 않는다.The material which can be used as the gate electrode in the present invention is a metal oxide semiconductor. Specific examples of the metal oxide semiconductor include indium tin oxide (ITO) and fluorine doped tin oxide (FTO), but are not limited thereto.

본 발명에서 사용할 수 있는 유전체로는 SiO2, 가교된 폴리(4-비닐 페놀) 또는 이의 조합을 예로 들 수 있으며, 이에 제한되지는 않는다.
Dielectrics usable in the present invention include, but are not limited to, SiO 2 , cross-linked poly (4-vinyl phenol), or combinations thereof.

상기 단계 2는, 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계로서, 유기반도체 결정을 포함하는 용액을 모세관에 첨가하여 모세관 주변을 덮는 유기반도체 액적을 형성시키는 단계이다.Step 2 is a step of forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary, wherein a solution containing an organic semiconductor crystal is added to the capillary to form an organic semiconductor droplet covering the capillary periphery.

본 발명에서, 유기반도체는 7,7,8,8-테트라시아노퀴노디메탄(TCNQ), TIPS-펜타센 [6,13-비스(트리이소프로필실일에티닐) 펜타센] 등과 같은 펜타센 유도체, 또는 하기 화학식 1의 페릴렌디이미드(PTCDI) 유도체이다.In the present invention, the organic semiconductor is pentacene such as 7,7,8,8-tetracyanoquinomimethane (TCNQ), TIPS-pentacene [6,13-bis (triisopropylsilylethynyl) pentacene] and the like. Derivatives or perylenediimide (PTCDI) derivatives of the general formula (1).

Figure 112010080962741-pat00001
Figure 112010080962741-pat00001

상기 식에서, Where

R1 및 R2는 H 또는 C1-4의 알킬기이고,R 1 and R 2 are H or C 1-4 alkyl group,

R3는 H 또는 C1-18의 직쇄 또는 분지쇄 알킬기이다.
R 3 is H or a C 1-18 straight or branched chain alkyl group.

바람직하기로는, 상기 화학식 1에서, Preferably, in Chemical Formula 1,

R1 및 R2는 H 이고,R 1 and R 2 are H,

R3는 H 또는 C1-18의 직쇄 알킬기이다.
R 3 is H or a C 1-18 straight chain alkyl group.

더욱 바람직하기로는, 상기 화학식 1에서, More preferably, in Chemical Formula 1,

R1 및 R2는 H 이고,R 1 and R 2 are H,

R3는 H 또는 C5-13의 직쇄 알킬기이다.
R 3 is H or a C 5-13 straight chain alkyl group.

가장 바람직하기로는, 상기 화학식 1에서, Most preferably, in Chemical Formula 1,

R1 및 R2는 H 이고,R 1 and R 2 are H,

R3는 H, C5의 직쇄 알킬기, C8의 직쇄 알킬기 또는 C13의 직쇄 알킬기이다.
R 3 is H, a straight chain alkyl group of C 5 , a straight chain alkyl group of C 8 , or a straight chain alkyl group of C 13 .

본 발명에서 상기 유기반도체는 고분자와의 블렌드로서 사용될 수 있다.In the present invention, the organic semiconductor may be used as a blend with a polymer.

본 발명에서 상기 고분자로는 폴리(알파-메틸스타이렌) 등을 사용할 수 있으며, 이에 제한되지는 않는다.In the present invention, the polymer may be poly (alpha-methylstyrene) or the like, but is not limited thereto.

본 발명에서 상기 유기반도체 용액은 톨루엔, 자일렌, 다이클로로벤젠, 클로로포름, 테트라하이드로퓨란, 클로로벤젠 또는 이의 조합을 용매로 사용하여 제조할 수 있으며, 이에 제한되지는 않는다.In the present invention, the organic semiconductor solution may be prepared using toluene, xylene, dichlorobenzene, chloroform, tetrahydrofuran, chlorobenzene, or a combination thereof as a solvent, but is not limited thereto.

본 발명에서 상기 유기반도체 용액의 농도는 0.00001 내지 1 mg ml-1인 것이 바람직하다. 만일 상기 유기반도체 용액의 농도가 상기 하한보다 낮으면 생성되는 결정의 수가 너무 작아 소자 적용에 어렵다는 단점이 있고, 상기 상한보다 높으면 용질이 완전히 녹지 않아 균일한 용액을 만들기가 힘들다는 단점이 있다.
In the present invention, the concentration of the organic semiconductor solution is preferably 0.00001 to 1 mg ml -1 . If the concentration of the organic semiconductor solution is lower than the lower limit, the number of crystals produced is too small to be difficult to apply the device, and if it is higher than the upper limit, it is difficult to make a uniform solution because the solute is not completely dissolved.

상기 단계 3은, 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계로서, 유기반도체 액적 중의 용매를 증발시킴에 따라 유기 결정이 주기적인 배열로 자가 조립되도록 유도하는 단계이다. 본 발명에서는 상기 단계 3에서 유기반도체 액적의 용매가 증발되면서 모세관과 유기반도체 액적 사이의 모세관력으로 인해 증발하는 방울 내의 입자가 접촉하는 선 즉, 모세관에 의해 형성되는 선을 향해 우선적으로 움직여 유기반도체의 결정이 스스로 자가 조립됨으로써 별도의 추가 공정을 통해 유기반도체 결정을 주기적인 배열로 배향할 필요가 없게 된다.Step 3 is a step of evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals, and inducing the organic crystals to self-assemble in a periodic arrangement as the solvent in the organic semiconductor droplets is evaporated. . In the present invention, in step 3, while the solvent of the organic semiconductor droplet is evaporated, the organic semiconductor is preferentially moved toward the line contacted by the particles in the evaporating droplet due to the capillary force between the capillary tube and the organic semiconductor droplet, that is, the line formed by the capillary tube. The self-assembly of crystals eliminates the need to orient the organic semiconductor crystals in a periodic array through a separate additional process.

본 발명에서 상기 증발 온도는 70 내지 150 ℃인 것이 바람직하다. 만일 상기 증발 온도가 상기 하한보다 낮거나 높으면 결정화가 일어나지 않거나. 결정이 생긴다고 하여도 방향성과 결정성을 조절할 수 없다는 단점이 있다.
In the present invention, the evaporation temperature is preferably 70 to 150 ℃. If the evaporation temperature is lower or higher than the lower limit, no crystallization occurs. Even if a crystal is formed, there is a disadvantage in that direction and crystallinity cannot be adjusted.

또한, 본 발명은 상기 방법으로 제조된 주기적으로 배열된 유기 결정을 포함하는 유기전자 소자를 제조하는 방법을 제공한다.The present invention also provides a method of manufacturing an organic electronic device comprising the periodically arranged organic crystals produced by the above method.

본 발명에서, 상기 유기전자 소자는 저전압 전계 효과 트랜지스터, 저전압 전계 효과 트랜지스터로 이루어진 상보성 인버터, 광감응 전계 효과 유기박막 트랜지스터, 광감응 전계 효과 유기박막 트랜지스터로 이루어진 상보성 인버터, 또는 이들의 조합으로 이루어진 링오실레이터, 또는 이들을 포함하는 센서 등이 있으며, 이에 제한되지는 않는다.
In the present invention, the organic electronic device is a ring consisting of a low voltage field effect transistor, a complementary inverter consisting of a low voltage field effect transistor, a photosensitive field effect organic thin film transistor, a complementary inverter consisting of a photosensitive field effect organic thin film transistor, or a combination thereof. Oscillators, sensors including them, and the like, but are not limited thereto.

일 구현예로서, 본 발명은 하기 단계를 포함하는 주기적으로 배열된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터를 제조하는 방법을 제공한다.In one embodiment, the present invention provides a method of manufacturing a low voltage field effect transistor comprising periodically arranged organic crystals comprising the following steps.

1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계; 1) disposing a capillary on top of the dielectric layer formed on the gate electrode;

2) 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계; 2) forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary;

3) 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계; 및3) evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals; And

4) 상기 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계.
4) depositing gold on the periodically arranged organic crystals.

상기 단계 1 내지 단계 3은, 주기적으로 배열된 유기 결정을 제조하는 단계로서, 구체적인 수행 방법은 상기 주기적으로 배열된 유기 결정 제조 방법의 단계 1 내지 단계 3에서 설명한 바와 같다.
Steps 1 to 3 are steps for preparing the periodically arranged organic crystals, the specific method is the same as described in steps 1 to 3 of the periodically arranged organic crystal production method.

상기 단계 4는, 상기 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계로서, 상부 접촉 소스-드레인 전극을 형성시키기 위하여 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계이다.
Step 4 is depositing gold on the periodically arranged organic crystals, and depositing gold on the periodically arranged organic crystals to form an upper contact source-drain electrode.

또한, 본 발명은 상기 제조방법으로 제조된 주기적으로 배열된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터를 제공한다.
The present invention also provides a low voltage field effect transistor comprising periodically arranged organic crystals prepared by the above manufacturing method.

다른 일 구현예로서, 본 발명은 하기 단계를 포함하는 주기적으로 배열된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터로 이루어진 상보성 인버터를 제조하는 방법을 제공한다.In another embodiment, the present invention provides a method of manufacturing a complementary inverter consisting of a low voltage field effect transistor comprising a periodically arranged organic crystal comprising the following steps.

1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계; 1) disposing a capillary on top of the dielectric layer formed on the gate electrode;

2) 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계; 2) forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary;

3) 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계; 3) evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals;

4) 상기 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계; 및4) depositing gold on the periodically arranged organic crystals; And

5) 상기 게이트 전극과 평행하게 배치된 별도의 게이트 전극 상부에 위치한 유전체층의 상부에 펜타센 박막을 증착시키는 단계.
5) depositing a pentacene thin film on top of a dielectric layer located on a separate gate electrode disposed in parallel with the gate electrode.

상기 단계 1 내지 4는 상기 저전압 전계 효과 트랜지스터를 제조하는 방법에서 설명한 바와 같다.
Steps 1 to 4 are as described in the method of manufacturing the low voltage field effect transistor.

상기 단계 5는, 상기 게이트 전극과 평행하게 배치된 별도의 게이트 전극 상부에 위치한 유전체층의 상부에 펜타센 박막을 증착시키는 단계, n-채널 OFET 트랜지스터와 더불어 p-채널 트랜지스터를 구성하기 위하여 OFET 트랜지스터의 게이트 전극과 평행하게 배치된 별도의 게이트 전극 상부에 위치한 유전체층 상에 펜타센 박막을 증착시키는 단계이다.
The step 5 is a step of depositing a pentacene thin film on top of a dielectric layer located on a separate gate electrode disposed in parallel with the gate electrode, in addition to the n -channel OFET transistor to form a p -channel transistor of the OFET transistor A step of depositing a pentacene thin film on a dielectric layer disposed on a separate gate electrode disposed in parallel with the gate electrode.

또한, 본 발명은 상기 제조방법으로 제조된 주기적으로 배열된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터로 이루어진 상보성 인버터를 제공한다.
The present invention also provides a complementary inverter consisting of a low voltage field effect transistor comprising periodically arranged organic crystals prepared by the above manufacturing method.

또 다른 일 구현예로서, 본 발명은 하기 단계를 포함하는 주기적으로 배열된 유기 결정을 포함하는 광감응 전계 효과 유기박막 트랜지스터를 제조하는 방법을 제공한다.In still another embodiment, the present invention provides a method of manufacturing a photosensitive field effect organic thin film transistor including periodically arranged organic crystals comprising the following steps.

1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계; 1) disposing a capillary on top of the dielectric layer formed on the gate electrode;

2) 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계; 2) forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary;

3) 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계; 및3) evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals; And

4) 상기 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계.
4) depositing gold on the periodically arranged organic crystals.

상기 단계 1 내지 4는 상기 저전압 전계 효과 트랜지스터를 제조하는 방법에서 설명한 바와 같다.
Steps 1 to 4 are as described in the method of manufacturing the low voltage field effect transistor.

또한, 본 발명은 상기 제조방법으로 제조된 주기적으로 배열된 유기 결정을 포함하는 광감응 전계 효과 유기박막 트랜지스터를 제공한다.
The present invention also provides a photosensitive field effect organic thin film transistor comprising periodically arranged organic crystals prepared by the above method.

또 다른 일 구현예로서, 본 발명은 하기 단계를 포함하는 주기적으로 배열된 유기 결정을 포함하는 광감응 전계 효과 유기박막 트랜지스터로 이루어진 상보성 인버터를 제조하는 방법을 제공한다.In still another embodiment, the present invention provides a method of manufacturing a complementary inverter composed of a photosensitive field effect organic thin film transistor including periodically arranged organic crystals comprising the following steps.

1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 배치하는 단계; 1) disposing a capillary on top of the dielectric layer formed on the gate electrode;

2) 상기 모세관에 유기반도체 용액을 첨가하여 유기반도체 액적을 형성시키는 단계; 2) forming an organic semiconductor droplet by adding an organic semiconductor solution to the capillary;

3) 상기 유기반도체 액적으로부터 용매를 증발시켜 주기적으로 배열된 유기 결정을 형성시키는 단계; 3) evaporating the solvent from the organic semiconductor droplets to form periodically arranged organic crystals;

4) 상기 주기적으로 배열된 유기 결정 상에 금을 증착시키는 단계; 및4) depositing gold on the periodically arranged organic crystals; And

5) 상기 게이트 전극과 평행하게 배치된 별도의 게이트 전극 상부에 위치한 유전체층의 상부에 펜타센 박막을 증착시키는 단계.
5) depositing a pentacene thin film on top of a dielectric layer located on a separate gate electrode disposed in parallel with the gate electrode.

상기 단계 1 내지 5는 상기 저전압 전계 효과 트랜지스터로 이루어진 상보성 인버터를 제조하는 방법에서 설명한 바와 같다.
Steps 1 to 5 are the same as described in the method of manufacturing the complementary inverter consisting of the low voltage field effect transistor.

또한, 본 발명은 상기 제조방법으로 제조된 주기적으로 배열된 유기 결정을 포함하는 광감응 전계 효과 유기박막 트랜지스터로 이루어진 상보성 인버터를 제공한다.
In addition, the present invention provides a complementary inverter consisting of a photosensitive field effect organic thin film transistor including a periodically arranged organic crystal produced by the above manufacturing method.

본 발명의 실시예에서는 고도로 배향된 n-타입 유기, viz, 7,7,8,8-테트라시아노퀴노디메탄(TCNQ) 결정을 제조하고 이를 저전압 OFET 및 상보적인 인버터의 제작에 사용하였다. 그 다음 상기 장치를 물질의 고유 특성을 평가하고 입계 및 필름 형태의 최소화된 영향을 관찰하기 위하여 분석하였다. 더 나아가, 가장 흔히 사용되는 무기 게이트 유전체인 -OH 기를 가지는 SiO2가 이들이 경계 근처에서 전자의 축적을 막음에 따라 n-타입 장치에 불리할 것으로 생각되기 때문에, 본 발명에서는 고분자 게이트 유전체 상의 TCNQ 결정의 배열을 기반으로 하는 OFET를 제공하였다. 또한, SiO2는 투명 또는 플렉서블 장치에는 적합하지 않다. 복잡한 물리적인 증기 수송 및 라미네이팅 방법으로 제작된 TCNQ 결정 기반의 OFET가 0.2-0.5 cm2V-1s-1의 이동성을 가지는 것으로 보고된 바 있다(M. Yamagishi et al, Appl. Phys. Lett., 2009, 94, 053305-053307; H. Alves et al, Nat. Mater., 2008, 7, 574-580). 또한, 특정 장치 구조(진공-공간 구조)를 사용하는 경우 1.6 cm2V-1s-1의 이동도 값을 가지는 것으로 보고된 바 있다(E. Menard et al, Adv. Mater., 2004, 16, 2097-2101). 그러나, 고분자 게이트 유전체를 사용함에 따라 상기 이동성이 3배까지 감소하였다(E. Menard et al, Adv. Mater., 2004, 16, 2097-2101). 고분자 유전체 상에 대기 안정성의, n-채널의, 높은 이동성의, 저 전압 OFET를 생성시키기 위해 굉장한 노력을 기울인 후라도, 5 V 미만의 V Th를 가지는 OFET에 관한 보고는 매우 미비한 실정이다. 본 발명에서는 용액으로부터 고도로 배향된, π-콘쥬게이티드 유기 결정의 주기적 배열을 제조한 다음 이를 저전압 OFET에 사용하는 새로운 접근법을 제공한다. 이러한 방법은 임의의 추가적인 변형없이 고분자 유전체 상에 매우 단순하고 효율적인 고성능의 저비용 OFET를 제공한다. 가장 높은 관찰된 전계 효과 이동성은 0.03 cm2V-1s-1이었다. 이 값은 단일 결정 TCNQ OFET에 대한 이전 결과보다 2배 더 높은 값이다(B. Crone et al, Nature, 2000, 403, 521-523).In the embodiment of the present invention, highly oriented n -type organic, viz , 7,7,8,8-tetracyanoquinodimethane (TCNQ) crystals were prepared and used in the fabrication of low voltage OFETs and complementary inverters. The device was then analyzed to evaluate the intrinsic properties of the material and to observe the minimal impact of grain boundaries and film form. Further, in the present invention, TCNQ crystals on the polymer gate dielectric are considered to be disadvantageous for n -type devices as SiO 2 having the -OH group, the most commonly used inorganic gate dielectric, prevents the accumulation of electrons near the boundary. An OFET based on an array of is provided. In addition, SiO 2 is not suitable for transparent or flexible devices. OFETs based on TCNQ crystals fabricated by complex physical vapor transport and laminating methods have been reported to have mobility of 0.2-0.5 cm 2 V -1 s -1 (M. Yamagishi et al, Appl. Phys. Lett. , 2009, 94, 053305-053307; H. Alves et al, Nat. Mater. , 2008, 7, 574-580). In addition, when using a specific device structure (vacuum-spatial structure) has been reported to have a mobility value of 1.6 cm 2 V -1 s -1 (E. Menard et al, Adv. Mater. , 2004, 16 , 2097-2101). However, the mobility decreased by three times with the use of polymer gate dielectrics (E. Menard et al, Adv. Mater. , 2004, 16, 2097-2101). Even after tremendous efforts to produce atmospheric stable, n -channel, high mobility, low voltage OFETs on polymer dielectrics, reports of OFETs with V Th of less than 5 V are very few. The present invention provides a novel approach to fabricate a periodic array of highly oriented π-conjugated organic crystals from solution and then use them in low voltage OFETs. This method provides a very simple and efficient high performance low cost OFET on the polymer dielectric without any further modification. The highest observed field effect mobility was 0.03 cm 2 V -1 s -1 . This value is two times higher than previous results for single crystal TCNQ OFETs (B. Crone et al, Nature , 2000, 403, 521-523).

본 발명에서 제공하는 TCNQ 결정 OFET의 이동성은 고분자 게이트 유전체를 이용하는 임의의 용액 공정으로 가공된 TCNQ 결정 OFET 중에서 가장 높다. 이러한 n-타입 OFET가 논리 소자의 구성부품으로 사용될 수 있음을 확인하기 위하여, 유기 상보적인 인버터를 TCNQ 결정 배열(n-타입)과 진공 증발된 펜타센 박막(p-타입)을 이용하여 제작하고 저전압에서 작동시켰다.The mobility of the TCNQ crystal OFETs provided by the present invention is the highest among the TCNQ crystal OFETs processed by any solution process using a polymer gate dielectric. To confirm that this n -type OFET can be used as a component of a logic device, an organic complementary inverter is fabricated using a TCNQ crystal array ( n -type) and a vacuum evaporated pentacene thin film ( p -type). Operated at low voltage.

결론적으로, 본 발명은 고분자 게이트 유전체를 가지는 OFET에서 고도로 배향된 TCNQ 결정의 배열을 형성하는 방법을 제공하며, 상기 배열을 통해 전례가 없이 낮은 작동 전압에서 안정한, n-타입 특성들을 얻을 수 있다. 0.03 cm2V-1s-1의 최대 이동성 및 0.5 V 이하의 낮은 역치 전압이 포화 영역에서 측정되었다. 용액 가공된, 잘 배향된 TCNQ 결정과, 진공 증발된 펜타센 박막을 포함하는 유기 상보성 인버터가 제작되었다. 이는 낮은 작동 전압에서 우수한 반응을 나타내었다. 이러한 결과는 높은 성능의 OFET 및 논리 소자가 저전압, 저전력 작동을 위하여 적은 비용으로 쉬운 용액 공정을 통하여 제작될 수 있음을 보여준다. 또한 이들의 성능을 적절한 장치 설계를 통해 추가로 향상시킬 수 있다. 이러한 넓은 면적에서의 유기 나노/마이크로-구조의 성장 및 자가 조립이 결합된 단일 단계 용액 공정은 다른 가용성 유기 물질의 정렬된 구조를 제조하는데 적용할 수 있으며 다양한 대규모의 저비용 미래 전자 장치들을 제공하는데 상당한 가능성을 준다.
In conclusion, the present invention provides a method of forming an array of highly oriented TCNQ crystals in an OFET with a polymer gate dielectric, which can achieve n -type characteristics that are unprecedentedly stable at low operating voltages. The maximum mobility of 0.03 cm 2 V −1 s −1 and a low threshold voltage below 0.5 V were measured in the saturation region. An organic complementary inverter was fabricated comprising solution processed, well oriented TCNQ crystals and vacuum evaporated pentacene thin films. This showed good response at low operating voltages. These results show that high performance OFETs and logic devices can be fabricated through an easy solution process at low cost for low voltage, low power operation. Their performance can also be further improved through proper device design. This single step solution process, which combines the growth and self-assembly of organic nano / micro-structures in such a large area, can be applied to fabricate ordered structures of other soluble organic materials and is quite useful in providing a variety of large scale low cost future electronic devices. Gives the possibility.

본 발명은 모세관을 이용하여 용액 공정을 통해 간단한 방법으로 고도로 배향된 유기결정을 제조할 수 있고 상기 고도로 배향된 유기 결정을 포함하여 저전압 전계 효과 트랜지스터 및 상보성 인버터 등의 유기전자 소자를 제작함으로써 낮은 작동 전압에서도 우수한 성능을 보이는 유기전자 소자를 제공할 수 있는 효과가 있다.
The present invention is capable of producing highly oriented organic crystals in a simple manner through a solution process using capillary tubes, and by operating organic electronic devices such as low voltage field effect transistors and complementary inverters including the highly oriented organic crystals. There is an effect that can provide an organic electronic device showing excellent performance even at voltage.

도 1은 본 발명에 따른 방법으로 고도로 배향된 유기 결정을 제조하고, 상기 고도로 배향된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터를 제작하는 과정을 보여주는 도이다.
도 2는 본 발명에 따른 방법으로 고도로 배향된 유기 결정을 제조하고, 상기 고도로 배향된 유기 결정을 포함하는 저전압 전계 효과 트랜지스터의 상보성 인버터를 제작하는 과정을 보여주는 도이다.
도 3a는 소스-드레인 전극 사이의, 고도로 배향된, 긴, 로드-형태 결정의 편광현미경 이미지를 보여준다.
도 3b는 수직 기하학으로 측정된 TCNQ 결정의 GIXD 패턴을 보여준다.
도 3c는 평행 기하학으로 측정된 TCNQ 결정의 GIXD 패턴을 보여준다.
도 4a는 375 nm 두께의 게이트 유전체를 가지는 저 전압 TCNQ OFET에 대해 출력(I DS-V DS) 특성을 측정한 결과를 나타낸 도이다.
도 4b는 375 nm 두께의 게이트 유전체를 가지는 저 전압 TCNQ OFET에 대해 수송(I DS-V G) 특성을 측정한 결과를 나타낸 도이다.
도 4c는 유전체층 두께를 달리했을 때 V DS = 2V에서 저 전압 TCNQ OFET에 대해 수송 특성을 측정한 결과를 나타낸 도이다.
도 4d는 기저로서 ITO를 가지고 상부 전극으로서 Au를 가지는 금속-절연체-금속(MIM) 샌드위치 구조에서, CL-PVP 게이트 유전체의 누출 전류를 측정한 결과를 나타낸 도이다.
도 5는 주기적으로 배열된 TIPS-펜타센을 포함하는 저전압 OFET에 대한 출력 특성을 측정한 결과를 나타낸 도이다.
도 6은 주기적으로 배열된 PTCDI-C5를 포함하는 저전압 OFET에 대한 출력 특성을 측정한 결과를 나타낸 도이다.
도 7은 주기적으로 배열된 PTCDI-C8을 포함하는 저전압 OFET에 대한 출력 특성을 측정한 결과를 나타낸 도이다.
도 8은 주기적으로 배열된 PTCDI-C13을 포함하는 저전압 OFET에 대한 출력 특성을 측정한 결과를 나타낸 도이다.
도 9a는 주기적으로 배열된 TCNQ를 포함하는 광감응 전계 효과 유기박막 트랜지스터의 출력 특성을 측정한 결과를 나타낸 도이다.
도 9b는 주기적으로 배열된 TCNQ를 포함하는 광감응 전계 효과 유기박막 트랜지스터의 수송 특성을 측정한 결과를 나타낸 도이다.
도 10은 375 nm 두께를 가지는 CL-PVP 게이트 전극 상에서 직접 성장시킨 주기적으로 배열된 TCNQ 결정을 이용한 15개의 저 전압 OFET의 전계 효과 이동성을 보여주는 도이다.
도 11은 OFET가 저전압 상황에서 작동하는지 확실히 확인하기 위하여, 다른 온도에서 상기 장치의 수송 특성을 측정한 결과(좌), 및 OFET의 이동성과 역치 전압(V TH)을 추출하여, 이들의 변화를 온도의 함수로서 나타낸 그래프(우)이다.
도 12a는 다른 구동 전압(V DD)에서 인버터의 정적인 수송 특성을 보여준다.
도 12b는 다른 V DD에서 인버터의 전압 이득을 보여준다.
1 is a view showing a process of preparing a highly oriented organic crystal by the method according to the present invention, and fabricating a low voltage field effect transistor comprising the highly oriented organic crystal.
FIG. 2 is a diagram illustrating a process of preparing a highly oriented organic crystal by a method according to the present invention and fabricating a complementary inverter of a low voltage field effect transistor including the highly oriented organic crystal.
3A shows a polarizing microscope image of a highly oriented, long, rod-shaped crystal between source-drain electrodes.
3B shows the GIXD pattern of TCNQ crystals measured with vertical geometry.
3C shows the GIXD pattern of TCNQ crystals measured in parallel geometry.
4A is a diagram showing the results of measuring output ( I DS - V DS ) characteristics of a low voltage TCNQ OFET having a gate dielectric having a thickness of 375 nm.
4B is a diagram showing the results of measuring transport ( I DS - V G ) characteristics for a low voltage TCNQ OFET having a gate dielectric having a thickness of 375 nm.
Figure 4c is a diagram showing the results of measuring the transport characteristics for the low voltage TCNQ OFET at V DS = 2V with different dielectric layer thickness.
4D is a diagram showing the results of measuring the leakage current of the CL-PVP gate dielectric in a metal-insulator-metal (MIM) sandwich structure having ITO as a base and Au as an upper electrode.
FIG. 5 is a diagram illustrating a result of measuring output characteristics of a low voltage OFET including a periodically arranged TIPS-pentacene.
FIG. 6 is a diagram illustrating a result of measuring output characteristics of a low voltage OFET including PTCDI-C5 arranged periodically.
7 is a diagram illustrating a result of measuring output characteristics of a low voltage OFET including a periodically arranged PTCDI-C8.
FIG. 8 is a diagram showing results of measuring output characteristics of a low voltage OFET including a periodically arranged PTCDI-C13.
9A is a diagram illustrating a result of measuring output characteristics of a photosensitive field effect organic thin film transistor including TCNQ arranged periodically.
FIG. 9B is a diagram illustrating a result of measuring transport characteristics of a photosensitive field effect organic thin film transistor including a TCNQ arranged periodically. FIG.
FIG. 10 shows field effect mobility of 15 low voltage OFETs using periodically arranged TCNQ crystals grown directly on a CL-PVP gate electrode with a thickness of 375 nm.
Figure 11 shows the results of measuring the transport characteristics of the device at different temperatures (left) and extracting the mobility and threshold voltage ( V TH ) of the OFETs to ensure that the OFETs operate in a low voltage situation, and plot these changes. It is a graph (right) shown as a function of temperature.
12a shows the static transport characteristics of the inverter at different drive voltages V DD .
12b shows the voltage gain of the inverter at different V DD .

이하, 실시예를 통해 본 발명의 구성 및 효과를 보다 더 구체적으로 설명하고자 하나, 이들 실시예는 본 발명의 예시적인 기재일뿐 본 발명의 범위가 이들 실시예에만 한정되는 것은 아니다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory only and are not restrictive of the invention, as claimed.

실시예 1: TCNQ를 이용한 본 발명의 주기적으로 배열된 유기 결정을 포함하는 저전압 OFET 및 상보성 인버터의 제작Example 1 Fabrication of Low Voltage OFETs and Complementary Inverters Including Periodically Arranged Organic Crystals of the Present Invention Using TCNQ

게이트 전극으로서 작용하는, 세정되고 패턴화된 인듐 주석 산화물(ITO) 코팅된 유리 기판 상에 OFET를 제작하였다. 활성 유기 반도체인 TCNQ를 알드리치 케미칼로부터 구입하여 받은 그대로 사용하였다. 가교된 폴리(4-비닐 페놀) (CL-PVP)를 게이트 유전체로서 사용하였다. 이의 전구체 용액을 폴리(4-비닐페놀)(PVP)(Mw = 20000 g mol-1) (10 중량%)을 가교제, 폴리(멜라민--포름알데히드)(Mn = 511 gOFETs were fabricated on a cleaned, patterned indium tin oxide (ITO) coated glass substrate that acts as a gate electrode. TCNQ, an active organic semiconductor, was used as received from Aldrich Chemical. Crosslinked poly (4-vinyl phenol) (CL-PVP) was used as the gate dielectric. Its precursor solution was poly (4-vinylphenol) (PVP) (M w = 20000 g mol -1 ) (10% by weight) crosslinker, poly (melamine- co -formaldehyde) (M n = 511 g

mol-1)(5 중량%) 및 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA)(85 중량%)와 밤새 교반하면서 혼합함으로써 제조하였다. 상기 유전체 전구체 용액을 ITO 기판 상에 방적 캐스팅하여 게이트 전극을 덮는 절연층을 형성시켰다. 상기 방적 캐스트 필름을 핫 플레이트에서 10 분 동안 90 ℃에서 소프트 베이크시키고, 추가로 30 분 동안 진공 오븐 중에서 175 ℃로 (하드) 베이크시켰다. TCNQ의 결정 배열은 모세관을 이용하여 상기 유전체 필름의 위에서 성장시켰다.mol- 1 ) (5 wt.%) and propylene glycol monomethyl ether acetate (PGMEA) (85 wt.%) with stirring overnight. The dielectric precursor solution was spun cast onto an ITO substrate to form an insulating layer covering the gate electrode. The spin cast film was soft baked at 90 ° C. on a hot plate for 10 minutes and (hard) baked at 175 ° C. in a vacuum oven for 30 minutes. The crystal arrangement of TCNQ was grown on top of the dielectric film using capillaries.

이를 위하여, 외벽 직경이 1.0-1.1 mm인 3 cm 길이의 유리 모세관을 상기 패턴화된 기저의 ITO(2 mm × 10 mm) 게이트 전극에 평행하도록 상기 유전체 필름의 상부에 배치하였다. 5-10 ㎕의 톨루엔 중 TCNQ 용액(1 mg ml-1)을 상기 모세관에 한방울씩 첨가하였다. 상기 TCNQ 용액은 모세관에 넣자마자 곧바로 모세관의 길이 방향을 따라 퍼져서 모세관 양쪽을 덮어 액적을 형성하였다. 그 다음 상기 모세관에 형성된 액적을 핫 플레이트(110 ℃) 상에 두고 대기 조건 하에서 1 시간 동안 베이크시켰다. 용매가 완전하게 증발된 후, 모세관의 양쪽에 그것의 길이에 대하여 수직 방향으로 결정이 성장하였다.
For this purpose, a 3 cm long glass capillary with an outer wall diameter of 1.0-1.1 mm was placed on top of the dielectric film to be parallel to the patterned underlying ITO (2 mm × 10 mm) gate electrode. A solution of TCNQ (1 mg ml −1 ) in 5-10 μl of toluene was added dropwise to the capillary. As soon as the TCNQ solution was placed in the capillary, it immediately spread along the length of the capillary to cover both capillaries to form droplets. The droplets formed in the capillary were then placed on a hot plate (110 ° C.) and baked for 1 hour under atmospheric conditions. After the solvent was completely evaporated, crystals grew in a direction perpendicular to its length on both sides of the capillary.

OFET 제작을 완료하기 위하여, 상기에서 제조한 유전체 필름이 코팅된/ITO 기판 상에서 성장한 주기적인 배열을 가지는 TCNQ 결정 위에 금(Au)을 0.3 Ås-1의 속도로 고도의 진공(5 × 10-6 torr) 하에서 상부 접촉 소스-드레인 전극(40 nm)을 만들기 위하여 열증착시켰다. Au 증착 중에 사용된, 섀도우 마스크는 채널 길이(L) 및 채널 너비(W)를 각각 50 ㎛ 및 1000 ㎛로 한정하였다. 상보적인 인버터의 제작을 위하여, 펜타센 박막을 또한 진공 열적 증착 방법을 통하여 증착하였다.
To complete the OFET fabrication, a high vacuum (5 × 10 -6 ) of gold (Au) at a rate of 0.3 μs −1 was deposited on a TCNQ crystal with a periodic array grown on the dielectric film coated / ITO substrate prepared above. torr) to make an upper contact source-drain electrode (40 nm). The shadow mask, used during Au deposition, defined the channel length L and the channel width W to 50 μm and 1000 μm, respectively. For fabrication of complementary inverters, pentacene thin films were also deposited via a vacuum thermal deposition method.

도 1 및 도 2는 고도로 배향된 TCNQ 결정의 성장 및 수반하는 OFET 및 상보적 인버터 제작 과정을 보여준다. 모세관과 TCNQ 용액 사이의 모세관력으로 인해 모세관에 수직으로 우선적인 결정 배향이 일어날 수 있다. 용매 증발이 증가할수록 결정의 밀도가 증가한다. 또한 증발 도중 고체/액체 계면의 면적이 지속적으로 축소됨으로 인해 나노/마이크로 결정 로드 상에 압축력이 유도되어 이들을 보다 치밀하고 질서정연한 방식으로 정렬시킴으로써 자가-조립 구조의 엔트로피를 최대화한다(L. Onsager, Ann. N. Y. Acad. Sci., 1949, 51, 627-659). 일반적으로, 증발하는 방울 내 입자/분자는 우선적으로 접촉 선(액체, 증기, 고체 계면)을 향해 움직이고, 이로 인하여 모세관력이 제어된 입자 조립을 가능하게 할 수 있다(L. Malaquin et al, Langmuir, 2007, 23, 11513-11521).1 and 2 show the growth of highly oriented TCNQ crystals and the accompanying OFET and complementary inverter fabrication process. Capillary forces between the capillary and the TCNQ solution may result in preferential crystal orientation perpendicular to the capillary. As solvent evaporation increases, the density of the crystals increases. In addition, as the area of the solid / liquid interface continues to shrink during evaporation, compressive forces are induced on the nano / micro crystal rods, aligning them in a more compact and orderly manner to maximize the entropy of the self-assembled structure (L. Onsager, Ann.NY Acad.Sci . , 1949, 51, 627-659. In general, particles / molecules in the evaporating droplets preferentially move towards the contact line (liquid, vapor, solid interface), thereby allowing capillary controlled particle assembly (L. Malaquin et al, Langmuir). , 2007, 23, 11513-11521).

또한, 고분자 게이트 유전체를 통한 정량적인 고체 상태의 누출 전류를 각각 기저 및 상부 전극으로서 ITO 및 Au를 가지는 금속-절연체-금속(MIM) 샌드위치 구조를 사용하여 기록하였다. 상보적인 인버터를 위하여, 용액 가공된, 고도로 배향된 TCNQ 결정을 기반으로 하는 n-타입 OFET 및 진공 증착된(5 × 10-6 torr) 펜타센 박막(15 nm, 0.3 Ås-1의 속도로 증착된)을 기반으로 하는 p-타입 OFET가 사용되었다. In addition, quantitative solid state leakage current through the polymer gate dielectric was recorded using a metal-insulator-metal (MIM) sandwich structure with ITO and Au as the base and top electrodes, respectively. For complementary inverters, n -type OFETs and vacuum deposited (5 × 10 -6 torr) pentacene thin films (15 nm, 0.3 μs −1 ) deposited based on solution processed, highly oriented TCNQ crystals Based p -type OFETs were used.

도 3a는 소스-드레인 전극 사이의, 고도로 배향된, 긴, 로드-형태 결정의 편광현미경 이미지를 보여준다. 마이크로 로드가 채널 영역 내에서 서로 평행하게, 뚜렷하게 잘 배향되고 두 전극에 접촉됨을 확인할 수 있다.
3A shows a polarizing microscope image of a highly oriented, long, rod-shaped crystal between source-drain electrodes. It can be seen that the microrods are clearly well oriented and in contact with the two electrodes parallel to each other in the channel region.

실시예 2: TIPS-펜타센을 이용한 본 발명의 주기적으로 배열된 유기 결정을 포함하는 저전압 OFET 및 상보성 인버터의 제작Example 2 Fabrication of Low Voltage OFETs and Complementary Inverters Incorporating Periodically Arranged Organic Crystals of the Present Invention Using TIPS-pentacene

유기반도체로서 TCNQ 대신 TIPS-펜타센을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 저전압 OFET 및 상보성 인버터를 제작하였다.
A low voltage OFET and a complementary inverter were fabricated in the same manner as in Example 1 except that TIPS-pentacene was used instead of TCNQ as the organic semiconductor.

실시예 3: PTCDI-C5을 이용한 본 발명의 주기적으로 배열된 유기 결정을 포함하는 저전압 OFET 및 상보성 인버터의 제작Example 3 Fabrication of Low Voltage OFETs and Complementary Inverters Including Periodically Arranged Organic Crystals of the Present Invention Using PTCDI-C5

유기반도체로서 TCNQ 대신 PTCDI-C5(R3=5)을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 저전압 OFET 및 상보성 인버터를 제작하였다.
A low voltage OFET and complementary inverter were fabricated in the same manner as in Example 1, except that PTCDI-C5 (R 3 = 5) was used instead of TCNQ as the organic semiconductor.

실시예 4: PTCDI-C8을 이용한 본 발명의 주기적으로 배열된 유기 결정을 포함하는 저전압 OFET 및 상보성 인버터의 제작Example 4 Fabrication of Low Voltage OFETs and Complementary Inverters Including Periodically Arranged Organic Crystals of the Present Invention Using PTCDI-C8

유기반도체로서 TCNQ 대신 PTCDI-C8(R3=8)을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 저전압 OFET 및 상보성 인버터를 제작하였다.
A low voltage OFET and complementary inverter were fabricated in the same manner as in Example 1 except that PTCDI-C8 (R 3 = 8) was used instead of TCNQ as the organic semiconductor.

실시예 5: PTCDI-C13을 이용한 본 발명의 주기적으로 배열된 유기 결정을 포함하는 저전압 OFET 및 상보성 인버터의 제작Example 5 Fabrication of Low Voltage OFETs and Complementary Inverters Including Periodically Arranged Organic Crystals of the Present Invention Using PTCDI-C13

유기반도체로서 TCNQ 대신 PTCDI-C13(R3=13)을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 저전압 OFET 및 상보성 인버터를 제작하였다.
A low voltage OFET and complementary inverter were fabricated in the same manner as in Example 1, except that PTCDI-C13 (R 3 = 13) was used instead of TCNQ as the organic semiconductor.

실시예 6: 본 발명의 주기적으로 배열된 유기 결정을 포함하는 광감응 전계 효과 유기박막 트랜지스터 및 광감응 상보성 인버터의 제작Example 6 Fabrication of Photosensitive Field Effect Organic Thin Film Transistor and Photosensitive Complementary Inverter Including Periodically Arranged Organic Crystals

게이트 전극으로서 작용하는, 세정되고 패턴화된 인듐 주석 산화물(ITO) 코팅된 유리 기판 상에 OPT를 제작하였다. 활성 유기 반도체인 TCNQ를 알드리치 케미칼로부터 구입하여 받은 그대로 사용하였다. 가교된 폴리(4-비닐 페놀)(CL-PVP)를 게이트 유전체로서 사용하였다. CL-PVP 전구체 용액을 폴리(4-비닐페놀)(PVP)(Mw = 20000 g mol-1)(10 중량%)을 가교제, 폴리(멜라민--포름알데히드)(Mn = 511 g mol-1)(5 중량%) 및 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA)(85 중량%)와 밤새 교반하면서 혼합함으로써 제조하였다. 상기 유전체 전구체 용액을 ITO 기판 상에 방적 캐스팅하여 게이트 전극을 덮는 절연층을 형성시켰다. 상기 방적 캐스트 필름을 핫 플레이트에서 10 분 동안 90 ℃에서 소프트 베이크시키고, 추가로 30 분 동안 진공 오븐(10-3 torr) 중에서 175 ℃로 베이크시켰다. 상기 유전체의 두께를 약 375 nm로 조절하였다. 상기 유전체의 상부에, TCNQ의 배향된 결정 배열을 모세관을 이용하여 성장시켰다.OPT was fabricated on a cleaned, patterned indium tin oxide (ITO) coated glass substrate that acts as a gate electrode. TCNQ, an active organic semiconductor, was used as received from Aldrich Chemical. Crosslinked poly (4-vinyl phenol) (CL-PVP) was used as the gate dielectric. CL-PVP precursor solution was added poly (4-vinylphenol) (PVP) (M w = 20000 g mol -1 ) (10 wt%) crosslinker, poly (melamine- co -formaldehyde) (M n = 511 g mol -1 ) (5 wt.%) And propylene glycol monomethyl ether acetate (PGMEA) (85 wt.%) With stirring overnight. The dielectric precursor solution was spun cast onto an ITO substrate to form an insulating layer covering the gate electrode. The spun cast film was soft baked at 90 ° C. for 10 minutes on a hot plate and further baked at 175 ° C. in a vacuum oven (10 −3 torr) for 30 minutes. The thickness of the dielectric was adjusted to about 375 nm. On top of the dielectric, an oriented crystal array of TCNQ was grown using capillaries.

이를 위하여, 외벽 직경이 1.0-1.1 mm인 3 cm 길이의 유리 모세관을 상기 패턴화된 기저의 ITO(2 mm × 10 mm) 게이트 전극에 평행하도록 상기 유전체 필름의 상부에 배치하였다. 5-10 ㎕의 톨루엔 중 TCNQ 용액(1 mg ml-1)을 상기 모세관에 한방울씩 첨가하였다. 상기 TCNQ 용액은 모세관에 넣자마자 곧바로 모세관의 길이 방향을 따라 퍼져서 모세관 양쪽을 덮어 액적을 형성하였다. 그 다음 상기 모세관에 형성된 액적을 핫 플레이트(110 ℃) 상에 두고 대기 조건 하에서 1 시간 동안 베이크시켰다. 용매가 완전하게 증발된 후, 모세관의 양쪽에 그것의 길이에 대하여 수직 방향으로 결정이 성장하였다. For this purpose, a 3 cm long glass capillary with an outer wall diameter of 1.0-1.1 mm was placed on top of the dielectric film to be parallel to the patterned underlying ITO (2 mm × 10 mm) gate electrode. A solution of TCNQ (1 mg ml −1 ) in 5-10 μl of toluene was added dropwise to the capillary. As soon as the TCNQ solution was placed in the capillary, it immediately spread along the length of the capillary to cover both capillaries to form droplets. The droplets formed in the capillary were then placed on a hot plate (110 ° C.) and baked for 1 hour under atmospheric conditions. After the solvent was completely evaporated, crystals grew in a direction perpendicular to its length on both sides of the capillary.

OPT 제작을 완료하기 위하여, 상기에서 제조한 유전체 필름이 코팅된/ITO 기판 상에서 성장한 주기적인 배열을 가지는 TCNQ 결정 위에 금(Au)을 0.3 Ås-1의 속도로 고도의 진공(5 × 10-6 torr) 하에서 상부 접촉 소스-드레인 전극(40 nm)을 만들기 위하여 열증착시켰다. Au 증착 중에 사용된, 섀도우 마스크는 채널 영역 내에 가로놓여 있는 로드 형상의 TCNQ 결정을 확보하고 채널 길이(L) 및 채널 너비(W)를 각각 50 ㎛ 및 1000 ㎛로 한정하였다. 상보적인 인버터의 제작을 위하여, 펜타센 박막을 또한 진공 열적 증착 방법을 통하여 증착하였다.
To complete the OPT fabrication, gold (Au) was deposited on a TCNQ crystal with a periodic array grown on the dielectric film coated / ITO substrate prepared above at a high vacuum (5 × 10 −6 ) at a rate of 0.3 μs −1 . torr) to make an upper contact source-drain electrode (40 nm). The shadow mask, used during Au deposition, secured rod-shaped TCNQ crystals lying in the channel region and defined the channel length L and channel width W to 50 μm and 1000 μm, respectively. For fabrication of complementary inverters, pentacene thin films were also deposited via a vacuum thermal deposition method.

실험예 1: TCNQ 결정의 배향 확인Experimental Example 1: Confirming the Orientation of TCNQ Crystals

실시예 1의 저전압 OFET 및 상보성 인버터에 대하여 하기와 같이 실험하였다.The low voltage OFET and the complementary inverter of Example 1 were tested as follows.

TCNQ 결정의 바람직한 배향을 확인하기 위하여, 스침각 X-선 회절 분석법(GIXD)을 수행하였다. 스침각 X-선 회절 분석법(GIXD)은 포항 가속기 연구소의 4C2 빔라인에서 수행하였다(J. Yoon et al, Macromol. Res., 2008, 16, 575-585). To confirm the preferred orientation of the TCNQ crystals, grazing angle X-ray diffraction analysis (GIXD) was performed. Grazing angle X-ray diffraction analysis (GIXD) was performed on the 4C2 beamline of the Pohang Accelerator Laboratory (J. Yoon et al, Macromol. Res. , 2008, 16, 575-585).

회절 패턴을 2차원 전하 결합 소자 (2-D CCD) 검출기 (Rayonix SX165, 미국 일리노이주 에번스턴; 165 mm의 직경, 2048 × 2048 픽셀)를 사용하여 수집하였다. 시료-대-검출기 거리는 ~166 mm이었다. 8.979 keV의 X-선(λ = 1.381 Å, λ는 파장)을 데이터 수집을 위하여 사용하였다. 유전체 필름이 코팅된/ITO 기판 상에서 성장한 주기적인 배열을 가지는 TCNQ 결정을 진공 챔버 내부에 위치한 전동 시료 스테이지 상에 고정시켰다. X-선의 입사각을 TCNQ의 임계각보다 아래인 0.14°로 세팅하였다. 회절 패턴을 60 초 동안 수집하였다. 회절각은 미리 교정된 실버 베헤네이트(TIC, 일본)를 사용하여 교정하였다.Diffraction patterns were collected using a two-dimensional charge coupled device (2-D CCD) detector (Rayonix SX165, Evanston, IL; 165 mm diameter, 2048 × 2048 pixels). The sample-to-detector distance was 166 mm. X-rays of 8.979 keV (λ = 1.381 kHz, λ is the wavelength) were used for data collection. TCNQ crystals with periodic arrangements grown on dielectric film coated / ITO substrates were immobilized on motorized sample stages located inside the vacuum chamber. The angle of incidence of the X-rays was set to 0.14 ° below the critical angle of TCNQ. Diffraction patterns were collected for 60 seconds. The diffraction angle was calibrated using precalibrated silver behenate (TIC, Japan).

일반적으로, 기판 상의 랜덤 결정 모자이크성(mosaicity)을 가지는 GIXD 패턴의 면내 산란 벡터(q )는 하기 수학식 1로 표현될 수 있다.In general, the random crystal-plane scattering of GIXD mosaic pattern having a property (mosaicity) on the substrate vector (q ∥) is to be represented by the equation (1).

Figure 112010080962741-pat00002
Figure 112010080962741-pat00002

상기 식에서, q 는 평면 상의 산란인자, qx는 x 축 상의 산란인자, qy는 y 축 상의 산란인자이다.
In the above formula, q is the scattering factor on the plane, q x is the scattering factor on the x-axis, q y is the scattering factor on the y-axis.

그러나, 결정 성장(또는 모자이크성) 방향이 잘 제어된다면, qx 및 qy 성분을, 입사 X-선이 기준 축에 대해 각각 평행이거나 수직인, 평행 또는 수직 측정 기하학을 통해 분리할 수 있다. 그러므로, 직교의 측정 기하학으로부터 얻은 2개의 구별되는 GIXD 패턴을 통해 고도로 배향된 바람직한 결정 배향을 확인할 수 있다. TCNQ는 a = 8.906, b = 7.060, c = 16.395 Å, β = 98.54°를 가지는 C2/c 스페이스 그룹에 속하는 오렌지-적색의 단사정계 결정을 형성하는 것으로 알려져 있다(R. E. Long et al, Acta Crystallogr., 1965, 18, 932-939). 피크 인덱싱을 보고된 결정 구조 및 단위 셀 파라미터를 기초로 수행하였다. 도 3b 및 3c에서, 기준 축은 c-축에 대해 평행한 바늘-형태의 TCNQ 결정의 초기 성장 방향에 대해 평행하게 선택하였다. 2D GIXD 패턴은, Bragg 조건이 Ewald 구형의 만곡을 반영하는 q 값에 대해서는 만족스러울 수 없기 때문에 qz 축 근처에 위치한 것들을 제외하고는 대부분의 회절 피크를 포함한다. 수직 측정 기하학에서, 일련의 [02l] 회절 피크가 관찰되었으며(도 3b), 이는 a-축이 입사 X-선 빔에 대해 평행함을 나타낸다. 평행 측정 기하학에서, 유일한 강한(110) 피크가 나타났으며, 다른 피크들은 미미한 것들이다(도 3c). 결과적으로, 이러한 GIXD 결과들은, 모세관 방법을 통해 성장시킨 완벽하고, 긴, 바늘-형태의 TCNQ 결정이 c-축을 따라 고도로 바람직한 결정 배향을 나타냄을 명확하게 입증한다.
However, if the direction of crystal growth (or mosaicism) is well controlled, the q x and q y components can be separated through parallel or vertical measurement geometries, where the incident X-rays are parallel or perpendicular to the reference axis, respectively. Thus, two distinct GIXD patterns obtained from orthogonal measurement geometries can confirm the highly oriented preferred crystal orientation. TCNQ is known to form orange-red monoclinic crystals belonging to the C 2 / c space group with a = 8.906, b = 7.060, c = 16.395 Hz, β = 98.54 ° (RE Long et al, Acta Crystallogr ., 1965, 18, 932-939). Peak indexing was performed based on the reported crystal structure and unit cell parameters. In Figures 3B and 3C, the reference axis was chosen parallel to the initial growth direction of the needle-shaped TCNQ crystals parallel to the c -axis. The 2D GIXD pattern contains most of the diffraction peaks except those located near the q z axis because the Bragg condition cannot be satisfactory for q values reflecting the curvature of the Ewald sphere. In the vertical measurement geometry was a series of [02 l] diffraction peak is observed (Fig. 3b), which a - indicates that the axis is incident parallel to the X- ray beam. In the parallel measurement geometry, only strong (110) peaks were seen, other peaks are insignificant (FIG. 3C). As a result, these GIXD results clearly demonstrate that perfect, long, needle-shaped TCNQ crystals grown through the capillary method exhibit highly desirable crystal orientation along the c -axis.

실험예 2: OFET 및 OPT의 출력 및 수송 특성 조사Experimental Example 2: Investigation of output and transport characteristics of OFET and OPT

실시예 1의 TCNQ의 주기적인 배열을 포함하는 저전압 OFET에 대하여 하기와 같이 실험하였다.The low voltage OFET including the periodic arrangement of TCNQ of Example 1 was tested as follows.

전기적인 특성을 HP 반도체 파라미터 분석기(HP 4145B)를 사용하여 실온에서 압력 하에 조사하였다. 게이트 유전체층 두께는 서페이스 프로파일러(AMBIOS XP-100)를 이용하여 측정하였다. Electrical properties were investigated under pressure at room temperature using the HP Semiconductor Parameter Analyzer (HP 4145B). Gate dielectric layer thickness was measured using a surface profiler (AMBIOS XP-100).

TCNQ 결정 배열과 375 nm 두께의 게이트 유전체를 가지는 OFET에 대해 출력(I DS-V DS) 및 수송(I DS-V G) 특성을 도 4a 및 도 4b에 각각 나타내었다. 다른 게이트 바이어스에서의 출력 특성은 우세한 전자 수송을 갖는 전형적인 n-타입 거동을 보여준다(도 4a). 게이트 바이어스(V G)가 증가함에 따라 채널 영역 근처의 TCNQ 결정/CL-PVP 계면에 더 많은 전하 캐리어가 축적되게 함으로써 드레인 전류(I DS)를 증가시키게 된다. 상기 도 4a는 또한 낮은 게이트 및 드레인 바이어스에서 I DS의 적당히 우수한 포화 거동을 보여주며, 이는 2 V보다 낮은 현저히 작은 전압에서 장치가 구동될 수 있음을 나타낸다. OFET의 수송(I DS-V G) 특성은 게이트 바이어스의 전방향 및 역방향 스위프 중 어떠한 이력 현상도 보이지 않는다(도 4b). OFET의 최대 전하 캐리어 이동성(μ) 및 역치 전압(V TH)은 각각 ~ 0.03 cm2V-1s-1 및 0.5 V인 것으로 측정되었다. 이러한 이동성은 TCNQ 얇은-다결정 필름 트랜지스터에 대해 이전에 보고된 값보다 2배 더 높다(A. R. Brown et al, Synth. Met., 1994, 66, 257-261; M. Lizuka et al, Appl. Surf. Sci., 1998, 130, 914-918). 이는 입자 경계와 같은 외부 영향으로 인하여 TCNQ의 내재적 능력만을 통해 이러한 OFET를 완전하게 실현시킬 수 없다는 것을 나타낸다.The output ( I DS - V DS ) and transport ( I DS - V G ) characteristics for an OFET with a TCNQ crystal array and a 375 nm thick gate dielectric are shown in FIGS. 4A and 4B, respectively. Output characteristics at different gate biases show a typical n -type behavior with dominant electron transport (FIG. 4A). As the gate bias V G increases, the drain current I DS is increased by allowing more charge carriers to accumulate at the TCNQ crystal / CL-PVP interface near the channel region. 4A also shows a reasonably good saturation behavior of I DS at low gate and drain biases, indicating that the device can be operated at significantly lower voltages lower than 2V. The transport ( I DS - V G ) characteristics of the OFET show no hysteresis in the forward and reverse sweeps of the gate bias (FIG. 4B). The maximum charge carrier mobility (μ) and threshold voltage ( V TH ) of the OFETs were determined to be ˜0.03 cm 2 V −1 s −1 and 0.5 V, respectively. This mobility is twice as high as previously reported for TCNQ thin-polycrystalline film transistors (AR Brown et al, Synth. Met. , 1994, 66, 257-261; M. Lizuka et al, Appl. Surf. Sci. , 1998, 130, 914-918). This indicates that due to external influences such as grain boundaries, these OFETs cannot be fully realized through the inherent capabilities of TCNQ.

실시예 2 내지 5의 주기적으로 배열된 TIPS-펜타센, PTCDI-C5, PTCDI-C8 또는 PTCDI-C13을 포함하는 저전압 OFET에 대하여도 상기와 같이 실험한 결과, 도 5 내지 도 8와 같은 출력 특성 그래프를 얻었다.As described above, the low voltage OFET including the periodically arranged TIPS-pentacene, PTCDI-C5, PTCDI-C8, or PTCDI-C13 of Examples 2 to 5 showed the same output characteristics as shown in FIGS. A graph was obtained.

먼저, 도 5에 주기적으로 배열된 TIPS-펜타센을 이용하여 제작된 전계효과 유기박막 트랜지스터의 출력곡선을 나타내었다. 도 5를 통해 음의 게이트 바이어스(V G)가 증가함에 따라 채널 영역의 TIPS-펜타센 결정과 CL-PVP 계면에 더 많은 전하 캐리어가 축적되게 함으로써 드레인 전류(I DS)를 증가시키게 됨을 알 수 있었다. 또한, 낮은 드레인 바이어스 영역에서는 선형적인 거동을 보이고 상대적으로 높은 바이어스 영역에서는 전류 포화상태 영역을 잘 보이고 있음을 확인할 수 있다. First, the output curve of the field effect organic thin film transistor fabricated using TIPS-pentacene periodically arranged in FIG. 5 is shown. 5 shows that as the negative gate bias V G increases, the drain current I DS is increased by accumulating more charge carriers at the TIPS-pentacene crystal and the CL-PVP interface in the channel region. there was. In addition, it can be seen that the linear drainage behavior is shown in the low drain bias region and the current saturation region is well seen in the relatively high bias region.

한편, 도 6 내지 도 8에는 주기적으로 배열된 PTCDI-C5, PTCDI-C8 또는 PTCDI-C13을 각각 이용하여 제작된 전계효과 유기박막 트랜지스터의 출력곡선을 나타내었다. 도 6 내지 도 8를 통해 양의 게이트 바이어스(V G)가 증가함에 따라 채널 영역의 PTCDI-C5, PTCDI-C8 또는 PTCDI-C13 결정과 CL-PVP 계면에 더 많은 전하 캐리어가 축적되게 함으로써 드레인 전류(I DS)를 증가시키게 됨을 알 수 있었다. 또한, 낮은 드레인 바이어스 영역에서는 선형적인 거동을 보이고 상대적으로 높은 바이어스 영역에서는 전류 포화상태 영역을 잘 보이고 있다.
6 to 8 show output curves of the field effect organic thin film transistors fabricated using the periodically arranged PTCDI-C5, PTCDI-C8, or PTCDI-C13, respectively. 6 through 8, as the positive gate bias ( V G ) increases, drain current is increased by accumulating more charge carriers at the CL-PVP interface with the PTCDI-C5, PTCDI-C8, or PTCDI-C13 crystals in the channel region. It was found that ( I DS ) was increased. In addition, linear behavior is shown in the low drain bias region and current saturation region is shown in the relatively high bias region.

실시예 6의 저전압 OPT 및 광감응 상보성 인버터에 대하여 하기와 같이 실험하였다.The low voltage OPT and the photosensitive complementarity inverter of Example 6 were tested as follows.

OPT의 광반응 특성은 도 9a에 삽입된 장치도에서 보여주는 바와 같이 장치의 상부에 직접 빛을 비춤으로써 측정하였다. 암흑 및 백색광 조명 하에서 TCNQ OPT의 출력 특성 차이(IDS 대 VDS)를 도 9a에 나타내었다. 다른 게이트 전압(VG)에 대한 특성은 선형으로부터 포화 상태로 명확한 변화를 가지는 우세한 전자 수송을 가지는 전형적인 n-타입 특성을 보인다. VG의 증가에 따라, 보다 많은 전하 캐리어가 TCNQ 결정의 경계면과 채널 영역 근처의 고분자 게이트 유전체에 축적되어 드레인 전류(IDS)가 증가하게 된다.The photoreaction properties of the OPT were measured by shining light directly on top of the device as shown in the device diagram inserted in FIG. 9A. The difference in output characteristics (I DS vs. V DS ) of TCNQ OPT under dark and white light illumination is shown in FIG. 9A. The characteristics for the other gate voltage (V G ) show typical n-type characteristics with predominant electron transport with a clear change from linear to saturated. As V G increases, more charge carriers accumulate in the polymer gate dielectric near the interface and channel region of the TCNQ crystal, resulting in an increase in drain current (I DS ).

상기 도 9a는 또한 낮은 게이트 및 드레인 바이어스(VDS)에서 IDS의 상당히 우수한 포화 거동을 보여주며, 이는 상기 장치가 2 V 이하의 현저히 낮은 전압에 의해 작동될 수 있음을 나타낸다. 조명을 비춘 후, IDS는 조명이 없는 동일한 VG에 비해 훨씬 더 높은 값까지 증가하였다. 다수의 여기자, 수반하여 전자 및 홀이 TCNQ의 밴드-갭 에너지와 동일하거나 더 높은 에너지의 광자를 흡수하여, IDS가 증가할 때 발생하였다. 장치 제어는 통상적인 3개의 터미널: 소스, 드레인 및 게이트 전극과 함께 4번째 터미널로서 간주되는, 빛에 의해 보완된다.9A also shows a fairly good saturation behavior of I DS at low gate and drain bias (V DS ), indicating that the device can be operated with significantly lower voltages of 2 V or less. After illumination, the I DS increased to a much higher value than the same V G without illumination. Many excitons, accompanied by electrons and holes, absorbed photons of energy equal to or higher than the band-gap energy of TCNQ, resulting in an increase in I DS . Device control is complemented by light, which is regarded as the fourth terminal with conventional three terminals: source, drain and gate electrodes.

암흑 및 조명 하에서 OPT의 수송(IDS-VG) 특성을 도 9b에 나타내었다. 암흑 중의 특성은 게이트 바이어스의 전방 및 후방 스위프 내에서 모두 측정하였으나, 이력 거동은 관찰되지 않았다. 상기 도 9b는 조명 하에 드레인 전류의 강화를 보여준다. VG=0.3V의 매우 낮은 게이트 바이어스에서의 광 및 암 전류 간의 비율(Ilight/Idark)이 31로 계산되었다. 도 9b는 상기 장치가 광 조명 및 게이트 전압 모두에 의해 제어될 수 있음을 보여준다. 광감응 트랜지스터의 장점의 전형적인 형태인, 상기 장치의 광반응성은 5.98 mW cm-2의 최적 전력 및 0.3 V만큼 낮은 게이트 바이어스에서 > 1 mA W-1인 것으로 확인되었다. 이러한 값은 TCNQ의 최대 흡수에 상응하는 광자 에너지를 가지는 단색광을 사용함으로써 더욱 향상될 수 있다. 암흑 조건에서 OPT의 최대 전하 캐리어 이동성(μ) 및 역치 전압(VTh)은 각각 ~0.03 cm2V-1s-1 및 0.5 V인 것으로 측정되었다. 상기 이동성은 TCNQ 박막 트랜지스터에 대해 보고된 값보다 2배 더 높은 값이며(A. R. Brown et al., Synth. Met., 1994, 66, 257-261; M. Lizuka et al., Appl. Surf. Sci., 1998, 130, 914-918), 이는 TCNQ의 내재적 물질 성능이, 입자 경계와 같은 외부 영향으로 인하여, 비결정질의/다결정 필름을 가지는 상기 문헌의 TCNQ OFET에서는 충분히 실현되지 않았음을 나타낸다.The transport (I DS -V G ) properties of OPT under darkness and illumination are shown in FIG. 9B. Properties in the dark were measured in both the front and back sweeps of the gate bias, but no hysteresis behavior was observed. 9B shows the enhancement of the drain current under illumination. The ratio between light and dark current (I light / I dark ) at a very low gate bias of V G = 0.3 V was calculated to be 31. 9B shows that the device can be controlled by both light illumination and gate voltage. The photoreactivity of the device, typical of the advantages of photosensitive transistors, has been found to be> 1 mA W −1 at an optimum power of 5.98 mW cm −2 and a gate bias as low as 0.3 V. This value can be further improved by using monochromatic light having photon energy corresponding to the maximum absorption of TCNQ. The maximum charge carrier mobility (μ) and threshold voltage (V Th ) of OPT under dark conditions were determined to be ˜0.03 cm 2 V −1 s −1 and 0.5 V, respectively. The mobility is two times higher than that reported for TCNQ thin film transistors (AR Brown et al., Synth. Met. , 1994, 66, 257-261; M. Lizuka et al., Appl. Surf. Sci ., 1998, 130, 914-918), which indicates that the performance of the intrinsic material TCNQ, due to external influences, such as grain boundaries, has the TCNQ OFET of the above document has the amorphous / polycrystalline film is not sufficiently achieved.

그러나, 조명 하에, OPT의 이동성은 실질적으로 변하지 않았다. 결정 크기가 일반적인 유기 필름의 입자보다 훨씬 더 크고 심지어 채널 길이보다도 더 크기 때문에, 경계 밀도는 최소화되고 높은 장치 성능을 얻게 된다.
However, under illumination, the mobility of the OPT has not changed substantially. Since the crystal size is much larger than the particles of a conventional organic film and even larger than the channel length, the boundary density is minimized and high device performance is achieved.

실험예 3: 게이트 유전체 두께가 OFET의 성능에 미치는 영향 조사Experimental Example 3: Investigation of the Effect of Gate Dielectric Thickness on the Performance of OFET

게이트 유전체 두께의 영향을 조사하기 위하여, 다른 두께(120, 260, 375, 510 nm)의 유전체층을 가지는 OFET를 제작하였다. 510 nm의 두께를 가지는 유전체를 가지는 장치는 낮은 전압 상황에서 전계 효과 성능을 보이지 않는 반면, 120 nm 유전체층의 장치는 높은 누출 전류를 동반하고 매우 형편없이 실행되었다. 이는 이들 두 값 사이의 유전체 두께가 최적화된 성능을 가질 것임을 나타내준다. 도 4c는 375 nm의 유전체 두께를 가지는 OFET가 저전압 상황에서 가장 우수하게 실행됨을 보여준다. 기저로서 ITO를 가지고 상부 전극으로서 Au를 가지는 금속-절연체-금속(MIM) 샌드위치 구조에서, 게이트 유전체 두께가 증가함에 따라 정량적인 고체 상태 누출 전류가 감소하고 이에 따라 성능이 향상됨을 보여주었다(도 4d). 120 nm로부터 375 nm로 고분자 게이트 유전체 필름의 두께가 증가함에 따라, 누출 전류 밀도는, 2 V의 적용된 전압에서, 9 × 10-6 로부터 4.3 × 10-8 A cm-2 로 감소하였다. 이러한 수송 특성 유래의 OFET의 성능을 하기 표 1에 나타내었으며, 이는 375 nm의 유전체 두께를 가지는 장치가 성능면에서 가장 우수함을 보여준다.In order to investigate the influence of the gate dielectric thickness, OFETs having dielectric layers of different thicknesses (120, 260, 375, 510 nm) were fabricated. Devices with dielectrics with a thickness of 510 nm show no field effect performance at low voltages, while devices with 120 nm dielectric layers have high leakage currents and run very poorly. This indicates that the dielectric thickness between these two values will have optimized performance. 4C shows that an OFET with a dielectric thickness of 375 nm performs best in low voltage situations. In a metal-insulator-metal (MIM) sandwich structure with ITO as the base and Au as the top electrode, it has been shown that as the gate dielectric thickness increases, the quantitative solid state leakage current decreases and thus the performance is improved (FIG. 4D). ). As the thickness of the polymer gate dielectric film increased from 120 nm to 375 nm, the leakage current density decreased from 9 × 10 −6 to 4.3 × 10 −8 A cm −2 at an applied voltage of 2V. The performance of OFETs derived from these transport properties is shown in Table 1 below, which shows that the device having a dielectric thickness of 375 nm is the best in terms of performance.

유전체 두께
(nm)
Dielectric thickness
(nm)
2 V에서의 J
(A cm-2)
J at 2 V
(A cm -2 )
V TH
(V)
V TH
(V)
On/OffOn / Off s s
(V decade-1)
ss
(V decade -1 )
이동성
(cm2V-1s-1)
Mobility
(cm 2 V -1 s -1 )
510510 1.5×10-9 1.5 × 10 -9 -- -- -- -- 375375 4.3×10-8 4.3 × 10 -8 0.5±0.10.5 ± 0.1 (1-5)×102 (1-5) × 10 2 0.7±0.10.7 ± 0.1 0.025-0.030.025-0.03 260260 4.1×10-7 4.1 × 10 -7 0.2±0.20.2 ± 0.2 (0.16-1)×102 (0.16-1) x 10 2 1.5±0.31.5 ± 0.3 0.028-0.030.028-0.03 120120 9×10-6 9 × 10 -6 0.5±0.10.5 ± 0.1 3-203-20 -- 0.01-0.0190.01-0.019

OFET의 높은 성능은, 경계 밀도를 최소화하는, 유기 필름의 입자와 채널 길이 모두 보다 훨씬 더 큰 결정으로 인한 것이다. 상기 무시할만한 역치 전압은 결정 표면과 유전체 사이의 경계에 유효한 깊이의 트랩 레벨이 거의 존재하지 않음을 나타낸다(M. Yamagishi et al, Appl. Phys. Lett., 2009, 94, 053305-053307). 15개의 장치로부터 얻은 데이터는 0.025 cm2V-1s-1의 평균 전계 효과 이동성을 가지는 일관된 성능을 보여준다(도 10). 그러나, 계산된 이동성이 Au 전극의 너비로서 채널 너비를 사용하였기 때문에, 상기 장치들의 실제적인(보정된) 이동성은 계산된 값보다 더 높을 것이다. TCNQ 결정이 상기 채널의 전체 너비를 점유하지 않고 빈 공간이 인접하는 결정 사이에 존재하기 때문에, 실제적인 채널 너비는 전극의 너비보다 훨씬 작으며, 결과적으로 더 높은 캐리어 이동성을 나타내게 된다.
The high performance of the OFETs is due to the much larger crystals than both the particle and channel length of the organic film, which minimizes the boundary density. The negligible threshold voltage indicates that there is almost no trap level of effective depth at the boundary between the crystal surface and the dielectric (M. Yamagishi et al, Appl. Phys. Lett. , 2009, 94, 053305-053307). Data from 15 devices show consistent performance with an average field effect mobility of 0.025 cm 2 V −1 s −1 (FIG. 10). However, since the calculated mobility used the channel width as the width of the Au electrode, the actual (corrected) mobility of the devices would be higher than the calculated value. Since TCNQ crystals do not occupy the full width of the channel and empty spaces exist between adjacent crystals, the actual channel width is much smaller than the width of the electrode, resulting in higher carrier mobility.

실험예 4: 온도가 OFET의 성능에 미치는 영향 조사Experimental Example 4: Investigating the Effect of Temperature on the Performance of OFET

OFET가 저전압 상황에서 작동하는지 확실히 확인하기 위하여, 다른 온도에서 상기 장치의 수송 특성을 측정하였다(도 11, 좌편). OFET는 혹 열적으로 발생되는 캐리어로 인하여, 더 높은 온도에서 전류가 약간 더 높아지는 것을 제외하고는 다양한 온도에서 이들의 특성에 있어 어떠한 두드러진 차이를 나타내지 않았다.To ensure that the OFET is operating in a low voltage situation, the transport characteristics of the device at different temperatures were measured (FIG. 11, left). OFETs did not show any noticeable difference in their properties at various temperatures except for slightly higher currents at higher temperatures due to the thermally generated carriers.

OFET의 이동성과 역치 전압(V TH)을 추출하여, 이들의 변화를 온도의 함수로서 도 11(우편)에 나타내었다. -30 ℃ 내지 80 ℃의 측정된 온도 범위에서, V TH는 약간의 변화를 보였다. 그럼에도 불구하고, 이러한 결과는 본 발명의 OFET가 낮은 온도는 물론 높은 온도에서도 저전압 상황에서 작동할 수 있음을 확인해준다. 또한, 다른 온도에서의 장치의 계산된 이동성은 어떠한 감지할 수 있을 정도의 차이도 나타내지 않았다.
The mobility and threshold voltage ( V TH ) of the OFETs were extracted and their changes are shown in FIG. 11 (zip) as a function of temperature. In the measured temperature range of −30 ° C. to 80 ° C., V TH showed some change. Nevertheless, these results confirm that the OFETs of the present invention can operate in low voltage situations at high as well as low temperatures. In addition, the calculated mobility of the device at different temperatures did not show any appreciable difference.

실험예 5: 본 발명 OFET의 상보성 인버터의 다른 전압에서의 수송 특성 및 전압 이득 조사Experimental Example 5 Investigation of Transport Characteristics and Voltage Gain at Different Voltages of Complementary Inverters

이러한 OFET가 저전압에서 작동할 수 있음으로써, 저전압 상보형 논리 소자의 제작이 가능해졌다. 쉐도우 마스크를 이용하여 n-채널 트랜지스터로서 TCNQ 결정 기반의 OFET 및 p-채널 트랜지스터로서 진공 증착된 얇은 펜타센 필름을 결합함으로써 저전압 유기 상보형 인버터를 제작하였다(도 2). 통상적인 게이트가 입력 전압을 가하였다. p- 및 n-채널 OFET 사이의 전류 수준을 일치시키기 위하여, 두 트랜지스터의 채널 길이(L)와 채널 너비(W)를 다르게 하였다. 이에 따라 n-채널 OFET는 L = 50 ㎛이고 W = 4000 ㎛인 반면, p-채널 OFET는 L = 250 ㎛이고 W = 200 ㎛이었다. 상보형 인버터의 회로도를 도 12a에 삽입하여 나타내었다. 인버터의 논리 수준 간의 스위칭은 거의 이력 현상 없이 명확하게 관찰되었다(도 12a).The ability of these OFETs to operate at low voltages enables the fabrication of low voltage complementary logic devices. Using a shadow mask, a low voltage organic complementary inverter was fabricated by combining a vacuum deposited thin pentacene film as a p -channel transistor and a TCNQ crystal based OFET as an n -channel transistor (FIG. 2). Conventional gates applied an input voltage. In order to match the current levels between the p − and n − channel OFETs, the channel length L and the channel width W of the two transistors were varied. The n -channel OFET was thus L = 50 μm and W = 4000 μm, whereas the p -channel OFET was L = 250 μm and W = 200 μm. A circuit diagram of the complementary inverter is shown in FIG. 12A. Switching between logic levels of the inverter was clearly observed with little hysteresis (Figure 12a).

도 12a는 또한 다른 구동 전압(V DD)에서 인버터의 정적인 수송 특성을 보여준다. VOUT의 변동 범위는 V DD와 동일하고, 이는 디지털 논리 회로에서 "제로" 정적인 전력 소비를 확실하게 한다. V DD = 2 V일 때, 저전압 및 고전압의 노이즈 허용 범위는 각각 1.0 V 및 0.3 V이다. V IN은 VOUT과 동일한 논리 역치는 4의 최대 이득(-dVOUT/dV IN)을 얻을 때 1.3 V이다. 도 12b는 다른 V DD에서 인버터의 전압 이득을 보여준다. 4-6의 관찰된 이득은 이들 장치가 보다 더 복잡한 논리 회로에서 수반하는 단계들을 스위치하는데 사용될 수 있음을 시사한다. 보다 더 큰 노력을 요하는 적용을 가능하게 하기 위하여, n-타입 물질의 보다 높은 이동성과 장치 기하학의 최적화가 즉각적인 개선이 가능하게 한다.
12A also shows the static transport characteristics of the inverter at different drive voltages V DD . The variation range of V OUT is equal to V DD , which ensures a "zero" static power consumption in the digital logic circuit. When V DD = 2 V, the low and high voltage noise tolerances are 1.0 V and 0.3 V, respectively. V IN is a logic threshold equal to V OUT , which is 1.3 V when a maximum gain of 4 (-dV OUT / d V IN ) is achieved. 12b shows the voltage gain of the inverter at different V DD . The observed gains of 4-6 suggest that these devices can be used to switch the steps involved in more complex logic circuits. In order to enable applications that require even greater effort, higher mobility of the n -type material and optimization of the device geometry enable immediate improvement.

Claims (15)

하기 단계를 포함하는 한 방향으로 배열된 유기 결정을 제조하는 방법:
1) 게이트 전극 상에 형성된 유전체층의 상부에 모세관을 게이트 전극에 평행하게 배치하는 단계;
2) 상기 모세관 상부를 포함하는 유전체 층상에 유기반도체 용액을 떨어뜨려 유기반도체 액적을 형성시키는 단계; 및
3) 상기 유기반도체 액적으로부터 용매를 증발시켜 한 방향으로 배열된 유기 결정을 형성시키는 단계.
A method of making organic crystals arranged in one direction comprising the following steps:
1) disposing a capillary tube parallel to the gate electrode on top of the dielectric layer formed on the gate electrode;
2) dropping an organic semiconductor solution on a dielectric layer including an upper portion of the capillary to form organic semiconductor droplets; And
3) evaporating the solvent from the organic semiconductor droplets to form organic crystals arranged in one direction.
제1항에 있어서, 상기 모세관은 외벽 직경이 0.5 내지 5 mm인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the capillary tube is arranged in one direction having an outer wall diameter of 0.5 to 5 mm.
제1항에 있어서, 상기 게이트 전극으로서 사용하는 물질은 인듐 주석 산화물 또는 불소 도핑 주석 산화물인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the material used as the gate electrode is indium tin oxide or fluorine-doped tin oxide.
제1항에 있어서, 상기 유전체층으로서 사용하는 물질은 SiO2, 가교된 폴리(4-비닐 페놀) 또는 이의 조합인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the material used as the dielectric layer is SiO 2 , crosslinked poly (4-vinyl phenol), or a combination thereof.
제1항에 있어서, 상기 유기반도체는 7,7,8,8-테트라시아노퀴노디메탄, 6,13-비스(트리이소프로필실일에티닐) 펜타센, 또는 하기 화학식 1의 페릴렌디이미드 유도체인 한 방향으로 배열된 유기 결정을 제조하는 방법:
[화학식 1]
Figure 112012048790353-pat00003

상기 식에서,
R1 및 R2는 H 또는 C1-4의 알킬기이고,
R3는 H 또는 C1-18의 직쇄 또는 분지쇄 알킬기이다.
The method of claim 1, wherein the organic semiconductor is 7,7,8,8-tetracyanoquinomimethane, 6,13-bis (triisopropylsilylethynyl) pentacene, or perylene diimide of formula Process for preparing organic crystals arranged in one direction which are derivatives:
[Formula 1]
Figure 112012048790353-pat00003

In this formula,
R 1 and R 2 are H or C 1-4 alkyl group,
R 3 is H or a C 1-18 straight or branched chain alkyl group.
제5항에 있어서, 상기 화학식 1에서,
R1 및 R2는 H 이고,
R3는 H 또는 C1-18의 직쇄 알킬기인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 5, wherein in Chemical Formula 1,
R 1 and R 2 are H,
R 3 is H or a C 1-18 straight chain alkyl group.
제6항에 있어서, 상기 화학식 1에서,
R1 및 R2는 H 이고,
R3는 H 또는 C5-13의 직쇄 알킬기인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 6, wherein in Formula 1,
R 1 and R 2 are H,
R 3 is H or a C 5-13 straight chain alkyl group.
제7항에 있어서, 상기 화학식 1에서,
R1 및 R2는 H 이고,
R3는 H, C5의 직쇄 알킬기, C8의 직쇄 알킬기 또는 C13의 직쇄 알킬기인 한 방향으로 배열된 유기 결정을 제조하는 방법.
According to claim 7, In Chemical Formula 1,
R 1 and R 2 are H,
R 3 is H, a straight chain alkyl group of C 5 , a straight chain alkyl group of C 8 or a straight chain alkyl group of C 13 A method for producing organic crystals arranged in one direction.
제1항에 있어서, 상기 유기반도체는 고분자와의 블렌드로서 사용되는 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the organic semiconductor is arranged in one direction used as a blend with a polymer.
제9항에 있어서, 상기 고분자는 폴리(알파-메틸스타이렌인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 9, wherein the polymer is poly (alpha-methylstyrene).
제1항에 있어서, 상기 유기반도체 용액은 톨루엔, 자일렌, 다이클로로벤젠, 클로로포름, 테트라하이드로퓨란, 클로로벤젠 또는 이의 조합을 용매로 사용하여 제조된 것인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The organic semiconductor solution of claim 1, wherein the organic semiconductor solution is prepared by using toluene, xylene, dichlorobenzene, chloroform, tetrahydrofuran, chlorobenzene, or a combination thereof as a solvent. Way.
제1항에 있어서, 상기 유기반도체 용액의 농도는 0.00001 내지 1 mg ml-1인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the concentration of the organic semiconductor solution is 0.00001 to 1 mg ml −1 .
제1항에 있어서, 상기 증발 온도는 70 내지 150 ℃인 한 방향으로 배열된 유기 결정을 제조하는 방법.
The method of claim 1, wherein the evaporation temperature is in the range of 70 to 150 ° C.
제1항 내지 제13항 중 어느 한 항의 방법으로 제조된 한 방향으로 배열된 유기 결정을 포함하는 유기전자 소자.
An organic electronic device comprising organic crystals arranged in one direction produced by the method of any one of claims 1 to 13.
제14항에 있어서, 상기 유기전자 소자는 저전압 전계 효과 트랜지스터, 저전압 전계 효과 트랜지스터로 이루어진 상보성 인버터, 광감응 전계 효과 유기박막 트랜지스터, 광감응 전계 효과 유기박막 트랜지스터로 이루어진 상보성 인버터, 또는 이들의 조합으로 이루어진 링오실레이터, 또는 이들을 포함하는 센서인 유기전자 소자.





15. The organic electronic device of claim 14, wherein the organic electronic device is a complementary inverter consisting of a low voltage field effect transistor, a low voltage field effect transistor, a photosensitive field effect organic thin film transistor, a photosensitive field effect organic thin film transistor, or a combination thereof. An organic electronic device comprising a ring oscillator or a sensor comprising the same.





KR1020100125141A 2010-12-08 2010-12-08 A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals KR101192095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125141A KR101192095B1 (en) 2010-12-08 2010-12-08 A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125141A KR101192095B1 (en) 2010-12-08 2010-12-08 A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals

Publications (2)

Publication Number Publication Date
KR20120063954A KR20120063954A (en) 2012-06-18
KR101192095B1 true KR101192095B1 (en) 2012-10-17

Family

ID=46684251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125141A KR101192095B1 (en) 2010-12-08 2010-12-08 A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals

Country Status (1)

Country Link
KR (1) KR101192095B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11283023B2 (en) 2017-06-08 2022-03-22 Corning Incorporated Doping of other polymers into organic semi-conducting polymers

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444049B2 (en) 2012-07-03 2016-09-13 University Of Vermont And State Agricultural College Methods for forming one or more crystalline layers on a substrate
CN109841737B (en) * 2019-02-27 2022-04-22 苏州大学 Preparation method of organic semiconductor array crystal
WO2021037274A1 (en) * 2019-08-29 2021-03-04 浙江大学 Organic single-crystal semiconductor structure, and fabrication method for same
KR102260050B1 (en) * 2019-12-09 2021-06-02 한국교통대학교산학협력단 Organic Field Effect Transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307172A (en) 1999-03-29 2000-11-02 Lucent Technol Inc Manufacturing process of organic circuit
JP2003192499A (en) 2001-10-10 2003-07-09 Seiko Epson Corp Method of forming thin film and method of forming electronic device
US20050199181A1 (en) 2004-03-11 2005-09-15 The University Of Vermont And State Agricultural College System and method for fabricating a crystalline thin structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307172A (en) 1999-03-29 2000-11-02 Lucent Technol Inc Manufacturing process of organic circuit
JP2003192499A (en) 2001-10-10 2003-07-09 Seiko Epson Corp Method of forming thin film and method of forming electronic device
US20050199181A1 (en) 2004-03-11 2005-09-15 The University Of Vermont And State Agricultural College System and method for fabricating a crystalline thin structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11283023B2 (en) 2017-06-08 2022-03-22 Corning Incorporated Doping of other polymers into organic semi-conducting polymers

Also Published As

Publication number Publication date
KR20120063954A (en) 2012-06-18

Similar Documents

Publication Publication Date Title
Xie et al. Perovskite‐based phototransistors and hybrid photodetectors
Yu et al. High‐performance phototransistors based on single‐crystalline n‐channel organic nanowires and photogenerated charge‐carrier behaviors
Yang et al. High-quality conformal homogeneous all-vacuum deposited CsPbCl3 thin films and their UV photodiode applications
Mukherjee et al. Solution processed, aligned arrays of TCNQ micro crystals for low-voltage organic phototransistor
US9159926B2 (en) Low contact resistance organic thin film transistors
US20070096089A1 (en) Organic semiconductor diode
Sun et al. Polyethylenimine (PEI) as an effective dopant to conveniently convert ambipolar and p-type polymers into unipolar n-type polymers
Opitz et al. Bipolar charge transport in organic field-effect transistors: Enabling high mobilities and transport of photo-generated charge carriers by a molecular passivation layer
Liu et al. Recent developments in fabrication and performance of metal halide perovskite field-effect transistors
Fan et al. The effect of thickness on the optoelectronic properties of organic field-effect transistors: towards molecular crystals at monolayer limit
KR101877302B1 (en) Inorganic/organic Hybrid Perovskite compound film and Fabrication Method thereof
KR101192095B1 (en) A method for preparation of periodic arrays of organic crystals, and a method for preparation of organic electronic devices comprising the periodic arrays of organic crystals
Yao et al. Photoresponsivity enhancement of pentacene organic phototransistors by introducing C60 buffer layer under source/drain electrodes
US20140353647A1 (en) Organic Thin Film Transistors And Method of Making Them
Guo et al. Few‐layer organic crystalline van der waals heterojunctions for ultrafast UV phototransistors
Yakuphanoglu et al. Effects of channel widths, thicknesses of active layer on the electrical and photosensing properties of the 6, 13-bis (triisopropylsilylethynyl) pentacene transistors by thermal evaporation method: comparison study
Wang et al. Tuning the light response of organic field-effect transistors using fluorographene nanosheets as an interface modification layer
US9070881B2 (en) Method of manufacturing an organic semiconductor thin film
KR20140088102A (en) Method for producing organic semiconductor element, organic semiconductor element, method for growing organic single crystal thin film, organic single crystal thin film, electronic device and group of organic single crystal thin films
Hu et al. Controllable self-assembly of PTCDI-C8 for high mobility low-dimensional organic field-effect transistors
Wang et al. Organolead halide perovskite-based metal-oxide-semiconductor structure photodetectors achieving ultrahigh detectivity
Subbiah et al. Ultra‐thin atomic layer deposited–Nb2O5 as electron transport layer for co‐evaporated MAPbI3 planar perovskite solar cells
Kong et al. Flexible, ambipolar organic field-effect transistors based on the solution-processed films of octanaphthoxy-substituted bis (phthalocyaninato) europium
Kong et al. Controlled morphology of self-assembled microstructures via solvent-vapor annealing temperature and ambipolar OFET performance based on a tris (phthalocyaninato) europium derivative
Foong et al. ZnO layers for opto-electronic applications from solution-based and low-temperature processing of an organometallic precursor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee