KR101186183B1 - Apparatus and method for automatic gain control - Google Patents

Apparatus and method for automatic gain control Download PDF

Info

Publication number
KR101186183B1
KR101186183B1 KR1020090070627A KR20090070627A KR101186183B1 KR 101186183 B1 KR101186183 B1 KR 101186183B1 KR 1020090070627 A KR1020090070627 A KR 1020090070627A KR 20090070627 A KR20090070627 A KR 20090070627A KR 101186183 B1 KR101186183 B1 KR 101186183B1
Authority
KR
South Korea
Prior art keywords
digital
gain control
signal
gain
received signal
Prior art date
Application number
KR1020090070627A
Other languages
Korean (ko)
Other versions
KR20100066327A (en
Inventor
강헌식
박재우
유광현
송경희
이석규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20100066327A publication Critical patent/KR20100066327A/en
Application granted granted Critical
Publication of KR101186183B1 publication Critical patent/KR101186183B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 자동 이득 제어(Automatic Gain Control) 장치와 방법에 관한 것으로, 더욱 상세하게는 반 이중(Half Duplex) 통신 시스템에서의 자동 이득 제어 장치와 방법에 관한 것이다.

본 발명에 따른 장치는, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와; 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와; 송신 경로 상에 위치하며 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와; 이득 제어 신호를 가변 이득 증폭기로 전달하는 디 멀티플렉서와; 수신 모드일 경우에 멀티플렉서가 송신 경로 상의 DAC와 연결되도록 하고, 디 멀티플렉서가 가변 이득 증폭기와 연결되도록 하는 제어부를 포함한다.

Figure R1020090070627

자동 이득 제어(Automatic Gain Control), 반 이중(Half Duplex) 통신 시스 템, DAC(Digital Analog Converter).

The present invention relates to an apparatus and method for automatic gain control, and more particularly, to an apparatus and method for automatic gain control in a half duplex communication system.

An apparatus according to the present invention is a variable gain amplifier which is located on a receiving path and adjusts a gain of a received signal according to a gain control signal, and an ADC (Analog Digital Converter) for converting a received signal passed through the variable gain amplifier into a digital received signal. An automatic gain control device of a half-duplex communication system, comprising: a digital signal processor for generating a digital gain control code using a digital received signal and a predetermined reference signal; A multiplexer for providing the generated digital gain control code to a transmission path; A digital analog converter (DAC) positioned on a transmission path and converting a digital gain control code into the gain control signal; A demultiplexer for delivering a gain control signal to a variable gain amplifier; And a control unit for allowing the multiplexer to be connected to the DAC on the transmission path and the demultiplexer to be connected to the variable gain amplifier in the receive mode.

Figure R1020090070627

Automatic Gain Control, Half Duplex Communications System, Digital Analog Converter (DAC).

Description

자동 이득 제어 장치와 방법{APPARATUS AND METHOD FOR AUTOMATIC GAIN CONTROL}Automatic gain control device and method {APPARATUS AND METHOD FOR AUTOMATIC GAIN CONTROL}

본 발명은 자동 이득 제어(Automatic Gain Control) 장치와 방법에 관한 것으로, 더욱 상세하게는 반 이중(Half Duplex) 통신 시스템에서의 자동 이득 제어 장치와 방법에 관한 것이다.The present invention relates to an apparatus and method for automatic gain control, and more particularly, to an apparatus and method for automatic gain control in a half duplex communication system.

본 발명은 지식경제부의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[2006-S-014-03, 200Mbps급 IEEE 802.11n 모뎀 및 RF 칩셋 개발].The present invention is derived from the research conducted as part of the IT growth engine technology development project of the Ministry of Knowledge Economy [2006-S-014-03, 200Mbps IEEE 802.11n modem and RF chipset development].

무선 통신 시스템에서는 채널 환경에 따라 수신신호의 크기가 달라진다. 이런 경우, 수신단 내부의 장치들이 동작할 수 있는 동작 범위(Dynamic Range) 내에 있지 않을 경우 전체 수신단 성능에 상당한 영향을 준다. 따라서, 이러한 문제점을 개선하기 위해 일반적으로 무선 통신 시스템에서는 자동 이득 제어(Automatic Gain Control) 장치를 사용하고 있다.In a wireless communication system, the size of a received signal varies depending on the channel environment. In this case, if the devices inside the receiver are not within the dynamic range in which they can operate, the overall receiver performance is significantly affected. Therefore, in order to improve such a problem, a wireless communication system generally uses an automatic gain control device.

이러한 자동 이득 제어 장치의 기능은 크게 두 가지이다. 하나는 수신단 내 부에 있는 동기 복원(timing recovery), 반송파 획득(carrier recovery), 등화기(equalizer)와 같은 장치들의 안정적인 동작을 보장하는 기능이고, 다른 하나는 수신신호의 크기를 원하는 수준으로 유지함으로서 수신단 전체의 성능에 있어서의 손실을 줄이는 기능이다.There are two main functions of such an automatic gain control device. One is to ensure stable operation of devices such as timing recovery, carrier recovery, and equalizer inside the receiver. The other is to maintain the size of the received signal at a desired level. This reduces the loss in performance of the entire receiver.

도 1은 일반적인 아날로그 제어방식의 자동 이득 제어 장치의 블록 구성도이다. 1 is a block diagram of an automatic gain control device of a general analog control method.

도 1을 참조하면, 일반적인 자동 이득 제어 장치는, 아날로그 신호 처리부(100)와 자동 이득 제어부(150)로 구성된다.Referring to FIG. 1, a general automatic gain control device includes an analog signal processing unit 100 and an automatic gain control unit 150.

아날로그 신호 처리부(100)는, 수신신호에 대해여 일련의 아날로그 신호 처리를 담당한다. The analog signal processing unit 100 is responsible for a series of analog signal processing for the received signal.

이러한 아날로그 신호 처리부(100)는, 제 1 아날로그 신호 처리 블록(Analog Signal Processing Block 1)(110), 가변 이득 증폭기(AGC Amplifier)(120), 제 2 아날로그 신호처리 블록(Analog Singal Processing Block 2)(130)으로 구성된다.The analog signal processing unit 100 may include a first analog signal processing block 1 110, a variable gain amplifier 120, and a second analog signal processing block 2. It consists of 130.

제 1 아날로그 신호 처리 블록(110)은, 입력되는 수신신호를 증폭하는 증폭기, 증폭된 수신신호에서 원하는 대역의 수신신호만을 필터링하는 대역 통과 필터 및 필터링된 수신신호의 주파수를 변환하는 주파수 변환기를 포함한다. The first analog signal processing block 110 includes an amplifier for amplifying an input received signal, a band pass filter for filtering only a received signal of a desired band in the amplified received signal, and a frequency converter for converting a frequency of the filtered received signal. do.

가변 이득 증폭기(120)는, 자동 이득 제어부(200)에서 계산되어 출력된 이득 조절 전압에 따라 제 1 아날로그 신호 처리 블록(110)을 통과한 수신신호의 증폭도를 변화시킨다.The variable gain amplifier 120 changes the amplification degree of the received signal passed through the first analog signal processing block 110 according to the gain control voltage calculated and output by the automatic gain controller 200.

제 2 아날로그 신호처리 블록(130)은, 가변 이득 증폭기(120)를 통과한 수신 신호를 필터링하는 저역 통과 필터와 필터링된 아날로그 수신신호를 디지털 수신신호로 전환하는 ADC(Analog Digital Converter)를 포함한다.The second analog signal processing block 130 includes a low pass filter for filtering the received signal passing through the variable gain amplifier 120 and an analog digital converter (ADC) for converting the filtered analog received signal into a digital received signal. .

자동 이득 제어부(150)는, 아날로그 신호 처리부(100)로 입력되는 수신신호의 크기를 조절한다.The automatic gain control unit 150 adjusts the magnitude of the received signal input to the analog signal processing unit 100.

이러한 자동 이득 제어부(150)는, 레벨 감지기(Level Detector)(160), 저역 통과 필터(Low Pass Filter)(170), 감산기(180), 곱셈기(190)로 구성된다.The automatic gain control unit 150 includes a level detector 160, a low pass filter 170, a subtractor 180, and a multiplier 190.

레벨 감지기(160)는 아날로그 신호 처리부(100)를 통과한 수신신호를 입력받고, 입력된 수신신호를 제곱하여 출력한다. 따라서, 이러한 레벨 감지기(160)에서 출력된 신호는 상기 수신신호의 전력신호와 같다. 이러한 레벨 감지기(160)는 전파 정류기(Full-wave Rectifier)로 구현될 수 있다.The level detector 160 receives a received signal that has passed through the analog signal processor 100, and outputs a squared input signal. Therefore, the signal output from the level detector 160 is the same as the power signal of the received signal. The level detector 160 may be implemented as a full-wave rectifier.

저역 통과 필터(170)는 일반적으로 시간 영역에서 적분기의 기능을 가지므로, 상기 레벨 감지기(160)에서 출력된 전력신호를 입력받아 입력된 전력신호의 평균값을 출력한다.Since the low pass filter 170 generally has a function of an integrator in the time domain, the low pass filter 170 receives a power signal output from the level detector 160 and outputs an average value of the input power signal.

감산기(180)는 기준 전압(Reference Voltage)과 저역 통과 필터(170)에서 출력된 전력신호의 평균값의 차이, 즉 에러신호를 구하여 출력한다.The subtractor 180 obtains and outputs an error signal, that is, a difference between an average value of a reference voltage and a power signal output from the low pass filter 170.

곱셈기(190)는 감산기(180)에서 출력된 에러신호를 입력받고, 입력된 에러신호에 루프 이득 상수(Loop Gain Constant)를 곱한 신호를 출력한다. 출력되는 신호는 아날로그 신호 처리부(100)의 가변 이득 증폭기(120)의 이득 조절 신호로서 이용된다.The multiplier 190 receives an error signal output from the subtractor 180 and outputs a signal obtained by multiplying the input error signal by a loop gain constant. The output signal is used as a gain control signal of the variable gain amplifier 120 of the analog signal processor 100.

이러한 자동 이득 제어 장치의 시간 응답 특성은 저역 통과 필터(170)의 대 역폭에 의해 결정된다. 저역 통과 필터(170)의 대역폭이 좁을수록 시간 응답 특성은 오래 걸리고, 대역폭이 넓을수록 짧은 시간 안에 원하는 오차 범위내로 수신신호의 이득을 조정할 수 있다. 버스트 신호를 사용하는 고속 데이터 통신 시스템의 경우에는 빠른 시간 안에 이득을 조절해야만 한다. 따라서, 일반적인 자동 이득 제어 장치를 고속 데이터 통신 시스템에 사용할 경우에는 저역 통과 필터의 대역폭을 크게 하여야 한다. 하지만, 대역폭을 크게 할 경우에는 아날로그 신호 처리부(100)를 통과한 수신신호의 저주파 성분의 신호들도 저역 통과 필터(170)를 통과하게 된다. 이럴 경우, 감산기(180)에서는 정확한 에러신호를 출력할 수 없고, 결과적으로 자동 이득 제어 장치에서는 원하는 수신신호의 레벨을 얻을 수 없다.The time response characteristic of this automatic gain control device is determined by the bandwidth of the low pass filter 170. The narrower the bandwidth of the low pass filter 170, the longer the time response characteristic, and the wider the bandwidth, the shorter time the gain of the received signal can be adjusted within the desired error range. In high-speed data communication systems using burst signals, the gain must be adjusted quickly. Therefore, when the general automatic gain control device is used in a high speed data communication system, the bandwidth of the low pass filter must be increased. However, when the bandwidth is increased, signals of low frequency components of the received signal passing through the analog signal processor 100 also pass through the low pass filter 170. In this case, the subtractor 180 cannot output the correct error signal, and as a result, the automatic gain control device cannot obtain the desired level of the received signal.

도 2는 일반적인 디지털 제어방식의 자동 이득 제어 장치의 블록 구성도이다.2 is a block diagram of an automatic gain control device of a general digital control method.

도 2를 참조하면, 일반적인 자동 이득 제어 장치는, 아날로그 신호 처리부(200)와 베이스밴드 모뎀(Baseband Modem)(250)으로 구성된다.Referring to FIG. 2, a general automatic gain control apparatus includes an analog signal processor 200 and a baseband modem 250.

아날로그 신호 처리부(200)는 도 1에 도시된 제 1 아날로그 신호 처리 블록(110), 가변 이득 증폭기(120) 및 제 2 아날로그 신호 처리 블록(130)을 그대로 포함하고, 더하여 DAC(Digital Analog Converter)(240)를 구비한다.The analog signal processor 200 includes the first analog signal processing block 110, the variable gain amplifier 120, and the second analog signal processing block 130 shown in FIG. 1 as it is, and further includes a digital analog converter (DAC). 240.

이러한 일반적인 자동 이득 제어 장치도 수신신호의 크기를 일정하게 하기 가변 이득 증폭기를 이용하고 있으며, 이를 위해, 베이스밴드 모뎀(250) 내의 아날로그 신호 처리 블록(260)에서 별도의 이득 조정용 DAC를 사용하거나 아날로그 신호 처리부(200)에서 별도의 DAC(240)를 사용한다.This general automatic gain control device also uses a variable gain amplifier to make the received signal constant. For this purpose, a separate gain adjustment DAC is used in the analog signal processing block 260 in the baseband modem 250, or an analog is obtained. The signal processor 200 uses a separate DAC 240.

한편, 반 이중(Half Duplex) 통신이란, 유선 또는 무선으로 접속된 두 장치 사이에서 교대로 데이터를 교환하는 통신 방식을 말한다. 즉, 이러한 반 이중 통신 방식은 데이터의 송수신이 동시에 이루어지지 않는 것으로 송신 시에는 수신동작이 일어나지 않으며 수신시에는 송신동작이 이루어지지 않는다. 이러한 반 이중 통신 방식을 사용하는 무선 통신 시스템에서도 도 1 내지 도 2에 도시된 자동 이득 제어 장치를 사용하고 있다. 특히, 도 2에 도시된 디지털 제어방식을 주로 이용하고 있다. On the other hand, half duplex communication refers to a communication method in which data is alternately exchanged between two devices connected by wire or wirelessly. That is, the half duplex communication method does not transmit and receive data at the same time, and the reception operation does not occur at the time of transmission and the transmission operation is not performed at the time of reception. In the wireless communication system using the half duplex communication method, the automatic gain control device shown in FIGS. 1 to 2 is used. In particular, the digital control method shown in FIG. 2 is mainly used.

반 이중 통신 시스템에서 도 2에 도시된 디지털 제어방식의 자동 이득 제어 장치를 사용하는 경우, 베이스밴드 모뎀(250)에서 제어 신호를 디지털 방식으로 전달하고 있으며, 이는 많은 수의 신호들(5 ~ 8 개의 신호)을 전달하게 된다. 이는 베이스밴드 모뎀(250)과 아날로그 신호 처리부(200) 사이의 인터페이스 신호가 많다는 의미이고, 따라서 전체 반 이중 통신 시스템의 복잡도를 높이며, 제조되는 칩의 비용이 커지는 문제가 있다.In the case of using the digitally controlled automatic gain control device shown in FIG. 2 in a half-duplex communication system, the baseband modem 250 transmits a control signal digitally, which is a large number of signals (5 to 8). Signals). This means that there are many interface signals between the baseband modem 250 and the analog signal processor 200, thus increasing the complexity of the entire half duplex communication system and increasing the cost of the manufactured chip.

따라서, 본 발명에서는, 반 이중 통신 시스템의 복잡도를 줄일 수 있는 자동 이득 제어 장치와 방법을 제공한다.Accordingly, the present invention provides an automatic gain control apparatus and method that can reduce the complexity of a half duplex communication system.

또한, 반 이중 통신 시스템이 적용되는 칩의 제조비용을 줄일 수 있는 자동 이득 제어 장치와 방법을 제공한다.In addition, the present invention provides an automatic gain control apparatus and method for reducing the manufacturing cost of a chip to which a half duplex communication system is applied.

본 발명에 따른 장치는, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와; 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와; 송신 경로 상에 위치하며 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와; 이득 제어 신호를 가변 이득 증폭기로 전달하는 디 멀티플렉서와; 수신 모드일 경우에 멀티플렉서가 송신 경로 상의 DAC와 연결되도록 하고, 디 멀티플렉서가 가변 이득 증폭기와 연결되도록 하는 제어부를 포함한다. An apparatus according to the present invention is a variable gain amplifier which is located on a receiving path and adjusts a gain of a received signal according to a gain control signal, and an ADC (Analog Digital Converter) for converting a received signal passed through the variable gain amplifier into a digital received signal. An automatic gain control device of a half-duplex communication system, comprising: a digital signal processor for generating a digital gain control code using a digital received signal and a predetermined reference signal; A multiplexer for providing the generated digital gain control code to a transmission path; A digital analog converter (DAC) positioned on a transmission path and converting a digital gain control code into the gain control signal; A demultiplexer for delivering a gain control signal to a variable gain amplifier; And a control unit for allowing the multiplexer to be connected to the DAC on the transmission path and the demultiplexer to be connected to the variable gain amplifier in the receive mode.

또한, 본 발명에 따른 방법은, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 방법으로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 코드를 생성하는 과정과; 상기 생성된 디지털 이득 코드를 송신 경로로 제공하는 과정과; 송신 경로 상에서 디지털 이득 코드를 이득 제어 신호로 변환하는 과정과; 이득 제어 신호를 가변 이득 증폭기로 전달하는 과정을 포함한다.In addition, the method according to the present invention, the analog (Analog Digital) for converting the received signal passing through the variable gain amplifier and the variable gain amplifier and the digital signal received on the receiving path and adjusts the gain of the received signal according to the gain control signal An automatic gain control method of a half duplex communication system having a converter, the method comprising: generating a digital gain code using a digital received signal and a predetermined reference signal; Providing the generated digital gain code as a transmission path; Converting a digital gain code into a gain control signal on a transmission path; And transmitting the gain control signal to the variable gain amplifier.

본 발명에 따른 장치와 방법을 사용하면, 반 이중 통신 시스템의 복잡도를 줄일 수 있으며, 반 이중 통신 시스템이 적용되는 칩의 제조비용을 줄일 수 있는 이점이 있다.By using the apparatus and method according to the present invention, the complexity of the half duplex communication system can be reduced, and the manufacturing cost of the chip to which the half duplex communication system is applied can be reduced.

이하 첨부된 도면을 참조하여 본 발명을 설명한다. 본 발명을 설명함에 있어 당업자에게 자명한 부분에 대하여는 본 발명의 요지를 흩뜨리지 않도록 생략하기로 한다. 또한 이하에서 설명되는 각 용어들은 본 발명의 이해를 돕기 위해 사용된 것일 뿐이며, 각 제조 회사 또는 연구 그룹에서는 동일한 용도임에도 불구하고 서로 다른 용어로 사용될 수 있음에 유의해야 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. In the following description of the present invention, a part obvious to those skilled in the art will be omitted so as not to disturb the gist of the present invention. In addition, it is to be noted that each of the terms described below are only used to help the understanding of the present invention, and may be used in different terms despite the same purpose in each manufacturing company or research group.

도 3은 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 블록 구성도이다.3 is a block diagram of an automatic gain control apparatus according to a preferred embodiment of the present invention.

도 3을 참조하면, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치는, 아날로그 신호 처리부(300), 디지털 신호 처리부(400), 디지털 모뎀 송신기(Digital Modem Transmitter)(600), 디지털 멀티플렉서(500), DAC(700), 디지털 디 멀티플렉서(800),송신 신호 처리부(Tx Analog Signal Processing Block)(900)로 구성된다. 여기서, 디지털 모뎀 송신기(600), DAC(700) 및 송신 신호 처리부(900)는 송신할 신호를 처리하는 송신 경로 상에 존재하는 구성요소이다. 그러면 이하, 각 구성요소들을 구체적으로 살펴보도록 한다.Referring to FIG. 3, an automatic gain control apparatus according to an exemplary embodiment of the present invention may include an analog signal processor 300, a digital signal processor 400, a digital modem transmitter 600, and a digital multiplexer 500. ), A DAC 700, a digital demultiplexer 800, and a Tx Analog Signal Processing Block 900. Here, the digital modem transmitter 600, the DAC 700, and the transmission signal processing unit 900 are components existing on a transmission path that processes a signal to be transmitted. Next, each component will be described in detail.

아날로그 신호 처리부(300)는 아날로그 입력 신호들(analog signal input), 즉, 입력 I 신호와 입력 Q 신호를 각각 처리하여 디지털 I 신호와 Q 신호를 출력한다. 이러한, 아날로그 신호 처리부(300)는 입력 신호들을 이득 제어 신호에 따라 증폭하여 입력 신호의 이득을 조절하는 가변 이득 증폭기(310), 증폭된 입력 신호들을 처리하는 수신 신호 처리부(320) 및 아날로그 입력 신호들을 디지털 신호들로 변환하는 ADC(330)로 구현될 수 있다. 여기서, 수신 신호 처리부(320)에는 가변 이득 증폭기(310)의 출력 신호들을 필터링하는 대역 통과 필터를 포함하여 구성된다.The analog signal processor 300 processes analog input signals, that is, an input I signal and an input Q signal, respectively, and outputs a digital I signal and a Q signal. The analog signal processor 300 may amplify input signals according to a gain control signal to adjust a gain of the input signal, a variable gain amplifier 310, a received signal processor 320 to process the amplified input signals, and an analog input signal. May be implemented by the ADC 330 to convert the signals into digital signals. Here, the reception signal processor 320 includes a band pass filter for filtering the output signals of the variable gain amplifier 310.

ADC(330)는 수신 신호 처리부(320)에서 출력된 I 신호와 Q 신호를 각각 디지털 신호로 변환한다. 디지털 신호로 변환된 I 신호와 Q 신호는 디지털 신호 처리부(400)로 입력된다.The ADC 330 converts the I and Q signals output from the received signal processor 320 into digital signals, respectively. The I and Q signals converted into digital signals are input to the digital signal processor 400.

디지털 신호 처리부(400)는 디지털 I 신호와 Q 신호 각각의 디지털 이득 제어 코드를 생성한다. 여기서, 디지털 이득 제어 코드는 가변 이득 증폭기(310)의 이득 제어 신호의 디지털 코드이다. 이러한 디지털 신호 처리부(400)는 전력 감지기(Power Detector)(410), 이득 코드 발생부(Gain Code Generation Block)(420) 및 이득 제어 코드 발생부(GCC(Gain Control Code) Block)(430)으로 구현될 수 있다.The digital signal processor 400 generates a digital gain control code for each of the digital I and Q signals. Here, the digital gain control code is a digital code of the gain control signal of the variable gain amplifier 310. The digital signal processor 400 includes a power detector 410, a gain code generation block 420, and a gain control code generator 430. Can be implemented.

전력 감지부(410)는 입력되는 I 신호와 Q 신호의 평균전력을 계산한다. 평균전력을 계산하는 방법은, I 신호와 Q 신호를 각각 제곱하여 절대값을 취하면, I 신호와 Q 신호의 평균전력을 구할 수 있다. 여기서, I 신호와 Q 신호의 실수 성분 또는 허수 성분으로 평균전력을 구할 수 있다.The power detector 410 calculates the average power of the input I signal and the Q signal. In the method of calculating the average power, when the I signal and the Q signal are squared to take an absolute value, the average power of the I signal and the Q signal can be obtained. Here, the average power can be obtained from the real or imaginary components of the I and Q signals.

이득 코드 발생부(420)는 전력 감지부(410)에서 출력된 I 신호의 평균전력값 이 지시하는 n 비트의 이득 코드를 생성하고, 전력 감지부(410)에서 출력된 Q 신호의 평균전력값이 지시하는 n 비트의 이득 코드를 생성한다. 이러한 이득 코드들의 생성은 이득 코드 발생부(420)가 입력되는 전력값에 대응하는 이득 코드들을 미리 테이블 형태로 저장하고 있기에 가능하다. 즉, 입력되는 평균전력 값이 지시하는 이득 코드를 상기 테이블에서 찾고, 이를 출력하는 것이다.The gain code generator 420 generates an n-bit gain code indicated by the average power value of the I signal output from the power detector 410, and the average power value of the Q signal output from the power detector 410. Generates the n-bit gain code indicated by this. The generation of the gain codes is possible because the gain code generator 420 previously stores gain codes corresponding to the input power values in a table form. In other words, the gain code indicated by the input average power value is found in the table and output.

이득 제어 코드 발생부(430)는, 이득 코드 발생부(420)에서 출력된 이득 코드들을 제공받는다. 그러면, 이득 제어 코드 발생부(430)는 이득 코드들 각각이 지시하는 전압(Vrms)을 계산하고, 계산된 전압과 미리 결정된 기준 전압의 차이를 계산한다. 그런 후, 계산된 전압 차가 지시하는 디지털 형태의 이득 제어 코드들을 생성한다. 생성되는 이득 제어 코드들을 I 신호에 대한 이득 제어 코드와 Q 신호에 대한 이득 제어 코드가 생성된다.The gain control code generator 430 receives the gain codes output from the gain code generator 420. Then, the gain control code generator 430 calculates a voltage Vrms indicated by each of the gain codes, and calculates a difference between the calculated voltage and the predetermined reference voltage. Then, digital gain control codes are generated which are indicated by the calculated voltage difference. The gain control codes generated are gain control codes for I signals and gain control codes for Q signals.

디지털 멀티플렉서(500)는, 이득 제어 코드 발생부(430)에서 생성된 I 신호와 Q 신호에 대한 이득 제어 코드들을 입력받는다. 그러면, 디지털 멀티플렉서(500)는 제어부(미도시)에서 생성된 제어 신호가 수신 제어 신호(Rx control signal)인 경우에 이득 제어 코드들을 송신 경로 상의 DAC(700)로 전달한다. 만약 송신 제어 신호(Tx control signal)인 경우에는 디지털 모델 송신기(600)에서 출력되는 송신 신호들(I, Q 신호)을 송신 경로 상의 DAC(700)로 제공한다.The digital multiplexer 500 receives gain control codes for the I and Q signals generated by the gain control code generator 430. Then, the digital multiplexer 500 transfers the gain control codes to the DAC 700 on the transmission path when the control signal generated by the controller (not shown) is a Rx control signal. In the case of a transmission control signal (Tx control signal), the transmission signals (I and Q signals) output from the digital model transmitter 600 are provided to the DAC 700 on the transmission path.

DAC(700)는 디지털 멀티플렉서(500) 또는 디지털 모델 송신기(600)에서 출력되는 디지털 신호를 아날로그 신호로 변환한다. 그리고 변환된 아날로그 신호를 디지털 디 멀티플렉서(800)로 제공한다.The DAC 700 converts a digital signal output from the digital multiplexer 500 or the digital model transmitter 600 into an analog signal. The converted analog signal is provided to the digital demultiplexer 800.

디지털 디 멀티플렉서(800)는 제어부(미도시)에서 생성된 제어 신호가 수신 제어 신호(Rx control signal)인 경우에는 DAC(700)에서 출력된 신호를 가변 이득 증폭기(310)로 제공하고, 송신 제어 신호(Tx conrol signal)인 경우에는 DAC(700)에서 출력된 신호를 송신 신호 처리부(900)로 제공한다.When the control signal generated by the controller (not shown) is a Rx control signal, the digital demultiplexer 800 provides a signal output from the DAC 700 to the variable gain amplifier 310 and transmit control. In the case of a signal (Tx conrol signal), the signal output from the DAC 700 is provided to the transmission signal processor 900.

한편, 도면에 도시하지 않은 제어부(미도시)는, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 송신 모드인지 수신 모드인지를 판단하고, 이에 대응하는 제어 신호를 디지털 멀티플렉서(500)와 디지털 디 멀티플렉서(800)로 제공한다.Meanwhile, a controller (not shown) not shown in the figure determines whether the automatic gain control apparatus according to the preferred embodiment of the present invention is a transmission mode or a reception mode, and transmits a control signal corresponding thereto to the digital multiplexer 500 and the digital. To the demultiplexer 800.

그러면, 이하 도 2에 도시된 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 동작을 구체적으로 살펴보기로 한다.Next, the operation of the automatic gain control apparatus according to the preferred embodiment of the present invention shown in FIG. 2 will be described in detail.

본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 반 이중 통신 시스템에서 사용되고, 상기 반 이중 통신 시스템이 수신 모드로 동작하는 경우를 가정하여 설명하도록 한다.An automatic gain control apparatus according to a preferred embodiment of the present invention is used in a half duplex communication system, and it will be described on the assumption that the half duplex communication system operates in a reception mode.

본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 수신 모드에서 동작할 경우에는, 제어부(미도시)는 수신 모드임을 지시하는 제어 신호를 디지털 멀티플렉서(500)와 디지털 디 멀티플렉서(800)로 제공한다. 그러면 디지털 멀티플렉서(500)는 디지털 신호 처리부(400)에서 출력되는 디지털 신호를 송신 경로 상의 DAC(700)로 전달하고, 디지털 디 멀티플렉서(800)는 DAC(700)에서 출력되는 아날로그 신호를 가변 이득 증폭기(310)로 전달하도록 조정된다.When the automatic gain control apparatus according to the preferred embodiment of the present invention operates in the reception mode, the controller (not shown) provides a control signal indicating the reception mode to the digital multiplexer 500 and the digital demultiplexer 800. . Then, the digital multiplexer 500 transmits the digital signal output from the digital signal processor 400 to the DAC 700 on the transmission path, and the digital demultiplexer 800 converts the analog signal output from the DAC 700 into a variable gain amplifier. Adjusted to forward 310.

한편, 수신 모드 시, 아날로그 신호 처리부(330)를 입력되는 신호들 즉, 수 신신호들(I 신호, Q 신호)를 처리하는데, 수신신호들 각각은 먼저 가변 이득 증폭기(310)를 통과하여 증폭이 된다. 그러면, 수신 신호 처리부(320)는 증폭된 수신신호들을 필터링하여 출력한다. 출력된 신호들은 ADC(330)를 거쳐 디지털 신호들로 변환된다. 디지털 신호들로 변환된 I 신호와 Q 신호는 디지털 신호 처리부(400)로 입력되고, 여기서, I 신호와 Q 신호 각각은 이득 제어 코드들로 변환되어 출력된다. 출력된 이득 제어 코드들은 디지털 멀티플렉서(500)로 입력되고, 디지털 멀티플렉서(500)는 입력되는 이득 제어 코드들을 송신 경로 상의 DAC(700)로 전달한다. 그러면, DAC(700)는 전달된 이득 제어 코드들을 아날로그 형태의 이득 제어 신호들로 변환하여 디지털 디 멀티플렉서(800)로 제공한다. 디지털 디 멀티플렉서(800)는 이득 제어 신호들을 가변 이득 증폭기(310)로 전달한다. 그러면, 가변 이득 증폭기(310)는 입력되는 이득 제어 신호들에 따라 수신신호를 증폭하여 수신신호의 이득을 조절한다.In the reception mode, the analog signal processing unit 330 processes input signals, that is, reception signals (I signal and Q signal), each of which is first passed through the variable gain amplifier 310 to amplify the signal. do. Then, the reception signal processor 320 filters and outputs the amplified reception signals. The output signals are converted into digital signals through the ADC 330. The I and Q signals converted into digital signals are input to the digital signal processing unit 400, where each of the I and Q signals is converted into gain control codes and output. The output gain control codes are input to the digital multiplexer 500, and the digital multiplexer 500 transfers the input gain control codes to the DAC 700 on the transmission path. Then, the DAC 700 converts the transferred gain control codes into analog gain control signals and provides them to the digital demultiplexer 800. The digital demultiplexer 800 passes the gain control signals to the variable gain amplifier 310. Then, the variable gain amplifier 310 adjusts the gain of the received signal by amplifying the received signal according to the input gain control signals.

이와 같은, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치는, 종래의 반 이중 통신 시스템에서 DAC를 송신 경로와 수신 경로 모두에서 사용하는 것과는 달리, 절반의 DAC만을 이용하여 반 이중 통신 시스템에서 사용하는 자동 이득 제어 장치를 구현할 수 있다. 따라서, 본 발명의 바람직한 실시 예에 따른 자동 이득 장치를 칩에 적용하였을 때, 복잡도를 크게 줄일 수 있고, 칩의 제조비용도 줄일 수 있는 이점이 있다.As described above, the automatic gain control apparatus according to the preferred embodiment of the present invention is used in a half duplex communication system using only half of the DAC, unlike using a DAC in both a transmission path and a reception path in a conventional half duplex communication system. An automatic gain control device can be implemented. Therefore, when the automatic gain device according to the preferred embodiment of the present invention is applied to a chip, the complexity can be greatly reduced and the manufacturing cost of the chip can be reduced.

이제까지 본 발명에 대하여 그 바람직한 실시 예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본 질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims. The disclosed embodiments should, therefore, be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and all differences within the scope of equivalents thereof should be construed as being included in the present invention.

도 1은 일반적인 아날로그 방식의 자동 이득 제어 장치의 블록 구성도이다.1 is a block diagram of a general analog automatic gain control device.

도 2는 일반적인 디지털 방식의 자동 이득 제어 장치의 블록 구성도이다.2 is a block diagram of a general digital automatic gain control device.

도 3은 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 블록 구성도이다.3 is a block diagram of an automatic gain control apparatus according to a preferred embodiment of the present invention.

Claims (10)

수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 상기 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치에 있어서,Half-duplex communication including a variable gain amplifier positioned on a receiving path and adjusting a gain of the received signal according to a gain control signal, and an analog digital converter (ADC) converting the received signal passing through the variable gain amplifier into a digital received signal. In the automatic gain control device of the system, 상기 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와,A digital signal processor for generating a digital gain control code using the digital received signal and a predetermined reference signal; 상기 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와,A multiplexer for providing the generated digital gain control code to a transmission path; 상기 송신 경로 상에 위치하며, 상기 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와,A digital analog converter (DAC) positioned on the transmission path and converting the digital gain control code into the gain control signal; 상기 이득 제어 신호를 상기 가변 이득 증폭기로 전달하는 디 멀티플렉서와,A demultiplexer for delivering the gain control signal to the variable gain amplifier; 수신 모드일 경우에 상기 멀티플렉서가 상기 송신 경로 상의 DAC와 연결되도록 하고, 상기 디 멀티플렉서가 상기 가변 이득 증폭기와 연결되도록 하는 제어부A control unit for allowing the multiplexer to be coupled to a DAC on the transmission path in a receive mode and the demultiplexer to be coupled to the variable gain amplifier 를 포함하는, 자동 이득 제어 장치.Including, automatic gain control device. 제 1 항에 있어서, 상기 DAC는,The method of claim 1, wherein the DAC, 상기 반 이중 통신 시스템이 송신 모드일 경우에 송신할 신호를 아날로그 신호로 변환하는, 자동 이득 제어 장치.And converting a signal to be transmitted into an analog signal when the half duplex communication system is in a transmission mode. 제 1 항에 있어서, 상기 디지털 신호 처리부는,The method of claim 1, wherein the digital signal processing unit, 상기 디지털 수신신호의 평균전력을 계산하는 전력 감지기와,A power detector for calculating an average power of the digital received signal; 상기 계산된 수신신호의 평균전력 값에 대응하는 이득 코드를 생성하는 이득 코드 발생부와,A gain code generator for generating a gain code corresponding to the calculated average power value of the received signal; 상기 생성된 이득 코드를 제공받고, 상기 이득 코드가 지시하는 전압값과 미리 결정된 기준 전압과의 차이를 계산하고, 상기 계산된 차이가 지시하는 상기 디지털 이득 코드를 생성하는 이득 제어 코드 발생부A gain control code generator that receives the generated gain code, calculates a difference between a voltage value indicated by the gain code and a predetermined reference voltage, and generates the digital gain code indicated by the calculated difference 를 포함하는, 자동 이득 제어 장치.Including, automatic gain control device. 제 3 항에 있어서, 상기 전력 감지기에서 계산된 평균전력은,The method of claim 3, wherein the average power calculated by the power detector, 상기 디지털 수신신호의 실수 성분의 순간전력인, 자동 이득 제어 장치.Automatic gain control device, which is the instantaneous power of the real component of said digital received signal. 제 3 항에 있어서, 상기 전력 감지기에서 계산된 평균전력은,The method of claim 3, wherein the average power calculated by the power detector, 상기 디지털 수신신호의 허수 성분의 순간전력인, 자동 이득 제어 장치.And an instantaneous power of an imaginary component of said digital received signal. 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하 는 가변 이득 증폭기와 상기 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 방법에 있어서,Half-duplex including a variable gain amplifier positioned on the receiving path and adjusting the gain of the received signal according to the gain control signal, and an analog digital converter (ADC) converting the received signal through the variable gain amplifier into a digital received signal. In the automatic gain control method of the communication system, 상기 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 코드를 생성하는 과정과,Generating a digital gain code using the digital received signal and a predetermined reference signal; 상기 생성된 디지털 이득 코드를 송신 경로로 제공하는 과정과,Providing the generated digital gain code to a transmission path; 상기 송신 경로 상에서 상기 디지털 이득 코드를 상기 이득 제어 신호로 변환하는 과정과,Converting the digital gain code into the gain control signal on the transmission path; 상기 이득 제어 신호를 상기 가변 이득 증폭기로 전달하는 과정과,Transferring the gain control signal to the variable gain amplifier; 을 포함하는, 자동 이득 제어 방법.Including, automatic gain control method. 제 6 항에 있어서,The method of claim 6, 상기 반 이중 통신 시스템이 송신 모드일 경우에 송신할 디지털 신호를 아날로그 신호로 변환하는, 자동 이득 제어 방법.And converting a digital signal to be transmitted into an analog signal when the half duplex communication system is in a transmission mode. 제 6 항에 있어서, 상기 디지털 이득 코드 생성 과정은,The method of claim 6, wherein the digital gain code generation process, 상기 디지털 수신신호의 평균전력을 계산하는 과정과,Calculating an average power of the digital received signal; 상기 계산된 수신신호의 평균전력 값에 대응하는 이득 코드를 생성하는 과정 과,Generating a gain code corresponding to the average power value of the calculated received signal; 상기 이득 코드가 지시하는 전압값과 미리 결정된 기준 전압과의 차이를 계산하고, 상기 계산된 차이가 지시하는 상기 디지털 이득 코드를 생성하는 과정Calculating a difference between a voltage value indicated by the gain code and a predetermined reference voltage and generating the digital gain code indicated by the calculated difference 을 포함하는, 자동 이득 제어 방법.Including, automatic gain control method. 제 8 항에 있어서, 상기 계산된 평균전력은,The method of claim 8, wherein the calculated average power is, 상기 디지털 수신신호의 실수 성분의 순간전력인, 자동 이득 제어 방법.An instantaneous power of the real component of the digital received signal. 제 8 항에 있어서, 상기 계산된 평균전력은,The method of claim 8, wherein the calculated average power is, 상기 디지털 수신신호의 허수 성분의 순간전력인, 자동 이득 제어 방법.An instantaneous power of an imaginary component of said digital received signal.
KR1020090070627A 2008-12-08 2009-07-31 Apparatus and method for automatic gain control KR101186183B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080124311 2008-12-08
KR20080124311 2008-12-08

Publications (2)

Publication Number Publication Date
KR20100066327A KR20100066327A (en) 2010-06-17
KR101186183B1 true KR101186183B1 (en) 2012-10-02

Family

ID=42365439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070627A KR101186183B1 (en) 2008-12-08 2009-07-31 Apparatus and method for automatic gain control

Country Status (1)

Country Link
KR (1) KR101186183B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502079B1 (en) * 2011-07-05 2015-03-13 삼성탈레스 주식회사 Automatic Gain Controller Using Oversampling And Method Thereof
KR102557995B1 (en) * 2016-05-11 2023-07-20 삼성전자주식회사 Digital/analog converter and communicating device including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070237264A1 (en) 2006-04-05 2007-10-11 Kuang-Hu Huang Hybrid DC-offset reduction method and system for direct conversion receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070237264A1 (en) 2006-04-05 2007-10-11 Kuang-Hu Huang Hybrid DC-offset reduction method and system for direct conversion receiver

Also Published As

Publication number Publication date
KR20100066327A (en) 2010-06-17

Similar Documents

Publication Publication Date Title
CN103580720B (en) Same-frequency full-duplex self-interference offset device
US9287967B2 (en) Method, apparatus, and radio remote unit for transmitting wireless base band data
US20170214512A1 (en) Co-frequency and co-time full duplex terminal for receiving and transmitting signal using common antenna and communication method thereof
US10291381B2 (en) Co-time, co-frequency full-duplex terminal and system
US8340214B2 (en) Method and apparatus for generating predistortion signal
JP2005537727A (en) Method and apparatus for receiving a differential ultra-wideband signal
WO2012103856A2 (en) Device and method for communications correction
CN111092633B (en) System and method for increasing excitation distance of transmit-receive separation backscatter communication
US6744316B2 (en) Method and apparatus far reduction of distortion in a transmitter
KR101186183B1 (en) Apparatus and method for automatic gain control
CN102027675B (en) WCDMA AGC receiver SNR adjustment and signalling
CN202221998U (en) Mixed-mode signal transceiving machine
WO1999046871A1 (en) Cdma base station and method of transmission power control
EP1891734A1 (en) Method and arrangement for improved feeder sharing in a telecommunication system
CN1750432B (en) Antenna direction regulating method and OFDM receiving device
CN104283826A (en) Digital compensation method, device and duplexer
WO2003071695A1 (en) Point-to-multipoint burst modem automatic gain control
KR100644235B1 (en) Receiving apparatus of wireless lan system using ofdm
WO2020103433A1 (en) Method and apparatus for adaptive cancellation of passive intermodulation signal, and application device
JP5074321B2 (en) Wireless communication device
CN113517927B (en) Atmospheric turbulence disturbance self-adaptive cancellation method, device and communication system
US11955996B2 (en) Signal processing chip and communications device
TWI429208B (en) Rf front end circuit
JP3891270B2 (en) Automatic gain controller
CN216313076U (en) Circuit for eliminating electromagnetic interference signal leaked by transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee