KR101182155B1 - Semiconductor device and method for forming metal thin film - Google Patents

Semiconductor device and method for forming metal thin film Download PDF

Info

Publication number
KR101182155B1
KR101182155B1 KR1020110047833A KR20110047833A KR101182155B1 KR 101182155 B1 KR101182155 B1 KR 101182155B1 KR 1020110047833 A KR1020110047833 A KR 1020110047833A KR 20110047833 A KR20110047833 A KR 20110047833A KR 101182155 B1 KR101182155 B1 KR 101182155B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
electroplating
metal nanoparticles
forming
Prior art date
Application number
KR1020110047833A
Other languages
Korean (ko)
Inventor
권오중
최인수
임태호
김광환
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020110047833A priority Critical patent/KR101182155B1/en
Application granted granted Critical
Publication of KR101182155B1 publication Critical patent/KR101182155B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

PURPOSE: A semiconductor device and a method of forming a metal thin film are provided to perform electroplating without the formation of a seed layer by adsorbing a metal nano particle on a high resistive substrate. CONSTITUTION: A diffusion barrier layer(106) is formed on a substrate. A natural oxide film exists on the surface of the diffusion barrier layer. A metal nano particle(108) is adsorbed on the surface of the diffusion barrier layer. A diameter of the metal nano particle is 1 to 6nm. A plating layer(110) covers the metal nano particle. The plating layer comprises one or more things among copper, silver, platinum, cobalt, and tin. An insulating layer is comprised of a first insulating layer(102) and a second insulating layer(104).

Description

반도체 장치 및 금속박막 형성방법{Semiconductor device and method for forming metal thin film}Semiconductor device and method for forming metal thin film

본 발명은 반도체 장치 및 금속박막 형성방법에 관한 것으로, 보다 상세하게는 금속 나노입자를 흡착시킨 후 전해도금을 통해 금속박막을 형성하는 방법 및 이를 이용하여 제조된 반도체 장치에 관한 것이다.
The present invention relates to a semiconductor device and a method for forming a metal thin film, and more particularly, to a method for forming a metal thin film through electroplating after adsorbing metal nanoparticles and a semiconductor device manufactured using the same.

반도체 장치가 고집적화됨에 따라 반도체 장치의 속도는 게이트의 속도 지연이 아닌 배선 사이의 RC 속도지연에 의하여 크게 영향을 받게 되었다. 이러한 문제를 해결하기 위하여 저항이 낮은 구리 배선과 유전율이 낮은 저유전체가 도입되었다. 현재 구리 배선은 다마신 공정(damascene process)이라는 방법을 이용하여 진행되고 있다. 다마신 공정을 이용하여 구리 배선을 형성하는 방법에는 화학적 기상 증착법(chemical vapor deposition), 물리적 기상 증착법(physical vapor deposition), 단원자층 증착법(atomic layer deposition) 및 전해/무전해 도금 전착법(electro/electroless deposition) 등이 있다. 이 중 전해도금이 공정 조건이 쉽고, 생산원가가 낮으며, 부드러운 박막 표면을 형성할 수 있다는 장점 때문에 널리 사용되고 있다.As semiconductor devices have been highly integrated, the speed of semiconductor devices has been greatly influenced by the RC speed delay between wirings, not the speed delay of gates. In order to solve this problem, low-resistance copper interconnects and low-dielectric dielectrics have been introduced. Currently, copper wiring is carried out using a method called a damascene process. The method of forming copper wiring using the damascene process includes chemical vapor deposition, physical vapor deposition, atomic layer deposition, and electrolytic / electroless plating electrodeposition. electroless deposition). Among them, electroplating is widely used because of the advantages of easy process conditions, low production costs, and the ability to form smooth thin film surfaces.

그러나 전해도금 방법은 고비저항 기판에 적용할 경우 전기를 전달하기 위한 씨앗층(seed layer)이 필요하다는 단점을 가지고 있다. 대부분의 씨앗층은 저항이 낮은 구리를 사용하며, 물리 기상 증착법으로 확산방지막 위에 형성한다. 그러나 계속되는 반도체 선폭의 감소로 단차 도포성이 취약한 기존의 물리 기상 증착법은 더 얇고 균일한 씨앗층 형성에 어려움을 주고 있다. 균일하지 못한 씨앗층은 구리 전해 도금 이후에 여러 결함을 야기할 수 있다. However, the electroplating method has a disadvantage in that a seed layer is required to transfer electricity when applied to a high resistivity substrate. Most seed layers use low-resistance copper and are formed on the diffusion barrier by physical vapor deposition. However, the conventional physical vapor deposition method, which has a weak step coverage due to the continuous reduction in semiconductor line width, has difficulty in forming a thinner and more uniform seed layer. Uneven seed layers can cause various defects after copper electroplating.

이러한 문제점을 해결하기 위해 현재에는 씨앗층 없이 구리선을 확산방지막 위에 직접 형성하는 직접 전해도금(direct electroplating)이 그 대안으로 고려되고 있다. 직접 전해도금을 가능하게 하기 위하여 기존의 높은 비저항을 가지는 탄탈륨(Ta) 또는 티타늄(Ti) 계열의 확산방지막을 비교적 전해 도금에 용이한 루테늄(Ru), 코발트(Co) 등으로 대체하는 연구가 활발히 진행되고 있지만, 아직 루테늄과 코발트 확산방지막에 대한 연구는 부족한 상태이며 기존의 씨앗층 대비 성능이 좋지 않아서 양산 단계에서의 실질적인 대안은 뚜렷이 나타나지 않은 상태이다.
In order to solve this problem, direct electroplating, which directly forms a copper wire on the diffusion barrier layer without a seed layer, is currently considered as an alternative. In order to enable direct electroplating, studies are being actively conducted to replace the existing high-resistance tantalum (Ta) or titanium (Ti) -based diffusion barriers with ruthenium (Ru) and cobalt (Co), which are relatively easy to electrolytic plating. Although progress is being made, studies on ruthenium and cobalt diffusion barriers are still insufficient, and their performance is not as good as that of the existing seed layer.

본 발명은 목적은 씨앗층 형성공정 없이 직접 전해도금이 가능하며, 35nm 이하의 미세패턴 제작이 가능하고, 초등각 전착이 가능한 금속박막 형성방법 및 이를 이용하여 제조된 반도체 장치를 제공하는 것이다.
An object of the present invention is to provide a method for forming a metal thin film capable of direct electroplating without a seed layer forming process, a micropattern of 35 nm or less, and an elemental electrodeposition, and a semiconductor device manufactured using the same.

본 발명의 하나의 관점은 반도체 장치에 관한 것이다. 상기 반도체 장치는 기판 상에 존재하는 확산방지막; 상기 확산방지막 표면에 흡착된 금속 나노입자; 및 상기 금속 나노입자를 덮는 도금막을 포함한다.One aspect of the invention relates to a semiconductor device. The semiconductor device includes a diffusion barrier layer on the substrate; Metal nanoparticles adsorbed on the diffusion barrier layer; And a plating film covering the metal nanoparticles.

상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물일 수 있다.The diffusion barrier layer may be titanium (Ti), tannium (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) or nitride thereof.

상기 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함할 수 있다.The metal nanoparticles include any one or more of palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), and cobalt (Co). can do.

상기 금속 나노입자의 입경은 1nm 내지 6nm일 수 있다.The particle diameter of the metal nanoparticles may be 1nm to 6nm.

상기 도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다.
The plating layer may include at least one of copper (Cu), silver (Ag), platinum (Pt), cobalt (Co), and tin (Sn).

본 발명의 다른 관점은 금속박막 형성방법에 관한 것이다. 상기 금속박막 형성방법은 기판 상에 금속 나노입자를 흡착시키는 단계; 및 상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계를 포함한다.Another aspect of the invention relates to a metal thin film forming method. The metal thin film forming method includes adsorbing metal nanoparticles on a substrate; And forming an electroplating film on the surface of the substrate through electroplating using the metal nanoparticles as a catalyst.

상기 기판은 상기 기판 상에 형성된 확산방지막을 포함하며, 상기 기판 상에 금속 나노입자를 흡착시키는 단계 이전에, 상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계를 포함할 수 있다.The substrate may include a diffusion barrier formed on the substrate, and before the adsorbing metal nanoparticles on the substrate, the substrate may include removing a natural oxide film present on a surface of the diffusion barrier.

상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물일 수 있다.The diffusion barrier layer may be titanium (Ti), tannium (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) or nitride thereof.

상기 확산방지막은 비저항이 10μΩcm 내지 200μΩcm일 수 있다.The diffusion barrier layer may have a specific resistance of 10 μΩcm to 200 μΩcm.

상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계에서, 상기 자연산화막은 산성 용액을 이용한 습식식각에 의해 제거될 수 있다.In the step of removing the natural oxide film existing on the surface of the diffusion barrier, the natural oxide film may be removed by wet etching using an acidic solution.

상기 기판 상에 금속 나노입자를 흡착시키는 단계는 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계; 상기 금속 나노입자를 여과하여 용매에 재분산하여 표면활성화 용액을 준비하는 단계; 및 상기 표면활성화 용액과 상기 기판 표면을 접촉시키는 단계를 포함할 수 있다.Adsorbing the metal nanoparticles on the substrate may include forming the metal nanoparticles in a solution including a metal salt, a surfactant, and a reducing agent; Filtering the metal nanoparticles and redispersing the same in a solvent to prepare a surface activation solution; And contacting the surface activation solution with the substrate surface.

상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni), 루테늄(Ru), 또는 코발트(Co) 중 어느 하나 이상을 포함할 수 있다.In the step of forming the metal nanoparticles with a solution containing the metal salt, a surfactant and a reducing agent, the metal salt is palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), ruthenium (Ru), or cobalt (Co) may include any one or more.

상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 계면활성제는 PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, 지방 아민, 지방산 또는 염소 중 어느 하나 이상을 포함할 수 있다.In the step of forming the metal nanoparticles with a solution containing the metal salt, surfactant and reducing agent, the surfactant is any one of PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, fatty amine, fatty acid or chlorine It may contain the above.

상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 환원제는 에틸렌글리콜, TEG, 에탄올, 수소화붕소나트륨, 히드라진, EDOT, D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산 또는 구연산나트륨 중 어느 하나 이상을 포함할 수 있다.In the step of forming the metal nanoparticles with a solution containing the metal salt, a surfactant and a reducing agent, the reducing agent is ethylene glycol, TEG, ethanol, sodium borohydride, hydrazine, EDOT, D-glucose, CNCH 2 COOK, glycerol, asco It may include any one or more of the big acid or sodium citrate.

상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다.In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the electroplating film is copper (Cu), silver (Ag), platinum (Pt), cobalt (Co) and tin ( Sn) may be included.

상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금을 위한 도금액의 pH가 1 내지 13이며, 상기 도금액의 온도는 10℃ 내지 80℃일 수 있다.In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the pH of the plating solution for the electroplating is 1 to 13, the temperature of the plating solution may be 10 ℃ to 80 ℃ have.

상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금은 정전압 또는 정전류을 인가하거나 펄스를 인가하여 수행되며, 전착 전압은 -0.2V 내지 -1.5V일 수 있다.
In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the electroplating is performed by applying a constant voltage or a constant current or a pulse, the electrodeposition voltage is -0.2V to -1.5V Can be.

본 발명에 따르면 고비저항 기판에 금속 나노입자를 흡착시킴으로써 씨앗층 형성없이 전해도금을 수행할 수 있는 잇점이 있다. 특히, 반도체 공정에서, 확산방지막 위에 씨앗층 없이 직접 전해도금으로 금속 박막을 형성시킬 수 있으며, 미세패턴의 제조가 가능하고, 취약한 단차 도포성으로 인한 씨앗층 결함 문제를 해결할 수 있다.
According to the present invention, by adsorbing metal nanoparticles on a high resistivity substrate, there is an advantage in that electroplating can be performed without forming a seed layer. In particular, in the semiconductor process, it is possible to form a metal thin film by electroplating directly without a seed layer on the diffusion barrier, it is possible to manufacture a fine pattern, and solve the problem of seed layer defects due to poor step coating property.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부 구성 단면도이다.
도 2는 본 발명의 일 실시예에 따른 금속박막 형성방법의 공정 흐름도이다.
도 3은 본 발명의 일 실시예에 따라 합성한 팔라듐 나노입자의 표면 전하를 pH에 따라 측정한 그래프이다.
도 4는 본 발명의 일 실시예에 따라 구리 전해도금 용액에서 표면 활성화를 거친 기판과 그렇지 않은 기판의 LSV(Linear Sweep Voltammetry) 그래프를 나타낸 도면이다.
도 5는 표준 칼로멜 전극 대비 -750mV 에서 50초간 정전압 전착을 한 뒤 표면의 전자 현미경 사진이다.
1 is a partial cross-sectional view of a semiconductor device in accordance with an embodiment of the present invention.
2 is a process flowchart of a metal thin film forming method according to an embodiment of the present invention.
Figure 3 is a graph measuring the surface charge of palladium nanoparticles synthesized according to an embodiment of the present invention according to pH.
FIG. 4 illustrates a linear sweep voltammetry (LSV) graph of a substrate that has undergone surface activation and a substrate that is not activated in a copper electroplating solution according to an embodiment of the present invention.
5 is an electron micrograph of the surface after constant voltage electrodeposition for 50 seconds at -750 mV compared to a standard caramel electrode.

이하 첨부된 도면들을 참조하여 본 발명에 따른 반도체 장치 및 금속박막 형성방법의 일 실시예를 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, an embodiment of a semiconductor device and a metal thin film forming method according to the present invention will be described with reference to the accompanying drawings. In this process, the thickness of the lines or the size of the components shown in the drawings may be exaggerated for clarity and convenience of description. Further, terms to be described below are defined in consideration of the functions of the present invention, which may vary according to the intention or custom of the user, the operator. Therefore, the definitions of these terms should be made based on the contents throughout the specification.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부 구성 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 기판(100), 절연막(102, 104), 확산방지막(106), 금속 나노입자(108), 전해도금막(110) 및 캡핑막(112) 등을 포함할 수 있다. 도시된 예는 집적회로 반도체 장치를 구성하는 금속 배선을 나타낸 것이나 본 발명이 도시된 배선 구조에만 한정되는 것은 아니다.1 is a partial cross-sectional view of a semiconductor device in accordance with an embodiment of the present invention. Referring to FIG. 1, a semiconductor device according to an embodiment of the present invention may include a substrate 100, insulating films 102 and 104, a diffusion barrier film 106, metal nanoparticles 108, an electroplating film 110, and a cap. Ping film 112 and the like. The illustrated example shows a metal wiring constituting an integrated circuit semiconductor device, but the invention is not limited to the wiring structure shown.

절연막(102, 104)은 제1절연막(102)과 제2절연막(104)으로 이루어진 다층박막일 수 있다. 다른 예로 절연막은 제1절연막(102)과 제2절연막(104)의 구별이 없는 하나의 절연막일 수도 있다. 경우에 따라서는 이러한 절연막이 존재하지 않을 수도 있다. 절연막(102, 104)은 유기 절연물 또는 무기 절연물을 포함할 수 있다. 예를 들어, 실리콘산화물(SiO2)를 포함하는 절연물일 수 있다. 또 다른 예를 들어, 블랙 다이아몬드, FSG(fluorine silicate glass), SiOC, 폴리이미드, HSQ(hydrogen silsesquioxanes), PAE(poly alylene ethers), BCB(bisbenzocycle butenes), FPI(fluoro-polyimides), EPI(fluoro-polyinide), 비정질불화탄소(α-C:F, amprphous flurorocarbon), 파릴렌, PTEEE(polyfluro tetraethylene), 나노다공질실리카 등으로 이루어질 수도 있으며, 본 발명이 전술한 절연물의 종류에 제한되는 것은 아니다.The insulating layers 102 and 104 may be a multilayer thin film formed of the first insulating layer 102 and the second insulating layer 104. As another example, the insulating film may be one insulating film that does not distinguish between the first insulating film 102 and the second insulating film 104. In some cases, such an insulating film may not exist. The insulating layers 102 and 104 may include an organic insulator or an inorganic insulator. For example, it may be an insulator including silicon oxide (SiO 2 ). For example, black diamond, fluorine silicate glass (FSG), SiOC, polyimide, hydrogen silsesquioxanes (HSQ), poly alylene ethers (PAE), bisbenzocycle butenes (BCB), fluoro-polyimides (FPI), fluoro (EPI) -polyinide), amorphous fluorocarbon (α-C: F, amprphous flurorocarbon), parylene, PTEEE (polyfluro tetraethylene), nanoporous silica and the like, but the present invention is not limited to the above-described type of insulator.

확산방지막(106)은 고비저항 금속막 또는 금속질화막일 수 있는데, 전해도금막(110)을 구성하는 금속원자가 절연막(102, 104)으로 확산하는 것을 방지하는 역할을 수행할 수 있다. 예를 들어, 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물 등을 포함할 수 있으며, 화학기상증착(CVD: Chemical Vapor Deposition) 또는 스퍼터링(sputtering)과 같은 물리기상증착(PVD: Physical Vapor Depostion) 방법에 의해 형성할 수 있으나 확산방지막(106)의 재질 및 형성방법에 제한이 있는 것은 아니다.The diffusion barrier layer 106 may be a high resistivity metal layer or a metal nitride layer. The diffusion barrier layer 106 may serve to prevent the metal atoms constituting the electroplating layer 110 from diffusing into the insulating layers 102 and 104. For example, titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) or nitrides thereof, and the like, and chemical vapor deposition (CVD) : It may be formed by a physical vapor deposition (PVD) method such as chemical vapor deposition (PSPD) or sputtering, but the material and formation method of the diffusion barrier layer 106 are not limited.

금속 나노입자(108)는 확산방지막(106)의 표면에 흡착되어 존재하는 금속 나노입자로써, 초기 전해도금의 핵(nuclei)으로서의 기능을 수행할 수 있다. 금속 나노입자(108)는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 나노입자일 수 있다. 금속 나노입자(108)의 입경은 6nm 이하인 것이 바람직하다. 6nm 이하일 경우에 금속 나노로 인한 박막의 저항증가를 감소시키고, 최근의 35nm 이하의 미세패턴 공정에 적용이 용이할 수 있다. 제작 상의 잇점을 고려하여 금속 나노입자의 입경은 1nm 내지 6nm인 것이 보다 유효할 수 있다.The metal nanoparticles 108 are metal nanoparticles that are adsorbed on the surface of the diffusion barrier layer 106 and may function as nuclei of the initial electroplating. The metal nanoparticles 108 may be any one or more of palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), and cobalt (Co). It may be a nanoparticle comprising a. It is preferable that the particle diameter of the metal nanoparticle 108 is 6 nm or less. In the case of 6 nm or less, the increase in resistance of the thin film due to the metal nanoparticles may be reduced, and it may be easily applied to the recent micropattern process of 35 nm or less. In consideration of the manufacturing advantages, the particle size of the metal nanoparticles may be more effective to be 1nm to 6nm.

전해도금막(110)은 금속 나노입자(108)를 촉매로 한 전해도금에 의해 생성되며, 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다. 전해도금막(110) 상에는 캡핑막(112)이 존재할 수 있다. 캠핑막(112)은 실리콘 나이트라이드, 실리콘 카바이드, CoWP, 코발트 나이트라이드, Ta-함유 캡핑막 등 다양한 물질로 이루어질 수 있으며 캡핑막(112)의 재질 및 형성방법에 제한이 있는 것은 아니다.
The electroplating film 110 is formed by electroplating with the metal nanoparticles 108 as a catalyst, and any of copper (Cu), silver (Ag), platinum (Pt), cobalt (Co), and tin (Sn). It may include one or more. The capping film 112 may be present on the electroplating film 110. The camping film 112 may be made of various materials such as silicon nitride, silicon carbide, CoWP, cobalt nitride, Ta-containing capping film, and the capping film 112 may not be limited in material and formation method.

도 2는 본 발명의 일 실시예에 따른 금속박막 형성방법의 공정 흐름도이다. 도 2를 참조하면, 먼저, 기판 상에 존재하는 자연산화막을 제거할 수 있다(S100). 본 발명에서 막(층)이 다른 막(층) 또는 기판 '상', '상부'에 있다고 언급되는 경우에 그것은 다른 막(층) 또는 기판 상에 직접 형성되는 경우는 물론 그들 사이에 다른 막(층)이 개재되는 경우를 포함한다.2 is a process flowchart of a metal thin film forming method according to an embodiment of the present invention. Referring to FIG. 2, first, a natural oxide film existing on a substrate may be removed (S100). When it is mentioned in the present invention that a film (layer) is on another film (layer) or substrate 'top', 'top' it is formed directly on another film (layer) or substrate as well as other films between them ( Layer) is included.

한편, 상기 자연산화막 제거 공정은 경우에 따라서 생략될 수 있다. 즉, 인라인 공정으로 진행되거나 자연산화막이 미미하게 존재하는 경우 등에는 생략될 수도 있다. On the other hand, the natural oxide film removal process may be omitted in some cases. That is, the process may be omitted in the case where the process proceeds to the in-line process or the natural oxide film is insignificant.

확산방지막(고비저항 금속막 또는 금속질화막)이 형성된 기판(이하 '고비저항 기판'과 병용)의 금속막 또는 금속질화막의 표면에는 자연산화막이 존재할 수 있으며, 금속 나노입자의 균일한 흡착을 돕기 위하여 고비저항 금속막 또는 금속질화막 표면에 존재하는 자연산화막을 제거하는 것이 바람직하다. 상기 고비저항 금속막 또는 금속질화막은 확산방지 기능을 수행하는 것으로서, 예를 들어, 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물 등으로 이루어질 수 있다. 또한, 비저항은 10μΩcm 내지 200μΩcm 범위일 수 있다.A natural oxide film may be present on the surface of the metal film or the metal nitride film of the substrate on which the diffusion barrier film (high resistivity metal film or metal nitride film) is formed (hereinafter used in combination with the 'high resistivity substrate'), and to help uniformly adsorb the metal nanoparticles. It is preferable to remove the natural oxide film present on the surface of the high resistivity metal film or the metal nitride film. The high resistivity metal film or metal nitride film is a diffusion preventing function, for example, titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) ) Or nitrides thereof. In addition, the specific resistance may range from 10 μΩcm to 200 μΩcm.

자연산화막 제거 방법에 제한이 있는 것은 아니다. 예를 들어, 산성 식각용액을 이용한 습식식각에 의해 제거할 수 있다. 또 다른 예를 들어, 플라즈마 가스를 이용한 건식식각에 의해 제거할 수도 있다. There is no limit to the removal method of the natural oxide film. For example, it may be removed by wet etching using an acidic etching solution. For another example, it may be removed by dry etching using plasma gas.

자연산화막 제거를 위한 산성 용액의 예로, 불산(HF)과 질산(HNO3)의 혼합용액을 들 수 있다. 상기 식각용액의 농도는 불산 1 vol% 내지 10 vol%, 질산 1 vol% 내지 10 vol%일 수 있으며, 바람직하게는 불산 1 vol% 내지 5 vol%, 질산 1 vol% 내지 5 vol%일 수 있다. 그리고 식각용액으로 처리해야 하는 시간은 고비저항 금속막 또는 금속질화막의 종류 및 두께에 따라 달라질 수 있으나 3분 내지 30분일 수 있다.
As an example of an acidic solution for removing a natural oxide layer, a mixed solution of hydrofluoric acid (HF) and nitric acid (HNO 3 ) may be mentioned. The concentration of the etching solution may be 1 vol% to 10 vol% hydrofluoric acid, 1 vol% to 10 vol% nitric acid, preferably 1 vol% to 5 vol% hydrofluoric acid, and 1 vol% to 5 vol% nitric acid. . The time to be treated with the etching solution may vary depending on the type and thickness of the high resistivity metal film or the metal nitride film, but may be 3 to 30 minutes.

다음, 자연산화막이 제거된 고비저항 금속막 또는 금속질화막 표면에 금속 나노입자를 흡착시켜 그 표면을 활성화시킨다(S200). 금속 나노입자의 흡착은 금속 나노입자를 포함한 용액을 기판에 침지하거나 상기 용액을 기판 상에 떨어뜨리는 방법을 사용할 수 있다. 다른 예를 들어, 기상합성법으로 금속 나노입자를 직접 확산방지막에 형성할 수도 있다.Next, metal nanoparticles are adsorbed on the surface of the high resistivity metal film or the metal nitride film from which the natural oxide film is removed (S200). Adsorption of the metal nanoparticles may use a method of immersing a solution containing the metal nanoparticles into a substrate or dropping the solution onto the substrate. As another example, the metal nanoparticles may be directly formed on the diffusion barrier by vapor phase synthesis.

이하에서는 금속 나노입자를 형성하고(S2001), 이 금속 나노입자를 용매에 재분산하여 표면활성화 용액을 제조한(S2002) 후, 상기 표면활성화 용액과 기판을 접촉시켜(S2003) 금속 나노입자를 흡착시키는 방법을 기준으로 설명하도록 한다.Hereinafter, metal nanoparticles are formed (S2001), the metal nanoparticles are redispersed in a solvent to prepare a surface activation solution (S2002), and the surface activation solution is brought into contact with the substrate (S2003) to adsorb the metal nanoparticles. Explain based on how to make it.

금속 나노입자의 제조방법을 살펴보면, 금속 나노입자는 건식 방법으로 제조되거나 습식 방법으로 제조된 것 두 가지 다 본 발명에서 활용할 수 있다. 즉 표면활성화 용액을 만들기 위하여 문제가 되지 않으면 금속 나노입자 제조 공정은 특별히 제한되지 않는다. 예를 들어, 아크방전법, 스터터링법, 냉동용해법(cryomelting)에 의해 구리(Cu), 니켈(Ni), 코발트(Co) 등의 나노입자를 제조할 수 있다. 다른 예를 들어, 유기금속화합물의 열분해법, 침전법 등의 액상법(습식 방법)에 의해 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 은(Ag) 등으로 이루어진 나노입자를 제조할 수 있다.Looking at the manufacturing method of the metal nanoparticles, both of the metal nanoparticles are produced by the dry method or by the wet method can be utilized in the present invention. That is, the metal nanoparticle manufacturing process is not particularly limited unless it is a problem to make a surface activation solution. For example, nanoparticles such as copper (Cu), nickel (Ni), and cobalt (Co) may be manufactured by an arc discharge method, a stuttering method, or cryomelting. For example, it is composed of platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), silver (Ag) and the like by a liquid phase method (wet method) such as pyrolysis and precipitation of an organometallic compound. Nanoparticles can be prepared.

금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 나노입자 일 수 있다. 나노입자의 크기는 전착하고자 하는 박막의 두께에 따라 달라지겠지만, 바람직하게는 6nm 이하, 보다 바람직하게는 1nm 내지 6nm일 수 있다.The metal nanoparticles include any one or more of palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), and cobalt (Co). It may be a nanoparticle. The size of the nanoparticles will vary depending on the thickness of the thin film to be electrodeposited, but may be preferably 6 nm or less, more preferably 1 nm to 6 nm.

습식 방법에 의한 금속 나노입자의 일 제조예를 살펴보면, 금속염, 계면활성제 및 환원제를 포함하는 용액으로부터 금속 나노입자를 제조할 수 있다. 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 또는 코발트(Co)를 포함하는 금속염일 수 있으며, 금속염의 농도는 0.001M 내지 0.02M일 수 있다. Looking at one example of the production of metal nanoparticles by the wet method, metal nanoparticles can be prepared from a solution containing a metal salt, a surfactant and a reducing agent. The metal salt may be a metal salt including palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni) or cobalt (Co), The concentration of the metal salt may be 0.001M to 0.02M.

계면활성제에 제한이 있는 것은 아니다. 예를 들어 PVP(polyvinylpyrrolidone), CTAB(cetyltrimethylammonium Bromide), DTAB(dodecyltrimethylammonium bromide), MTAB(meristyltrimethylammonium bromide), OTAB(octadecyltrimethylammonium bromide), TOPO(tri-n-octylphosphine oxide), SDS(sodium dodecylsulfate), OAm(oleylamine), 지방 아민(fatty amine), 지방산 또는 염소 중 어느 하나 이상을 포함할 수 있다.There is no limitation to the surfactant. For example, polyvinylpyrrolidone (PVP), cetyltrimethylammonium Bromide (CTAB), dodecyltrimethylammonium bromide (DTAB), meristyltrimethylammonium bromide (MTAB), octadecyltrimethylammonium bromide (OTAB), tri-n-octylphosphineoxide (DOO), and ODSAsm (sulfate) oleylamine, fatty amine, fatty acid, or chlorine.

계면활성제의 농도는 PVP의 경우 0.010M 내지 0.200M, CTAB의 경우 0.001M 내지 0.020M인 것이 바람직하다. The concentration of the surfactant is preferably 0.010M to 0.200M for PVP and 0.001M to 0.020M for CTAB.

환원제에 제한이 있는 것은 아니며, 에틸렌글리콜, TEG(tetraethylene glycol), 에탄올, 수소화붕소나트륨, 히드라진(hydrazine), EDOT(3,4-ethylenedioxythiophene), D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산(ascorbic acid) 또는 구연산나트륨 중 어느 하나 이상을 포함하는 환원제를 사용할 수 있다.There are no restrictions on the reducing agent: ethylene glycol, TEG (tetraethylene glycol), ethanol, sodium borohydride, hydrazine, EDOT (3,4-ethylenedioxythiophene), D-glucose, CNCH 2 COOK, glycerol, ascorbic acid (Ascorbic acid) or sodium citrate can be used a reducing agent containing at least one.

이후 석출된 금속 나노입자를 분리(여과)하여 세척한 후 용매 (재)분산하여 표면활성화 용액을 제조할 수 있다. 금속 나노입자를 여과한 후 분산(재분산)시키기 위한 용매에 제한은 없으나 물 또는 알콜을 사용할 수 있다. 바람직하게는 분산성이 우수한 에탄올, 부탄올 등의 알콜을 사용할 수 있다.
Thereafter, the precipitated metal nanoparticles may be separated (filtered) and washed, followed by solvent (re) dispersion to prepare a surface activation solution. The solvent for dispersing (redispersing) the metal nanoparticles after filtering is not limited, but water or alcohol may be used. Preferably, alcohols such as ethanol and butanol having excellent dispersibility can be used.

이후 제조된 표면활성화 용액과 기판을 접촉시켜 금속 나노입자를 기판 상에 흡착시킬 수 있다. 고비저항 기판에 흡착되는 나노입자의 밀도는 나노입자를 포함하는 표면활성화 용액의 농도와 단위 면적당 적용되는 용액의 부피에 따라 달라지겠지만 바람직하게는 나노입자의 농도 0.1g/L 내지 0.4g/L 사이의 표면활성화 용액을 사용할 경우 1.5cm X 1.5cm 에 적용되는 표면활성화 용액의 부피는 0.05mL 내지 0.2mL가 바람직하다.Thereafter, the prepared surface activation solution may be contacted with the substrate to adsorb the metal nanoparticles onto the substrate. The density of the nanoparticles adsorbed on the high resistivity substrate will depend on the concentration of the surface activation solution containing the nanoparticles and the volume of the solution applied per unit area, but preferably between 0.1 g / L and 0.4 g / L When using the surface activation solution of the volume of the surface activation solution applied to 1.5cm X 1.5cm is preferably 0.05mL to 0.2mL.

또한 표면활성화 용액의 나노입자는 고비저항 기판에 적용한 후 표면 전하 차이에 의하여 기판에 흡착될 것이므로 금속 나노입자로 활성화된 고비저항 기판을 건조시킬 수도 있으나 건조시키지 않아도 이후의 전해도금에는 영향이 없다. 또한 표면활성화 용액으로 고비저항 기판을 처리할 시 표면활성화 용액의 온도는 10℃ 내지 90℃인 것이 바람직하다. 고비저항 기판을 건조시킬 경우 자연 건조 및 진공 건조가 가능하며 영하의 온도에서 용액을 승화시키는 방법도 가능하다.
In addition, since the nanoparticles of the surface activation solution will be adsorbed onto the substrate by the surface charge difference after being applied to the high resistivity substrate, it is possible to dry the high resistivity substrate activated by the metal nanoparticles, but there is no effect on subsequent electroplating without drying. In addition, when the high resistivity substrate is treated with the surface activation solution, the temperature of the surface activation solution is preferably 10 ° C to 90 ° C. When the high resistivity substrate is dried, natural drying and vacuum drying are possible, and a method of subliming the solution at subzero temperatures is also possible.

다음, 전해도금을 통해 상기 기판 표면에 금속박막(전해도금막)을 형성한다(S300). 전해도금막은 단층 또는 다층으로 형성될 수 있다. 다층으로 형성시 서로 다른 금속을 전해도금할 수도 있고 동일한 금속을 다층으로 전해도금할 수도 있다.Next, a metal thin film (electrolytic plating film) is formed on the surface of the substrate through electroplating (S300). The electroplating film may be formed in a single layer or multiple layers. When forming a multilayer, different metals may be electroplated, or the same metal may be electroplated in multiple layers.

전해도금은 대기 분위기와 10℃ 내지 80℃ 의 온도 조건에서 전해도금 용액(도금액)에 나노 입자로 표면 활성화시킨 기판을 넣은 후 환원 전위를 인가하여 수행될 수 있다. 전해도금을 위한 도금액에 제한이 있는 것은 아니다. 예를 들어, 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 또는 주석(Sn) 도금액 등을 들 수 있다. 도금액의 금속 이온의 농도는 0.1M 내지 0.5M이 바람직하다.Electroplating may be performed by placing a substrate surface-activated with nanoparticles in an electroplating solution (plating solution) in an air atmosphere and a temperature condition of 10 ° C to 80 ° C and then applying a reduction potential. There is no restriction on the plating solution for electroplating. For example, copper (Cu), silver (Ag), platinum (Pt), cobalt (Co), tin (Sn) plating liquid, etc. are mentioned. The concentration of metal ions in the plating liquid is preferably 0.1M to 0.5M.

전해도금 시 정전압 또는 정전류를 인가하거나 펄스를 인가하여 수행되며, 인가된 환원 전위(전착 전압)는 표면 칼로멜 전극(standard calomel electrode)에 대하여 -0.2V 내지 -1.5V일 수 있으나 도금액의 특성에 따라 달라질 수 있다. 또한, 전해도금 시 정전압, 정전류를 인가하거나 펄스를 인가할 수도 있다. 전착 전류는 0.1 mA 내지 50 mA 일 수 있으며, 도금액의 pH 범위는 1 내지 13, 바람직하게는 1 내지 10일 수 있다.In electroplating, it is performed by applying constant voltage or constant current or applying pulse. The applied reduction potential (electrode voltage) may be -0.2V to -1.5V with respect to the standard calomel electrode, but depending on the characteristics of the plating solution. Can vary. In addition, during electroplating, a constant voltage, a constant current, or a pulse may be applied. The electrodeposition current may be 0.1 mA to 50 mA, and the pH range of the plating liquid may be 1 to 13, preferably 1 to 10.

상기 도금액이 구리 전해도금 용액인 경우, 구리 전해도금 용액의 바람직한 구리 이온 농도는 0.1M 내지 0.5M 이며, 바람직한 환원 전위는 -0.2V 내지 -1.5V이다. 구리 전해도금 용액의 pH 는 1 내지 9 사이가 적당하다. 이 밖에 다른 전해도금 용액의 경우에도 금속 이온의 농도는 0.1M 내지 0.5M이 바람직하다.When the plating solution is a copper electroplating solution, the preferred copper ion concentration of the copper electroplating solution is 0.1M to 0.5M, and the preferred reduction potential is -0.2V to -1.5V. The pH of the copper electroplating solution is suitably between 1 and 9. In addition, in the case of other electroplating solutions, the concentration of metal ions is preferably 0.1M to 0.5M.

또한, 도금액으로 금속박막을 형성하기 위한 전착 시간은 인가된 전압과 목표로 하는 두께에 따라 다를 수 있으나, 바람직하게는 3초 내지 10,000초일 수 있다.In addition, the electrodeposition time for forming the metal thin film from the plating liquid may vary depending on the applied voltage and the target thickness, but may preferably be 3 seconds to 10,000 seconds.

본 발명에 따라 고비저항 기판에 금속박막을 형성하는 일예는 하기와 같다.An example of forming a metal thin film on a high resistivity substrate according to the present invention is as follows.

탄탈륨과 같은 고비저항 기판 표면에 형성되어 있는 산화막을 제거하기 위하여 불산 1vol% 내지 5vol%, 질산 1vol% 내지 5vol% 를 포함한 식각용액으로 탄탄륨 표면을 3분 내지 10분 동안 식각한다. 식각된 표면에 습식 방법 또는 건식 방법으로 합성된 1nm 내지 6nm 크기의 팔라듐, 금, 백금, 은, 구리, 로듐, 니켈, 루테늄, 또는 코발트 나노입자를 농도 0.005M 내지 0.010M로 포함한 나노입자 용액(표면활성화 용액)으로 고비저항 기판에 1.5cm X 1.5cm 당 0.05ml 내지 0.1ml 부피로 처리한다. 이때 표면활성화 용액의 온도는 10℃ 내지 90℃ 이며 고비저항 기판의 온도도 10℃ 내지 90℃로 유지하고, 표면활성화 용액의 pH는 3 내지 10 사이로 유지한다. 표면 처리는 나노입자 용액을 완전히 건조시키거나 아니면 완전히 건조시키지 않거나 상관이 없다. 나노입자로 표면이 활성화된 기판은 0.1M 내지 0.5M 의 구리 전해도금 용액이나 0.1M 내지 0.5M의 타 금속 전해도금 용액을 이용하여 온도 10℃ 내지 80℃ 사이에서 구리의 경우 표준 칼로멜 전극에 대하여 -0.2V 내지 -1.5V 로 환원 전위에 따라 3초 내지 400초 간 전착한다.In order to remove the oxide film formed on the surface of a high resistivity substrate such as tantalum, the surface of the tantalum is etched with an etching solution containing 1 vol% to 5 vol% hydrofluoric acid and 1 vol% to 5 vol% nitric acid for 3 to 10 minutes. Nanoparticle solution containing 1 nm to 6 nm palladium, gold, platinum, silver, copper, rhodium, nickel, ruthenium, or cobalt nanoparticles synthesized by wet or dry methods on the etched surface at a concentration of 0.005M to 0.010M Surface activation solution) to a high resistivity substrate at a volume of 0.05 ml to 0.1 ml per 1.5 cm X 1.5 cm. At this time, the temperature of the surface activation solution is 10 ℃ to 90 ℃ and the temperature of the high resistivity substrate is also maintained at 10 ℃ to 90 ℃, the pH of the surface activation solution is maintained between 3 to 10. Surface treatment may or may not dry the nanoparticle solution completely or completely. The surface-activated substrates with nanoparticles were used with copper electroplating solutions of 0.1M to 0.5M or other metal electroplating solutions of 0.1M to 0.5M for the standard calomel electrode for copper at temperatures between 10 ° C and 80 ° C. Electrodeposit is performed at -0.2V to -1.5V for 3 to 400 seconds depending on the reduction potential.

상기와 같은 방법으로 형성된 금속 박막은 표면 분석에 의하여 30nm 내지 200nm 의 두께와 5nm 내지 15nm 의 표면 거칠기를 갖게 됨을 확인할 수 있다.
The metal thin film formed by the above method may have a thickness of 30 nm to 200 nm and a surface roughness of 5 nm to 15 nm by surface analysis.

<< 실시예Example >>

팔라듐 나노입자로 표면 활성화시킨 탄탈륨 기판 위 구리 전해도금
Copper Electroplating on Tantalum Substrates Surface-activated with Palladium Nanoparticles

1. 팔라듐 나노입자 용액의 제조1. Preparation of Palladium Nanoparticle Solution

팔라듐 나노 입자는 에틸렌글리콜을 사용한 폴리올(polyol) 방법을 사용하여 합성하였다. 먼저 용매인 에틸렌글리콜에 단분자 기준으로 0.1M의 PVP(polyvinylpyrrolidone)와 0.01M의 CTAB(cetyltrimethylammonium Bromide)을 첨가한다. 이후, 0.01M 의 K2PdCl6를 첨가하였다.Palladium nanoparticles were synthesized using a polyol method using ethylene glycol. First, 0.1 M of polyvinylpyrrolidone (PVP) and 0.01 M CTAB (cetyltrimethylammonium Bromide) are added to ethylene glycol as a solvent. Thereafter, 0.01 M of K 2 PdCl 6 was added.

상기와 같이 준비된 팔라듐 용액을 마이크로웨이브를 이용하여 80초간 환원시켰다. 합성된 팔라듐 나노입자 용액을 원심분리기를 이용(5000rpm, 15분)하여 추출한 뒤, 에탄올과 헥산(hexane)을 순차적으로 사용(에탄올:헥산=1:4)하여 세척하였으며, 마지막으로 팔라듐 나노입자를 다시 원심분리기를 이용(5000rpm, 15분)하여 추출하고 이를 에탄올에 분산시켜 보관하였다.
The palladium solution prepared as above was reduced for 80 seconds using microwave. The synthesized palladium nanoparticle solution was extracted by using a centrifuge (5000 rpm, 15 minutes), and then washed with ethanol and hexane (hexane) sequentially (ethanol: hexane = 1: 4), and finally, the palladium nanoparticles were washed. Centrifuge again (5000 rpm, 15 minutes) and extracted and stored in ethanol dispersed.

2. 팔라듐 나노입자를 이용한 표면 활성화 및 구리 전해도금2. Surface activation and copper electroplating using palladium nanoparticles

실험에 사용된 기판은 물리 기상 증착법으로 탄탈륨 확산방지막을 형성한 평판 웨이퍼(wafer)로, Ta(15nm) / TaN(15nm) / SiO2 의 구조를 가지며 1.5cm X 1.5cm 크기의 정사각형 모양으로 절단하여 사용하였다.The substrate used in the experiment was a flat wafer on which a tantalum diffusion barrier was formed by physical vapor deposition, which had a structure of Ta (15 nm) / TaN (15 nm) / SiO 2 and cut into a square shape of 1.5 cm x 1.5 cm. Was used.

상기와 같이 마련된 탄탈륨 기판 표면에 형성된 산화막을 제거하기 위하여 불산 1vol% 와 질산 1vol% 로 혼합된 식각용액에 5분간 침지시킨 후 이온 제거수로 세 번, 10초씩 표면을 세척하였다. 이후, 상기 에탄올에 분산되어 있는 팔라듐 나노입자 용액 0.1ml를 기판 표면에 천천히 떨어뜨린 뒤 약 1시간 정도의 상온 건조를 진행하였다.In order to remove the oxide film formed on the surface of the tantalum substrate prepared as described above, it was immersed in an etching solution mixed with 1 vol% hydrofluoric acid and 1 vol% nitric acid for 5 minutes, and the surface was washed three times with ion removal water for 10 seconds. Thereafter, 0.1 ml of the palladium nanoparticle solution dispersed in the ethanol was slowly dropped on the surface of the substrate, and then dried at room temperature for about 1 hour.

상기 표면 활성화를 진행한 기판을 0.25M 의 Cu2P2O7과 1M 의 K4P2O7으로 이루어진 구리 전해도금 용액에 침지하여 전해도금을 진행하였다. 기준 적극으로는 표준 칼로멜 전극, 반대 전극으로는 백금선을 사용하였다.
The substrate subjected to the surface activation was immersed in a copper electroplating solution consisting of 0.25M Cu 2 P 2 O 7 and 1M K 4 P 2 O 7 to perform electroplating. A standard calomel electrode was used as the reference positive electrode, and a platinum wire was used as the counter electrode.

도 3은 본 발명의 일 실시예에 따라 합성한 팔라듐 나노입자의 표면 전하를 pH에 따라 측정한 그래프이다. 도 3을 참조하며, 형성된 팔라듐 나노입자의 표면 전하는 제타 포텐셜 측정기(zeta potential analyzer)를 이용하여 pH별로 측정하였고 0.1M의 수산화칼륨과 0.1M 황산을 이용하여 pH를 조절하였다. 용액의 pH가 2와 12 범위 내에서는 pH와 관계없이 팔라듐 나노입자의 표면 전하는 음의 값을 띠는 것을 확인할 수 있으며, pH가 증가할수록 절대값은 증가하였다.
Figure 3 is a graph measuring the surface charge of palladium nanoparticles synthesized according to an embodiment of the present invention according to pH. Referring to FIG. 3, the surface charge of the formed palladium nanoparticles was measured for each pH using a zeta potential analyzer, and the pH was adjusted using 0.1 M potassium hydroxide and 0.1 M sulfuric acid. It can be seen that the surface charge of the palladium nanoparticles had a negative value regardless of the pH within the pH range of 2 and 12, and the absolute value increased with increasing pH.

도 4는 본 발명의 일 실시예에 따라 구리 전해도금 용액에서 표면 활성화를 거친 기판과 그렇지 않은 기판의 LSV(Linear Sweep Voltammetry) 그래프를 나타낸 도면이다. 표면 활성화를 통해 기판 표면에 팔라듐 나노입자가 존재하는 경우에 개시 전위(onset potential)가 더 높은 쪽에 존재하며 전체적으로 환원 전류도 크게 나타나는 것을 확인할 수 있다. 이는 확산방지막 위에 존재하는 팔라듐 나노입자가 전해도금 시에 발생하는 여러 저항 중, 전하 전달 저항을 감소시켜 초기 핵형성을 원활히 유도해 주기 때문이다.
FIG. 4 illustrates a linear sweep voltammetry (LSV) graph of a substrate that has undergone surface activation and a substrate that is not activated in a copper electroplating solution according to an embodiment of the present invention. Through surface activation, when the palladium nanoparticles are present on the surface of the substrate, the onset potential is present at the higher side and the reduction current is also large. This is because the palladium nanoparticles present on the diffusion barrier layer smoothly induce initial nucleation by reducing charge transfer resistance among various resistances generated during electroplating.

도 5는 표준 칼로멜 전극 대비 -750 mV 에서 50초간 정전압 전착을 한 뒤 표면의 전자 현미경 사진이다. 표면 활성화를 진행하지 않은 기판은 균일하지 못한 구리 핵형성으로 인하여 박막이 형성되지 않았으나, 표면 활성화를 진행한 기판은 팔라듐 나노입자에 의하여 초기 핵형성이 원활이 유도되어 연속적인 구리 박막이 형성된 것을 확인할 수 있었다.
5 is an electron micrograph of the surface after constant voltage electrodeposition for 50 seconds at -750 mV compared to a standard caramel electrode. The substrate that did not undergo surface activation did not form a thin film due to uneven copper nucleation, but the substrate that proceeded with surface activation induced smooth nucleation by palladium nanoparticles to confirm that a continuous copper thin film was formed. Could.

본 발명은 확산방지막 상의 자연산화막을 제거하고 확산방지막 위에 씨앗층을 형성하는 대신에 나노입자를 흡착시켜 전해도금시 금속 이온의 환원에 필요한 성장핵을 형성시킨 이후에 전해도금을 진행하는 것이다. 확산방지막 위에 흡착한 금속 나노입자는 전해 도금 시에 발생하는 여러 저항 중, 전하 전달 저항을 감소시켜 초기 핵형성을 원활히 유도해 줄 수 있다. 따라서 균일하고 매끄러운 박막을 형성할 수 있다. 반면 확산방지막 상에 표면 활성화 없이 전해도금을 진행한 경우에는 전하 전달 저항이 매우 커서 초기 금속의 성장이 원활하게 이루어지지 않고, 결국 균일하지 못하고 거친 박막이 형성된다. 또한, 금속 나노입자를 흡착시킴으로써 금속 나노입자에 의한 저항증가를 최대한 줄임으로써 35nm 이하의 미세패턴을 용이하게 제작할 수 있으며 초등각 전착이 가능한 잇점이 있다.
The present invention is to proceed with electroplating after removing the natural oxide film on the diffusion barrier and adsorbing nanoparticles instead of forming a seed layer on the diffusion barrier to form a growth nucleus necessary for the reduction of metal ions during electroplating. The metal nanoparticles adsorbed on the diffusion barrier layer can smoothly induce the initial nucleation by reducing the charge transfer resistance among various resistances generated during electrolytic plating. Therefore, a uniform and smooth thin film can be formed. On the other hand, when electroplating is performed on the diffusion barrier layer without surface activation, the charge transfer resistance is so large that the growth of the initial metal is not performed smoothly, resulting in a non-uniform and rough film. In addition, by adsorbing the metal nanoparticles to reduce the increase of resistance by the metal nanoparticles as much as possible, it is possible to easily produce a fine pattern of 35nm or less, there is an advantage that can be an elemental electrodeposition.

본 발명은 도면에 도시되는 일 실시예를 참고로 하여 설명되었으나 이는 예시적인 것에 불과하며 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 또한 도시된 반도체 장치 등은 예시적인 것에 불과하며, 다른 반도체 장치에도 본 발명의 기술적 사상이 적용될 수 있다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. will be. In addition, the illustrated semiconductor device is merely exemplary, and the technical spirit of the present invention may be applied to other semiconductor devices. Accordingly, the true scope of the present invention should be determined by the following claims.

100 : 기판 102 : 제1절연막
104 : 제2절연막 106 : 확산 방지막
108 : 금속 나노입자 110 : 전해도금막
112 : 캡핑막
100 substrate 102 first insulating film
104: second insulating film 106: diffusion barrier
108: metal nanoparticles 110: electroplating film
112: capping film

Claims (17)

기판 상에 존재하는 확산방지막;
상기 확산방지막 표면에 흡착된 금속 나노입자; 및
상기 금속 나노입자를 덮는 도금막;
을 포함하는 반도체 장치.
A diffusion barrier film present on the substrate;
Metal nanoparticles adsorbed on the diffusion barrier layer; And
A plating film covering the metal nanoparticles;
&Lt; / RTI &gt;
제1항에 있어서,
상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물인 반도체 장치.
The method of claim 1,
The diffusion barrier layer is titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) or a nitride thereof.
제1항에 있어서,
상기 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 반도체 장치.
The method of claim 1,
The metal nanoparticles include any one or more of palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), and cobalt (Co). Semiconductor device.
제1항에 있어서,
상기 금속 나노입자의 입경은 1nm 내지 6nm인 반도체 장치.
The method of claim 1,
A particle size of the metal nanoparticles is 1nm to 6nm.
제1항에 있어서,
상기 도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함하는 반도체 장치.
The method of claim 1,
The plating film includes at least one of copper (Cu), silver (Ag), platinum (Pt), cobalt (Co), and tin (Sn).
기판 상에 금속 나노입자를 흡착시키는 단계; 및
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계;
를 포함하는 금속박막 형성방법.
Adsorbing metal nanoparticles on the substrate; And
Forming an electroplating film on the surface of the substrate through electroplating using the metal nanoparticles as a catalyst;
Metal thin film forming method comprising a.
제6항에 있어서,
상기 기판은 상기 기판 상에 형성된 확산방지막을 포함하며, 상기 기판 상에 금속 나노입자를 흡착시키는 단계 이전에, 상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계를 포함하는 금속박막 형성방법.
The method of claim 6,
The substrate includes a diffusion barrier formed on the substrate, and before the step of adsorbing the metal nanoparticles on the substrate, removing the natural oxide film existing on the surface of the diffusion barrier film forming method.
제7항에 있어서,
상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물인 금속박막 형성방법.
The method of claim 7, wherein
The diffusion barrier layer is titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), ruthenium (Ru), cobalt (Co) or a nitride thereof.
제7항에 있어서,
상기 확산방지막은 비저항이 10μΩcm 내지 200μΩcm인 금속박막 형성방법.
The method of claim 7, wherein
The diffusion barrier has a specific resistance of 10μΩcm to 200μΩcm Metal thin film formation method.
제7항에 있어서,
상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계에서, 상기 자연산화막은 산성 용액을 이용한 습식식각에 의해 제거되는 금속박막 형성방법.
The method of claim 7, wherein
Removing the natural oxide film present on the surface of the diffusion barrier layer, wherein the natural oxide film is removed by wet etching using an acidic solution.
제6항에 있어서,
상기 기판 상에 금속 나노입자를 흡착시키는 단계는
금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계;
상기 금속 나노입자를 여과하여 용매에 재분산하여 표면활성화 용액을 준비하는 단계; 및
상기 표면활성화 용액과 상기 기판 표면을 접촉시키는 단계;
를 포함하는 금속박막 형성방법.
The method of claim 6,
Adsorbing the metal nanoparticles on the substrate
Forming metal nanoparticles with a solution comprising a metal salt, a surfactant, and a reducing agent;
Filtering the metal nanoparticles and redispersing the same in a solvent to prepare a surface activation solution; And
Contacting the surface activation solution with the substrate surface;
Metal thin film forming method comprising a.
제11항에 있어서,
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni), 루테늄(Ru), 또는 코발트(Co) 중 어느 하나 이상을 포함하는 금속염인 금속박막 형성방법.
The method of claim 11,
In the step of forming the metal nanoparticles with a solution containing the metal salt, a surfactant and a reducing agent, the metal salt is palladium (Pd), gold (Au), platinum (Pt), silver (Ag), copper (Cu), rhodium (Rh), nickel (Ni), ruthenium (Ru), or a metal salt comprising a metal salt containing at least one of cobalt (Co).
제11항에 있어서,
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 계면활성제는 PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, 지방 아민, 지방산 또는 염소 중 어느 하나 이상을 포함하는 금속박막 형성방법.
The method of claim 11,
In the step of forming the metal nanoparticles with a solution containing the metal salt, surfactant and reducing agent, the surfactant is any one of PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, fatty amine, fatty acid or chlorine Metal thin film forming method comprising the above.
제11항에 있어서,
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 환원제는 에틸렌글리콜, TEG, 에탄올, 수소화붕소나트륨, 히드라진, EDOT(3,4-ethylenedioxythiophene), D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산 또는 구연산나트륨 중 어느 하나 이상을 포함하는 금속박막 형성방법.
The method of claim 11,
In the step of forming the metal nanoparticles with a solution containing the metal salt, surfactant and reducing agent, the reducing agent is ethylene glycol, TEG, ethanol, sodium borohydride, hydrazine, EDOT (3,4-ethylenedioxythiophene), D-glucose, CNCH 2 COOK, glycerol, ascorbic acid or sodium citrate any one or more metal thin film forming method.
제6항에 있어서,
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함하는 금속박막 형성방법.
The method of claim 6,
In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the electroplating film is copper (Cu), silver (Ag), platinum (Pt), cobalt (Co) and tin ( Method for forming a metal thin film comprising at least one of Sn).
제6항에 있어서,
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금을 위한 도금액의 pH가 1 내지 13이며, 상기 도금액의 온도는 10℃ 내지 80℃인 금속박막 형성방법.
The method of claim 6,
In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the pH of the plating solution for the electroplating is 1 to 13, the temperature of the plating solution is 10 ℃ to 80 ℃ Thin film formation method.
제6항에 있어서,
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금은 정전압 또는 정전류을 인가하거나 펄스를 인가하여 수행되며, 전착 전압은 -0.2V 내지 -1.5V인 금속박막 형성방법.
The method of claim 6,
In the step of forming an electroplating film on the surface of the substrate through the electroplating using the metal nanoparticles as a catalyst, the electroplating is performed by applying a constant voltage or a constant current or a pulse, the electrodeposition voltage is -0.2V to -1.5V Phosphorus metal thin film formation method.
KR1020110047833A 2011-05-20 2011-05-20 Semiconductor device and method for forming metal thin film KR101182155B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110047833A KR101182155B1 (en) 2011-05-20 2011-05-20 Semiconductor device and method for forming metal thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047833A KR101182155B1 (en) 2011-05-20 2011-05-20 Semiconductor device and method for forming metal thin film

Publications (1)

Publication Number Publication Date
KR101182155B1 true KR101182155B1 (en) 2012-09-12

Family

ID=47074212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047833A KR101182155B1 (en) 2011-05-20 2011-05-20 Semiconductor device and method for forming metal thin film

Country Status (1)

Country Link
KR (1) KR101182155B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015142745A1 (en) * 2014-03-19 2015-09-24 Applied Materials, Inc. Electrochemical plating methods
KR20150125684A (en) * 2013-02-22 2015-11-09 알쉬메 Method for forming a metal silicide using a solution containing gold ions and fluorine ions
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
KR101862072B1 (en) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 Manufacturing method of translucent thin film, manufacturing method of oxides semiconductor having absorptive characteristic of visible irradiation and oxides semiconductor therefrom
KR20180097329A (en) * 2017-02-23 2018-08-31 인천대학교 산학협력단 Method for forming polyaniline seed layer for metallization process
US11049860B2 (en) 2019-05-30 2021-06-29 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695981B2 (en) 2005-05-13 2010-04-13 Siluria Technologies, Inc. Seed layers, cap layers, and thin films and methods of making thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695981B2 (en) 2005-05-13 2010-04-13 Siluria Technologies, Inc. Seed layers, cap layers, and thin films and methods of making thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282657B1 (en) * 2013-02-22 2021-07-28 아베니 Method for forming a metal silicide using a solution containing gold ions and fluoride ions
KR20150125684A (en) * 2013-02-22 2015-11-09 알쉬메 Method for forming a metal silicide using a solution containing gold ions and fluorine ions
CN106104757A (en) * 2014-03-19 2016-11-09 应用材料公司 Electrochemistry electro-plating method
US9496145B2 (en) 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US9704717B2 (en) 2014-03-19 2017-07-11 Applied Materials, Inc. Electrochemical plating methods
WO2015142745A1 (en) * 2014-03-19 2015-09-24 Applied Materials, Inc. Electrochemical plating methods
CN112899735B (en) * 2014-03-19 2022-05-31 应用材料公司 Electrochemical plating method
CN110233099A (en) * 2014-03-19 2019-09-13 应用材料公司 Electrochemistry electro-plating method
CN112899735A (en) * 2014-03-19 2021-06-04 应用材料公司 Electrochemical plating method
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
KR101862072B1 (en) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 Manufacturing method of translucent thin film, manufacturing method of oxides semiconductor having absorptive characteristic of visible irradiation and oxides semiconductor therefrom
WO2018008891A3 (en) * 2016-07-07 2018-08-09 성균관대학교 산학협력단 Translucent film manufacturing method, oxide semiconductor having absorption property in visible light region, and manufacturing method therefor
KR20180097329A (en) * 2017-02-23 2018-08-31 인천대학교 산학협력단 Method for forming polyaniline seed layer for metallization process
KR101951094B1 (en) * 2017-02-23 2019-05-10 인천대학교 산학협력단 Method for forming polyaniline seed layer for metallization process
US11049860B2 (en) 2019-05-30 2021-06-29 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US11587932B2 (en) 2019-05-30 2023-02-21 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US11955376B2 (en) Etch damage and ESL free dual damascene metal interconnect
KR101182155B1 (en) Semiconductor device and method for forming metal thin film
JP5444471B2 (en) Interconnect structure and method of forming the same (conductive structure for narrow interconnect openings)
TW483137B (en) Reduced electromigration and stressed induced migration of Cu wires by surface coating
KR20100127756A (en) Microstructure modification in copper interconnect structure
US6291082B1 (en) Method of electroless ag layer formation for cu interconnects
US7525196B2 (en) Protection of seedlayer for electroplating
US7300860B2 (en) Integrated circuit with metal layer having carbon nanotubes and methods of making same
US20140008812A1 (en) Semiconductor reflow processing for feature fill
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
US7635646B2 (en) Method for fabricating semiconductor device
US20080102599A1 (en) Reduced leakage interconnect structure
TW201706455A (en) Copper interconnect device including surface functionalized graphene capping layer and fabrication method thereof
JP2012074682A (en) Method of forming wiring pattern
KR20060018838A (en) Compositions for the currentless depoisition of ternary materials for use in the semiconductor industry
US20070235875A1 (en) Low leakage metal-containing cap process using oxidation
KR101464860B1 (en) Metal seed layer leveler comprising allyl alcohol and method for constructing metal seed layer using the same
KR20090113633A (en) Method for fabricating metal line using adsorption inhibitor in semiconductor device
KR20120018350A (en) Enhanced electromigration performance of copper lines in metallization systems of semiconductor devices by surface alloying
US11552018B2 (en) Chemical direct pattern plating method
KR20220028934A (en) Method for forming carbon layer and method for forming interconnect structure
KR100421913B1 (en) Method for forming interconnect structures of semiconductor device
US10373911B2 (en) Semiconductor device and fabrication method thereof
Yang et al. CVD Co capping layers for Cu/low-k interconnects: Cu EM enhancement vs. Co thickness
KR100713916B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 8