KR101181878B1 - Method of manufacturing copper-based bonding wire - Google Patents
Method of manufacturing copper-based bonding wire Download PDFInfo
- Publication number
- KR101181878B1 KR101181878B1 KR1020110084061A KR20110084061A KR101181878B1 KR 101181878 B1 KR101181878 B1 KR 101181878B1 KR 1020110084061 A KR1020110084061 A KR 1020110084061A KR 20110084061 A KR20110084061 A KR 20110084061A KR 101181878 B1 KR101181878 B1 KR 101181878B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding wire
- copper
- core member
- range
- core
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명의 기술적 사상은 구리계 본딩 와이어의 제조 방법에 관한 것으로서, 더욱 상세하게는, 팔라듐이 피복된 구리계 본딩 와이어의 제조 방법에 관한 것이다.The technical idea of the present invention relates to a method for manufacturing a copper-based bonding wire, and more particularly, to a method for manufacturing a copper-based bonding wire coated with palladium.
반도체 패키지는 그 내부에 포함된 반도체 칩과 인쇄회로기판 사이에 전기적 연결을 위한 본딩 와이어를 가지는 것이 일반적이다.The semiconductor package generally has a bonding wire for electrical connection between the semiconductor chip and the printed circuit board included therein.
이러한 본딩 와이어의 소재로는 일반적으로 금이 사용되고 있다. 그러나. 금은 가격이 비싸므로 상대적으로 저렴한 금속으로 구성된 본딩 와이어의 개발이 요구되고 있다. 이러한 요구에 부응하기 위하여, 저비용인 구리로 구성된 본딩 와이어가 제안되고 있다. 그러나, 구리는 표면 산화가 일어나기 쉬우므로 장기간 보존이 곤란하고, 본딩 시에 기판으로부터의 열전도의 진행에 따라 산화가 발생하여 이에 따라 접합 특성이 저하되는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 내식성 금속을 피복한 구리 와이어가 제안되었으나, 접합시 와이어 선단에 형성되는 볼 형상(free air ball, FAB)이 접합에 적절하지 않거나 불균일하고, 본딩 접합력이 낮고, 고습 신뢰성이 저하되는 한계가 있다.Gold is generally used as a material of such a bonding wire. But. Gold is expensive and development of bonding wires made of relatively inexpensive metals is required. In order to meet these demands, bonding wires made of low cost copper have been proposed. However, since copper is susceptible to surface oxidation, long-term storage is difficult, and oxidation occurs due to the progress of heat conduction from the substrate at the time of bonding, thereby degrading the bonding properties. In order to solve this problem, a copper wire coated with a corrosion resistant metal has been proposed, but the free air ball (FAB) formed at the tip of the wire at the time of joining is not suitable or uneven for joining, the bonding strength is low, and the high humidity reliability There is a limit to this deterioration.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 우수한 접합 특성을 가지고 경제적인 구리계 본딩 와이어의 제조 방법을 제공하는 것이다.The technical problem to be achieved by the technical idea of the present invention is to provide a method for producing a copper-based bonding wire having excellent bonding characteristics.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 구리계 본딩 와이어의 제조 방법은, 구리와 불가피한 불순물을 포함하는 심재 부재를 준비하는 단계; 상기 심재 부재의 표면 상에 거친 표면층을 형성하는 단계; 상기 거친 표면층 상에 팔라듐을 포함하는 피복 부재를 형성하는 단계; 및 상기 피복 부재가 형성된 상기 심재 부재를 신선하여 피복층이 피복된 심재를 포함하는 본딩 와이어를 형성하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a copper-based bonding wire, including: preparing a core member including copper and unavoidable impurities; Forming a rough surface layer on the surface of the core member; Forming a cladding member comprising palladium on the rough surface layer; And forming a bonding wire including the core material coated with the coating layer by drawing the core member on which the covering member is formed.
본 발명의 일부 실시예들에 있어서, 상기 거친 표면층은 구리, 팔라듐, 또는 이들의 조합을 포함할 수 있다.In some embodiments of the invention, the rough surface layer may comprise copper, palladium, or a combination thereof.
본 발명의 일부 실시예들에 있어서, 상기 심재 부재를 준비하는 단계와 상기 거친 표면층을 형성하는 단계 사이에, 상기 심재 부재의 표면을 전처리하는 단계를 더 포함할 수 있다.In some embodiments of the present disclosure, the method may further include pretreating the surface of the core member between preparing the core member and forming the rough surface layer.
본 발명의 일부 실시예들에 있어서, 상기 전처리하는 단계는 플라즈마를 이용하여 수행할 수 있다.In some embodiments of the present invention, the preprocessing may be performed using a plasma.
본 발명의 일부 실시예들에 있어서, 상기 심재는 98.6 % 내지 99.3 %의 범위의 몰분율을 가질 수 있고, 상기 피복층은 0.7 % 내지 1.4 %의 범위의 몰분율을 가질 수 있다.In some embodiments of the present invention, the core material may have a mole fraction in the range of 98.6% to 99.3%, and the coating layer may have a mole fraction in the range of 0.7% to 1.4%.
본 발명의 일부 실시예들에 있어서, 상기 본딩 와이어가 15 ㎛ 이상 20 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 40 nm 내지 80 nm의 범위의 두께를 가질 수 있고, 상기 본딩 와이어가 20 ㎛ 초과 25 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 50 nm 내지 110 nm의 범위의 두께를 가질 수 있다.In some embodiments of the present invention, when the bonding wire has a diameter of 15 μm or more and 20 μm or less, the coating layer may have a thickness in the range of 40 nm to 80 nm, and the bonding wire is more than 20 μm. In the case of having a diameter of 25 μm or less, the coating layer may have a thickness in the range of 50 nm to 110 nm.
본 발명의 기술적 사상에 따른 구리계 본딩 와이어의 제조 방법은, 구리를 포함하는 피복 부재 상에 표면 면적이 증가된 거친 표면층을 형성하고, 거친 표면층 상에 피복 부재를 형성함으로써, 프리 에어 볼의 형성 시에 더 균일한 팔라듐 분포를 구현할 수 있고, 신뢰성있고 구형에 가까운 프리 에어 볼을 제공할 수 있다In the method for manufacturing a copper-based bonding wire according to the technical idea of the present invention, forming a rough surface layer having an increased surface area on a covering member including copper and forming a covering member on the rough surface layer to form a free air ball. More uniform palladium distribution can be achieved, and a reliable and nearly spherical free air ball can be provided.
도 1은 본 발명의 일 실시예에 따른 구리계 본딩 와이어를 개략적으로 도시한다.
도 2는 본 발명의 일 실시예에 따른 구리계 본딩 와이어를 포함하는 반도체 패키지를 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 방법을 나타내는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 방법을 나타내는 흐름도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 공정 조건에 따른 구리계 본딩 와이어의 표면을 나타낸 주사전자현미경 사진들이다.
도 6은 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 공정 조건에 따른 구리계 본딩 와이어의 변화를 나타낸 표이다.1 schematically illustrates a copper-based bonding wire according to an embodiment of the present invention.
2 schematically illustrates a semiconductor package including a copper-based bonding wire according to an embodiment of the present invention.
3 is a flowchart illustrating a method of manufacturing a copper-based bonding wire according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a copper-based bonding wire according to an embodiment of the present invention.
5A to 5D are scanning electron micrographs showing surfaces of copper-based bonding wires according to manufacturing process conditions of the copper-based bonding wires according to one embodiment of the present invention.
6 is a table showing a change in the copper-based bonding wire according to the manufacturing process conditions of the copper-based bonding wire according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다. 본 발명의 실시예들에서, wt%(중량%)는 전체 합금의 중량에서 해당 성분이 차지하는 중량을 백분율로 표시한 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully explain the technical idea of the present invention to those skilled in the art, and the following embodiments may be modified in many different forms, and The scope of the technical idea is not limited to the following examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the inventive concept to those skilled in the art. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items. The same reference numerals denote the same elements at all times. Further, various elements and regions in the drawings are schematically drawn. Therefore, the technical idea of the present invention is not limited by the relative size or the distance drawn in the accompanying drawings. In embodiments of the present invention, wt% (% by weight) is the percentage of the weight of the component in the weight of the total alloy.
도 1은 본 발명의 일 실시예에 따른 구리계 본딩 와이어를 개략적으로 도시한다.1 schematically illustrates a copper-based bonding wire according to an embodiment of the present invention.
도 1을 참조하면, 구리계 본딩 와이어(10)는 심재(12)와 피복층(14)을 포함할 수 있다.Referring to FIG. 1, the copper-based
심재(12)는 구리와 불가피한 불순물을 포함할 수 있다. 예를 들어, 심재(12)는 순도 약 99.99 wt% 또는 그 이상의 순도를 가지는 구리(Cu)를 포함할 수 있다. 또한, 심재(12)는 첨가 원소로서 은(Ag), 칼슘(Ca), 및 인(P) 중 적어도 어느 하나를 더 포함할 수 있다. 예를 들어, 심재(12)는 0.0001 wt% 내지 0.01 wt%의 첨가 원소와 나머지는 구리 및 불가피한 불순물을 포함할 수 있다. 상기 첨가 원소가 은(Ag)인 경우에는 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가 원소가 칼슘(Ca)인 경우에는, 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가원소가 인(P)인 경우에는, 0.002 wt% 내지 0.01 wt% 범위의 함량일 수 있다.The
피복층(14)은 심재(12)의 표면에 형성될 수 있다. 피복층(14)은 팔라듐(Pd)과 불가피한 불순물을 포함할 수 있다. 상기 팔라듐은 순도 약 99.99 wt% 또는 그 이상의 순도를 가질 수 있다.The
또한, 피복층(14)은 팔라듐-백금 합금과 불가피한 불순물을 포함할 수 있다. 예를 들어, 피복층(14)은 약 60 wt% 내지 약 98 wt% 범위의 팔라듐과 약 2 wt% 내지 약 40 wt%의 백금을 포함할 수 있다. 피복층(14)이 팔라듐과 백금을 포함하는 경우에는, 심재(12)의 구리 부식을 효과적으로 방지할 수 있고, 피복층(14)이 팔라듐 만으로 구성된 경우에 비하여 프리 에어 볼의 경도를 낮출 수 있으므로, 와이어의 원하지 않는 높은 수준의 경도에 의하여 유발되는 문제점, 예를 들어 칩 크레이터링(chip cratering)이나 패드 벗겨짐(pad peeling)의 문제점을 감소시키거나 또는 방지할 수 있다.In addition, the
심재(12)와 피복층(14)의 비율에 있어서, 구리계 본딩 와이어(10)를 전체를 기준으로 하여, 심재(12)는 약 98.6 % 내지 99.3 %의 범위의 몰분율을 가질 수 있고, 피복층(14)은 약 0.7 % 내지 1.4 %의 범위의 몰분율을 가질 수 있다. 여기서 몰분율은 전체 합금의 몰수에서 해당 성분이 차지하는 몰수의 비를 표시한 것으로, 심재의 주성분인 구리의 원자수에 대응되는 피복층의 원자수의 비율을 나타낸 것이다. 예를 들어, 심재(12)가 구리이고, 피복층(14)이 팔라듐인 경우에는, 심재(12)는 약 97.6 wt% 내지 약 98.6 wt%의 범위일 수 있고, 피복층(14)은 1.2 wt% 내지 약 2.4 wt%일 수 있다.In the ratio of the
또한, 구리계 본딩 와이어(10)는 약 18 ㎛의 직경을 가질 수 있다. 여기에서, 구리계 본딩 와이어(10)의 직경은 심재(12)와 피복층(14)의 두께의 합에 상응할 수 있다. 그러나, 이러한 구리계 본딩 와이어(10)의 직경은 예시적이며 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 구리계 본딩 와이어(10)는 약 15 ㎛ 내지 약 25 ㎛ 범위의 직경을 가질 수 있다.In addition, the copper-based
또한, 15 ㎛ 이상 20 ㎛ 이하의 범위의 직경을 가지는 구리계 본딩 와이어(10)의 피복층(14)은 심재(12) 표면으로부터 약 40 nm 내지 약 80 nm의 두께를 가질 수 있으며, 20 ㎛ 초과 25 ㎛ 범위의 직경을 가지는 구리계 본딩 와이어(10)의 피복층(14)은 심재(12) 표면으로부터 약 50 nm 내지 약 110 nm의 두께를 가질 수 있다. 그러나, 이러한 피복층(14)의 직경은 예시적이며 본 발명은 이에 한정되는 것은 아니다.In addition, the
도 2는 본 발명의 일 실시예에 따른 구리계 본딩 와이어(10)를 포함하는 반도체 패키지(100)를 개략적으로 도시한다.2 schematically illustrates a
도 2를 참조하면, 반도체 패키지(100)는 본 발명의 기술적 사상에 따라 상술한 바와 같은 구리계 본딩 와이어(10)를 포함한다. 반도체 패키지(100)는 인쇄회로기판(20), 인쇄회로기판(20) 상측에 위치한 반도체 칩(30), 반도체 칩(30)을 인쇄회로기판(20)과 전기적으로 연결하는 구리계 본딩 와이어(10), 반도체 칩(30)과 구리계 본딩 와이어(10)를 밀봉하는 밀봉재(50)를 포함한다. 인쇄회로기판(20)의 하측 상에 솔더볼(40)은 부착되고, 인쇄회로기판(20)을 통하여 반도체 칩(30)과 전기적으로 연결된다. 여기에서, 반도체 패키지(100)는 하나의 반도체 칩(30)을 포함하는 것으로 도시되어 있으나, 복수의 반도체 칩들을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.Referring to FIG. 2, the
구리계 본딩 와이어(10)는 구리와 불가피한 불순물을 포함하고, 선택적으로 은(Ag), 칼슘(Ca), 및 인(P) 중 적어도 어느 하나를 더 포함하는 심재(12, 도 1 참조)와 심재(12)의 표면에 형성되고 팔라듐(Pd)과 불가피한 불순물 또는 팔라듐-백금 합금과 불가피한 불순물을 포함하는 피복층(14, 도 1 참조)을 포함한다. 심재(12)는 약 98.6 % 내지 약 99.3 %의 범위의 몰분율을 가질 수 있고, 피복층(14)은 약 0.7 % 내지 약 1.4 %의 범위의 몰분율을 가질 수 있다. 구리계 본딩 와이어(10)가 15 ㎛ 이상 20 ㎛ 이하의 범위의 직경을 가지는 경우에는, 피복층(14)은 심재(12) 표면으로부터 약 40 nm 내지 약 80 nm의 두께를 가질 수 있으며, 구리계 본딩 와이어(10)가 20 ㎛ 초과 25 ㎛ 범위의 직경을 가지는 경우에는, 피복층(14)은 심재(12) 표면으로부터 약 50 nm 내지 약 110 nm의 두께를 가질 수 있다.The copper-based
도 3은 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 방법을 나타내는 흐름도이다.3 is a flowchart illustrating a method of manufacturing a copper-based bonding wire according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시예에 따른 제조 방법은 심재 부재를 준비하는 단계(S10), 상기 심재 부재의 표면을 전처리하는 단계(S12), 상기 심재 부재의 표면 상에 피복 부재를 형성하는 단계(S14) 및 상기 피복 부재가 형성된 상기 심재 부재를 신선하여 본딩 와이어를 형성하는 단계(S16);를 포함한다.Referring to Figure 3, the manufacturing method according to an embodiment of the present invention comprises the steps of preparing a core member (S10), pre-processing the surface of the core member (S12), the coating member on the surface of the core member And forming a bonding wire by drawing the forming step (S14) and the core member on which the covering member is formed (S16).
심재 부재를 준비하는 단계(S10)에서는, 상기 심재 부재는 구리와 불순물을 포함할 수 있고, 또한 첨가 원소로서 은(Ag), 칼슘(Ca), 및 인(P) 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 심재 부재는 0.0001 wt% 내지 0.01 wt%의 첨가 원소와 나머지는 구리 및 불가피한 불순물을 포함할 수 있다. 상기 첨가 원소가 은(Ag)인 경우에는 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가 원소가 칼슘(Ca)인 경우에는, 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가원소가 인(P)인 경우에는, 0.002 wt% 내지 0.01 wt% 범위의 함량일 수 있다. 상기 심재 부재는 약 50 ㎛ 내지 약 200 ㎛의 직경을 가질 수 있다. 상기 심재 부재는 후속 단계를 거친 후 도 1의 심재(12)를 구성할 수 있다.In the preparing of the core member (S10), the core member may include copper and impurities, and may include at least one of silver (Ag), calcium (Ca), and phosphorus (P) as additional elements. Can be. For example, the core member may comprise 0.0001 wt% to 0.01 wt% of additional elements and the balance copper and inevitable impurities. When the additive element is silver (Ag), it may be in a range of 0.0001 wt% to 0.003 wt%. When the additional element is calcium (Ca), it may be in the range of 0.0001 wt% to 0.003 wt%. When the additive element is phosphorus (P), it may be in the range of 0.002 wt% to 0.01 wt%. The core member may have a diameter of about 50 μm to about 200 μm. The core member may constitute the
상기 심재 부재의 표면을 전처리하는 단계(S12)에서는, 플라즈마를 이용하여 상기 심재 부재의 표면을 세정할 수 있다. 이러한 플라즈마를 이용하여, 심재 부재의 표면을 세정한다. 상기 플라즈마는 진공 플라즈마 장치를 이용하여 형성하거나 또는 대기압 플라즈마 장치를 이용하여 형성할 수 있다. 상기 플라즈마를 위하여 사용되는 가스는, 일정한 유동속도를 가지는 혼합 가스이다. 예를 들어, 상기 플라즈마는 산소, 질소, 아르곤, 메탄, 헬륨, 이산화탄소, 오존, 수소 또는 이들의 혼합가스 중 어느 하나의 반응 가스를 이용하여 형성될 수 있다. 이러한 플라즈마를 발생하기 위하여 사용되는 전력은 약 5 W 내지 약 100 W의 범위일 수 있다. 그러나, 이러한 수치들은 예시적이며, 본 발명은 이에 한정되는 것은 아니다.In the step S12 of pretreating the surface of the core member, the surface of the core member may be cleaned using plasma. The plasma is used to clean the surface of the core member. The plasma may be formed using a vacuum plasma apparatus or may be formed using an atmospheric pressure plasma apparatus. The gas used for the plasma is a mixed gas having a constant flow rate. For example, the plasma may be formed using a reaction gas of any one of oxygen, nitrogen, argon, methane, helium, carbon dioxide, ozone, hydrogen, or a mixture thereof. The power used to generate such a plasma can range from about 5 W to about 100 W. However, these figures are exemplary and the present invention is not limited thereto.
대안적으로, 상기 심재 부재의 표면을 전처리하는 단계(S12)에서는, 상기 심재 부재는 탈지 공정 또는 산세 공정에 의하여 세정될 수 있다.Alternatively, in step S12 of pretreating the surface of the core member, the core member may be cleaned by a degreasing process or a pickling process.
상기 심재 부재의 표면 상에 피복 부재를 형성하는 단계(S14)에서는, 상기 심재 부재의 표면을 둘러싸도록 상기 피복 부재를 형성할 수 있다. 상기 피복 부재는 후속 단계를 거친 후 도 1의 피복층(14)을 구성할 수 있다.In the forming of the coating member on the surface of the core member (S14), the coating member may be formed to surround the surface of the core member. The covering member may constitute the
상기 피복 부재는 전해 도금, 무전해 도금, 증발(evaporation), 또는 증착(deposition) 등의 방법을 이용하여 형성할 수 있다. 상기 피복 부재는 약 100 nm 내지 약 900 nm 두께를 가질 수 있다. 상기 피복 부재는 팔라듐(Pd)과 불가피한 불순물을 포함할 수 있다. 또한, 피복 부재는 팔라듐-백금(Pt) 합금과 불가피한 불순물을 포함할 수 있다. 예를 들어, 피복 부재는 약 60 wt% 내지 약 98 wt% 범위의 팔라듐과 약 2 wt% 내지 약 40 wt%의 백금을 포함할 수 있다.The coating member may be formed using a method such as electrolytic plating, electroless plating, evaporation, or deposition. The covering member may have a thickness of about 100 nm to about 900 nm. The coating member may include palladium (Pd) and unavoidable impurities. In addition, the covering member may include a palladium-platinum (Pt) alloy and unavoidable impurities. For example, the cladding member may comprise palladium in the range of about 60 wt% to about 98 wt% and about 2 wt% to about 40 wt% platinum.
상기 피복 부재가 형성된 상기 심재 부재를 신선하여 본딩 와이어를 형성하는 단계(S16)에서는, 신선 장치(미도시)를 이용하여, 상기 피복 부재가 형성된 상기 심재 부재를 신선함으로써, 상기 심재 부재 및 상기 피복 부재의 단면적을 감소시킬 수 있다. 상기 본딩 와이어는 도 1의 구리계 본딩 와이어(10)에 상응할 수 있다. 최종적으로 형성된 본딩 와이어는 약 15 ㎛ 내지 약 25㎛ 범위의 직경을 가질 수 있고, 피복층(14, 도 1 참조)은 약 40 nm 내지 약 110 nm의 두께를 가질 수 있다. 예를 들어, 상기 본딩 와이어가 15 ㎛ 이상 20 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층(14, 도 1 참조)은 40 nm 내지 80 nm의 범위의 두께를 가질 수 있다. 상기 본딩 와이어가 20 ㎛ 초과 25 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 50 nm 내지 110 nm의 범위의 두께를 가질 수 있다.In the step S16 of forming the bonding wire by drawing the core member on which the covering member is formed, the core member and the coating are drawn by drawing the core member on which the covering member is formed by using a drawing apparatus (not shown). The cross-sectional area of the member can be reduced. The bonding wire may correspond to the copper-based
선택적으로, 신선된 본딩 와이어를 어닐링하는 단계를 더 포함할 수 있다. 이때에, 어닐링 온도는, 예를 들어 약 400℃ 내지 약 700℃의 범위일 수 있다. 이러한 어닐링 공정은 신선 공정에 의하여 신선된 본딩 와이어의 가공 경화를 완화할 수 있다. 또한 상기 어닐링 공정은 상술한 바와 같은 본딩 와이어의 표면에 잔존하는 불순물을 더 제거할 수 있다.Optionally, the method may further comprise annealing the fresh bonding wire. At this time, the annealing temperature may be, for example, in the range of about 400 ° C to about 700 ° C. This annealing process can alleviate the work hardening of the bonding wire drawn by the drawing process. In addition, the annealing process may further remove impurities remaining on the surface of the bonding wire as described above.
도 4는 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 방법을 나타내는 흐름도이다.4 is a flowchart illustrating a method of manufacturing a copper-based bonding wire according to an embodiment of the present invention.
도 4를 참조하면, 본 발명의 일 실시예에 따른 제조 방법은 심재 부재를 준비하는 단계(S20), 상기 심재 부재의 표면 상에 전처리하는 단계(S21), 상기 심재 부재의 표면 상에 거친 표면층을 형성하는 단계(S22), 상기 거친 표면층 상에 피복 부재를 형성하는 단계(S24) 및 상기 피복 부재가 형성된 상기 심재 부재를 신선하여 본딩 와이어를 형성하는 단계(S26);를 포함한다.Referring to Figure 4, the manufacturing method according to an embodiment of the present invention comprises the steps of preparing a core member (S20), pretreatment on the surface of the core member (S21), the surface layer rough on the surface of the core member Forming a step (S22), forming a coating member on the rough surface layer (S24) and forming a bonding wire by drawing the core member on which the coating member is formed (S26).
심재 부재를 준비하는 단계(S20)에서는, 상기 심재 부재는 구리와 불순물을 포함할 수 있고, 또한 첨가 원소로서 은(Ag), 칼슘(Ca), 및 인(P) 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 심재 부재는 0.0001 wt% 내지 0.01 wt%의 첨가 원소와 나머지는 구리 및 불가피한 불순물을 포함할 수 있다. 상기 첨가 원소가 은(Ag)인 경우에는 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가 원소가 칼슘(Ca)인 경우에는, 0.0001 wt% 내지 0.003 wt%의 범위의 함량일 수 있다. 상기 첨가원소가 인(P)인 경우에는, 0.002 wt% 내지 0.01 wt% 범위의 함량일 수 있다. 상기 심재 부재는 약 50 ㎛ 내지 약 200 ㎛의 직경을 가질 수 있다. 상기 심재 부재는 후속 단계를 거친 후 도 1의 심재(12)를 구성할 수 있다.In the preparing of the core member (S20), the core member may include copper and impurities, and may further include at least one of silver (Ag), calcium (Ca), and phosphorus (P) as additional elements. Can be. For example, the core member may comprise 0.0001 wt% to 0.01 wt% of additional elements and the balance copper and inevitable impurities. When the additive element is silver (Ag), it may be in a range of 0.0001 wt% to 0.003 wt%. When the additional element is calcium (Ca), it may be in the range of 0.0001 wt% to 0.003 wt%. When the additive element is phosphorus (P), it may be in the range of 0.002 wt% to 0.01 wt%. The core member may have a diameter of about 50 μm to about 200 μm. The core member may constitute the
상기 심재 부재의 표면을 전처리하는 단계(S21)에서는, 플라즈마를 이용하거나, 탈지 공정 또는 산세 공정을 이용하여 상기 심재 부재의 표면을 세정할 수 있다. 상기 표면을 전처리하는 단계(S21)는 선택적이고 생략될 수 있다.In the step S21 of pretreating the surface of the core member, the surface of the core member may be cleaned using a plasma, a degreasing process, or a pickling process. The step S21 of pretreating the surface can be optional and omitted.
상기 심재 부재의 표면 상에 거친 표면층을 형성하는 단계(S22)에서는, 상기 심재 부재의 표면 상을 둘러싸도록 상기 거친 표면층을 형성할 수 있다. 상기 거친 표면층은 전해 도금, 무전해 도금, 증발(evaporation), 또는 증착(deposition) 등의 방법을 이용하여 형성할 수 있다. 상기 거친 표면층은 수 nm 내지 수십 nm 범위의 두께를 가질 수 있고, 거친 표면을 형성하여 표면적이 증가되도록 형성될 수 있다. 또한, 상기 거친 표면층은 상기 심재 부재와 동일한 물질이거나, 후속의 공정에서 형성되는 피복 부재와 동일한 물질일 수 있다. 예를 들어 상기 거친 표면층은 구리이거나, 팔라듐일 수 있고, 또는 구리와 팔라듐의 조합을 포함할 수 있다. 또는, 거친 표면층은 구리, 팔라듐, 및 백금 중에 적어도 하나를 포함할 수 있다.In the step S22 of forming the rough surface layer on the surface of the core member, the rough surface layer may be formed to surround the surface of the core member. The rough surface layer may be formed using a method such as electrolytic plating, electroless plating, evaporation, or deposition. The rough surface layer may have a thickness in the range of several nm to several tens of nm, and may be formed to increase the surface area by forming a rough surface. In addition, the rough surface layer may be the same material as the core member, or may be the same material as the coating member formed in a subsequent process. For example, the rough surface layer may be copper, palladium, or may comprise a combination of copper and palladium. Alternatively, the rough surface layer may comprise at least one of copper, palladium, and platinum.
상기 거친 표면층 상에 피복 부재를 형성하는 단계(S24)에서는, 상기 심재 부재의 표면을 둘러싸도록 상기 거친 표면층 상에 상기 피복 부재를 형성할 수 있다. 상기 피복 부재는 후속 단계를 거친 후 도 1의 피복층(14)을 구성할 수 있다.In the forming of the coating member on the rough surface layer (S24), the coating member may be formed on the rough surface layer to surround the surface of the core member. The covering member may constitute the
상기 피복 부재는 전해 도금, 무전해 도금, 증발(evaporation), 또는 증착(deposition) 등의 방법을 이용하여 형성할 수 있다. 상기 피복 부재는 팔라듐(Pd)과 불가피한 불순물을 포함할 수 있다. 또한, 피복 부재는 팔라듐-백금(Pt) 합금과 불가피한 불순물을 포함할 수 있다. 예를 들어, 피복 부재는 약 60 wt% 내지 약 98 wt% 범위의 팔라듐과 약 2 wt% 내지 약 40 wt%의 백금을 포함할 수 있다.The coating member may be formed using a method such as electrolytic plating, electroless plating, evaporation, or deposition. The coating member may include palladium (Pd) and unavoidable impurities. In addition, the covering member may include a palladium-platinum (Pt) alloy and unavoidable impurities. For example, the cladding member may comprise palladium in the range of about 60 wt% to about 98 wt% and about 2 wt% to about 40 wt% platinum.
상기 거친 표면층은 매끈한 표면에 비하여 더 큰 표면 면적을 제공하므로, 상기 피복 부재가 상기 심재 부재와 더 강한 접착력으로 접착될 수 있다. 이러한 더 강한 접착력으로 부착되면, 프리 에어 볼(free air ball, FAB)의 형성 시에 더 균일한 팔라듐 분포를 구현할 수 있고, 신뢰성있고 구형에 가까운 프리 에어 볼을 제공할 수 있다. Since the rough surface layer provides a larger surface area than the smooth surface, the covering member can be bonded with the core member with a stronger adhesive force. Attaching with this stronger adhesion, more uniform palladium distribution can be achieved in the formation of free air balls (FABs) and can provide reliable and near spherical free air balls.
상기 피복 부재가 형성된 상기 심재 부재를 신선하여 본딩 와이어를 형성하는 단계(S26)에서는, 신선 장치(미도시)를 이용하여, 상기 피복 부재가 형성된 상기 심재 부재를 신선함으로써, 피복층(14)이 피복된 심재(12)를 포함하는 구리계 본딩 와이어를 형성한다. 상기 신선에 의하여 상기 심재 부재 및 상기 피복 부재의 단면적을 감소시킬 수 있다. 상기 본딩 와이어는 도 1의 구리계 본딩 와이어(10)에 상응할 수 있다. 최종적으로 형성된 본딩 와이어는 약 15 ㎛ 내지 약 25㎛ 범위의 직경을 가질 수 있고, 피복층(14, 도 1 참조)은 약 40 nm 내지 약 110 nm의 두께를 가질 수 있다. 예를 들어, 상기 본딩 와이어가 15 ㎛ 이상 20 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층(14, 도 1 참조)은 40 nm 내지 80 nm의 범위의 두께를 가질 수 있다. 상기 본딩 와이어가 20 ㎛ 초과 25 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 50 nm 내지 110 nm의 범위의 두께를 가질 수 있다.In the step (S26) of forming the bonding wire by drawing the core member on which the covering member is formed, the
선택적으로, 신선된 본딩 와이어를 어닐링하는 단계를 더 포함할 수 있다. 이때에, 어닐링 온도는, 예를 들어 약 400℃ 내지 약 700℃의 범위일 수 있다. 이러한 어닐링 공정은 신선 공정에 의하여 신선된 본딩 와이어의 가공 경화를 완화할 수 있다. 또한 상기 어닐링 공정은 상술한 바와 같은 본딩 와이어의 표면에 잔존하는 불순물을 더 제거할 수 있다.Optionally, the method may further comprise annealing the fresh bonding wire. At this time, the annealing temperature may be, for example, in the range of about 400 ° C to about 700 ° C. This annealing process can alleviate the work hardening of the bonding wire drawn by the drawing process. In addition, the annealing process may further remove impurities remaining on the surface of the bonding wire as described above.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 공정 조건에 따른 구리계 본딩 와이어의 표면을 나타낸 주사전자현미경 사진들이다.5A to 5D are scanning electron micrographs showing surfaces of copper-based bonding wires according to manufacturing process conditions of the copper-based bonding wires according to one embodiment of the present invention.
도 5a는 심재 부재를 상술한 전처리하는 단계(S12, S21)를 수행하기 전의 심재 부재의 표면을 나타낸다.Fig. 5A shows the surface of the core member before performing the above-described steps S12 and S21 for pretreating the core member.
도 5b 및 도 5c는 심재 부재를 전처리하는 단계(S12, S21)를 수행한 후의 심재 부재의 표면을 나타낸다. 도 5b는 플라즈마를 이용하여 전처리 한 경우의 심재 부재의 표면이고, 도 5c는 탈지 공정/산세 공정을 이용하여 전처리 한 경우의 심재 부재의 표면이다. 5B and 5C show the surface of the core member after performing the steps S12 and S21 of pretreating the core member. FIG. 5B is a surface of the core member when pretreated using plasma, and FIG. 5C is a surface of the core member when pretreated using a degreasing step / pickling step.
도 5d는 심재 부재의 표면 상에 거친 표면층을 형성하는 단계(S24)를 수행한 후의 심재 부재의 표면을 나타낸다. 도 5a 내지 도 5c의 표면에 비하여, 도 5d의 심재 부재의 표면은 거친 표면 형상을 나타낸다. 이러한 거친 표면 형상은 상술한 바와 같이, 넓은 표면적을 제공하고, 이에 따라 피복 부재가 상기 심재 부재와 더 강한 접착력으로 접착될 수 있다.5D shows the surface of the core member after performing step S24 of forming a rough surface layer on the surface of the core member. Compared with the surface of FIGS. 5A to 5C, the surface of the core member of FIG. 5D exhibits a rough surface shape. This rough surface shape provides a large surface area, as described above, so that the covering member can be bonded to the core member with a stronger adhesive force.
도 6은 본 발명의 일 실시예에 따른 구리계 본딩 와이어의 제조 공정 조건에 따른 구리계 본딩 와이어의 변화를 나타낸 표이다.6 is a table showing a change in the copper-based bonding wire according to the manufacturing process conditions of the copper-based bonding wire according to an embodiment of the present invention.
본 발명의 기술적 사상에 따른 구리계 본딩 와이어(10)의 제조 공정 조건에 따른 구리계 본딩 와이어(10)의 특성 변화를 실험 데이터를 기초로 하여 검토하기로 한다. 구리계 본딩 와이어(10)의 특성 변화를 검토하기 위하여, 구리계 본딩 와이어(10)의 프리 에어 볼(FAB) 형상, 본딩 접합력, 표면 팔라듐 분포, 및 고습 신뢰성에 대하여 실험하여 평가하였다.The characteristic change of the copper-based
실험에 사용된 구리계 본딩 와이어는 심재 부재(즉, 신선을 수행하기 전임)의 두께를 25 ㎛, 50 ㎛, 200 ㎛, 및 250 ㎛로 변화시켰다. 상기 심재 부재에 피복 부재를 몰분율을 약 0.4% 내지 약 1.8% 범위로 변화시켜 피복하였다. 상기 심재 부재는 상술한 바와 같이 구리를 주성분으로 하고, 상기 피복 부재는 팔라듐을 주성분으로 하였다. 이어서, 상기 피복 부재가 피복된 상기 심재 부재를 신선하여 최종 본딩 와이어가 약 18 ㎛가 되도록 하였다. 이때, 상기 피복 부재는 약 20 nm 내지 약 100 nm의 범위의 두께를 가졌으며, 이러한 두께는 상기 몰분율에 관련되어 변화한다. 심재 부재의 전처리는 플라즈마 또는 탈지/산세 중 하나를 선택하여 수행하였다. 프리 에어 볼(FAB) 형상, 본딩 접합력, 표면 Pd 분포, 및 고습 신뢰성과 같은 본딩 와이어의 특성들은 일반적인 본딩 와이어가 요구하는 기준으로 ○(우수), △(보통), ×(나쁨)으로 평가하였다.The copper-based bonding wire used in the experiment changed the thickness of the core member (ie, before performing the drawing) to 25 μm, 50 μm, 200 μm, and 250 μm. The core member was coated with a coating member with a molar fraction varying from about 0.4% to about 1.8%. As described above, the core member had copper as a main component, and the coating member had palladium as a main component. Subsequently, the core member coated with the covering member was drawn to have a final bonding wire of about 18 μm. At this time, the covering member had a thickness in the range of about 20 nm to about 100 nm, and the thickness changed in relation to the mole fraction. Pretreatment of the core member was performed by selecting either plasma or degreasing / pickling. The properties of the bonding wires, such as free air ball (FAB) shape, bonding strength, surface Pd distribution, and high humidity reliability, were evaluated as good (good), good (triangle), and bad (x) as the standard bond wires require. .
FAB 형태는 각 조건별로 와이어 직경의 2배 크기로 100개의 FAB를 만들어 주사전자현미경(SEM)을 이용하여 관찰하였으며, FAB 형태가 찌그러지거나 제대로 만들어지지 않은 것, 그리고 표면에 산화물이 있는 것을 불량으로 규정하였다. 여기서 ○(우수)는 FAB 100개중 불량 FAB 형태가 하나도 나오지 않은 경우이고, △(보통)은 FAB 100개중 불량 FAB이 3개 이하인 경우이며, ×(나쁨)은 FAB 100개중 불량 FAB이 3개를 초과하는 경우로 표시하였다. 2차 본딩(stitch bonding) 접합력은 각 조건별로 와이어 본딩을 한 후에 접합 강도 풀 테스터(bond pull tester, Dage 4000)를 사용하여 2차 본딩 접합력을 각각 100회씩 측정하였으며, 여기서 ○(우수)는 2차 본딩 접합력이 평균 5gr을 초과하는 경우이고, △(보통)은 2차 본딩 접합력이 평균 4gr 초과 내지 평균 5gr 이하인 경우이며, ×(나쁨)은 2차 본딩 접합력이 평균 4gr 이하인 경우로 표시하였다. FAB 표면의 팔라듐 분포는 각 조건별로 와이어 직경의 2배 크기로 100개의 FAB를 만들어 광학현미경을 이용하여 관찰하였으며, FAB 표면에 회색빛을 띄는 팔라듐과 붉은색을 띄는 구리의 분포비율을 평가하였다. 여기서 회색빛을 띄는 팔라듐의 비율이 80% 미만인 것을 불량으로 규정하였으며, ○(우수)는 FAB 100개중 불량이 하나도 나오지 않은 경우이고, △(보통)은 FAB 100개중 불량이 3개 이하인 경우이며, ×(나쁨)은 FAB 100개중 불량이 3개를 초과하는 경우로 표시하였다. 고습신뢰성은 각 조건별 와이어로 본딩된 반도체 패키지를 uHAST(unbiased Highly Accelerated temperature and humidity Stress Test, 130℃/85% 상대습도) 챔버에 넣고 336 시간이 지난 뒤에 전기적 테스트인 오픈숏(open-short) 테스트를 진행하여 초기 저항값 대비 20% 이상 상승된 것을 불량으로 규정하였다. 여기서 패키지는 구리계 본딩 와이어(10)를 반도체 칩(30)과 인쇄회로기판(20)을 전기적으로 연결하도록 본딩한 후에 밀봉재(50)로 밀봉한 상태를 의미하며, 각 조건별로 100개의 서로 다른 본딩 와이어에 대한 오픈숏 테스트를 진행하였다. ○(우수)는 오픈숏 테스트에서 불량이 하나도 나오지 않은 경우이고, △(보통)은 오픈숏 테스트에서 불량이 3개 이하인 경우이며, ×(나쁨)은 오픈숏 테스트에서 불량이 3개를 초과하는 경우로 표시하였다.The FAB shape was observed by scanning electron microscope (SEM) by making 100 FABs twice the wire diameter for each condition, and the FAB shape was distorted or not properly made, and there was an oxide on the surface. Prescribed. Where ○ (excellent) is the case where none of the FABs are out of 100 FABs, △ (normal) is the case where there are 3 or fewer bad FABs out of 100 FABs, and × (bad) is 3 bad FABs out of 100 FABs. It is shown as exceeding case. Secondary bonding (stitch bonding) bonding strength was measured 100 times each by using a bond pull tester (Dage 4000) after wire bonding for each condition, where ○ (excellent) is 2 It was a case where the primary bonding bonding force exceeds an average of 5 gr, (DELTA) is a case where a secondary bonding bonding force exceeds an average of 4 gr-5 gr or less, and x (bad) was shown as the case where a secondary bonding bonding force is 4 gr or less on average. The palladium distribution on the FAB surface was observed by using an optical microscope with 100 FABs twice the wire diameter for each condition, and the distribution ratio of gray palladium and red copper on the FAB surface was evaluated. Here, the ratio of gray-colored palladium is less than 80% is defined as a defect, ○ (excellent) is a case where none of the 100 FAB defects come out, △ (usually) is a case of 3 or less defects of 100 FAB, × (bad) was expressed as the case where more than 3 defectives out of 100 FABs. High Humidity Reliability is an open-short electrical test after 336 hours in which a wire-bonded semiconductor package is placed in an unbiased Highly Accelerated Temperature and Humidity Stress Test (130 ° C / 85% relative humidity) chamber. As a result of the test, an increase of more than 20% from the initial resistance value was defined as a failure. Herein, the package refers to a state in which the copper-based
도 6을 참조하면, 피복 부재가 형성 및 신선 공정이 수행되기 전의 심재 부재의 직경이 50 ㎛, 및 200 ㎛인 경우가 심재 부재의 직경이 25 ㎛, 및 250 ㎛인 경우에 비하여, 본딩 와이어의 특성이 상대적으로 우수함을 발견하였다. 따라서, 심재 부재의 직경이 50 ㎛ 내지 200 ㎛ 의 범위에 있는 것이 바람직하다.Referring to FIG. 6, the diameter of the core member before the coating member is formed and the drawing process is 50 μm, and 200 μm is greater than that when the diameter of the core member is 25 μm and 250 μm. The property was found to be relatively good. Therefore, it is preferable that the diameter of the core member is in the range of 50 µm to 200 µm.
또한, 심재 부재의 직경이 50 ㎛, 및 200 ㎛ 경우에서, 전처리 방식의 종류에 대하여 검토하면, 플라즈마 전처리 방식을 이용하는 경우가 탈지/산세 방식을 이용하는 경우에 비하여 본딩 와이어의 특성이 상대적으로 우수함을 발견하였다. 따라서, 플라즈마 전처리를 수행하는 것이 바람직하다.In addition, when the diameter of the core member is 50 µm and 200 µm, the type of pretreatment method is examined, and the characteristics of the bonding wire are relatively superior to the case of using the degreasing / pickling method when using the plasma pretreatment method. Found. Therefore, it is desirable to perform plasma pretreatment.
또한, 심재 부재의 직경이 50 ㎛, 및 200 ㎛ 경우에서, 피복 부재의 몰분율의 양에 대하여 검토하면, 피복 부재의 몰분율이 0.7% 및 1.4%의 경우가 피복 부재의 몰분율이 0.4% 및 1.8%의 경우에 비하여 본딩 와이어의 특성이 상대적으로 우수함을 발견하였다. 이는 플라즈마 전처리와 탈지/산세 전처리에 대하여 동일한 결과를 나타냈다. 따라서, 피복 부재의 몰분율이 0.7% 내지 1.4%가 바람직하고, 이는 신선 공정을 수행한 후의 피복층의 두께로 40 nm 내지 80 nm에 상응한다.In addition, when the diameter of the core member is 50 µm and 200 µm, the molar fraction of the covering member is 0.4% and 1.8% when the molar fraction of the covering member is 0.7% and 1.4%. It was found that the properties of the bonding wire were relatively superior to the case of. This showed the same result for plasma pretreatment and degreasing / pickling pretreatment. Therefore, the mole fraction of the coating member is preferably 0.7% to 1.4%, which corresponds to 40 nm to 80 nm in thickness of the coating layer after carrying out the drawing process.
따라서, 본 발명의 기술적 사상에 따른 구리계 본딩 와이어는, 심재 부재의 직경이 50 ㎛ 내지 200 ㎛의 범위이고, 플라즈마 전처리를 수행하고, 또한 피복 부재의 몰분율이 0.7% 내지 1.4%인 경우가 바람직하다. 특히, 심재 부재의 직경이 50㎛이고, 플라즈마 전처리를 수행하고, 또한 피복 부재의 몰분율이 0.7%인 경우가 가장 바람직하다.Therefore, the copper-based bonding wire according to the technical concept of the present invention preferably has a diameter of the core member in the range of 50 μm to 200 μm, performs plasma pretreatment, and furthermore, the mole fraction of the covering member is 0.7% to 1.4%. Do. In particular, it is most preferable that the diameter of the core member is 50 µm, the plasma pretreatment is performed, and the mole fraction of the covering member is 0.7%.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The technical spirit of the present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in the art.
10: 구리계 본딩 와이어, 20: 인쇄회로기판,
30: 반도체 칩, 40: 솔더볼, 50: 밀봉재, 100: 반도체 패키지10: copper bonding wire, 20: printed circuit board,
30: semiconductor chip, 40: solder ball, 50: sealing material, 100: semiconductor package
Claims (6)
상기 심재 부재의 표면 상에 거친 표면층을 형성하는 단계;
상기 거친 표면층 상에 팔라듐을 포함하는 피복 부재를 형성하는 단계; 및
상기 피복 부재가 형성된 상기 심재 부재를 신선하여 피복층이 피복된 심재를 포함하는 본딩 와이어를 형성하는 단계;
를 포함하는 구리계 본딩 와이어의 제조 방법.Preparing a core member including copper and unavoidable impurities;
Forming a rough surface layer on the surface of the core member;
Forming a cladding member comprising palladium on the rough surface layer; And
Forming a bonding wire including a core material coated with a coating layer by drawing the core member on which the covering member is formed;
Containing Method for producing a copper-based bonding wire.
상기 거친 표면층은 구리, 팔라듐, 또는 이들의 조합을 포함하는 것을 특징으로 하는 구리계 본딩 와이어의 제조 방법.The method of claim 1,
And said rough surface layer comprises copper, palladium, or a combination thereof.
상기 심재 부재를 준비하는 단계와 상기 거친 표면층을 형성하는 단계 사이에,
상기 심재 부재의 표면을 전처리하는 단계를 더 포함하는 것을 특징으로 하는 구리계 본딩 와이어의 제조 방법.The method of claim 1,
Between preparing the core member and forming the rough surface layer,
And pretreating the surface of the core member.
상기 전처리하는 단계는 플라즈마를 이용하여 수행하는 것을 특징으로 하는 구리계 본딩 와이어의 제조 방법.The method of claim 3, wherein
The pretreatment is a method of manufacturing a copper-based bonding wire, characterized in that performed using a plasma.
상기 심재는 98.6 % 내지 99.3 %의 범위의 몰분율을 가지고,
상기 피복층은 0.7 % 내지 1.4 %의 범위의 몰분율을 가지는 것을 특징으로 하는 구리계 본딩 와이어의 제조 방법.The method of claim 1,
The core material has a mole fraction in the range of 98.6% to 99.3%,
The coating layer is a method for producing a copper-based bonding wire, characterized in that it has a mole fraction in the range of 0.7% to 1.4%.
상기 본딩 와이어가 15 ㎛ 이상 20 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 40 nm 내지 80 nm의 범위의 두께를 가지며,
상기 본딩 와이어가 20 ㎛ 초과 25 ㎛ 이하의 직경을 가지는 경우에는 상기 피복층은 50 nm 내지 110 nm의 범위의 두께를 가지는 것을 특징으로 하는 구리계 본딩 와이어의 제조 방법.The method of claim 1,
When the bonding wire has a diameter of 15 μm or more and 20 μm or less, the coating layer has a thickness in the range of 40 nm to 80 nm,
When the bonding wire has a diameter of more than 20 ㎛ 25 ㎛ or less, the coating layer has a thickness in the range of 50 nm to 110 nm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110084061A KR101181878B1 (en) | 2011-08-23 | 2011-08-23 | Method of manufacturing copper-based bonding wire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110084061A KR101181878B1 (en) | 2011-08-23 | 2011-08-23 | Method of manufacturing copper-based bonding wire |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101181878B1 true KR101181878B1 (en) | 2012-09-11 |
Family
ID=47074161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110084061A KR101181878B1 (en) | 2011-08-23 | 2011-08-23 | Method of manufacturing copper-based bonding wire |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101181878B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030838B1 (en) | 2007-07-24 | 2011-04-22 | 가부시키가이샤 닛데쓰 마이크로 메탈 | Semiconductor device bonding wire |
-
2011
- 2011-08-23 KR KR1020110084061A patent/KR101181878B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030838B1 (en) | 2007-07-24 | 2011-04-22 | 가부시키가이샤 닛데쓰 마이크로 메탈 | Semiconductor device bonding wire |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653668B2 (en) | Copper bonding wire for semiconductor device and bonding structure thereof | |
US8299356B2 (en) | Bonding wire for semiconductor devices | |
US9812421B2 (en) | Bonding wire for semiconductor devices | |
US8247911B2 (en) | Wire bonding structure and method for forming same | |
JP4637256B1 (en) | Bonding wire for semiconductor | |
WO2009093554A1 (en) | Bonding wire for semiconductor device | |
JP5497360B2 (en) | Bonding wire for semiconductor | |
WO2011013527A1 (en) | Bonding wire for semiconductor | |
JP6516465B2 (en) | Bonding wire for semiconductor device | |
WO2015163297A1 (en) | Bonding wire for semiconductor device | |
JP5343069B2 (en) | Bonding wire bonding structure | |
JP6279170B1 (en) | Surface treatment material, method for producing the same, and component formed using the surface treatment material | |
CN108122877A (en) | Thin gold copper line and its manufacturing method | |
US20180076167A1 (en) | Metallic ribbon for power module packaging | |
KR101251011B1 (en) | Copper-based bonding wire coated by palladium and semiconductor package having the same | |
TWI744220B (en) | COATED COPPER (Cu) WIRE FOR BONDING APPLICATIONS | |
TW202030338A (en) | Palladium-coated copper bonding wire, wire-bonded structure, semiconductor device, and method for manufacturing semiconductor device | |
KR101366688B1 (en) | Copper-based bonding wire and semiconductor package including the same | |
US20060237824A1 (en) | Lead frame for semiconductor package and method of manufacturing the same | |
TW201710565A (en) | Silver wire coated with multi-layers and method of preparing the same | |
KR101181878B1 (en) | Method of manufacturing copper-based bonding wire | |
TWI598175B (en) | Brass welding wire and its manufacturing method | |
JP2010040944A (en) | Copper insulation bonding wire, and manufacturing method thereof | |
JPH10251860A (en) | Gold/nickel/nickel three-layer copper alloy electronic parts and manufacture thereof | |
JP2013026427A (en) | Lead frame for optical semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |