KR101176554B1

KR101176554B1 - 넓은 주파수 영역을 지원하는 디스플레이 장치

Info

Publication number: KR101176554B1
Application number: KR1020100076017A
Authority: KR
Inventors: 이용재
Original assignee: 주식회사 아나패스
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2012-08-23
Also published as: KR20120014083A

Abstract

디스플레이 장치는 입력 클록으로부터 제 1 클록을 생성하고, 제 1 클록을 화상 데이터에 삽입하며, 제 1 클록이 삽입된 화상 데이터를 송신하는 타이밍 컨트롤러, 제 1 클록이 삽입된 화상 데이터를 전달하는 전송선들, 및 제 1 클록이 삽입된 화상 데이터를 수신하여 제 1 클록과 화상 데이터를 분리하고, 제 1 클록과 화상 데이터에 기초하여 액정 패널의 데이터 라인들을 구동하는 데이터 구동IC들을 포함하고, 타이밍 컨트롤러는 입력 클록의 주파수에 기초하여, 제 1 클록의 주파수를 분주할 분주비(division ratio)를 결정하고 화상 데이터에 삽입할 더미 데이터에 대한 정보인 더미 데이터 정보를 생성하는 제어부, 하나의 VCO를 사용하여 입력 클록으로부터 제 1 클록을 생성하고, 분주비에 따라 제 1 클록의 주파수를 분주하는 PLL(phase-locked loop), 및 더미 데이터 정보에 따른 더미 데이터 및 제 1 클록을 화상 데이터에 삽입하는 직렬화부를 포함한다.

Description

넓은 주파수 영역을 지원하는 디스플레이 장치{DISPLAY APPARATUS SUPPROTING WIDEBAND}

본 발명은 타이밍 컨트롤러 및 디스플레이 장치에 관한 것이다.

디스플레이 장치는 다양한 해상도, 사용되는 화상 주파수 및 각 지역별 스탠더드에 따라, 다양한 주파수를 지원해야 하므로, 넓은 주파수 동작 영역을 확보하는 것이 중요하다. 그리고 디스플레이 장치 내부의 타이밍 컨트롤러와 데이터 구동 IC들은 고속 인터페이스로 연결되어 있으며, 고속 PLL이 구비되어 있다. PLL도 다양한 주파수를 지원하기 위해서는 넓은 주파수 동작 영역이 필요하다. 그런데, 넓은 주파수 동작 영역을 갖는 PLL의 경우에는, 노이즈에 취약해지고 지터가 커지는 문제가 발생한다. 또한, 지터를 줄이기 위해 PLL에 LC VCO를 채용하는 경우에는 LC VCO의 동작 영역이 중심 주파수를 기준으로 10 내지 20 퍼센트 정도에 불과하므로, 다수의 VCO들을 사용하여야 하며, 이로 인해 비용이 증가되는 문제가 있다.

개시된 기술이 이루고자 하는 기술적 과제는 VCO의 동작 주파수를 유지시키면서 원하는 속도로 화상 데이터를 전송하는 타이밍 컨트롤러 및 디스플레이 장치를 제공하는 데 있다.

상기의 기술적 과제를 이루기 위해 개시된 기술의 제 1 측면은 입력 클록으로부터 제 1 클록을 생성하고, 상기 제 1 클록을 화상 데이터에 삽입하며, 상기 제 1 클록이 삽입된 화상 데이터를 송신하는 타이밍 컨트롤러, 상기 제 1 클록이 삽입된 화상 데이터를 전달하는 전송선들, 및 상기 제 1 클록이 삽입된 화상 데이터를 수신하여 상기 제 1 클록과 상기 화상 데이터를 분리하고, 상기 제 1 클록과 상기 화상 데이터에 기초하여 액정 패널의 데이터 라인들을 구동하는 데이터 구동IC들을 포함하고, 상기 타이밍 컨트롤러는 상기 입력 클록의 주파수에 기초하여, 상기 제 1 클록의 주파수를 분주할 분주비(division ratio)를 결정하고 상기 화상 데이터에 삽입할 더미 데이터에 대한 정보인 더미 데이터 정보를 생성하는 제어부, 하나의 VCO를 사용하여 상기 입력 클록으로부터 상기 제 1 클록을 생성하고, 상기 분주비에 따라 상기 제 1 클록의 주파수를 분주하는 PLL(phase-locked loop), 및 상기 더미 데이터 정보에 따른 더미 데이터 및 상기 제 1 클록을 상기 화상 데이터에 삽입하는 직렬화부를 포함하는 디스플레이 장치를 제공하는 데 있다.

상기의 기술적 과제를 이루기 위해 개시된 기술의 제 2 측면은 타이밍 컨트롤러가 입력 클록의 주파수에 기초하여, 상기 제 1 클록의 주파수를 분주할 분주비(division ratio)를 결정하고 상기 화상 데이터에 삽입할 더미 데이터에 대한 정보인 더미 데이터 정보를 생성하는 단계, 상기 타이밍 컨트롤러가 하나의 VCO를 사용하여 상기 입력 클록으로부터 상기 제 1 클록을 생성하고, 상기 분주비에 따라 상기 제 1 클록의 주파수를 분주하는 단계, 상기 타이밍 컨트롤러가 상기 더미 데이터 정보에 따른 더미 데이터 및 상기 제 1 클록을 상기 화상 데이터에 삽입하여 송신하는 단계, 및 데이터 구동 IC들이 상기 더미 데이터 및 상기 제 1 클록이 삽입된 화상 데이터를 수신하여, 상기 제 1 클록과 상기 화상 데이터를 분리하고, 상기 제 1 클록과 상기 화상 데이터에 기초하여 액정 패널의 데이터 라인들을 구동하는 단계를 포함한다.

개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.

일 실시예에 따른 디스플레이 장치의 타이밍 컨트롤러는 위상 잡음(phase noise)나 지터(jitter) 특성이 좋은 LC VCO를 포함하므로, 데이터 구동IC들과의 고속 인터페이스를 구현할 수 있다.

일 실시예에 따른 디스플레이 장치의 타이밍 컨트롤러는 내부 VCO의 동작 주파수를 일정하게 유지시키면서 화상 데이터에 더미 데이터를 삽입하여 송신하므로, 넓은 주파수 동작 영역을 지원하는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 타이밍 컨트롤러와 각 데이터 구동IC 사이의 인터페이스를 설명하기 위한 도면이다.
도 2 및 도 3은 도 1의 타이밍 컨트롤러 내에 구비된 LC VCO의 동작 영역을 설명하기 위한 도면이다.
도 4는 도 1의 타이밍 컨트롤러가 하나의 LC VCO를 사용하여 넓은 주파수 영역을 사용하여 화상 데이터를 송신하는 것을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 타이밍 컨트롤러를 나타내는 블록도이다.
도 6은 도 5에 도시된 PLL을 설명하기 위한 도면이다.
도 7은 도 1에 도시된 데이터 구동IC를 나타내는 블록도이다.

개시된 기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 개시된 기술의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 개시된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 타이밍 컨트롤러와 각 데이터 구동IC 사이의 인터페이스를 설명하기 위한 도면이다.

타이밍 컨트롤러(110)와 각 데이터 구동IC(120)는 각 전송선(130)을 통하여 연결된다. 타이밍 컨트롤러(110)는 입력 클록과 화상 데이터를 수신한다.

타이밍 컨트롤러(110)는 블랭크 구간 동안 입력 클록에 상응하는 클록 패턴을 생성하며, 입력 클록의 주파수에 따라 더미 데이터 정보를 생성한다. 여기에서, 더미 데이터 정보는 액티브 구간 동안에 전송될 전송 데이터에서 더미 데이터에 해당하는 부분을 알리는 정보로서, 더미 데이터의 개수 및 위치에 대한 정보를 포함할 수 있다. 타이밍 컨트롤러(110)는 블랭크 구간 동안 클록 패턴과 더미 데이터 정보를 차동 신호로 변환하여 각 데이터 구동 IC(120)로 송신한다.

타이밍 컨트롤러(110)는 액티브 구간 동안 입력 클록을 분주하여 제 1 클록을 생성하며, 입력 클록의 주파수에 따라 더미 데이터를 생성한다. 타이밍 컨트롤러(110)에 포함된 LC VCO는 타이밍 컨트롤러(110)가 사용하는 동작 주파수 대역들 중 가장 높은 동작 주파수 대역을 지원한다. 타이밍 컨트롤러(110)는 입력 클록의 주파수가 낮아지면, LC VCO의 동작 주파수를 유지시킨 상태에서 더미 데이터를 증가시키는 방법을 통하여, 타이밍 컨틀롤러(110)가 사용하는 동작 주파수를 하나의 LC VCO로 모두 커버할 수 있다. 타이밍 컨트롤러(110)는 제 1 클록과 더미 데이터를 화상 데이터에 삽입하여 전송 데이터를 생성하고, 전송 데이터를 차동 신호로 변환하여 각 전송선(130)을 통하여 각 데이터 구동IC(120)로 송신한다. 따라서 타이밍 컨트롤러(110)는 클록을 전송하기 위한 별도의 연결선을 필요로 하지 않는다.

각 데이터 구동 IC(120)는 블랭크 구간 동안 각 전송선(130)을 통하여 독립적으로 차동 신호를 수신하고, 차동 신호로부터 클록 패턴과 더미 데이터 정보를 복원한다. 각 데이터 구동IC(120)는 액티브 구간 동안 각 전송선(130)을 통하여 독립적으로 차동 신호를 수신하고, 차동 신호로부터 전송 데이터를 복원하며, 전송 데이터로부터 제 1 클록, 더미 데이터 및 화상 데이터를 분리한다. 여기에서, 각 데이터 구동 IC(120)는 블랭크 구간 동안 수신된 더미 데이터 정보에 기초하여, 전송 데이터로부터 더미 데이터를 분리할 수 있다. 각 데이터 구동IC(120)는 제 1 클록 주파수의 배수의 주파수를 가지는 제 2 클록을 생성하고, 제 2 클록으로 화상 데이터를 샘플링한 후 래치하고, 래치된 데이터로 액정 패널의 데이터 라인을 구동한다.

도 2 및 도 3은 도 1의 타이밍 컨트롤러 내에 구비된 LC VCO의 동작 영역을 설명하기 위한 도면이다. 도 2의 (a)에 나타난 것과 같이, LC VCO의 동작 영역이 Fmin1에서 Fmax1가 되도록 설계하는 경우, 온도나 전압과 같은 동작 조건이나 공정에 따라 산포가 존재하므로, LC VCO의 실제 동작 영역은 도 2의 (b)에 나타난 것과 같이 좌나 우로 이동할 수 있다. 따라서, LC VCO의 원하는 동작 영역이 Fmin1 에서 Fmax1 인 경우, 동작 조건이나 공정에 따라 실제 동작 영역이 변하더라도 원하는 동작 영역을 커버할 수 있도록, 도 2의 (c)에 나타난 것과 같이, 동작 영역을 Fmin2에서 Fmax2가 되도록 넓게 설계할 필요가 있다. 그런데 도 3의 (a)에 나타난 것과 같이, 하나의 LC VCO의 동작 영역(320)은 타이밍 컨트롤러(110)가 사용하는 동작 주파수(310)의 일부만을 커버할 수 있으므로, 타이밍 컨트롤러(110)가 사용하는 동작 주파수를 모두 커버하기 위해서는 동작 영역이 서로 다른 다수의 LC VCO들을 사용하는 것이 필요하다. 그러나 다수의 LC VCO들을 사용하는 경우, 칩 면적을 크게 하고, 비용을 증가할 수 있다. 따라서 본 실시예에서는 하나의 LC VCO를 사용하면서, 타이밍 컨트롤러(110)가 사용하는 동작 주파수를 모두 커버할 수 있는 구성을 제안한다. 도 3의 (b)를 참조하면, 타이밍 컨트롤러(110)가 사용하는 동작 주파수(310) 중 가장 높은 동작 주파수 대역(330)을 지원하는 LC VCO를 설계한다. 그리고 가장 높은 동작 주파수 대역보다 낮은 주파수 대역의 입력 데이터에 대해서는, 더미 데이터를 삽입하는 방식으로 동작 주파수를 높여서 LC VCO가 지원하는 주파수 대역으로 들어오게 한다.

도 4는 도 1의 타이밍 컨트롤러가 하나의 LC VCO를 사용하여 넓은 주파수 영역을 사용하여 화상 데이터를 송신하는 것을 설명하기 위한 도면이다. 도 4의 (a)를 참조하면, 10:1 직렬화기를 사용하는 경우에, 입력 클록의 주파수가 200Mhz이면, 2GHz의 동작 주파수를 가지는 PLL이 필요하다. 그런데 주파수 분주기의 분주비가 고정된 경우, 주파수가 100MHz인 입력 클록이 입력되면, 1GHz의 동작 주파수를 가지는 PLL이 필요하게 된다.

그런데 본 실시예에서는 거친 조정(coursing tuning) 시에 주파수 분주기의 분주비를 변경하여, LV VCO의 동작 주파수가 가장 높은 주파수 대역에서 유지될 수 있도록 제어한다. 예를 들어, 도 4의 (a)를 참조하면, 입력 클록의 주파수가 200MHz이면, 주파수 분주기의 분주비가 10이 되어 LC VCO는 2GHz의 동작 주파수를 가지며, 이 LC VCO의 출력에 따라 직렬화기는 10개의 병렬 데이터를 최고 속도에서 10:1로 직렬화한다. 도 4의 (b)를 참조하면, 입력 클록의 주파수가 100MHz이면, 2GHz의 동작 주파수를 가지는 LC VCO와 주파수 비교를 수행하므로, 주파수 분주기의 분주비는 20이 되며, 제어부는 직렬화기가 10개의 병렬 데이터를 직렬화하면서 10개의 더미 데이터를 추가로 삽입할 수 있도록 한다. 여기에서, 추가되는 10개의 더미 데이터의 위치는 도시된 바와 같이 임의로 정해질 수 있으며, 각 데이터 구동 IC(120)가 데이터를 복원할 수 있도록 하기 위하여, 데이터 패턴에 대해서는 미리 초기화하여 보낼 필요가 있다.

기존의 방식의 경우, 입력 데이터의 주파수가 1/2로 감소한 경우, 각 입력 데이터의 주기가 두 배가 되므로 속도가 떨어지지만, 본 실시예에서는 입력 데이터의 주파수가 1/2로 감소한 경우, 더미 데이터를 삽입하므로 속도가 떨어지지 않는다. 도 4의 (b)에서는 직렬화기가 20:1로 직렬화하는 것을 나타내고 있으나, 입력 데이터의 주파수에 따라 직렬화기는 15:1 이나 14:1 과 같이 다양하게 직렬화를 수행할 수 있다.

도 5는 도 1에 도시된 타이밍 컨트롤러를 나타내는 블록도이다. 도 5를 참조하면, 타이밍 컨트롤러(110)는 수신부(510), 버퍼 메모리(520), 데이터 정렬부(530), 제어부(540), PLL(550), 직렬화부(560), 결합부(570), 먹스(580) 및 송신부(590)를 포함한다.

수신부(510)는 LVDS 데이터를 수신한다. 여기에서, LVDS 데이터는 각각 8 비트의 RGB 화상 데이터 및 동기 신호를 포함할 수 있다.

버퍼 메모리(520)는 화상 데이터를 일시적으로 저장한 후 출력한다.

데이터 정렬부(530)는 버퍼 메모리(520)로부터 화상 데이터를 수신하고, 송신부(590)가 각 데이터 구동IC(120)로 포인트-투-포인트(point-to-point) 방식으로 데이터를 송신할 수 있도록 하기 위하여, 화상 데이터를 각 데이터 구동IC(120)에 따라 분리하여 직렬화부(560)로 제공한다.

제어부(540)는 블랭크 구간 동안에 입력 클록(CLK_in)의 주파수에 기초하여 더미 데이터 정보를 생성하고, 더미 데이터 정보를 결합부(570)로 송신한다. 여기에서, 더미 데이터 정보는 액티브 구간 동안에 전송되는 전송 데이터에서 더미 데이터에 해당하는 부분을 알리는 정보로서, 더미 데이터의 위치 및 더미 데이터의 개수에 대한 정보를 포함한다.

제어부(540)는 입력 클록(CLK_in)의 주파수에 기초하여 PLL(550) 내에 포함된 주파수 분주기의 분주비를 변경하여, LC VCO의 동작 주파수가 가장 높은 주파수 대역에서 유지될 수 있도록 제어한다. 예를 들어, 도 4의 (a)를 참조하면, 10:1 직렬화부(560)를 사용하는 경우, 입력 클록의 주파수가 200MHz이면, 2GHz의 동작 주파수를 가지는 PLL이 필요하므로, 제어부(540)는 주파수 분주기의 분주비를 10으로 결정한다. 따라서 LC VCO는 2GHz의 동작 주파수를 가질 수 있으며, 이 LC VCO의 출력에 따라 직렬화부(560)는 10개의 병렬 데이터를 최고 속도에서 10:1로 직렬화한다. 도 4의 (b)를 참조하면, 입력 클록의 주파수가 100MHz가 되면, 제어부(540)는 주파수 분주기의 분주비를 20으로 결정한다. 따라서 LC VCO는 입력 클록의 주파수의 변화에도 불구하고 2GHz의 동작 주파수를 가지며, 직렬화부(560)는 10개의 병렬 데이터를 직렬화하면서 10개의 더미 데이터를 추가로 삽입한다.

PLL(550)은 제어부(540)에 의해 결정된 분주비에 따라 입력 클록(CLK_in)을 분주하여 제 1 클록을 생성하므로, 입력 클록(CLK_in)의 주파수가 변하더라도 항상 LC VCO의 최고 동작 주파수에 해당하는 주파수를 가지는 제 1 클록을 출력할 수 있다.

PLL(550)은 LC VCO 및 주파수 분주기(frequency divider)를 포함하고, 입력 클록(CLK_in)을 제어부(540)에 의해 결정된 분주비에 따라 분주하여 제 1 클록을 생성한다. 제어부(540)에 의해 결정된 분주비는 입력 클록(CLK_in) 주파수가 작을수록 커지므로, 입력 클록(CLK_in)의 주파수에 무관하게 제 1 클록의 주파수는 LC VCO의 최고 동작 주파수에서 일정하게 유지될 수 있다. PLL(550)은 초기화 과정에서 거친 조정(coarse tuning)과 미세 조정(fine tuning)을 수행하여 입력 클록(CLK_in)의 위상과 동기되고, 입력 클록(CLK_in) 주파수에 분주비의 역수를 곱한 주파수를 가지는 제 1 클록을 생성한다.

직렬화부(560)는 데이터 정렬부(530)로부터 각 데이터 구동IC(120)에 따라 분리된 화상 데이터를 수신하고, 화상 데이터를 직렬화한다. 그리고 직렬화부(560)는 제어부(540)로부터 더미 데이터 정보를 수신하여, 더미 데이터 정보에 따른 더미 데이터를 직렬화된 화상 데이터에 삽입한다. 여기에서, 더미 데이터는 임의의 데이터에 상응하거나, DC 밸런스 및 데이터 복원이 용이하도록 포맷이 바뀔 수 있다. 또한, 직렬화부(560)는 PLL(550)로부터 제 1 클록을 수신하고, 더미 데이터가 삽입된 화상 데이터에 제 1 클록을 삽입하여, 제 1 클록, 더미 데이터 및 화상 데이터를 포함하는 전송 데이터를 생성한다. 직렬화부(360)는 더미 데이터 개수 정보에 따른 더미 데이터를 화상 데이터에 삽입하여 전송 데이터를 생성하므로, 입력 클록(CLK_in)의 주파수가 변하더라도 타이밍 컨트롤러(110)의 전송 속도를 일정하게 유지할 수 있다. 그러나 입력 클록(CLK_in)의 주파수가 낮아질수록, 전송 데이터에 포함된 더미 데이터의 개수가 증가하므로, 화상 데이터의 전송 속도는 낮아진다.

결합부(570)는 PLL(550)로부터 제 1 클록을 수신하여 제 1 클록에 상응하는 클록 형태의 패턴을 생성한다. 결합부(570)는 제어부(540)로부터 더미 데이터 정보를 수신하고, 클록 형태의 패턴에 더미 데이터 정보를 결합하여, 클록 형태의 패턴 및 더미 데이터 정보를 포함하는 전송 데이터를 생성한다. 여기에서, 더미 데이터 정보는 클록 형태의 패턴의 바로 다음에 위치할 수 있다.

먹스(580)는 직렬화부(560)로부터 제 1 클록, 더미 데이터 및 화상 데이터를 포함하는 전송 데이터를 수신하고, 결합부(570)로부터 클록 형태의 패턴 및 더미 데이터 정보를 포함하는 전송 데이터를 수신한다. 먹스(580)는 블랭크 구간 동안에 제 1 클록 및 더미 데이터 정보를 포함하는 전송 데이터를 출력하고, 액티브 구간 동안에 제 1 클록, 더미 데이터 및 화상 데이터를 포함하는 전송 데이터를 출력한다.

송신부(590)는 전송 데이터를 LVDS 차동 신호로 변환하여, 각 전송선(130)을 통하여 각 데이터 구동IC(120)로 송신한다.

도 6은 도 5에 도시된 PLL을 설명하기 위한 도면이다. 도 6을 참조하면, PLL(550)은 LC 공진 회로(610), VCO(620), 주파수 분주기(630), 위상 검출기(640), 차지 펌프(650), 루프 필터(660), 거친 조정 제어 및 락 디텍터(670), 바락터(680) 및 논리합 연산기(690)를 포함한다.

LC 공진 회로(610)는 복수의 고정 커패시터들(612), 스위치(614), 및 인덕터(618)를 포함하며, VCO(620)와 병렬로 연결된다. LC 공진 회로(610)와 병렬로 연결된 VCO(620)는 LC 공진 회로(610)의 공진 주파수에 상응하는 발진 주파수를 가지는 신호를 생성한다. 여기에서, VCO(620)의 거친 주파수 조정(coarse frequency tuning)은 복수의 커패시터들(612) 중 적어도 하나를 스위칭하는 것을 통하여 수행된다. 스위칭 동작에 따라 LC 공진 회로(610)의 공진 주파수는 변하게 되고, 변화된 공진 주파수에 따라 VCO(620)의 발진 주파수도 변하게 된다. 또한, VCO(620)의 미세 주파수 조정(fine frequency tuning)은 바락터(680)에 인가되는 전압을 조정하여 수행된다. 바락터(680)는 인가되는 전압에 따라 변하는 가변 커패시턴스(variable capacitance)를 가진다.

VCO(620)로부터 출력된 신호인 제 1 클록은 주파수 분주기(630)를 거쳐서 위상 검출기(640)로 피드백된다. 주파수 분주기(630)는 VCO(620)로부터 출력된 신호의 주파수를 제어부(540)로부터 수신된 분주비 정보에 따라 분주하여 분주된 제 1 클록)을 생성하고, 분주된 제 1 클록을 위상 검출기(640)로 송신한다. 위상 검출기(640)는 분주된 제 1 클록과 입력 클록(CLK_in)을 수신하고, 분주된 제 1 클록과 입력 클록(CLK_in)과의 위상 차를 비교하여, 위상 차에 상응하는 DC 에러(DC error)를 생성한다. 여기에서, DC 에러는 입력 클록(CLK_in)이 분주된 제 1 클록보다 앞서면 업(UP), 입력 클록(CLK_in)이 분주된 제 1 클록보다 지체되면 다운(DN)에 상응할 수 있다. 차지 펌프(650)는 DC 에러를 수신하고, DC 에러에 상응하는 전류를 출력한다.

루프 필터(660)는 차지 펌프(650)로부터 전류를 수신하며, 수신된 전류에 따른 제어 전압을 생성한다. 제어 전압은 거친 조정 메커니즘과 미세 조정 메커니즘을 통하여 LC 공진 회로(610)의 공진 주파수를 조절할 수 있다. 구체적으로, 거친 조정 제어 및 락 디텍터(670)는 논리합 연산기(690)로부터 조정 시작 신호가 수신되는 경우에 동작을 시작하며, 루프 필터(660)로부터 제어 전압을 수신하고, 제어 전압에 기초하여 스위치들(614)을 조작으로써 고정 커패시터들(612) 중 적어도 하나를 LC 공진 회로(610)에 부가하거나 LC 공진 회로(610)로부터 제거할 수 있다. 또한, 루프 필터(360)로부터 출력된 제어 전압은 바락터(680)에 걸리는 전압을 조절할 수 있다. 두 개의 조정 메커니즘을 통하여 VCO(620)의 발진 주파수를 조절한다. 여기에서, 바락터(680)에 따른 발진 주파수의 조정 범위(tuning range)는 고정 커패시터 하나에 의한 조정 범위보다 조금 클 수 있다.

논리합 연산기(690)는 리셋 신호(RS)와 내부 언락 신호를 논리합 연산하여, 거친 주파수 조정을 시작하라는 조정 시작 신호를 생성한다. 논리합 연산기(690)는 외부에서 초기 파워가 들어오거나 주파수가 바뀐 경우에 발생하는 리셋 신호(RS)와 PLL(550) 내부의 자체 동작 이상으로 인하여 발생하는 내부 언락 신호 중 어느 하나가 입력되면, 조정 시작 신호를 생성할 수 있다.

거친 조정 제어 및 락 디텍터(670)는 논리합 연산기(690)로부터 조정 시작 신호가 수신되면, 입력 클록(CLK_in)과 분주된 제 1 클록 간의 주파수를 비교하고, 비교 결과에 따라 LC 공진 회로(610)의 커패시턴스를 조절한다. 여기에서, 거친 조정 제어 및 락 디텍터(670)는 케패시터들(612)에 연결된 스위치들(614)을 온 오프 시켜서 거친 조정(coarse tuning)을 수행할 수 있다. 예를 들어, 거친 조정 제어 및 락 디텍터(670)는 분주된 제 1 클록의 주파수가 입력 클록(CLK_in)의 주파수보다 낮으면, 커패시턴스를 줄여서 VCO(620)의 출력인 제 1 클록의 주파수를 올릴 수 있다. 거친 조정 제어 및 락 디텍터(670)는 PLL(550)의 언락을 감지하여, 내부 언락 신호를 생성한다.

도 7은 도 1에 도시된 데이터 구동IC를 나타내는 블록도이다. 도 7을 참조하면, 데이터 구동IC(120)는 수신부(710), 클록 검출부(720), 더미 데이터 검출부(730), 클록 생성부(740), 역직렬화부(750) 및 데이터 구동회로(760)를 포함한다.

수신부(710)는 전송선(130)을 통하여 차동 신호를 수신하고, 차동 신호로부터 전송 데이터를 복원한다. 여기에서, 전송 데이터는 블랭크 구간 동안에는 클록 형태의 패턴과 더미 데이터 정보를 포함하고, 액티브 구간 동안에는 제 1 클록, 더미 데이터 및 화상 데이터를 포함한다.

클록 데이터 검출부(720)는 전송 데이터로부터 제 1 클록을 검출한다.

더미 데이터 검출부(730)는 액티브 구간 동안 전송 데이터로부터 더미 데이터를 검출한다. 여기에서, 더미 데이터 검출부(730)는 블랭크 구간 동안에 수신된 더미 데이터 정보를 참조하여, 전송 데이터로부터 더미 데이터를 검출할 수 있다.

클록 생성부(740)는 제 1 클록과 동기되며 제 1 클록 주파수의 배수 주파수를 가지는 제 2 클록을 생성한다. 예를 들어, 클록 생성부(740)는 DLL 또는 PLL을 포함할 수 있다. 여기에서, 클록 생성부(740)가 PLL이면, PLL은 도 3에 도시된 PLL과 동일한 구성을 포함할 수 있다.

역직렬화부(750)는 제 2 클록을 이용하여 화상 데이터를 병렬 데이터로 변환한다. 여기에서, 화상 데이터는 제 1 클록, 더미 데이터 및 화상 데이터를 포함하는 전송 데이터에서, 제 1 클록과 더미 데이터가 검출되고 남은 데이터에 상응할 수 있다.

데이터 구동 회로(760)는 제 2 클록에 따라 병렬 데이터를 샘플링하고 래치한 후, DAC 변환하여 구동 전압을 생성한다. 데이터 구동 회로(760)는 구동 전압을 액정 패널의 각 신호선에 인가한다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

입력 클록으로부터 제 1 클록을 생성하고, 상기 제 1 클록을 화상 데이터에 삽입하며, 상기 제 1 클록이 삽입된 화상 데이터를 송신하는 타이밍 컨트롤러;
상기 제 1 클록이 삽입된 화상 데이터를 전달하는 전송선들; 및
상기 제 1 클록이 삽입된 화상 데이터를 수신하여 상기 제 1 클록과 상기 화상 데이터를 분리하고, 상기 제 1 클록과 상기 화상 데이터에 기초하여 액정 패널의 데이터 라인들을 구동하는 데이터 구동IC들을 포함하고,
상기 타이밍 컨트롤러는
상기 입력 클록의 주파수에 기초하여, 상기 제 1 클록의 주파수를 분주할 분주비(division ratio)를 결정하고 상기 화상 데이터에 삽입할 더미 데이터에 대한 정보인 더미 데이터 정보를 생성하는 제어부;
하나의 VCO를 사용하여 상기 입력 클록으로부터 상기 제 1 클록을 생성하고, 상기 분주비에 따라 상기 제 1 클록의 주파수를 분주하는 PLL(phase-locked loop); 및
상기 더미 데이터 정보에 따른 더미 데이터 및 상기 제 1 클록을 상기 화상 데이터에 삽입하는 직렬화부를 포함하는 디스플레이 장치.
제 1 항에 있어서, 상기 VCO는
상기 타이밍 컨트롤러가 사용하는 동작 주파수 대역 중 가장 높은 주파수 대역을 지원하는 LC VCO에 상응하는 디스플레이 장치.
제 2 항에 있어서, 상기 제어부는
상기 입력 클록의 주파수가 변화는 경우에도, 상기 LC VCO가 상기 가장 높은 주파수 대역에서 동작할 수 있도록 상기 분주비를 조정하는 디스플레이 장치.
제 2 항에 있어서, 상기 더미 데이터 정보는
상기 데이터 구동 IC들이 상기 더미 데이터가 삽입된 상기 화상 데이터로부터 상기 화상 데이터를 분리할 수 있도록, 상기 더미 데이터가 삽입된 패턴을 알리는 정보에 상응하는 디스플레이 장치.
제 4 항에 있어서,
상기 더미 데이터는 상기 분주비가 커질수록 비례하여 증가하는 디스플레이 장치.
제 4 항에 있어서,
상기 더미 데이터의 위치는 임의로 정해지는 디스플레이 장치.
제 1 항에 있어서, 상기 타이밍 컨트롤러는
상기 제 1 클록에 상응하는 클록 형태의 패턴에 상기 더미 데이터 정보를 결합하는 결합부; 및
상기 직렬화부로부터 상기 제 1 클록과 상기 더미 데이터가 삽입된 화상 데이터를 수신하고, 상기 결합부로부터 상기 더미 데이터 정보가 결합된 클록 형태의 패턴을 수신하며, 블랭크 기간에는 상기 더미 데이터 정보가 결합된 클록 형태의 패턴을 출력하고, 액티브 기간에는 상기 제 1 클록과 상기 더미 데이터가 삽입된 화상 데이터를 출력하는 먹스를 더 포함하는 디스플레이 장치.
제 7 항에 있어서, 상기 더미 데이터 정보는
상기 더미 데이터가 상기 화상 데이터에 삽입된 패턴을 알리는 정보에 상응하는 디스플레이 장치.
제 8 항에 있어서, 상기 데이터 구동 IC들은
상기 더미 데이터 정보에 기초하여, 상기 제 1 클록과 상기 더미 데이터가 삽입된 화상 데이터로부터 상기 화상 데이터를 검출하는 디스플레이 장치.
타이밍 컨트롤러가 입력 클록의 주파수에 기초하여, 제 1 클록의 주파수를 분주할 분주비(division ratio)를 결정하고 화상 데이터에 삽입할 더미 데이터에 대한 정보인 더미 데이터 정보를 생성하는 단계;
상기 타이밍 컨트롤러가 하나의 VCO를 사용하여 상기 입력 클록으로부터 상기 제 1 클록을 생성하고, 상기 분주비에 따라 상기 제 1 클록의 주파수를 분주하는 단계;
상기 타이밍 컨트롤러가 상기 더미 데이터 정보에 따른 더미 데이터 및 상기 제 1 클록을 상기 화상 데이터에 삽입하여 송신하는 단계; 및
데이터 구동 IC들이 상기 더미 데이터 및 상기 제 1 클록이 삽입된 화상 데이터를 수신하여, 상기 제 1 클록과 상기 화상 데이터를 분리하고, 상기 제 1 클록과 상기 화상 데이터에 기초하여 액정 패널의 데이터 라인들을 구동하는 단계를 포함하는 디스플레이 방법.
제 10 항에 있어서,
상기 VCO는 상기 타이밍 컨트롤러가 사용하는 동작 주파수 대역 중 가장 높은 주파수 대역을 지원하는 LC VCO에 상응하는 디스플레이 방법.
제 11 항에 있어서, 상기 분주비는
상기 입력 클록의 주파수가 변화는 경우에도, 상기 LC VCO가 상기 가장 높은 주파수 대역에서 동작할 수 있도록 조정되는 디스플레이 방법.
제 11 항에 있어서, 상기 더미 데이터 정보는
상기 데이터 구동 IC들이 상기 더미 데이터가 삽입된 상기 화상 데이터로부터 상기 화상 데이터를 분리할 수 있도록, 상기 더미 데이터가 삽입된 패턴을 알리는 정보에 상응하는 디스플레이 방법.
제 13 항에 있어서,
상기 더미 데이터는 상기 분주비가 커질수록 비례하여 증가하는 디스플레이 방법.
제 13 항에 있어서,
상기 더미 데이터의 위치는 임의로 정해지는 디스플레이 방법.
제 13 항에 있어서, 상기 데이터 구동 IC들은
상기 더미 데이터 정보에 기초하여, 상기 제 1 클록과 상기 더미 데이터가 삽입된 화상 데이터로부터 상기 화상 데이터를 검출하는 디스플레이 방법.