KR101172387B1 - Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface - Google Patents

Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface Download PDF

Info

Publication number
KR101172387B1
KR101172387B1 KR1020060087993A KR20060087993A KR101172387B1 KR 101172387 B1 KR101172387 B1 KR 101172387B1 KR 1020060087993 A KR1020060087993 A KR 1020060087993A KR 20060087993 A KR20060087993 A KR 20060087993A KR 101172387 B1 KR101172387 B1 KR 101172387B1
Authority
KR
South Korea
Prior art keywords
error
mcu
value
peripheral interface
serial peripheral
Prior art date
Application number
KR1020060087993A
Other languages
Korean (ko)
Other versions
KR20080023881A (en
Inventor
김관식
Original Assignee
주식회사 만도
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 만도 filed Critical 주식회사 만도
Priority to KR1020060087993A priority Critical patent/KR101172387B1/en
Publication of KR20080023881A publication Critical patent/KR20080023881A/en
Application granted granted Critical
Publication of KR101172387B1 publication Critical patent/KR101172387B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치에 관한 것으로, 마이크로 제어장치(MCU)의 계산 오류를 방지하는 시스템에 있어서, 직렬 주변장치 인터페이스(SPI)를 통해 상기 MCU로부터 순차적으로 입력되는 데이터를 입력받아 서로 비교하여 오류가 있는가를 판단하여 이 판단결과 오류가 있는 경우에 그 결과를 카운터하고, 그 카운터 값이 설정값 이상이면 상기 MCU의 리셋(reset)단자로 신호를 출력하여 강제로 리셋시키며, 오류가 없는 경우 상기 카운터 값을 클리어(clear) 하는 디지털 로직부를 구비한 장치를 제공함으로써, MCU의 계산 오류에 의한 자동차의 시스템 오 동작을 간단한 로직 구성으로 미연에 방지함으로써, 전체 수행시간이 짧아지고, 비용이 절감되는 등의 효과가 있다.The present invention relates to a calculation error check device of a microcontroller using serial peripheral interface communication, and in a system for preventing a calculation error of a microcontroller (MCU), It receives the input data sequentially and compares each other to determine if there is an error. If the result of the judgment is an error, the result is counted. If the counter value is greater than or equal to the set value, a signal is output to the reset terminal of the MCU. By forcibly reset the device and providing a device having a digital logic unit for clearing the counter value when there is no error, thereby preventing a system malfunction of the vehicle due to a calculation error of the MCU with a simple logic configuration. The overall execution time is shortened, and the cost is reduced.

직렬 주변장치 인터페이스(SPI), 듀얼 마이크로 제어장치(MCU) Serial Peripheral Interface (SPI), Dual Micro Controls (MCU)

Description

직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치{Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface}Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface

도 1은 종래 SPI 통신을 이용한 MCU의 계산 오류를 검사하기 위한 구성을 보인 블록도.1 is a block diagram showing a configuration for checking a calculation error of a MCU using a conventional SPI communication.

도 2는 본 발명의 실시예에 따른 MCU의 계산 오류를 검사하기 위한 구성을 보인 블록도.Figure 2 is a block diagram showing a configuration for checking the calculation error of the MCU in accordance with an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 계산 오류 검사를 위한 디지털 로직부의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of a digital logic unit for the calculation error check according to an embodiment of the present invention.

*** 도면의 주요부분에 대한 설명 ****** Description of the main parts of the drawing ***

100, 110 : MCU 200 : 디지털 로직부 100, 110: MCU 200: digital logic section

210 : 배타적 논리합 게이트 220 : 오류 판단부210: exclusive OR gate 220: error determination unit

230 : 오류 카운터부230: error counter

본 발명은 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치에 관한 것으로, 특히 간단한 디지털 로직장치를 이용하여 마이크로 제어장치(MCU)의 계산 오류를 검사하는 장치에 관한 것이다.The present invention relates to a device for checking a calculation error of a microcontroller using serial peripheral interface communication, and more particularly, to a device for checking a calculation error of a microcontroller (MCU) using a simple digital logic device.

일반적으로, 자동차용 전자제어장치(ECU)에서 마이크로 제어장치(MCU)의 계산 오류에 따른 오동작은 운전자의 생명과 직결될 수 있기 때문에 이러한 MCU의 상태를 항시 알고 있어야 한다. In general, malfunction of the microcontroller (MCU) in the automotive electronic control unit (ECU) due to a calculation error can be directly connected to the driver's life, it is necessary to be aware of the state of the MCU at all times.

도 1은 종래 SPI 통신을 이용한 MCU의 계산 오류를 검사하기 위한 구성을 보인 블록도로서, 이에 도시된 바와 같이 두 개의 MCU(100, 110)로 구성되는데, 듀얼 MCU를 사용하는 경우에는 동일한 두 개의 소프트웨어를 이용하여 동작하며, 통신모듈을 통해 둘 중 하나의 MCU에서 다른 한쪽의 MCU의 계산 오류를 모니터링하여야 하므로, 소프트웨어 로직이 복잡해지고, 수시로 하는 모니터링으로 인하여 전체 수행시간이 증가하게 되며, 이를 방지하고자 더 좋은 사양의 MCU를 사용하는 경우에는 제품의 가격이 상승하게 되는 악순환을 가져오는 문제점이 있었다. 1 is a block diagram showing a configuration for checking the calculation error of the MCU using the conventional SPI communication, as shown therein is composed of two MCU (100, 110), in the case of using a dual MCU two It operates using software, and the communication module must monitor the calculation error of the other MCU in one of the two MCUs, thus complicating the software logic and increasing the overall execution time due to the frequent monitoring. In case of using a better specification MCU, there is a problem that a vicious cycle of product price increases.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 간단한 디지털 로직장치를 이용하여 마이크로 제어장치(MCU)의 계산 오류를 검사하는 장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a device for checking a calculation error of a microcontroller (MCU) using a simple digital logic device.

이와 같은 목적을 달성하기 위한 본 발명 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치는, 마이크로 제어장치(MCU)의 계산 오류를 방지하는 시스템에 있어서, 직렬 주변장치 인터페이스(SPI)를 통해 상기 MCU에서 N번째로 전송된 임의의 숫자와, 상기 MCU에서 N+1번째로 전송되는 숫자로서, 상기 임의의 숫자에 대한 상기 MCU의 계산 결과값을 입력받아, 상기 입력받은 값에 근거하여 오류가 있는가를 판단하여 이 판단결과 오류가 있는 경우에 그 결과를 카운터하고, 그 카운터 값이 설정값 이상이면 상기 MCU의 리셋(reset)단자로 신호를 출력하여 강제로 리셋시키며, 오류가 없는 경우 상기 카운터 값을 클리어(clear) 하는 디지털 로직부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention calculates a serial error interface of a microcontroller using serial peripheral interface communication. A random number transmitted from the MCU through the Nth number and a N + 1th number transmitted from the MCU through the MCU, and receive the calculation result value of the MCU for the random number based on the received value. If it is determined that there is an error, the result is counted when there is an error, and if the counter value is greater than or equal to the set value, a signal is forcibly reset by outputting a signal to the reset terminal of the MCU. And a digital logic unit for clearing the counter value.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 MCU의 계산 오류를 검사하기 위한 구성을 보인 블록도로서, 이에 도시한 바와 같이 MCU(100)와, 직렬 주변장치 인터페이스(SPI)를 통해 상기 MCU의 계산 오류를 모니터링하는 디지털 로직부(200)로 구성하며, 상기 디지털 로직부(200)는 도 3에 도시한 바와 같이 상기 MCU(100)로부터 N 번째로 전송되는 임의의 숫자와, 상기 MCU(100)로부터 N+1 번째로 전송되는 숫자로서, 상기 임의의 숫자에 대한 MCU(100)의 계산 결과값을 입력받아 배타적 논리합 연산을 수행하는 배타적 논리합 게이트(210); 상기 배타적 논리합 게이트(210)의 출력값이 설정된 값과 다르면 오류값을 출력하고, 설정된 값과 같다면 카운터 값을 클리어(clear) 하는 오류 판단부(220); 및 상기 오류 판단부(220)에서 출력되는 오류값을 입력받아 카운트 수를 증가시키고, 증가된 값이 설정치 이상이 되면 리셋(reset) 신호를 상기 MCU(100)로 출력하는 오류 카운터부(230)로 구성한다.2 is a block diagram showing a configuration for checking a calculation error of the MCU according to an embodiment of the present invention, as shown in the figure, the MCU 100 and the calculation error of the MCU through a serial peripheral interface (SPI) It consists of a digital logic unit 200 for monitoring the digital logic unit 200, as shown in Figure 3, the random number transmitted to the N-th from the MCU 100, as shown in Figure 3, from the MCU 100 An exclusive-OR gate 210 that receives the calculated result of the MCU 100 for the random number and performs an exclusive OR operation as an N + 1 th number; An error determination unit 220 outputting an error value if the output value of the exclusive OR gate 210 is different from a set value, and clearing a counter value if the output value of the exclusive OR gate 210 is different; And an error counter unit 230 which receives an error value output from the error determination unit 220 and increases a count number, and outputs a reset signal to the MCU 100 when the increased value is greater than or equal to a set value. It consists of.

이와 같이 구성한 본 발명의 실시예에 따른 동작 과정을 설명하면 다음과 같다.Referring to the operation process according to an embodiment of the present invention configured as described above are as follows.

도 3에 도시한 바와 같이 제어를 담당하는 MCU(100)의 계산 수식 오류를 모니터링 하기 위하여 디지털 로직부(200)에서 수시로 SPI를 통해 통신을 하게 되는데, 상기 MCU(100)에서는 임의의 숫자를 N 번째로 디지털 로직부(200)로 전송하고, 상기 임의의 숫자에 대한 계산 결과값을 N+1 번째로 디지털 로직부(200)로 전송하게 되고, 이를 디지털 로직부(200)의 배타적 논리합 게이트(210)에서 입력받아 배타적 논리합 연산을 수행하여 출력한다.As shown in FIG. 3, the digital logic unit 200 communicates through the SPI from time to time in order to monitor the calculation formula error of the MCU 100 in charge of control. The first time is transmitted to the digital logic unit 200, and the calculated result value for the random number is transmitted N + 1 to the digital logic unit 200, which is the exclusive OR gate of the digital logic unit 200 ( It receives the input from 210 and performs an exclusive OR operation and outputs it.

이때, 상기 배타적 논리합 게이트(210)의 출력값을 오류 판단부(220)에서 입력받아 설정된 값(0)과 비교를 하는데, 상기 배타적 논리합 게이트(210)는 두 값(N, N+1)이 서로 다르면 '1'을, 같으면 '0'을 출력하는 논리 게이트이기 때문에, '1'이 출력된다면 상기 오류 판단부(220)는 오류값을 출력하며, '0'이 출력된다면 오류가 아닌 것으로 판단하여 이전에 카운터한 값을 클리어(clear)하게 된다.In this case, the output value of the exclusive OR gate 210 is input by the error determining unit 220 and compared with the set value 0. The exclusive OR gate 210 has two values (N, N + 1) mutually different from each other. Since it is a logic gate that outputs '1' if different, and '0' if equal, the error determination unit 220 outputs an error value if '1' is output and determines that it is not an error if '0' is output. Clear the previously counted value.

상기 오류 판단부(220)에서 출력되는 오류값은 오류 카운터부(230)로 입력되고, 이에 의해 카운트 값이 증가되는데, 만약 연속적으로 3회 이상 오류에 의한 카운터 값이 증가되면 리셋(reset) 신호를 상기 MCU(100)의 리셋단자로 출력하여 강제로 상기 MCU(100)를 리셋시킨다. The error value output from the error determination unit 220 is input to the error counter unit 230, whereby the count value is increased. If the counter value due to the error is increased three or more times in succession, the reset signal is reset. Is output to the reset terminal of the MCU (100) forcibly reset the MCU (100).

이상에서 본 발명의 구체적인 실시예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 이 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 바탕으로 다양한 변경과 수정이 가능할 것이다.Although specific embodiments of the present invention have been described in detail above, the present invention is not limited thereto, and those skilled in the art may make various changes and modifications based on the technical idea of the present invention.

이상에서 설명한 바와 같이 본 발명 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치는 MCU의 계산 오류에 의한 자동차의 시스템 오 동작을 간단한 로직 구성으로 미연에 방지함으로써, 전체 수행시간이 짧아지고, 비용이 절감되는 등의 효과가 있다.As described above, the calculation error checking device of the microcontroller using the serial peripheral interface communication of the present invention prevents the system malfunction of the vehicle caused by the calculation error of the MCU with a simple logic configuration, thereby shortening the overall execution time. The cost is reduced.

Claims (2)

마이크로 제어장치(MCU)의 계산 오류를 방지하는 시스템에 있어서, In the system to prevent the calculation error of the microcontroller (MCU), 직렬 주변장치 인터페이스(SPI)를 통해 상기 MCU에서 N번째로 전송된 임의의 숫자와, 상기 MCU에서 N+1번째로 전송되는 숫자로서, 상기 임의의 숫자에 대한 상기 MCU의 계산 결과값을 입력받아, 상기 입력받은 값에 근거하여 오류가 있는가를 판단하여 이 판단결과 오류가 있는 경우에 그 결과를 카운터하고, 그 카운터 값이 설정값 이상이면 상기 MCU의 리셋(reset)단자로 신호를 출력하여 강제로 리셋시키며, 오류가 없는 경우 상기 카운터 값을 클리어(clear) 하는 디지털 로직부를 구비하는 것을 특징으로 하는 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치.The Nth random number transmitted from the MCU and the N + 1th number transmitted from the MCU through a serial peripheral interface (SPI), and receives the calculated result of the MCU for the random number. If it is determined that there is an error, the result is counted. If the counter value is equal to or larger than the set value, a signal is output to the reset terminal of the MCU forcibly. And a digital logic unit for clearing the counter value when there is no error. 제1항에 있어서, 상기 디지털 로직부는 The method of claim 1, wherein the digital logic unit 상기 입력받은 임의의 숫자와 상기 입력받은 계산 결과값으로 배타적 논리합 연산을 수행하는 배타적 논리합 게이트; An exclusive OR gate performing an exclusive OR operation on the input random number and the input calculation result value; 상기 배타적 논리합 게이트의 출력값이 설정된 값과 다르면 오류값을 출력하고, 설정된 값과 같다면 카운터 값을 클리어(clear) 하는 오류 판단부; 및 An error determination unit outputting an error value if the output value of the exclusive OR gate is different from a set value, and clearing a counter value if the output value of the exclusive OR gate is different from the set value; And 상기 오류 판단부에서 출력되는 오류값을 입력받아 카운트 수를 증가시키고, 증가된 값이 설정치 이상이 되면 리셋(reset) 신호를 상기 MCU로 출력하는 오류 카운터부를 포함하는 것을 특징으로 하는 직렬 주변장치 인터페이스 통신을 이용한 마이크로 제어장치의 계산 오류 검사장치.And receiving an error value output from the error determining unit to increase the number of counts, and when the increased value is greater than or equal to the set value, a serial peripheral interface including an error counter outputting a reset signal to the MCU. Calculation error checking device of micro control device using communication.
KR1020060087993A 2006-09-12 2006-09-12 Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface KR101172387B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060087993A KR101172387B1 (en) 2006-09-12 2006-09-12 Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087993A KR101172387B1 (en) 2006-09-12 2006-09-12 Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface

Publications (2)

Publication Number Publication Date
KR20080023881A KR20080023881A (en) 2008-03-17
KR101172387B1 true KR101172387B1 (en) 2012-08-08

Family

ID=39412438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087993A KR101172387B1 (en) 2006-09-12 2006-09-12 Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface

Country Status (1)

Country Link
KR (1) KR101172387B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584210B1 (en) * 2014-11-24 2016-01-11 현대오트론 주식회사 System and method for monitoring MCU

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948103B2 (en) 2000-12-22 2005-09-20 Nec Electronics Corporation Watchdog timer and method for detecting abnormal operation of computer, and computer including the timer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948103B2 (en) 2000-12-22 2005-09-20 Nec Electronics Corporation Watchdog timer and method for detecting abnormal operation of computer, and computer including the timer

Also Published As

Publication number Publication date
KR20080023881A (en) 2008-03-17

Similar Documents

Publication Publication Date Title
JP5739290B2 (en) Electronic control unit
US9453881B2 (en) Oscillation circuit, integrated circuit, and abnormality detection method
US9606849B2 (en) Watchdog apparatus and control method thereof
JP4638916B2 (en) Method and apparatus for monitoring process execution
US20150178166A1 (en) Apparatus and method for monitoring multiple micro-cores
KR101811432B1 (en) Advanced Watchdog Apparatus And Method Thereof
US7904771B2 (en) Self-diagnostic circuit and self-diagnostic method for detecting errors
KR101172387B1 (en) Calculation Error Testing Device For Micro Control Unit Using Serial Peripheral Interface
CN113328983B (en) Illegal signal detection device
CN115098427B (en) Method for realizing link width self-adaption
US20030140268A1 (en) Signal validation and arbitration system and method
CN107908132B (en) Device and method for combining signals of self-diagnosis sensor and common sensor
US8214557B2 (en) Measuring direct memory access throughput
US7613562B2 (en) Signal processing device and control unit for cooperating with a signal processing device
CN110133481B (en) Test method and test circuit for IO bridge short circuit
CN111427723B (en) AutoSAR-based program flow monitoring method and application device
US6027243A (en) Parity check circuit
US20030093725A1 (en) Method and circuit for monitoring microcomputer for onboard electronic control device
US20180137000A1 (en) Method of ensuring operation of calculator
JP2020077171A (en) Electronic control device
CN102986141A (en) Data interface comprising intrinsically safe, integrated fault detection
CN113805565B (en) Counter control method and device, vehicle and storage medium
Brewerton A new approach to input and output monitoring for microcontrollers supporting functional safety
JP6237387B2 (en) Electronic control system and electronic device
CN115081362A (en) E/E/PE failure rate statistical device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170622

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 7