KR101167023B1 - Low power asynchronous high speed psk demodulation method - Google Patents

Low power asynchronous high speed psk demodulation method Download PDF

Info

Publication number
KR101167023B1
KR101167023B1 KR1020110147194A KR20110147194A KR101167023B1 KR 101167023 B1 KR101167023 B1 KR 101167023B1 KR 1020110147194 A KR1020110147194 A KR 1020110147194A KR 20110147194 A KR20110147194 A KR 20110147194A KR 101167023 B1 KR101167023 B1 KR 101167023B1
Authority
KR
South Korea
Prior art keywords
signal
band signal
data
clock
digital
Prior art date
Application number
KR1020110147194A
Other languages
Korean (ko)
Inventor
강진구
윌커슨벤자민
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020110147194A priority Critical patent/KR101167023B1/en
Application granted granted Critical
Publication of KR101167023B1 publication Critical patent/KR101167023B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2334—Demodulator circuits; Receiver circuits using non-coherent demodulation using filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself

Abstract

PURPOSE: A synchronous high speed PSK demodulation method using low power is provided to form a SoC(System on Chip) by using a lower power modulation method used in a portable cellular phone. CONSTITUTION: A demodulation device changes a LSB(Lower Side Band) signal and an USB(Upper-Side-Band) signal into a digital signal through two comparators(110). The demodulation device detects the phase change of a differential signal which is modulated into phase shift through exclusive OR(120). The demodulation device uses a PCE(Phase Changing Edge) signal as a clock detecting data through a deglitch filter of an analog or digital mode(130). The demodulation device generates a digital data signal which is primarily synchronized(140). The demodulation device restores a carrier frequency component(150). The demodulation device generates a data clock which synchronizes data(160). The demodulation device outputs the demodulated outputs signal(170).

Description

저전력용 비동기식 고속 위상 편이 복조 방법{LOW POWER ASYNCHRONOUS HIGH SPEED PSK DEMODULATION METHOD}TECHNICAL FIELD [0001] The present invention relates to a low power asynchronous high speed phase shift demodulation method,

본 발명의 실시예들은 위상 편이 변조신호를 상측대역과 하측대역으로 분리 및 결합을 통해 광대역 디지털 데이터를 복조하는 저전력용 비동기식 고속 위상 편이 복조 방법에 관한 것이다.Embodiments of the present invention relate to a low power asynchronous fast phase shift demodulation method for demodulating wideband digital data by separating and combining a phase shift keying signal into an upper band and a lower band.

위상 편이(PSK) 신호는 캐리어가 없는 양측파대 신호이다. 위상 편이 신호에서 캐리어신호를 추출할 수 없는 문제로 VCO를 만들어 동기화시키는 동기식 위상 편이(PSK) 복조의 대표적 방식으로 코스타스 루프(COSTAS loop)가 있다.The phase shift (PSK) signal is a carrier-free double sideband signal. There is a COSTAS loop as an example of synchronous phase-shift (PSK) demodulation that creates and synchronizes a VCO with the problem that carrier signals can not be extracted from the phase-shift signal.

코스타스 루프는 전력소모가 많고 회로가 복잡하고 VCO를 통한 귀환루프를 사용하므로 전송속도에 한계가 있다. 아날로그 적분회로(Analog integrator)와 스위칭 캐패시터 유닛(Switched-capacitor units)을 사용한 비동기식 위상 편이(PSK) 복조회로는 내부발진회로와 아날로그 적분회로(Analog integrator)로 인해 전력소모가 많고 회로가 복잡하며 칩 면적이 커진다.The Costas loop has a high power consumption, a complex circuit, and a feedback loop through the VCO, which limits the transmission speed. Asynchronous phase-shift keying (PSK) demodulation using analog integrators and switched-capacitor units has a high power consumption and circuit complexity due to the internal oscillator circuit and analogue integrator Chip area becomes large.

본 발명의 일실시예는 위상 편이 변조신호를 상측대역과 하측대역으로 분리 및 결합을 통해 광대역 디지털 데이터를 복조하고 저전력인 동시에 복조 과정이 간단한 저전력용 비동기식 고속 위상 편이 복조 방법을 제공한다.An embodiment of the present invention provides a low power asynchronous fast phase shift demodulation method that demodulates wideband digital data by separating and combining phase shift keying signals into an upper band and a lower band and simplifies a demodulation process at a low power.

상기 일실시예를 달성하기 위한 방법으로서, 저전력용 비동기식 고속 위상 편이 복조 방법은 위상 편이로 변조된 차동신호를 하측대역 신호와 상측대역 신호로 분리하고 디지털신호로 변환하는 단계; 상기 상측대역 신호를 지연시키고 위상 편이로 변조된 신호의 위상 변화를 감지하는 단계; 상기 위상 변화의 각 시점에서 심볼엣지 신호를 만들어 데이터를 검출하는 클럭을 생성하는 단계; 상기 하측대역 신호와 상기 심볼엣지 신호를 이용하여 디지털 데이터 신호를 만드는 단계; 상기 하측대역 신호를 지연시켜 캐리어 주파수를 복원하는 단계; 상기 복원된 캐리어 주파수와 상기 심볼엣지 신호를 이용하여 데이터 클럭을 발생하는 단계; 및 상기 디지털 데이터 신호와 상기 데이터 클럭을 동기시켜 복조된 디지털 신호를 출력하는 단계를 포함한다.The low power asynchronous fast phase shift demodulation method comprises: separating a phase difference modulated differential signal into a lower band signal and an upper band signal and converting the differential signal into a digital signal; Delaying the upper band signal and sensing a phase change of the phase-shifted signal; Generating a symbol edge signal at each time point of the phase change to generate a clock for detecting data; Generating a digital data signal using the lower band signal and the symbol edge signal; Recovering the carrier frequency by delaying the lower band signal; Generating a data clock using the recovered carrier frequency and the symbol edge signal; And outputting the demodulated digital signal by synchronizing the digital data signal and the data clock.

본 발명의 일실시예에 따르면, 광대역 데이터를 전송하는 동시에 저전력 소모가 필요한 생체이식용 소자의 디지털 통신에 사용할 수 있고 휴대용 통신기기에 사용할 수 있는 저전력 변조방식으로 시스템 온 칩(System on Chip: SoC)을 구현하기에 아주 적합하여 편리함과 경제성이 높다.According to an embodiment of the present invention, a system-on-chip (SoC) system can be used for digital communication of a biocompatible device that transmits wideband data while requiring low power consumption, and a low power modulation method applicable to a portable communication device. It is very convenient and economical.

도 1은 본 발명의 일실시예에 따른 저전력용 비동기식 고속 위상 편이 복조 방법의 동작 흐름을 도시한 예시도이다.
도 2는 본 발명의 일실시예에 따른 복조 방법에서 송신측 신호, 수신측 신호, 프리 필터를 통과한 신호를 보인 예시도이다.
도 3은 본 발명의 일실시예에 따른 복조 방법에서 프리 필터의 주파수 및 위상 특성을 보인 예시도이다.
도 4는 본 발명의 일실시예에 따른 저역 통과 프리 필터 신호, 비교기를 통과한 저역신호, 고역 통과 프리 필터 신호, 비교기를 통과한 고역신호, 지연시킨 고역신호, 두 디지털 신호에서 글리치가 포함된 심볼엣지 신호, 디글리치 필터를 통과한 심볼엣지 신호, 디지털 데이터 신호를 보인 예시도이다.
도 5는 본 발명의 일실시예에 따른 송신측 위상 편이 변조신호, 수신측 공진회로를 통과한 신호, 저역 통과 프리 필터 출력신호, 고역 통과 프리 필터 출력신호, 저역 통과 프리 필터의 비교기 출력, 고역 통과 프리 필터의 비교기 출력, 두 비교기 출력을 배타적 논리합한 글리치가 섞인 신호, 디글리치 필터를 통과한 심볼 엣지 신호, 데이터 클럭 신호, 복조된 디지털 데이터 신호를 보인 예시도이다.1 is a diagram illustrating an operation flow of a low-power asynchronous fast phase shift key demodulation method according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a signal transmitted through a transmission-side signal, a reception-side signal, and a prefilter in the demodulation method according to an embodiment of the present invention.
3 is an exemplary diagram illustrating frequency and phase characteristics of a pre-filter in the demodulation method according to an embodiment of the present invention.
FIG. 4 is a block diagram of an embodiment of the present invention, in which a low-pass pre-filter signal, a low-pass signal through a comparator, a high-pass pre-filter signal, a high- A symbol edge signal, a symbol edge signal passed through a diglit filter, and a digital data signal.
FIG. 5 is a block diagram of a transmitter according to an embodiment of the present invention, which includes a transmission side phase shift keying signal, a signal passing through a reception side resonance circuit, a low pass prefilter output signal, a high pass prefilter output signal, a comparator output of a low pass prefilter, A signal obtained by exclusive-ORing the outputs of the two comparators, a signal including a glitch mixed therein, a symbol edge signal having passed through a diglit filter, a data clock signal, and a demodulated digital data signal.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. Like reference symbols in the drawings denote like elements.

도 1은 본 발명의 일실시예에 따른 저전력용 비동기식 고속 위상 편이 복조 방법의 동작 흐름을 도시한 예시도이다.1 is a diagram illustrating an operation flow of a low-power asynchronous fast phase shift key demodulation method according to an embodiment of the present invention.

도 1을 참조하면, 복조 장치에 의한 위상 편이 복조 방법의 동작 흐름을 도시하고, 위상 편이로 변조된 차동신호를 입력으로 하여 복조된 디지털 데이터와 데이터 클럭을 출력하는 동작 흐름은 다음과 같다.Referring to FIG. 1, an operation flow of a phase shift demodulation method using a demodulation apparatus is shown, and an operation flow for outputting demodulated digital data and a data clock with a phase shift modulated differential signal as input is as follows.

복조 장치는 위상 편이(PSK)로 변조된 차동신호를 저역 통과 프리 필터(Low-pass Pre-filter)로 하측대역(LSB: Lower-Side-Band) 신호를 고역 통과 프리 필터(High-pass Pre-filter)로 상측대역(USB: Upper-Side-Band) 신호를 각각 분리하고 하측대역 신호와 상측대역 신호를 2개의 비교기(comparator)를 통하여 디지털신호로 변환한다(110).The demodulator demodulates the differential signal modulated by phase shift keying (PSK) into a low-pass pre-filter and a low-side-band (LSB) (Upper-Side-Band) signal is separated from the upper band signal and the upper band signal is converted into a digital signal through two comparators (110).

비교기의 출력으로 생성된 상측대역(USB) 영역의 디지털신호는 하측대역(LSB) 영역의 디지털신호보다 위상이 약 90도 정도 빠르므로 복조 장치는 지연회로로 지연시간 θ만큼 상측대역 영역의 디지털신호를 지연시키고 배타적 논리합(Exclusive-OR)을 통해 위상 편이(PSK)로 변조된 차동신호의 위상의 변화를 감지한다(120).Since the digital signal of the upper band (USB) region generated by the output of the comparator is about 90 degrees earlier than the digital signal of the lower band (LSB) region, the demodulator is delayed by a delay time of the digital signal (120) the phase of the differential signal modulated with the phase shift (PSK) through the Exclusive-OR.

복조 장치는 배타적 논리합(Exclusive-OR)을 통해 위상의 변화한 각각의 시점에서 펄스신호를 발생하는데 약 9도정도 위상의 변화인 지터(Jitter) 때문에 생긴 글리치(Glitch)가 섞여 있으므로 아날로그 방식이나 디지털 방식의 디글리치 필터(Deglitch Filter)를 통해 심볼엣지(Phase Changing Edge) 신호를 만들어 데이터를 검출하는 클럭으로 사용한다(130).The demodulator generates a pulse signal at each time of phase change through Exclusive-OR. Since the demodulator mixes the glitch caused by jitter, which is a phase change of about 9 degrees, A phase changing edge signal is generated through a deglitch filter of a system 130 and used as a clock for detecting data 130.

복조 장치는 디 플립플롭(D Flip-Flop)의 데이터 입력에 하측대역(LSB) 영역의 디지털신호를 가하고 심볼엣지 신호를 클럭에 가하여 1차 동기된 디지털 데이터 신호를 만든다(140).The demodulator applies a digital signal of a lower band (LSB) region to a data input of a D flip-flop and applies a symbol edge signal to a clock to produce a first synchronized digital data signal (140).

복조 장치는 한편 하측대역(LSB) 영역의 디지털신호를 지연회로로 디 플립플롭(D Flip-Flop)을 통과한 시간만인 작은 지연시간 Δ만큼 지연시켜서 배타적 논리합(Exclusive-OR)을 통과시켜 캐리어 주파수 성분을 복원시킨다(150).The demodulation device also delays the digital signal in the lower band (LSB) region by a delay time Δ which is a delay circuit that is only the time passed through the D flip-flop, passes through Exclusive-OR, And restores the frequency component (150).

복조 장치는 연속적인 "1"이나 "0"으로 인한 데이터를 구분하기 위하여 복원된 캐리어 주파수 성분의 신호를 클럭으로 사용하고 심볼엣지 신호마다 리셋되는 카운터를 써서 데이터를 동기시키는 데이터 클럭을 발생한다(160).The demodulator generates a data clock for synchronizing the data by using the recovered carrier frequency component signal as a clock and the reset counter for each symbol edge signal in order to distinguish the data due to continuous "1" or "0" 160).

복조 장치는 1차 동기된 디지털 데이터 신호를 데이터 클럭으로 디 플립플롭(D Flip-Flop)을 통해서 동기시켜서 복조된 디지털 데이터를 신호를 만들어 출력한다(170).The demodulator synchronizes the primary synchronized digital data signal with a data clock through a D flip-flop to generate demodulated digital data (170).

도 2는 본 발명의 일실시예에 따른 복조 방법에서 송신측 신호, 수신측 신호, 프리 필터를 통과한 신호를 보인 예시도이다.FIG. 2 is a diagram illustrating an example of a signal transmitted through a transmission-side signal, a reception-side signal, and a prefilter in the demodulation method according to an embodiment of the present invention.

도 2를 참조하면, 2MHz 캐리어를 중심으로 한 변조된 송신측의 신호와 광대역 공진회로를 통한 수신측의 신호와 2개의 프리 필터(Pre-filter)의 출력이며 비교기의 차동입력단의 신호들의 주파수 스펙트럼이다.Referring to FIG. 2, it is assumed that a signal on the modulated transmission side centered at 2 MHz carrier, a signal on the reception side through the wideband resonance circuit, two pre-filter outputs, and a frequency spectrum to be.

도 3은 본 발명의 일실시예에 따른 복조 방법에서 프리 필터의 주파수 및 위상 특성을 보인 예시도이다.3 is an exemplary diagram illustrating frequency and phase characteristics of a pre-filter in the demodulation method according to an embodiment of the present invention.

도 3을 참조하면, 저역 통과 프리 필터(LPPF: Low-pass Pre-filter)와 고역 통과 프리 필터(HPPF: High-pass Pre-filter)의 캐리어 주파수의 위상과 주파수의 특성이며 두 프리 필터(Pre-filter)들을 통과한 신호들의 위상의 차이와 지터(Jitter)의 영역을 표시한 것이다.3, characteristics of the phase and frequency of a carrier frequency of a low-pass pre-filter (LPPF) and a high-pass pre-filter (HPPF) -filter) and the area of the jitter.

도 4는 본 발명의 일실시예에 따른 저역 통과 프리 필터 신호, 비교기를 통과한 저역신호, 고역 통과 프리 필터 신호, 비교기를 통과한 고역신호, 지연시킨 고역신호, 두 디지털 신호에서 글리치가 포함된 심볼엣지 신호, 디글리치 필터를 통과한 심볼엣지 신호, 디지털 데이터 신호를 보인 예시도이다.FIG. 4 is a block diagram of an embodiment of the present invention, in which a low-pass pre-filter signal, a low-pass signal through a comparator, a high-pass pre-filter signal, a high- A symbol edge signal, a symbol edge signal passed through a diglit filter, and a digital data signal.

도 4를 참조하면, 각 단의 신호를 시간영역은 왼쪽에 주파수영역은 오른쪽에 도시하며 첫번째 줄은 저역 통과 프리 필터(LPPF) 신호를 보이고, 두번째 줄은 비교기를 통과시킨 신호를 표현하고, 세번째 줄은 고역 통과 프리 필터(HPPF) 신호를 보이고, 네번째 줄은 다른 비교기를 통과시키고 지연시간 θ만큼 지연시킨 신호를 표현하고, 다섯번째 줄은 두 디지털 신호를 배타적 논리합(Exclusive-OR)을 통과한 글리치(Glitch)가 포함된 심볼엣지 신호를 표현하고, 여섯번째 줄은 심볼엣지 신호를 디글리치 필터(Deglitch Filter)를 통과 시킨 깨끗한 심볼엣지 신호를 보이고 일곱번째 줄은 1차 동기된 디지털 데이터 신호를 보인다.Referring to FIG. 4, the signal of each stage is shown in the time domain on the left and the frequency domain on the right. The first row shows a low pass pre-filter (LPPF) signal, the second row shows a signal passed through the comparator, The line represents a high pass pre-filter (HPPF) signal, the fourth line represents a signal passed through another comparator and delayed by delay time θ, and the fifth line represents an exclusive- The sixth line represents a clean symbol edge signal that passes the symbol edge signal through a de-glitch filter, the seventh line represents a first synchronized digital data signal, and the sixth line represents a symbol edge signal including a glitch. see.

도 5는 본 발명의 일실시예에 따른 송신측 위상 편이 변조신호, 수신측 공진회로를 통과한 신호, 저역 통과 프리 필터 출력신호, 고역 통과 프리 필터 출력신호, 저역 통과 프리 필터의 비교기 출력, 고역 통과 프리 필터의 비교기 출력, 두 비교기 출력을 배타적 논리합한 글리치가 섞인 신호, 디글리치 필터를 통과한 심볼 엣지 신호, 데이터 클럭 신호, 복조된 디지털 데이터 신호를 보인 예시도이다.FIG. 5 is a block diagram of a transmitter according to an embodiment of the present invention, which includes a transmission side phase shift keying signal, a signal passing through a reception side resonance circuit, a low pass prefilter output signal, a high pass prefilter output signal, a comparator output of a low pass prefilter, A signal obtained by exclusive-ORing the outputs of the two comparators, a signal including a glitch mixed therein, a symbol edge signal having passed through a diglit filter, a data clock signal, and a demodulated digital data signal.

도 5를 참조하면, 순서대로 송신측 위상 편이(PSK) 변조신호, 수신측 공진회로 통한 신호, 저역 통과 프리 필터(LPPF) 출력신호, 고역 통과 프리 필터(HPPF) 출력신호, 저역 통과 프리 필터(LPPF)측의 비교기 출력, 고역 통과 프리 필터(HPPF)측의 비교기 출력, 두 비교기 출력을 배타적 논리합(Exclusive-OR)한 글리치(Glitch)가 섞인 신호, 디글리치 필터(Deglitch Filter)를 통과한 깨끗한 심볼엣지 신호, 데이터 클럭 신호, 복조된 디지털 데이터를 보인다. 0.35㎛ 기술(Technology)로 100Mbps 이상의 고속동작에도 실현되었고 그 이상에도 동작할 수 있는 복조방식이다. Referring to FIG. 5, a PSK modulation signal, a signal through a reception side resonance circuit, a low-pass pre-filter LPPF output signal, a high-pass pre-filter HPPF output signal, (LPPF) side, a comparator output on the high-pass pre-filter (HPPF) side, a signal with exclusive-ORed exclusive OR of the outputs of the two comparators, a clean signal passing through a deglitch filter A symbol edge signal, a data clock signal, and demodulated digital data. It is realized by high-speed operation of 100Mbps or higher with 0.35μm technology and it is a demodulation method that can operate more than that.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 구성들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- And various modifications and changes may be made thereto by those skilled in the art to which the present invention pertains. It is therefore to be understood that within the scope of the appended claims, the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. .

Claims (8)

위상 편이로 변조된 차동신호를 상측대역 신호와 하측대역 신호로 분리하는 단계;
상기 상측대역 신호를 지연시켜, 복조 장치에서 상기 차동신호의 위상 변화를 감지하는 단계;
상기 감지된 위상 변화의 각 시점에서 심볼엣지 신호를 만드는 단계;
상기 하측대역 신호와 상기 심볼엣지 신호를 이용하여 디지털 데이터 신호를 만드는 단계;
상기 하측대역 신호를 지연시켜 캐리어 주파수를 복원하는 단계;
상기 복원된 캐리어 주파수를 클럭으로 사용하고, 상기 심볼엣지 신호마다 리셋되는 카운트를 이용하여 데이터 클럭을 발생하는 단계; 및
상기 디지털 데이터 신호와 상기 데이터 클럭을 동기시켜 복조된 디지털 신호를 출력하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.Separating the differential signal modulated by the phase shift into an upper band signal and a lower band signal;
Delaying the upper band signal and detecting a phase change of the differential signal in a demodulation device;
Generating a symbol edge signal at each time point of the sensed phase change;
Generating a digital data signal using the lower band signal and the symbol edge signal;
Recovering the carrier frequency by delaying the lower band signal;
Generating a data clock using the recovered carrier frequency as a clock and using a count reset for each symbol edge signal; And
Synchronizing the digital data signal with the data clock to output a demodulated digital signal;
Wherein the asynchronous fast phase shifting demodulation method comprises: 제1항에 있어서,
상기 상측대역 신호와 하측대역 신호로 분리하는 단계는,
상기 차동신호를 저역 통과 필터에 의해 하측대역 신호로 분리하는 단계;
상기 차동신호를 고역 통과 필터에 의해 상측대역 신호를 분리하는 단계; 및
상기 분리된 하측대역신호와 상측대역 신호를, 비교기에 의해 비교하여 디지털신호로 변환하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the separating into the upper band signal and the lower band signal comprises:
Separating the differential signal into a lower band signal by a low pass filter;
Separating the upper band signal by the high pass filter of the differential signal; And
Comparing the separated lower band signal and the upper band signal by a comparator and converting the lower band signal and the upper band signal into a digital signal
Wherein the asynchronous fast phase shifting demodulation method comprises: 제1항에 있어서,
상기 위상 변화를 감지하는 단계는,
상기 상측대역 신호를 지연회로로 기설정된 지연시간만큼 지연시키고, 배타적 논리합을 통해 상기 차동신호의 위상 변화를 감지하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the step of sensing the phase change comprises:
Delaying the upper band signal by a delay time delayed by a delay circuit and detecting a phase change of the differential signal through an exclusive OR
Wherein the asynchronous fast phase shifting demodulation method comprises: 제1항에 있어서,
상기 심볼엣지 신호를 만드는 단계는,
상기 위상 변화의 각 시점에서 발생하는 펄스신호를 디글리치(deglitch) 필터를 통해 상기 심볼엣지 신호로 만들어 데이터를 검출하는 클럭을 생성하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the step of generating the symbol edge signal comprises:
Generating a clock signal for detecting data by making a pulse signal generated at each time point of the phase change into the symbol edge signal through a deglitch filter
Wherein the asynchronous fast phase shifting demodulation method comprises: 제1항에 있어서,
상기 디지털 데이터 신호를 만드는 단계는,
상기 하측대역 신호를 디 플립플롭의 데이터 입력에 가하고, 상기 심볼엣지 신호를 클럭에 가하여 상기 디지털 데이터 신호를 만드는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the step of generating the digital data signal comprises:
Applying the lower band signal to a data input of a D flip flop and applying the symbol edge signal to a clock to produce the digital data signal
Wherein the asynchronous fast phase shifting demodulation method comprises: 제1항에 있어서,
상기 캐리어 주파수를 복원하는 단계는,
상기 하측대역 신호를 지연회로로 디 플립플롭을 통과한 시간만큼 지연시키고, 배타적 논리합을 통과시켜 상기 캐리어 주파수를 복원하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the step of recovering the carrier frequency comprises:
Delaying the lower band signal by a delay circuit for a time passed through the D flip-flop, and passing the exclusive OR to restore the carrier frequency
Wherein the asynchronous fast phase shifting demodulation method comprises: 삭제delete 제1항에 있어서,
상기 디지털 신호를 출력하는 단계는,
상기 디지털 데이터 신호를 디 플립플롭의 데이터 입력에 가하고, 상기 데이터 클럭을 클럭에 가하여 상기 복조된 디지털 신호를 출력하는 단계
를 포함하는 저전력용 비동기식 고속 위상 편이 복조 방법.The method according to claim 1,
Wherein the step of outputting the digital signal comprises:
Applying the digital data signal to a data input of a D flip-flop, applying the data clock to a clock, and outputting the demodulated digital signal
Wherein the asynchronous fast phase shifting demodulation method comprises:
KR1020110147194A 2011-12-30 2011-12-30 Low power asynchronous high speed psk demodulation method KR101167023B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110147194A KR101167023B1 (en) 2011-12-30 2011-12-30 Low power asynchronous high speed psk demodulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110147194A KR101167023B1 (en) 2011-12-30 2011-12-30 Low power asynchronous high speed psk demodulation method

Publications (1)

Publication Number Publication Date
KR101167023B1 true KR101167023B1 (en) 2012-07-24

Family

ID=46717105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110147194A KR101167023B1 (en) 2011-12-30 2011-12-30 Low power asynchronous high speed psk demodulation method

Country Status (1)

Country Link
KR (1) KR101167023B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269749B1 (en) 2012-03-14 2013-05-30 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using complementary signal of two pair-comparators
KR101306489B1 (en) 2012-03-26 2013-09-09 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator cancelling jitter of clock by rs latch and dividing complementary signal in double sideband
KR101326439B1 (en) 2012-03-16 2013-11-07 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using division and combination of complementary signal by compariting double sideband
KR101332161B1 (en) 2012-03-02 2013-11-21 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using digital deglitch circuit
KR101415497B1 (en) * 2013-02-08 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of two pair-comparators with dsb separation and shift
KR101414289B1 (en) * 2013-01-21 2014-07-28 인하대학교 산학협력단 Low power non-coherent high speed binary phase shift keying(bpsk) demodulation method and circuit using separation usb and lsb with shift
KR101414342B1 (en) * 2013-01-24 2014-07-28 인하대학교 산학협력단 Analog deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101414285B1 (en) * 2013-02-18 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using differential output comparators with usb signals, delayed lsb signals and cancelling clock jitter by latch
KR101414288B1 (en) * 2013-01-28 2014-07-28 인하대학교 산학협력단 Digital deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101417593B1 (en) 2013-02-13 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of differential output comparator with dsb separation and shift
US9860098B2 (en) 2014-08-25 2018-01-02 Benjamin P. WILKERSON Ultra low power wideband non-coherent binary phase shift keying demodulator using first order sideband filters with phase zero alignment
WO2022182304A1 (en) * 2021-06-17 2022-09-01 Antalya Bi̇li̇m Üni̇versi̇tesi̇ A method for non-coherent orthogonal frequency division multiplexing with subcarrier power modulation (nc-ofdm-spm) for low-complexity and high throughput future wireless systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931454B2 (en) 1991-09-24 1999-08-09 ユニデン株式会社 Digital phase modulation signal demodulation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931454B2 (en) 1991-09-24 1999-08-09 ユニデン株式会社 Digital phase modulation signal demodulation circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332161B1 (en) 2012-03-02 2013-11-21 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using digital deglitch circuit
KR101269749B1 (en) 2012-03-14 2013-05-30 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using complementary signal of two pair-comparators
KR101326439B1 (en) 2012-03-16 2013-11-07 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator using division and combination of complementary signal by compariting double sideband
KR101306489B1 (en) 2012-03-26 2013-09-09 인하대학교 산학협력단 Low power noncoherent phase-shift keying(psk) demodulator cancelling jitter of clock by rs latch and dividing complementary signal in double sideband
KR101414289B1 (en) * 2013-01-21 2014-07-28 인하대학교 산학협력단 Low power non-coherent high speed binary phase shift keying(bpsk) demodulation method and circuit using separation usb and lsb with shift
KR101414342B1 (en) * 2013-01-24 2014-07-28 인하대학교 산학협력단 Analog deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101414288B1 (en) * 2013-01-28 2014-07-28 인하대학교 산학협력단 Digital deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101415497B1 (en) * 2013-02-08 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of two pair-comparators with dsb separation and shift
KR101417593B1 (en) 2013-02-13 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of differential output comparator with dsb separation and shift
KR101414285B1 (en) * 2013-02-18 2014-07-28 인하대학교 산학협력단 Low power non-coherent binary phase shift keying (bpsk) demodulator using differential output comparators with usb signals, delayed lsb signals and cancelling clock jitter by latch
US9860098B2 (en) 2014-08-25 2018-01-02 Benjamin P. WILKERSON Ultra low power wideband non-coherent binary phase shift keying demodulator using first order sideband filters with phase zero alignment
WO2022182304A1 (en) * 2021-06-17 2022-09-01 Antalya Bi̇li̇m Üni̇versi̇tesi̇ A method for non-coherent orthogonal frequency division multiplexing with subcarrier power modulation (nc-ofdm-spm) for low-complexity and high throughput future wireless systems

Similar Documents

Publication Publication Date Title
KR101167023B1 (en) Low power asynchronous high speed psk demodulation method
KR101624739B1 (en) Low Power Wideband Non-Coherent BPSK Demodulator to Align the Phase of Sideband Differential Output Comparators for Reducing Jitter, using 1st Order Sideband Filters with Phase 180 Degree Alignment
KR101414289B1 (en) Low power non-coherent high speed binary phase shift keying(bpsk) demodulation method and circuit using separation usb and lsb with shift
KR101414288B1 (en) Digital deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101414342B1 (en) Analog deglitched low power non-coherent high speed binary phase shift keying(bpsk) demodulator using separation usb and lsb with shift
KR101578303B1 (en) Ultra Low Power Wideband Non-Coherent BPSK Demodulator using 1st Order Sideband Filters with Phase Zero Alignment
KR101316966B1 (en) Low power noncoherent phase-shift keying(psk) demodulator using analog deglitch circuit
Roshna et al. Design and implementation of digital Costas loop and Bit synchronizer in FPGA for BPSK demodulation
KR101306489B1 (en) Low power noncoherent phase-shift keying(psk) demodulator cancelling jitter of clock by rs latch and dividing complementary signal in double sideband
KR100826248B1 (en) Demodulation method by detecting phase and apparatus thereof
KR101415497B1 (en) Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of two pair-comparators with dsb separation and shift
KR101623275B1 (en) Ultra Low Power Wideband Non-Coherent BPSK Demodulator using 1st Order Sideband Filters with Phase 180 Degree Alignment
KR101417593B1 (en) Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of differential output comparator with dsb separation and shift
KR101332161B1 (en) Low power noncoherent phase-shift keying(psk) demodulator using digital deglitch circuit
KR101414285B1 (en) Low power non-coherent binary phase shift keying (bpsk) demodulator using differential output comparators with usb signals, delayed lsb signals and cancelling clock jitter by latch
CN106059975B (en) Novel method for inhibiting carrier synchronization and costas ring
KR100976625B1 (en) PSK demodulator using Time To Digital Converter
KR101326439B1 (en) Low power noncoherent phase-shift keying(psk) demodulator using division and combination of complementary signal by compariting double sideband
KR101269749B1 (en) Low power noncoherent phase-shift keying(psk) demodulator using complementary signal of two pair-comparators
KR101624738B1 (en) Low Power Wideband Non-Coherent BPSK Demodulator to Align the Phase of Sideband Comparators, using 1st Order Sideband Filters with Phase 180 Degree Alignment
KR101638187B1 (en) Low Power Wideband Non-Coherent BPSK Demodulator to Align the Phase of Sideband Differential Output Comparators for Reducing Jitter, using 1st Order Sideband Filters with Phase 0 Degree Alignment
KR101665125B1 (en) Ultra Low Power Wideband Non-Coherent BPSK Demodulator to Align Two Pairs of Complimentary Phases by Sideband Comparators, using 2nd Order Sideband Filters with Phase 180 Degree Alignment
Priya et al. Carrier synchronization in software defined radio using costas loop
CN105656827B (en) A kind of direct carrier modulation of time division multiplexing continuous phase and demodulation method
CN105553471B (en) High-sensitivity digital phaselocked loop

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee