KR101165908B1 - Varistor module for protecting AC line - Google Patents

Varistor module for protecting AC line Download PDF

Info

Publication number
KR101165908B1
KR101165908B1 KR1020100100456A KR20100100456A KR101165908B1 KR 101165908 B1 KR101165908 B1 KR 101165908B1 KR 1020100100456 A KR1020100100456 A KR 1020100100456A KR 20100100456 A KR20100100456 A KR 20100100456A KR 101165908 B1 KR101165908 B1 KR 101165908B1
Authority
KR
South Korea
Prior art keywords
varistor
line
electrically connected
terminal
pattern
Prior art date
Application number
KR1020100100456A
Other languages
Korean (ko)
Other versions
KR20120038802A (en
Inventor
이재욱
황윤호
류재수
주현태
임병국
김리언
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020100100456A priority Critical patent/KR101165908B1/en
Publication of KR20120038802A publication Critical patent/KR20120038802A/en
Application granted granted Critical
Publication of KR101165908B1 publication Critical patent/KR101165908B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/014Mounting; Supporting the resistor being suspended between and being supported by two supporting sections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/16Resistor networks not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors

Abstract

하나의 모듈로 구성되어 복수의 교류 라인을 보호하도록 하는 교류 라인 보호용 바리스터 모듈이 제시된다. 제시된 교류 라인 보호용 바리스터 모듈은, 내부에 복수의 상부 바리스터가 형성된 상부 바리스터층; 내부에 복수의 하부 바리스터가 형성된 하부 바리스터층; 상부 바리스터층 및 하부 바리스터층 사이에 형성되고, 일면이 복수의 상부 바리스터와 전기적으로 연결되고, 타면이 복수의 하부 바리스터와 전기적으로 연결되는 전극 패턴; 상부 바리스터층의 상면에 형성되고, 상부 복수의 상부 바리스터에 각각 전기적으로 연결되는 복수의 상부 단자 패턴; 및 하부 바리스터층의 하면에 형성되고, 복수의 하부 바리스터에 각각 전기적으로 연결되는 복수의 하부 단자 패턴을 포함한다.A varistor module for alternating current line protection, which is configured as one module to protect a plurality of alternating current lines, is provided. The presented varistor module for AC line protection includes: an upper varistor layer having a plurality of upper varistors formed therein; A lower varistor layer having a plurality of lower varistors formed therein; An electrode pattern formed between the upper varistor layer and the lower varistor layer, one surface of which is electrically connected to the plurality of upper varistors, and the other surface of which is electrically connected to the plurality of lower varistors; A plurality of upper terminal patterns formed on an upper surface of the upper varistor layer and electrically connected to the upper plurality of upper varistors, respectively; And a plurality of lower terminal patterns formed on a lower surface of the lower varistor layer and electrically connected to the plurality of lower varistors, respectively.

Description

교류 라인 보호용 바리스터 모듈{Varistor module for protecting AC line}Varistor module for protecting AC line

본 발명은 교류 라인 보호용 바리스터 모듈에 관한 것으로서, 더욱 상세하게는 전기적으로 연결되는 서지 전압에 의해 교류 라인의 파손을 방지하기 위해 교류 라인에 설치되는 교류 라인 보호용 바리스터 모듈에 관한 것이다.The present invention relates to an AC line protection varistor module, and more particularly, to an AC line protection varistor module installed in an AC line to prevent breakage of the AC line by an electrically connected surge voltage.

최근 반도체 산업의 급격한 발전은 단위소자의 소형화 및 고성능화를 위한 초고집적화 시대를 가속시키고 있다. 이에 따라 전자 기기 등의 동작전압은 점점 낮아지는 추세에 있는 반면에, 서지(surge)전압의 유입으로 전자부품 등을 태울 정도의 큰 열에너지를 발산하여 반도체의 에너지 수용능력이 급속히 떨어지게 되어 서지에 대한 대처능력이 현격히 떨어지게 되었다.The recent rapid development of the semiconductor industry is accelerating the era of ultra high integration for miniaturization and high performance of unit devices. As a result, operating voltages of electronic devices, etc., tend to gradually decrease, while the inflow of surge voltages dissipates large thermal energy enough to burn electronic components, thereby rapidly decreasing the energy capacity of semiconductors. Coping ability fell significantly.

따라서, 반도체소자를 내장한 장비들은 과도전압에 매우 약해 수십 ms의 짧은 과도전압 유입시에도 소자를 파괴시키거나 열화시켜 수명 단축, 기능 저하 등을 초래하고 있기 때문에, 미소전압에서 동작하는 바리스터의 개발이 중요한 과제라 할 수 있다.Therefore, since the devices incorporating semiconductor devices are very weak to transient voltages, even when a short transient voltage of several tens of ms is destroyed, the devices are destroyed or degraded, resulting in shortened lifespan and reduced function. This is an important task.

바리스터란 높은 비선형 전류-전압 특성을 가진 반도체 소자로서, 전기적 특성은 정전압 특성인 제너다이오드의 동작과 유사하나 보다 큰 전류와 에너지 용량을 가진 복합 세라믹 장치이다.A varistor is a semiconductor device with high nonlinear current-voltage characteristics, and its electrical characteristics are similar to those of a zener diode, which is a constant voltage characteristic, but a composite ceramic device having a larger current and energy capacity.

바리스터의 비선형 특성은 낮은 전압에서 매우 큰 전기저항을 가지고 있으며, 이 저항은 소자의 미세구조와 크기에 의존하는 어떤 영역의 전압(threshold voltage)이상에서는 급격히 떨어지는 비선형 특성을 나타내는 그레인(grain) 경계현상을 갖는다. 비선형 저항 동작은 그레인 경계에서 발생하는 과정에 의해 제어되는데, 맞접속(back-to-back) 제너다이오드에서 관찰되는 항복(break down) 현상과 유사하나 보다 큰 에너지를 흡수하는 능력을 가지고 있다.Nonlinear characteristics of varistors have a very large electrical resistance at low voltages, which are grain boundary phenomena that exhibit nonlinear characteristics that drop sharply above the threshold voltage in any region, depending on the microstructure and size of the device. Has Nonlinear resistance behavior is controlled by processes occurring at grain boundaries, similar to the break down phenomenon observed with back-to-back zener diodes, but with the ability to absorb more energy.

일반적으로, 교류 라인으로 구성되는 장치(또는 회로)에는 장치에 포함된 다수의 교류 라인을 보호하기 위해 디스크 바리스터(20)가 사용된다. AC/DC 단상 회로(도 1의 (a)) 또는 AC/DC 3상 회로(도 1의 (b))로 구성되는 AC/DC 변환회로에는 교류 라인 사이에 디스크 바리스터(20)가 위치한다(도 1 참조). AC 노이즈를 제거하기 위해 사용되는 AC 노이즈 제거회로(도 2 참조)에도 각 교류 라인 사이에 디스크 바리스터(20)가 사용된다, TV 파워회로(도 3 참조)에도 교류 라인 사이에 디스크 바리스터(20)가 사용된다.In general, a disk varistor 20 is used in a device (or circuit) composed of alternating current lines to protect a plurality of alternating current lines included in the apparatus. In the AC / DC conversion circuit composed of an AC / DC single phase circuit (Fig. 1 (a)) or an AC / DC three phase circuit (Fig. 1 (b)), a disc varistor 20 is positioned between the AC lines ( See FIG. 1). The disc varistor 20 is also used between the AC lines in the AC noise removing circuit (see Fig. 2) used to remove the AC noise. The disc varistor 20 is also inserted between the AC lines in the TV power circuit (see Fig. 3). Is used.

하지만, 다수의 교류 라인을 보호하기 위해 디스크 바리스터(20)를 사용하면, 교류 라인의 개수가 많아 질수록 적용해야하는 디스크 바리스터(20)의 수가 증가하게 된다. 즉, 도 4에 도시된 바와 같이, 2개의 교류 라인을 보호하기 위해서는 1개의 디스크 바리스터(20)를 필요로 하고, 3개의 교류 라인을 보호하기 위해서는 3개의 디스크 바리스터(20)를 필요로 하고, 4개의 교류 라인을 보호하기 위해서는 6개의 디스크 바리스터(20)를 필요로 한다.However, when the disc varistor 20 is used to protect a plurality of AC lines, the number of disc varistors 20 to be applied increases as the number of AC lines increases. That is, as shown in FIG. 4, one disk varistor 20 is required to protect two AC lines, and three disk varistors 20 are required to protect three AC lines. Six disk varistors 20 are required to protect four AC lines.

상술한 바와 같이,교류 라인의 보호를 위해 디스크 바리스터를 사용하는 종래기술에서는 보호대상 교류 라인의 개수에 따라 설치되는 디스크 바리스터의 개수가 증가함에 따라, 디스크 바리스터의 적용 면적이 증가하게 되고, 회로가 복잡하게 구성되어 장치를 소형화하기에는 부적합한 문제점이 있다.As described above, in the prior art using the disk varistor for protecting the alternating lines, as the number of disk varistors installed according to the number of alternating current lines to be protected increases, the application area of the disk varistor increases, and the circuit There is a problem in that it is complicated and unsuitable for miniaturizing the device.

본 발명은 상기한 종래의 문제점을 감안하여 제안된 것으로서, 그 목적은 하나의 모듈로 구성되어 복수의 교류 라인을 보호하도록 하는 교류 라인 보호용 바리스터 모듈을 제공함에 있다.The present invention has been proposed in view of the above-described conventional problems, and an object thereof is to provide a varistor module for alternating current line protection configured to protect a plurality of alternating current lines composed of one module.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 교류 라인 보호용 바리스터 모듈은, 내부에 복수의 상부 바리스터가 형성된 상부 바리스터층; 내부에 복수의 하부 바리스터가 형성된 하부 바리스터층; 상부 바리스터층 및 하부 바리스터층 사이에 형성되고, 일면이 복수의 상부 바리스터와 전기적으로 연결되고, 타면이 복수의 하부 바리스터와 전기적으로 연결되는 전극 패턴; 상부 바리스터층의 상면에 형성되고, 상부 복수의 상부 바리스터에 각각 전기적으로 연결되는 복수의 상부 단자 패턴; 및 하부 바리스터층의 하면에 형성되고, 복수의 하부 바리스터에 각각 전기적으로 연결되는 복수의 하부 단자 패턴을 포함한다.AC line protection varistor module according to an embodiment of the present invention to achieve the above object, the upper varistor layer having a plurality of upper varistors formed therein; A lower varistor layer having a plurality of lower varistors formed therein; An electrode pattern formed between the upper varistor layer and the lower varistor layer, one surface of which is electrically connected to the plurality of upper varistors, and the other surface of which is electrically connected to the plurality of lower varistors; A plurality of upper terminal patterns formed on an upper surface of the upper varistor layer and electrically connected to the upper plurality of upper varistors, respectively; And a plurality of lower terminal patterns formed on a lower surface of the lower varistor layer and electrically connected to the plurality of lower varistors, respectively.

상부 바리스터의 개수와 하부 바리스터의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성된다.The sum of the number of upper varistors and the number of lower varistors is the same as the number of alternating current lines to be protected.

복수의 상부 바리스터는, 일단이 전극 패턴과 전기적으로 연결되고 타단이 복수의 상부 단자 패턴 중에 어느 하나와 전기적으로 연결되고, 복수의 하부 바리스터는, 일단이 전극 패턴과 전기적으로 연결되고 타단이 복수의 하부 단자 패턴 중에 어느 하나와 전기적으로 연결된다.The plurality of upper varistors, one end is electrically connected to the electrode pattern and the other end is electrically connected to any one of the plurality of upper terminal patterns, the plurality of lower varistors, one end is electrically connected to the electrode pattern and the other end is a plurality of It is electrically connected to any one of the lower terminal patterns.

복수의 상부 바리스터는 복수의 상부 단자 패턴과 일대일로 연결되고, 복수의 하부 바리스터는 복수의 하부 단자 패턴과 일대일로 연결된다.The plurality of upper varistors are connected one-to-one with the plurality of upper terminal patterns, and the plurality of lower varistors are one-to-one with the plurality of lower terminal patterns.

상부 단자 패턴의 개수와 하부 단자 패턴의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성된다.The sum of the number of upper terminal patterns and the number of lower terminal patterns is equal to the number of AC lines to be protected.

복수의 상부 단자 패턴 및 복수의 하부 단자 패턴은 보호 대상인 복수의 교류 라인에 일대일로 연결된다.The plurality of upper terminal patterns and the plurality of lower terminal patterns are connected one-to-one to a plurality of AC lines to be protected.

복수의 상부 단자 패턴 및 복수의 하부 단자 패턴은 복수의 리드 선을 통해 보호 대상인 복수의 교류 라인에 일대일로 연결된다.The plurality of upper terminal patterns and the plurality of lower terminal patterns are connected one-to-one to a plurality of AC lines to be protected through a plurality of lead wires.

상부 바리스터층의 하면 및 하부 바리스터층의 상면 사이에서 전극 패턴을 덮도록 형성되는 보호층을 더 포함한다.A protective layer is formed between the lower surface of the upper varistor layer and the upper surface of the lower varistor layer to cover the electrode pattern.

하부 바리스터층의 상면에 복수의 상부 단자 패턴을 덮도록 형성되는 제1보호층; 및 하부 바리스터층의 하면에 복수의 하부 단자 패턴을 덮도록 형성되는 제2보호층을 더 포함한다.A first protective layer formed on the upper surface of the lower varistor layer to cover the plurality of upper terminal patterns; And a second protective layer formed on the lower surface of the lower varistor layer to cover the plurality of lower terminal patterns.

제1보호층 및 제2보호층에는 상부 단자 패턴 및 하부 단자 패턴과 보호대상인 교류 라인을 연결하는 리드 선이 통과하는 연결 홈이 형성된다.The first protective layer and the second protective layer are formed with connection grooves through which lead wires connecting the upper terminal pattern and the lower terminal pattern and the AC line to be protected pass.

상부 바리스터층과 하부 바리스터층과 전극 패턴과 복수의 상부 단자 패턴 및 복수의 하부 단자 패턴을 덮도록 형성되는 보호층을 더 포함한다.A protective layer is formed to cover the upper varistor layer, the lower varistor layer, the electrode pattern, the plurality of upper terminal patterns, and the plurality of lower terminal patterns.

보호층에는 상부 단자 패턴 및 하부 단자 패턴과 보호대상인 교류 라인을 연결하는 리드 선이 통과하는 복수의 연결 홈이 형성된다.
The protective layer is provided with a plurality of connection grooves through which lead wires connecting the upper terminal pattern and the lower terminal pattern and the AC line to be protected pass.

상기한 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 교류 라인 보호용 바리스터 모듈은, 제1바리스터 및 제2바리스터가 내부에 형성된 상부 바리스터층; 제3바리스터 및 제4바리스터가 내부에 형성된 하부 바리스터층; 상부 바리스터층 및 하부 바리스터층 사이에 형성되고, 제1바리스터와 제2바리스터와 제3바리스터 및 제4바리스터와 전기적으로 연결되는 전극 패턴; 및 상부 바리스터의 상면에 형성되어 제1바리스터에 전기적으로 연결되는 제1단자 패턴; 상부 바리스터의 상면에 제1단자 패턴과 이격되어 형성되고 제2바리스터에 전기적으로 연결되는 제2단자 패턴; 하부 바리스터의 하면에 형성되어 제3바리스터에 전기적으로 연결되는 제3단자 패턴; 및 하부 바리스터의 하면에 제3단자 패턴과 이격되어 형성되고 제4바리스터에 전기적으로 연결되는 제4단자 패턴을 포함한다.AC line protection varistor module according to another embodiment of the present invention to achieve the above object, the first varistor and the second varistor, the upper varistor layer formed therein; A lower varistor layer having a third varistor and a fourth varistor formed therein; An electrode pattern formed between the upper varistor layer and the lower varistor layer and electrically connected to the first varistor, the second varistor, the third varistor, and the fourth varistor; A first terminal pattern formed on an upper surface of the upper varistor and electrically connected to the first varistor; A second terminal pattern formed on the upper surface of the upper varistor and spaced apart from the first terminal pattern and electrically connected to the second varistor; A third terminal pattern formed on a lower surface of the lower varistor and electrically connected to the third varistor; And a fourth terminal pattern formed on the lower surface of the lower varistor and spaced apart from the third terminal pattern and electrically connected to the fourth varistor.

제1바리스터는 일단이 전극 패턴과 전기적으로 연결되고, 타단이 제1단자 패턴과 전기적으로 연결되고, 제2바리스터는 일단이 전극 패턴과 전기적으로 연결되고, 타단이 제2단자 패턴과 전기적으로 연결되고, 제3바리스터는 일단이 전극 패턴과 전기적으로 연결되고, 타단이 제3단자 패턴과 전기적으로 연결되고, 제4바리스터는 일단이 전극 패턴과 전기적으로 연결되고, 타단이 제4단자 패턴과 전기적으로 연결된다.One end of the first varistor is electrically connected to the electrode pattern, the other end is electrically connected to the first terminal pattern, and the second varistor is electrically connected to one end of the electrode pattern and the other end is electrically connected to the second terminal pattern. The third varistor has one end electrically connected to the electrode pattern, the other end is electrically connected to the third terminal pattern, and the fourth varistor has one end electrically connected to the electrode pattern and the other end is electrically connected to the fourth terminal pattern. Is connected.

제1단자 패턴은 교류 라인의 R상과 전기적으로 연결되고, 제2단자 패턴은 교류 라인의 S상과 전기적으로 연결되고, 제3단자 패턴은 교류 라인의 T상과 전기적으로 연결되고, 제4단자 패턴은 교류 라인의 N상과 전기적으로 연결된다.The first terminal pattern is electrically connected to the R phase of the AC line, the second terminal pattern is electrically connected to the S phase of the AC line, the third terminal pattern is electrically connected to the T phase of the AC line, and the fourth The terminal pattern is electrically connected to the N phase of the AC line.

제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴은 리드 선을 통해 교류 라인과 전기적으로 연결된다.The first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern are electrically connected to the AC line through the lead line.

상부 바리스터층 및 하부 바리스터층 사이에 전극 패턴을 덮도록 형성되는 보호층을 더 포함한다.A protective layer is formed between the upper varistor layer and the lower varistor layer to cover the electrode pattern.

상부 바리스터층의 상면에 제1단자 패턴 및 제2단자 패턴을 덮도록 형성되는 제1보호층; 및 하부 바리스터층의 하면에 제3단자 패턴 및 제4단자 패턴을 덮도록 형성되는 제2보호층을 더 포함한다.A first protective layer formed on the upper surface of the upper varistor layer to cover the first terminal pattern and the second terminal pattern; And a second passivation layer formed on the lower surface of the lower varistor layer to cover the third terminal pattern and the fourth terminal pattern.

제1보호층 및 제2보호층에는 제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴을 교류 라인과 연결하는 복수의 리드 선이 통과하는 복수의 연결 홈이 형성된다.The first protective layer and the second protective layer are formed with a plurality of connection grooves through which a plurality of lead wires connecting the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern to the AC line pass.

상부 바리스터층, 하부 바리스터층, 전극 패턴, 제1단자 패턴, 제2단자 패턴, 제3단자 패턴, 제4단자 패턴을 모두 덮도록 형성되는 보호층을 더 포함한다.A protective layer is formed to cover all of the upper varistor layer, the lower varistor layer, the electrode pattern, the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern.

보호층에는 제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴을 교류 라인과 연결하는 복수의 리드 선이 통과하는 복수의 연결 홈이 형성된다.The protective layer is formed with a plurality of connecting grooves through which a plurality of lead wires connecting the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern to the AC line pass.

본 발명에 따른 교류 라인 보호용 바리스터 모듈은 하나의 모듈로 구성되어 복수의 교류 라인을 보호함으로써, 교류 라인의 개수와 동일한 수의 디스크 바리스터를 사용하는 종래의 기술에 비해 바리스터의 적용을 위한 적용 면적 및 회로 복잡도를 최소화할 수 있는 효과가 있다.Varistor module for AC line protection according to the present invention consists of a single module to protect a plurality of AC lines, the application area for the application of varistors compared to the prior art using the same number of disk varistors and the number of AC lines and The effect is to minimize circuit complexity.

부수적으로, 교류 라인 보호용 바리스터 모듈은 바리스터의 적용을 위한 적용 면적 및 회로 복잡도를 최소화함으로써, 교류 라인의 보호를 위해 바리스터를 사용하는 장비를 소형화할 수 있는 효과가 있다.Incidentally, the varistor module for alternating current line protection has the effect of miniaturizing the equipment using the varistor for protecting the alternating current line by minimizing the application area and circuit complexity for the varistor application.

도 1 내지 도 4는 교류 라인 보호를 위해 사용되는 종래의 바리스터를 설명하기 위한 도면.
도 5 및 도 6은 본 발명의 제1실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면.
도 7 및 도 8은 본 발명의 제2실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면.
도 9 내지 도 11은 본 발명의 제3실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면.
도 12는 본 발명의 실시예에 따른 교류 라인 보호용 바리스터 모듈의 교류 라인 연결을 설명하기 위한 도면.
1 to 4 are diagrams for explaining a conventional varistor used for alternating current line protection.
5 and 6 are views for explaining an AC line protection varistor module according to a first embodiment of the present invention.
7 and 8 are views for explaining an AC line protection varistor module according to a second embodiment of the present invention.
9 to 11 are views for explaining an AC line protection varistor module according to a third embodiment of the present invention.
12 is a view for explaining the AC line connection of the AC line protection varistor module according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. . In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity.

이하에서는, 본 발명의 제1실시예에 따른 교류 라인 보호용 바리스터 모듈을 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다. 도 5 및 도 6은 본 발명의 제1실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면이다.Hereinafter, an AC line protection varistor module according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings. 5 and 6 are views for explaining the varistor module for protecting the AC line according to the first embodiment of the present invention.

도 5에 도시된 바와 같이, 교류 라인 보호용 바리스터 모듈(100)은 상부 바리스터층(110), 하부 바리스터층(120), 전극 패턴(130), 복수의 상부 단자 패턴(140, 150), 복수의 하부 단자 패턴(160, 170)을 포함하여 구성된다.As shown in FIG. 5, the varistor module 100 for alternating current line may include an upper varistor layer 110, a lower varistor layer 120, an electrode pattern 130, a plurality of upper terminal patterns 140 and 150, and a plurality of varistor modules 100. The lower terminal patterns 160 and 170 are included.

상부 바리스터층(110)은 내부에 복수의 상부 바리스터가 형성된다. 여기서, 복수의 상부 바리스터는 일단이 전극 패턴(130)과 전기적으로 연결되고 타단이 복수의 상부 단자 패턴(140, 150) 중에 어느 하나와 전기적으로 연결된다. 이때, 복수의 상부 바리스터는 복수의 상부 단자 패턴(140, 150)과 일대일로 연결된다.The upper varistor layer 110 has a plurality of upper varistors formed therein. Here, one end of the plurality of upper varistors is electrically connected to the electrode pattern 130 and the other end is electrically connected to any one of the plurality of upper terminal patterns 140 and 150. In this case, the plurality of upper varistors are connected one-to-one with the plurality of upper terminal patterns 140 and 150.

하부 바리스터층(120)은 내부에 복수의 하부 바리스터가 형성된다. 여기서, 복수의 하부 바리스터는 일단이 전극 패턴(130)과 전기적으로 연결되고 타단이 복수의 하부 단자 패턴(160, 170) 중에 어느 하나와 전기적으로 연결된다. 이때, 복수의 하부 바리스터는 복수의 하부 단자 패턴(160, 170)과 일대일로 연결된다.The lower varistor layer 120 has a plurality of lower varistors formed therein. Here, one end of the plurality of lower varistors is electrically connected to the electrode pattern 130 and the other end is electrically connected to any one of the plurality of lower terminal patterns 160 and 170. In this case, the plurality of lower varistors are connected one-to-one with the plurality of lower terminal patterns 160 and 170.

여기서, 상부 바리스터의 개수와 하부 바리스터의 개수를 합산한 개수는 보호 대상인 교류 라인(10)의 개수와 동일한 개수로 형성된다. 예를 들면, 4상 교류 라인(10)에 연결되는 경우에는 상부 바리스터의 개수와 하부 바리스터의 개수를 합산한 개수가 4개가 되도록 형성된다. 즉, 3개의 상부 바리스터 및 1개의 하부 바리스터로 형성하거나, 2개의 상부 바리스터 및 2개의 하부 바리스터로 형성하거나, 1개의 상부 바리스터 및 3개의 하부 바리스터로 형성한다.Here, the number of the sum of the number of upper varistors and the number of lower varistors is the same number as the number of alternating current lines 10 to be protected. For example, when connected to the four-phase AC line 10 is formed so that the total number of the upper varistor and the number of the lower varistors is four. That is, three upper varistors and one lower varistor are formed, two upper varistors and two lower varistors, or one upper varistor and three lower varistors.

전극 패턴(130)은 상부 바리스터층(110) 및 하부 바리스터층(120) 사이에 형성된다. 이때, 전극 패턴(130)의 일면은 복수의 상부 바리스터와 전기적으로 연결되고, 타면은 복수의 하부 바리스터와 전기적으로 연결된다.The electrode pattern 130 is formed between the upper varistor layer 110 and the lower varistor layer 120. At this time, one surface of the electrode pattern 130 is electrically connected to the plurality of upper varistors, the other surface is electrically connected to the plurality of lower varistors.

복수의 상부 단자 패턴(140, 150)은 상부 바리스터층(110)의 상면에 형성되고, 복수의 상부 바리스터에 각각 전기적으로 연결된다. 이때, 복수의 상부 단자 패턴(140, 150)은 상부 바리스터층(110)의 상면에 상호간에 소정간격 이격되어 형성된다. 여기서, 복수의 상부 단자 패턴(140, 150)은 보호 대상인 복수의 교류 라인(10)에 일대일로 연결된다. 물론, 복수의 상부 단자 패턴(140, 150)은 복수의 리드 선(200)을 통해 보호 대상인 복수의 교류 라인(10)에 일대일로 연결된다.The plurality of upper terminal patterns 140 and 150 are formed on the upper surface of the upper varistor layer 110, and are electrically connected to the plurality of upper varistors, respectively. In this case, the plurality of upper terminal patterns 140 and 150 may be formed on the upper surface of the upper varistor layer 110 at predetermined intervals from each other. Here, the plurality of upper terminal patterns 140 and 150 are connected one-to-one to the plurality of alternating current lines 10 to be protected. Of course, the plurality of upper terminal patterns 140 and 150 are connected to the plurality of AC lines 10 to be protected one by one through the plurality of lead wires 200.

복수의 하부 단자 패턴(160, 170)은 하부 바리스터층(120)의 하면에 형성되고, 복수의 하부 바리스터에 각각 전기적으로 연결된다. 이때, 복수의 하부 단자 패턴(160, 170)은 보호 대상인 복수의 교류 라인(10)에 일대일로 연결된다. 여기서, 복수의 하부 단자 패턴(160, 170)은 복수의 리드 선(200)을 통해 보호 대상인 복수의 교류 라인(10)에 일대일로 연결된다.The plurality of lower terminal patterns 160 and 170 are formed on the lower surface of the lower varistor layer 120, and are electrically connected to the plurality of lower varistors, respectively. In this case, the plurality of lower terminal patterns 160 and 170 are connected one-to-one to the plurality of alternating current lines 10 to be protected. Here, the plurality of lower terminal patterns 160 and 170 are connected to the plurality of AC lines 10 to be protected one by one through the plurality of lead wires 200.

여기서, 상부 단자 패턴(140, 150)의 개수와 하부 단자 패턴(160, 170)의 개수를 합산한 개수는 보호 대상인 교류 라인(10)의 개수와 동일한 개수로 형성된다. 예를 들면, 4상 교류 라인(10)에 연결되는 경우에는 상부 단자 패턴의 개수와 하부 단자 패턴의 개수를 합산한 개수가 4개가 되도록 형성된다. 즉, 3개의 상부 단자 패턴 및 1개의 하부 단자 패턴으로 형성하거나, 2개의 상부 단자 패턴 및 2개의 하부 단자 패턴으로 형성하거나, 1개의 상부 단자 패턴 및 3개의 하부 단자 패턴으로 형성한다.
Here, the sum of the number of upper terminal patterns 140 and 150 and the number of lower terminal patterns 160 and 170 is the same number as the number of AC lines 10 to be protected. For example, when connected to the four-phase AC line 10 is formed so that the total number of the upper terminal pattern and the number of the lower terminal pattern is four. That is, three upper terminal patterns and one lower terminal pattern are formed, two upper terminal patterns and two lower terminal patterns, or one upper terminal pattern and three lower terminal patterns.

본 발명의 제1실시예에 따른 교류 라인 보호용 바리스터 모듈(100)이 4상 교류 라인(10)을 보호하기 위해 사용되는 경우를 예를 들어 설명하면 아래와 같다.An example in which an AC line protection varistor module 100 according to a first embodiment of the present invention is used to protect a four-phase AC line 10 will be described below.

도 6에 도시된 바와 같이, 상부 바리스터층(110)의 내부에는 제1상부 바리스터(112) 및 제2상부 바리스터(114)가 형성되고, 하부 바리스터층(120)의 내부에는 제1하부 바리스터(122) 및 제2하부 바리스터(124)가 형성된다.As shown in FIG. 6, a first upper varistor 112 and a second upper varistor 114 are formed inside the upper varistor layer 110, and a first lower varistor 120 is formed inside the lower varistor layer 120. 122) and a second lower varistor 124 are formed.

상부 바리스터층(110)의 하면과 하부 바리스터층(120)의 상면 사이에는 제1상부 바리스터(112), 제2상부 바리스터(114), 제1하부 바리스터(122), 제2하부 바리스터(124)와 전기적으로 연결되는 전극 패턴(130)이 형성된다.Between the lower surface of the upper varistor layer 110 and the upper surface of the lower varistor layer 120, the first upper varistor 112, the second upper varistor 114, the first lower varistor 122, the second lower varistor 124 The electrode pattern 130 is electrically connected with.

상부 바리스터층(110)의 상면에는 제1상부 바리스터(112)와 전기적으로 연결되는 제1상부 단자 패턴(140)과, 제2상부 바리스터(114)와 전기적으로 연결되는 제2상부 단자 패턴(150)이 형성된다. 여기서, 제1상부 단자 패턴(140) 및 제2상부 단자 패턴(150)은 상호간 소정간격 이격되어 형성된다. 이때, 제1상부 단자 패턴(140)은 R상 교류 라인(10a)과 전기적으로 연결되고, 제2상부 단자 패턴(150)은 S상 교류 라인(10b)과 전기적으로 연결된다. 즉, 제1상부 단자 패턴(140)과 제2상부 단자 패턴(150)은 리드 선(200)을 통해 R상 교류 라인(10a) 및 S상 교류 라인(10b)에 각각 전기적으로 연결된다.An upper surface of the upper varistor layer 110 may include a first upper terminal pattern 140 electrically connected to the first upper varistor 112, and a second upper terminal pattern 150 electrically connected to the second upper varistor 114. ) Is formed. Here, the first upper terminal pattern 140 and the second upper terminal pattern 150 are formed to be spaced apart from each other by a predetermined interval. In this case, the first upper terminal pattern 140 is electrically connected to the R-phase AC line 10a, and the second upper terminal pattern 150 is electrically connected to the S-phase AC line 10b. That is, the first upper terminal pattern 140 and the second upper terminal pattern 150 are electrically connected to the R-phase AC line 10a and the S-phase AC line 10b through the lead wire 200, respectively.

그에 따라, 제1상부 바리스터(112)는 일단이 전극 패턴(130)과 전기적으로 연결되고, 타단이 제1상부 단자 패턴(140)과 전기적으로 연결되고, 제2상부 바리스터(114)는 일단이 전극 패턴(130)과 전기적으로 연결되고, 타단이 제2상부 단자 패턴(150)과 전기적으로 연결된다.Accordingly, one end of the first upper varistor 112 is electrically connected to the electrode pattern 130, the other end is electrically connected to the first upper terminal pattern 140, and one end of the second upper varistor 114 is The electrode pattern 130 is electrically connected, and the other end thereof is electrically connected to the second upper terminal pattern 150.

하부 바리스터층(120)의 하면에는 제1하부 바리스터(122)와 전기적으로 연결되는 제1하부 단자 패턴(160)과, 제2하부 바리스터(124)와 전기적으로 연결되는 제2하부 단자 패턴(170)이 형성된다. 여기서, 제1하부 단자 패턴(160) 및 제2하부 단자 패턴(170)은 상호간 소정간격 이격되어 형성된다. 이때, 제1하부 단자 패턴(160)은 T상 교류 라인(10c)과 전기적으로 연결되고, 제2하부 단자 패턴(170)은 S상 교류 라인(10b)과 전기적으로 연결된다. 즉, 제2하부 단자 패턴(170)과 제2하부 단자 패턴(170)은 리드 선(200)을 통해 T상 교류 라인(10c) 및 N상 교류 라인(10d)에 각각 전기적으로 연결된다. On the lower surface of the lower varistor layer 120, a first lower terminal pattern 160 electrically connected to the first lower varistor 122, and a second lower terminal pattern 170 electrically connected to the second lower varistor 124. ) Is formed. Here, the first lower terminal pattern 160 and the second lower terminal pattern 170 are formed to be spaced apart from each other by a predetermined interval. In this case, the first lower terminal pattern 160 is electrically connected to the T-phase AC line 10c, and the second lower terminal pattern 170 is electrically connected to the S-phase AC line 10b. That is, the second lower terminal pattern 170 and the second lower terminal pattern 170 are electrically connected to the T-phase AC line 10c and the N-phase AC line 10d through the lead wire 200, respectively.

그에 따라, 제1하부 바리스터(122)는 일단이 전극 패턴(130)과 전기적으로 연결되고, 타단이 제2하부 단자 패턴(170)과 전기적으로 연결된다. 제2하부 바리스터(124)는 일단이 전극 패턴(130)과 전기적으로 연결되고, 타단이 제2하부 단자 패턴(170)과 전기적으로 연결된다.
Accordingly, one end of the first lower varistor 122 is electrically connected to the electrode pattern 130, and the other end thereof is electrically connected to the second lower terminal pattern 170. One end of the second lower varistor 124 is electrically connected to the electrode pattern 130, and the other end thereof is electrically connected to the second lower terminal pattern 170.

이하에서는, 본 발명의 제2실시예에 따른 교류 라인 보호용 바리스터 모듈을 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다. 도 7 및 도 8은 본 발명의 제2실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면이다.Hereinafter, the AC line protection varistor module according to a second embodiment of the present invention will be described in detail with reference to the accompanying drawings. 7 and 8 are views for explaining an AC line protection varistor module according to a second embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 제2실시예에 따른 교류 라인 보호용 바리스터 모듈(300)은 상부 바리스터층(313) 및 하부 바리스터층(317)의 사이에 보호층(360)이 추가로 형성되는 것이 제1실시예와의 차이점이다. 즉, 보호층(360)을 추가로 형성하여 상부 바리스터층(313)과 하부 바리스터층(317) 및 전극 패턴(317)을 하나의 소체(310)로 형성하는 것에 차이가 있다. 이를 위해, 교류 라인 보호용 바리스터 모듈(300)은 상부 바리스터층(313), 하부 바리스터층(317), 전극 패턴(317), 복수의 상부 단자 패턴(320, 330), 복수의 하부 단자 패턴(340, 350), 보호층(360)을 포함하여 구성된다.As shown in FIG. 7, in the AC line protection varistor module 300 according to the second embodiment of the present invention, a protective layer 360 is further provided between the upper varistor layer 313 and the lower varistor layer 317. What is formed is a difference from the first embodiment. That is, there is a difference in forming the upper varistor layer 313, the lower varistor layer 317, and the electrode pattern 317 as one body 310 by additionally forming the protective layer 360. To this end, the AC line protection varistor module 300 includes an upper varistor layer 313, a lower varistor layer 317, an electrode pattern 317, a plurality of upper terminal patterns 320 and 330, and a plurality of lower terminal patterns 340. , 350), and a protective layer 360.

상부 바리스터층(313)은 내부에 복수의 상부 바리스터가 형성된다. 여기서, 복수의 상부 바리스터는 일단이 전극 패턴(317)과 전기적으로 연결되고 타단이 복수의 상부 단자 패턴(320, 330) 중에 어느 하나와 전기적으로 연결된다. 이때, 복수의 상부 바리스터는 복수의 상부 단자 패턴(320, 330)과 일대일로 연결된다.The upper varistor layer 313 has a plurality of upper varistors formed therein. Here, one end of the plurality of upper varistors is electrically connected to the electrode pattern 317 and the other end is electrically connected to any one of the plurality of upper terminal patterns 320 and 330. In this case, the plurality of upper varistors are connected one-to-one with the plurality of upper terminal patterns 320 and 330.

하부 바리스터층(317)은 내부에 복수의 하부 바리스터가 형성된다. 여기서, 복수의 하부 바리스터는 일단이 전극 패턴(317)과 전기적으로 연결되고 타단이 복수의 하부 단자 패턴(340, 350) 중에 어느 하나와 전기적으로 연결된다. 이때, 복수의 하부 바리스터는 복수의 하부 단자 패턴(340, 350)과 일대일로 연결된다.The lower varistor layer 317 has a plurality of lower varistors formed therein. Here, one end of the plurality of lower varistors is electrically connected to the electrode pattern 317 and the other end is electrically connected to any one of the plurality of lower terminal patterns 340 and 350. In this case, the plurality of lower varistors are connected one-to-one with the plurality of lower terminal patterns 340 and 350.

여기서, 상부 바리스터의 개수와 하부 바리스터의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성된다. 예를 들면, 4상 교류 라인에 연결되는 경우에는 상부 바리스터의 개수와 하부 바리스터의 개수를 합산한 개수가 4개가 되도록 형성된다. 즉, 3개의 상부 바리스터 및 1개의 하부 바리스터로 형성하거나, 2개의 상부 바리스터 및 2개의 하부 바리스터로 형성하거나, 1개의 상부 바리스터 및 3개의 하부 바리스터로 형성한다.Here, the number of the sum of the number of upper varistors and the number of lower varistors is the same number as the number of alternating current lines to be protected. For example, when connected to a four-phase alternating current line, the sum of the number of upper varistors and the number of lower varistors is formed to be four. That is, three upper varistors and one lower varistor are formed, two upper varistors and two lower varistors, or one upper varistor and three lower varistors.

전극 패턴(317)은 상부 바리스터층(313) 및 하부 바리스터층(317) 사이에 형성된다. 이때, 전극 패턴(317)의 일면은 복수의 상부 바리스터와 전기적으로 연결되고, 타면은 복수의 하부 바리스터와 전기적으로 연결된다.The electrode pattern 317 is formed between the upper varistor layer 313 and the lower varistor layer 317. At this time, one surface of the electrode pattern 317 is electrically connected to the plurality of upper varistors, the other surface is electrically connected to the plurality of lower varistors.

복수의 상부 단자 패턴(320, 330)은 상부 바리스터층(313)의 상면에 형성되고, 복수의 상부 바리스터에 각각 전기적으로 연결된다. 이때, 복수의 상부 단자 패턴(320, 330)은 상부 바리스터층(313)의 상면에 상호간에 소정간격 이격되어 형성된다. 여기서, 복수의 상부 단자 패턴(320, 330)은 보호 대상인 복수의 교류 라인에 일대일로 연결된다. 물론, 복수의 상부 단자 패턴(320, 330)은 복수의 리드 선(200)을 통해 보호 대상인 복수의 교류 라인에 일대일로 연결될 수도 있다.The plurality of upper terminal patterns 320 and 330 are formed on the upper surface of the upper varistor layer 313, and are electrically connected to the plurality of upper varistors, respectively. In this case, the plurality of upper terminal patterns 320 and 330 are formed on the upper surface of the upper varistor layer 313 at predetermined intervals from each other. Here, the plurality of upper terminal patterns 320 and 330 are connected one-to-one to a plurality of alternating current lines to be protected. Of course, the plurality of upper terminal patterns 320 and 330 may be connected to the plurality of AC lines to be protected one by one through the plurality of lead wires 200.

복수의 하부 단자 패턴(340, 350)은 하부 바리스터층(317)의 하면에 형성되고, 복수의 하부 바리스터에 각각 전기적으로 연결된다. 이때, 복수의 하부 단자 패턴(340, 350)은 보호 대상인 복수의 교류 라인에 일대일로 연결된다. 여기서, 복수의 하부 단자 패턴(340, 350)은 복수의 리드 선(200)을 통해 보호 대상인 복수의 교류 라인에 일대일로 연결된다.The plurality of lower terminal patterns 340 and 350 are formed on the lower surface of the lower varistor layer 317, and are electrically connected to the plurality of lower varistors, respectively. In this case, the plurality of lower terminal patterns 340 and 350 are connected one-to-one to a plurality of AC lines to be protected. Here, the plurality of lower terminal patterns 340 and 350 are connected one-to-one to the plurality of alternating current lines to be protected through the plurality of lead wires 200.

여기서, 상부 단자 패턴(320, 330)의 개수와 하부 단자 패턴(340, 350)의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성된다. 예를 들면, 4상 교류 라인에 연결되는 경우에는 상부 단자 패턴의 개수와 하부 단자 패턴의 개수를 합산한 개수가 4개가 되도록 형성된다. 즉, 3개의 상부 단자 패턴 및 1개의 하부 단자 패턴으로 형성하거나, 2개의 상부 단자 패턴 및 2개의 하부 단자 패턴으로 형성하거나, 1개의 상부 단자 패턴 및 3개의 하부 단자 패턴으로 형성한다.Here, the sum of the number of the upper terminal patterns 320 and 330 and the number of the lower terminal patterns 340 and 350 is the same as the number of AC lines to be protected. For example, when connected to a four-phase AC line is formed so that the total number of the upper terminal pattern and the number of the lower terminal pattern is added to four. That is, three upper terminal patterns and one lower terminal pattern are formed, two upper terminal patterns and two lower terminal patterns, or one upper terminal pattern and three lower terminal patterns.

보호층(360)은 상부 바리스터층(313) 및 하부 바리스터층(317)의 사이에 형성된 전극 패턴(317)을 덮도록 형성된다. 즉, 도 8에 도시된 바와 같이, 보호층(360)은 상부 바리스터층(313)의 하면 및 하부 바리스터층(317)의 상면에 형성되어 장비 내부에 배치되는 타 부품과 전극 패턴(317)이 전기적으로 연결되는 것을 방지한다. 물론, 보호층(360)은 상부 바리스터층(313)과 하부 바리스터층(317) 및 전극 패턴(317)을 모두 덮도록 형성될 수도 있다. 이때, 상부 전극 패턴(317) 및 하부 전극 패턴(317)은 교류 라인과의 연결을 위해 외부로 노출되도록 한다.
The protective layer 360 is formed to cover the electrode pattern 317 formed between the upper varistor layer 313 and the lower varistor layer 317. That is, as shown in FIG. 8, the protective layer 360 is formed on the lower surface of the upper varistor layer 313 and the upper surface of the lower varistor layer 317 so that the other parts and the electrode pattern 317 disposed inside the equipment are formed. To prevent electrical connection. Of course, the protective layer 360 may be formed to cover all of the upper varistor layer 313, the lower varistor layer 317, and the electrode pattern 317. In this case, the upper electrode pattern 317 and the lower electrode pattern 317 are exposed to the outside for connection with the AC line.

이하에서는, 본 발명의 제3실시예에 따른 교류 라인 보호용 바리스터 모듈을 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다. 도 9 내지 도 11은 본 발명의 제3실시예에 따른 교류 라인 보호용 바리스터 모듈을 설명하기 위한 도면이다. 먼저, 상부 바리스터층, 하부 바리스터층, 전극 패턴, 상부 단자 패턴, 하부 단자 패턴은 상술한 제1실시예 및 제2실시예와 동일하므로 상세한 설명을 생략하기로 한다.Hereinafter, the AC line protection varistor module according to a third embodiment of the present invention will be described in detail with reference to the accompanying drawings. 9 to 11 are diagrams for explaining an AC line protection varistor module according to a third embodiment of the present invention. First, since the upper varistor layer, the lower varistor layer, the electrode pattern, the upper terminal pattern, and the lower terminal pattern are the same as in the above-described first and second embodiments, a detailed description thereof will be omitted.

도 9에 도시된 바와 같이, 본 발명의 제3실시예에 따른 교류 라인 보호용 바리스터 모듈(400)은 상부 바리스터층(410) 및 하부 바리스터층(420)의 외주면에 보호층(480)이 형성되어 칩 형태의 모듈로 형성되는 것이 제1실시예 및 제2실시예와의 차이점이다. 즉, 도 10에 도시된 바와 같이, 교류 라인 보호용 바리스터 모듈(400)은 상부 바리스터층(410)의 상면 및 하면, 하부 바리스터층(420)의 상면 및 하면에 보호층(480)이 형성되되, 상부 바리스터층(410) 및 하부 바리스터층(420)의 측면부가 외부로 노출되도록 형성되어 하나의 칩 형태의 모듈로 형성된다. 물론, 도 11에 도시된 바와 같이, 교류 라인 보호용 바리스터 모듈(400)은 상부 바리스터층(410), 전극 패턴(430), 하부 바리스터층(420), 상부 단자 패턴(440, 450), 하부 단자 패턴(460, 470)이 결합된 소자의 외주면을 모두 덮도록 보호층(480)이 형성되어 하나의 칩 형태의 모듈로 형성될 수도 있다.As shown in FIG. 9, in the AC line protection varistor module 400 according to the third embodiment of the present invention, a protective layer 480 is formed on the outer circumferential surfaces of the upper varistor layer 410 and the lower varistor layer 420. The chip-shaped module is different from the first and second embodiments. That is, as shown in Figure 10, the AC line protection varistor module 400, the protective layer 480 is formed on the upper and lower surfaces of the upper varistor layer 410, the upper and lower surfaces of the lower varistor layer 420, Side portions of the upper varistor layer 410 and the lower varistor layer 420 are formed to be exposed to the outside to form a single chip module. Of course, as shown in FIG. 11, the AC line protection varistor module 400 includes an upper varistor layer 410, an electrode pattern 430, a lower varistor layer 420, an upper terminal pattern 440 and 450, and a lower terminal. The protective layer 480 may be formed to cover all of the outer circumferential surface of the device to which the patterns 460 and 470 are coupled to form a single chip module.

이때, 상부 바리스터층(410) 및 하부 바리스터층(420)의 하면에 형성되는 보호층(480)에는 복수의 상부 단자 패턴(440, 450) 및 복수의 하부 단자 패턴(460, 470)을 교류 라인(10)(10)과 연결하기 위해 설치되는 리드 선(200)이 통과하는 복수의 연결 홈(490)이 형성된다.In this case, the protective layer 480 formed on the lower surfaces of the upper varistor layer 410 and the lower varistor layer 420 may include a plurality of upper terminal patterns 440 and 450 and a plurality of lower terminal patterns 460 and 470. A plurality of connection grooves 490 through which the lead wires 200 installed to connect with the (10) and (10) passes are formed.

4상 교류 라인(10)에 설치되는 경우(즉, 도 9)를 예를 들어 설명하면, 상부 바리스터층(410)에는 제1상부 단자 패턴(440)과 R상 교류 라인(10a)을 전기적으로 연결하는 제1리드 선(200a)이 통과하는 제1연결 홈(490a), 제2상부 단자 패턴(450)과 S상 교류 라인(10b)을 전기적으로 연결하는 제2리드 선(200b)이 통과하는 제2연결 홈(490b)이 형성된다. 하부 바리스터층(420)에는 제1하부 단자 패턴(460)과 T상 교류 라인(10c)을 전기적으로 연결하는 제3리드 선(200c)이 통과하는 제3연결 홈(490c), 제2하부 단자 패턴(470)과 N상 교류 라인(10d)을 전기적으로 연결하는 제4리드 선(200d)이 통과하는 제4연결 홈(490d)이 형성된다. 이때, 리드 선(200)은 납땜 또는 커넥터 등으로 단자 패턴과 연결될 수 있다.
In the case of installing the four-phase AC line 10 (that is, FIG. 9), for example, the first varistor layer 410 electrically connects the first upper terminal pattern 440 and the R-phase AC line 10a. The first connecting groove 490a through which the first lead wire 200a to connect passes, and the second lead wire 200b electrically connecting the second upper terminal pattern 450 and the S-phase AC line 10b to each other. The second connection groove 490b is formed. In the lower varistor layer 420, a third connecting groove 490c and a second lower terminal through which a third lead wire 200c electrically connecting the first lower terminal pattern 460 and the T-phase AC line 10c passes. A fourth connecting groove 490d through which the fourth lead line 200d electrically connecting the pattern 470 and the N-phase AC line 10d is formed. In this case, the lead wire 200 may be connected to the terminal pattern by soldering or a connector.

이하에서는, 본 발명의 실시예에 따른 교류 라인 보호용 바리스터 모듈의 교류 라인 연결을 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다. 도 12는 본 발명의 실시예에 따른 교류 라인 보호용 바리스터 모듈의 교류 라인 연결을 설명하기 위한 도면이다.Hereinafter, the AC line connection of the AC line protection varistor module according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 12 is a view illustrating an AC line connection of an AC line protection varistor module according to an embodiment of the present invention.

도 12의 (a)는 교류 라인(10) 보호를 위해 종래의 디스크 바리스터(20)를 4상 교류 라인(10)과 연결한 도면이다. 종래에는 4상 교류 라인(10)을 보호하기 위해서 제1디스크 바리스터(20a), 제2디스크 바리스터(20b), 제3디스크 바리스터(20c), 제4디스크 바리스터(20d)를 R상 교류 라인(10a), S상 교류 라인(10b), T상 교류 라인(10c), N상 교류 라인(10d)과 연결한다. 즉, 제1디스크 바리스터(20a)는 일측이 R상 교류 라인(10a)과 연결되고 타측이 S상 교류 라인(10b)과 연결되어 R상 교류 라인(10a)과 S상 교류 라인(10b)에 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 S상 교류 라인(10b)의 파손을 방지한다. 제2디스크 바리스터(20b)는 일측이 R상 교류 라인(10a)과 연결되고 타측이 T상 교류 라인(10c)과 연결되어 R상 교류 라인(10a)과 T상 교류 라인(10c)에 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 T상 교류 라인(10c)의 파손을 방지한다. 제3디스크 바리스터(20c)는 일측이 R상 교류 라인(10a)과 연결되고 타측이 N상 교류 라인(10d)과 연결되어 R상 교류 라인(10a)과 N상 교류 라인(10d)에 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 N상 교류 라인(10d)의 파손을 방지한다. 제4디스크 바리스터(20d)는 일측이 S상 교류 라인(10b)과 연결되고 타측이 T상 교류 라인(10c)과 연결되어 S상 교류 라인(10b)과 T상 교류 라인(10c)에 형성되는 서지 전압을 흡수하여 S상 교류 라인(10b) 및 T상 교류 라인(10c)의 파손을 방지한다. 제5디스크 바리스터(20e)는 일측이 S상 교류 라인(10b)과 연결되고 타측이 N상 교류 라인(10d)과 연결되어 S상 교류 라인(10b)과 N상 교류 라인(10d)에 형성되는 서지 전압을 흡수하여 S상 교류 라인(10b) 및 N상 교류 라인(10d)의 파손을 방지한다. 제6디스크 바리스터(20f)는 일측이 T상 교류 라인(10c)과 연결되고 타측이 N상 교류 라인(10d)과 연결되어 T상 교류 라인(10c)과 N상 교류 라인(10d)에 형성되는 서지 전압을 흡수하여 T상 교류 라인(10c) 및 N상 교류 라인(10d)의 파손을 방지한다.FIG. 12A is a diagram illustrating a conventional disk varistor 20 connected to a four-phase AC line 10 to protect the AC line 10. Conventionally, in order to protect the four-phase AC line 10, the first disk varistor 20a, the second disk varistor 20b, the third disk varistor 20c, and the fourth disk varistor 20d are connected to the R phase AC line ( 10a), the S-phase AC line 10b, the T-phase AC line 10c, and the N-phase AC line 10d. That is, the first disk varistor 20a has one side connected to the R phase AC line 10a and the other side connected to the S phase AC line 10b to the R phase AC line 10a and the S phase AC line 10b. The surge voltage formed is absorbed to prevent breakage of the R-phase AC line 10a and the S-phase AC line 10b. The second disk varistor 20b has one side connected to the R phase AC line 10a and the other side connected to the T phase AC line 10c and formed on the R phase AC line 10a and the T phase AC line 10c. The surge voltage is absorbed to prevent breakage of the R-phase AC line 10a and the T-phase AC line 10c. The third disk varistor 20c has one side connected to the R-phase AC line 10a and the other side connected to the N-phase AC line 10d and formed on the R-phase AC line 10a and the N-phase AC line 10d. The surge voltage is absorbed to prevent breakage of the R-phase AC line 10a and the N-phase AC line 10d. The fourth disk varistor 20d has one side connected to the S-phase AC line 10b and the other side connected to the T-phase AC line 10c to be formed in the S-phase AC line 10b and the T-phase AC line 10c. The surge voltage is absorbed to prevent breakage of the S-phase AC line 10b and the T-phase AC line 10c. The fifth disk varistor 20e has one side connected to the S-phase AC line 10b and the other side connected to the N-phase AC line 10d to be formed on the S-phase AC line 10b and the N-phase AC line 10d. The surge voltage is absorbed to prevent breakage of the S-phase AC line 10b and the N-phase AC line 10d. The sixth disk varistor 20f has one side connected to the T phase AC line 10c and the other side connected to the N phase AC line 10d and formed on the T phase AC line 10c and the N phase AC line 10d. The surge voltage is absorbed to prevent breakage of the T-phase AC line 10c and the N-phase AC line 10d.

도 12의 (b)는 본 발명의 제1실시예 내지 제3실시예에 따른 교류 라인 보호용 바리스터 모듈(100, 300, 400)을 4상 교류 라인(10)과 연결한 도면이다. 본 발명에서는 4상 교류 라인(10)을 보호하기 위해서 본 발명의 제1실시예 내지 제3실시예에 따른 교류 라인 보호용 바리스터 모듈(100, 300, 400)의 상부 단자 패턴(440, 450) 및 하부 단자 패턴(460, 470)을 리드 선(200)을 이용하여 4상 교류 라인(10)과 전기적으로 연결한다. 즉, 제1리드 선(200a)의 일측을 제1상부 단자 패턴(440)에 납땜하여 전기적으로 연결하고 제1리드 선(200a)의 타측을 R상 교류 라인(10a)에 납땜을 통해 전기적으로 연결한다. 제2리드 선(200b)의 일측을 제2상부 단자 패턴(450)에 납땜하여 전기적으로 연결하고 제2리드 선(200b)의 타측을 S상 교류 라인(10b)에 납땜을 통해 전기적으로 연결한다. 제3리드 선(200c)의 일측을 제1하부 단자 패턴(460)에 납땜하여 전기적으로 연결하고 제3리드 선(200c)의 타측을 T상 교류 라인(10c)에 납땜을 통해 전기적으로 연결한다. 제4리드 선(200d)의 일측을 제2하부 단자 패턴(470)에 납땜하여 전기적으로 연결하고 제4리드 선(200d)의 타측을 N상 교류 라인(10d)에 납땜을 통해 전기적으로 연결한다.12 (b) is a view connecting the varistor module (100, 300, 400) for alternating current line protection according to the first to third embodiments of the present invention with the four-phase alternating current line (10). In the present invention, the upper terminal patterns (440, 450) and the varistor module (100, 300, 400) for alternating current line protection according to the first to third embodiments of the present invention in order to protect the four-phase AC line 10 and The lower terminal patterns 460 and 470 are electrically connected to the four-phase AC line 10 using the lead wires 200. That is, one side of the first lead wire 200a is soldered and electrically connected to the first upper terminal pattern 440, and the other side of the first lead wire 200a is electrically connected to the R-phase AC line 10a by soldering. Connect. One side of the second lead wire 200b is soldered and electrically connected to the second upper terminal pattern 450, and the other side of the second lead wire 200b is electrically connected to the S-phase AC line 10b by soldering. . One side of the third lead wire 200c is soldered and electrically connected to the first lower terminal pattern 460, and the other side of the third lead wire 200c is electrically connected to the T-phase AC line 10c by soldering. . One side of the fourth lead wire 200d is soldered and electrically connected to the second lower terminal pattern 470, and the other side of the fourth lead wire 200d is electrically connected to the N-phase AC line 10d by soldering. .

이때, 본 발명의 제1실시예 내지 제3실시예에 따른 교류 라인 보호용 바리스터 모듈(100, 300, 400)을 4상 교류 라인(10)과 연결하면 하기와 같이 동작한다.At this time, the AC line protection varistor module (100, 300, 400) according to the first to third embodiments of the present invention when connected to the four-phase AC line 10 operates as follows.

제1상부 단자 패턴(440) 및 제2상부 단자 패턴(450), 제1상부 바리스터(412) 및 제2상부 바리스터(414), 전극 패턴(430)이 전기적으로 연결되고, 제1상부 단자 패턴(440) 및 제2상부 단자 패턴(450)을 통해 4상 교류 라인(10)의 R상 교류 라인(10a) 및 S상 교류 라인(10b)에서 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 S상 교류 라인(10b)의 파손을 방지한다. 즉, 상술한 종래의 제1디스크 바리스터(20a)와 동일한 기능을 수행한다.The first upper terminal pattern 440 and the second upper terminal pattern 450, the first upper varistor 412, the second upper varistor 414, and the electrode pattern 430 are electrically connected, and the first upper terminal pattern 440 and the second upper terminal pattern 450 absorb the surge voltages formed in the R-phase AC line 10a and the S-phase AC line 10b of the four-phase AC line 10 to form an R-phase AC line ( The breakage of 10a) and the S phase alternating current line 10b is prevented. That is, the same function as the above-described conventional first disk varistor 20a is performed.

제1상부 단자 패턴(440) 및 제1하부 단자 패턴(460), 제1상부 바리스터(412) 및 제1하부 바리스터(422), 전극 패턴(430)이 전기적으로 연결되고, 제1상부 단자 패턴(440) 및 제1하부 단자 패턴(460)을 통해 4상 교류 라인(10)의 R상 교류 라인(10a) 및 T상 교류 라인(10c)에서 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 T상 교류 라인(10c)의 파손을 방지한다. 즉, 상술한 종래의 제2디스크 바리스터(20b)와 동일한 기능을 수행한다.The first upper terminal pattern 440 and the first lower terminal pattern 460, the first upper varistor 412, the first lower varistor 422, and the electrode pattern 430 are electrically connected, and the first upper terminal pattern 440 and the first lower terminal pattern 460 absorb the surge voltages formed in the R-phase AC line 10a and the T-phase AC line 10c of the four-phase AC line 10 to form an R-phase AC line ( 10a) and the T-phase AC line 10c are prevented from being damaged. That is, the same function as the conventional second disk varistor 20b described above is performed.

제1상부 단자 패턴(440) 및 제2하부 단자 패턴(470), 제1상부 바리스터(412) 및 제2하부 바리스터(424), 전극 패턴(430)이 전기적으로 연결되고, 제1상부 단자 패턴(440) 및 제2하부 단자 패턴(470)을 통해 4상 교류 라인(10)의 R상 교류 라인(10a) 및 N상 교류 라인(10d)에서 형성되는 서지 전압을 흡수하여 R상 교류 라인(10a) 및 N상 교류 라인(10d)의 파손을 방지한다. 즉, 상술한 종래의 제3디스크 바리스터(20c)와 동일한 기능을 수행한다.The first upper terminal pattern 440 and the second lower terminal pattern 470, the first upper varistor 412, the second lower varistor 424, and the electrode pattern 430 are electrically connected, and the first upper terminal pattern 440 and the second lower terminal pattern 470 absorb the surge voltages formed in the R-phase AC line 10a and the N-phase AC line 10d of the four-phase AC line 10 to form an R-phase AC line ( 10a) and breakage of the N-phase AC line 10d are prevented. That is, the same function as the above-described conventional third disk varistor 20c is performed.

제2상부 단자 패턴(450) 및 제1하부 단자 패턴(460), 제2상부 바리스터(414) 및 제1하부 바리스터(422), 전극 패턴(430)이 전기적으로 연결되고, 제2상부 단자 패턴(450) 및 제1하부 단자 패턴(460)을 통해 4상 교류 라인(10)의 S상 교류 라인(10b) 및 T상 교류 라인(10c)에서 형성되는 서지 전압을 흡수하여 S상 교류 라인(10b) 및 T상 교류 라인(10c)의 파손을 방지한다. 즉, 상술한 종래의 제4디스크 바리스터(20d)와 동일한 기능을 수행한다.The second upper terminal pattern 450 and the first lower terminal pattern 460, the second upper varistor 414, the first lower varistor 422, and the electrode pattern 430 are electrically connected, and the second upper terminal pattern The S-phase AC line absorbs the surge voltages formed in the S-phase AC line 10b and the T-phase AC line 10c of the 4-phase AC line 10 through the 450 and the first lower terminal pattern 460. 10b) and the T phase AC line 10c are prevented from being damaged. That is, the same function as that of the conventional fourth disk varistor 20d described above is performed.

제2상부 단자 패턴(450) 및 제2하부 단자 패턴(470), 제2상부 바리스터(414) 및 제2하부 바리스터(424), 전극 패턴(430)이 전기적으로 연결되고, 제2상부 단자 패턴(450) 및 제2하부 단자 패턴(470)을 통해 4상 교류 라인(10)의 S상 교류 라인(10b) 및 N상 교류 라인(10d)에서 형성되는 서지 전압을 흡수하여 S상 교류 라인(10b) 및 N상 교류 라인(10d)의 파손을 방지한다. 즉, 상술한 종래의 제5디스크 바리스터(20e)와 동일한 기능을 수행한다.The second upper terminal pattern 450 and the second lower terminal pattern 470, the second upper varistor 414, the second lower varistor 424, and the electrode pattern 430 are electrically connected, and the second upper terminal pattern The S-phase AC line absorbs the surge voltages formed at the S-phase AC line 10b and the N-phase AC line 10d of the 4-phase AC line 10 through the 450 and the second lower terminal pattern 470. 10b) and breakage of the N-phase AC line 10d are prevented. That is, the same function as the above-described conventional fifth disk varistor 20e is performed.

제1하부 단자 패턴(460) 및 제2하부 단자 패턴(470), 제1하부 바리스터(422) 및 제2하부 바리스터(424), 전극 패턴(430)이 전기적으로 연결되고, 제1하부 단자 패턴(460) 및 제2하부 단자 패턴(470)을 통해 4상 교류 라인(10)의 T상 교류 라인(10c) 및 N상 교류 라인(10d)에서 형성되는 서지 전압을 흡수하여 T상 교류 라인(10c) 및 N상 교류 라인(10d)의 파손을 방지한다. 즉, 상술한 종래의 제6디스크 바리스터(20f)와 동일한 기능을 수행한다.
The first lower terminal pattern 460 and the second lower terminal pattern 470, the first lower varistor 422, the second lower varistor 424, and the electrode pattern 430 are electrically connected, and the first lower terminal pattern 460 and the second lower terminal pattern 470 absorb the surge voltages formed in the T-phase AC line 10c and the N-phase AC line 10d of the four-phase AC line 10 to form a T-phase AC line ( 10c) and breakage of the N-phase AC line 10d are prevented. That is, the same function as the conventional sixth disk varistor 20f described above is performed.

이처럼, 교류 라인을 보호하기 위해서 디스크 바리스터를 사용하는 경우에는 보호대상 교류 라인의 개수에 따라 설치되는 디스크 바리스터의 개수가 증가함에 따라, 디스크 바리스터의 적용 면적이 증가하게 되고, 회로가 복잡하게 구성되어 장치를 소형화하기에는 부적합한 문제점이 있다.As described above, in the case of using the disk varistor to protect the AC line, as the number of disk varistors installed increases depending on the number of AC lines to be protected, the application area of the disk varistor increases, and the circuit is complicated. There is an unsuitable problem in miniaturizing the device.

반면, 교류 라인을 보호하기 위해서 본 발명의 실시예에 따른 교류 라인 보호용 바리스터 모듈을 사용하는 경우에는 하나의 모듈로 구성되어 복수의 교류 라인을 보호하기 때문에, 디스크 바리스터를 사용하는 종래 기술에 비해 바리스터의 적용을 위한 적용 면적 및 회로 복잡도를 최소화할 수 있고, 교류 라인의 보호를 위해 바리스터를 사용하는 장비를 소형화할 수 있는 효과가 있다.
On the other hand, in the case of using the AC line protection varistor module according to the embodiment of the present invention to protect the AC line, since it is composed of one module to protect a plurality of AC lines, the varistor compared to the prior art using a disk varistor. The application area and circuit complexity for the application can be minimized, and the equipment using the varistor for the protection of the AC line can be miniaturized.

본 실시예에서는 제1단자 패턴(또는, 제1상부 단자 패턴)은 교류 라인의 R상과 전기적으로 연결되고, 제2단자 패턴(또는, 제2상부 단자 패턴)은 교류 라인의 S상과 전기적으로 연결되고, 제3단자 패턴(또는, 제1하부 단자 패턴)은 교류 라인의 T상과 전기적으로 연결되고, 제4단자 패턴(또는, 제2하부 단자 패턴)은 교류 라인의 N상과 전기적으로 연결되는 것으로 도시되었으나, 이에 한정되지 않고 각 단자 패턴은 다른 상의 교류라인과 전기적으로 연결될 수도 있다.
In this embodiment, the first terminal pattern (or the first upper terminal pattern) is electrically connected to the R phase of the AC line, and the second terminal pattern (or the second upper terminal pattern) is electrically connected to the S phase of the AC line. The third terminal pattern (or the first lower terminal pattern) is electrically connected to the T phase of the AC line, and the fourth terminal pattern (or the second lower terminal pattern) is electrically connected to the N phase of the AC line. Although shown as being connected to, but not limited thereto, each terminal pattern may be electrically connected to an AC line of another phase.

이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but many variations and modifications may be made without departing from the scope of the present invention. It will be understood that the invention may be practiced.

10: 교류 라인 10a: R상 교류 라인
10b: S상 교류 라인 10c: T상 교류 라인
10d: N상 교류 라인 20: 디스크 바리스터
100, 300, 400: 교류 라인 보호용 바리스터 모듈
110, 313, 410: 상부 바리스터층
112, 311, 412: 제1상부 바리스터
114, 312, 414: 제2상부 바리스터
120, 317, 420: 하부 바리스터층
122, 314, 422: 제1하부 바리스터
124, 315, 424: 제2하부 바리스터
130, 317, 430: 전극 패턴
140, 320, 440: 제1상부 단자 패턴
150, 330, 450: 제2상부 단자 패턴
160, 340, 460: 제1하부 단자 패턴
170, 350, 470: 제2하부 단자 패턴
200: 리드 선 310: 소체
360, 480: 보호층 410: 연결 홈
10: AC line 10a: R phase AC line
10b: S phase AC line 10c: T phase AC line
10d: N phase alternating line 20: disk varistor
100, 300, 400: varistor module for alternating line protection
110, 313, 410: upper varistor layer
112, 311, and 412: first upper varistor
114, 312, 414: Second upper varistor
120, 317, 420: lower varistor layer
122, 314, 422: first lower varistor
124, 315, and 424: second lower varistors
130, 317, 430: electrode pattern
140, 320, and 440: first upper terminal pattern
150, 330, 450: second upper terminal pattern
160, 340, 460: first lower terminal pattern
170, 350, and 470: second lower terminal pattern
200: lead wire 310: body
360, 480: protective layer 410: connection groove

Claims (21)

내부에 복수의 상부 바리스터가 형성된 상부 바리스터층;
내부에 복수의 하부 바리스터가 형성된 하부 바리스터층;
상기 상부 바리스터층 및 상기 하부 바리스터층 사이에 형성되고, 일면이 상기 복수의 상부 바리스터와 전기적으로 연결되고, 타면이 상기 복수의 하부 바리스터와 전기적으로 연결되는 전극 패턴;
상기 상부 바리스터층의 상면에 형성되고, 상기 복수의 상부 바리스터에 각각 전기적으로 연결되는 복수의 상부 단자 패턴; 및
상기 하부 바리스터층의 하면에 형성되고, 상기 복수의 하부 바리스터에 각각 전기적으로 연결되는 복수의 하부 단자 패턴을 포함하되,
상기 복수의 상부 단자 패턴 및 복수의 하부 단자 패턴은 보호 대상인 복수의 교류 라인에 일대일로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
An upper varistor layer having a plurality of upper varistors formed therein;
A lower varistor layer having a plurality of lower varistors formed therein;
An electrode pattern formed between the upper varistor layer and the lower varistor layer, one surface of which is electrically connected to the plurality of upper varistors, and the other surface of which is electrically connected to the plurality of lower varistors;
A plurality of upper terminal patterns formed on an upper surface of the upper varistor layer and electrically connected to the plurality of upper varistors, respectively; And
A plurality of lower terminal patterns formed on a lower surface of the lower varistor layer and electrically connected to the plurality of lower varistors,
And the plurality of upper terminal patterns and the plurality of lower terminal patterns are connected one to one to a plurality of alternating current lines to be protected.
청구항 1에 있어서,
상기 상부 바리스터의 개수와 상기 하부 바리스터의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
The sum of the number of the upper varistor and the number of the lower varistor is a varistor module for alternating current line protection, characterized in that the same number as the number of the alternating current line to be protected.
청구항 1에 있어서,
상기 복수의 상부 바리스터는, 일단이 상기 전극 패턴과 전기적으로 연결되고 타단이 상기 복수의 상부 단자 패턴 중에 어느 하나와 전기적으로 연결되고,
상기 복수의 하부 바리스터는, 일단이 상기 전극 패턴과 전기적으로 연결되고 타단이 상기 복수의 하부 단자 패턴 중에 어느 하나와 전기적으로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
The plurality of upper varistors, one end is electrically connected to the electrode pattern and the other end is electrically connected to any one of the plurality of upper terminal patterns,
The plurality of lower varistors, AC line protection varistor module, characterized in that one end is electrically connected to the electrode pattern and the other end is electrically connected to any one of the plurality of lower terminal patterns.
청구항 3에 있어서,
상기 복수의 상부 바리스터는 상기 복수의 상부 단자 패턴과 일대일로 연결되고, 상기 복수의 하부 바리스터는 상기 복수의 하부 단자 패턴과 일대일로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 3,
And the plurality of upper varistors are connected in one-to-one connection with the plurality of upper terminal patterns, and the plurality of lower varistors are in one-to-one connection with the plurality of lower terminal patterns.
청구항 1에 있어서,
상기 상부 단자 패턴의 개수와 상기 하부 단자 패턴의 개수를 합산한 개수는 보호 대상인 교류 라인의 개수와 동일한 개수로 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
The sum of the number of the upper terminal pattern and the number of the lower terminal pattern, the varistor module for AC line protection, characterized in that formed in the same number as the number of the AC line to be protected.
삭제delete 청구항 1에 있어서,
상기 복수의 상부 단자 패턴 및 상기 복수의 하부 단자 패턴은 복수의 리드 선을 통해 보호 대상인 복수의 교류 라인에 일대일로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
And the plurality of upper terminal patterns and the plurality of lower terminal patterns are connected one-to-one to a plurality of AC lines to be protected through a plurality of lead wires.
청구항 1에 있어서,
상기 상부 바리스터층의 하면 및 상기 하부 바리스터층의 상면 사이에서 상기 전극 패턴을 덮도록 형성되는 보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
And a protective layer formed to cover the electrode pattern between the lower surface of the upper varistor layer and the upper surface of the lower varistor layer.
청구항 1에 있어서,
상기 하부 바리스터층의 상면에 상기 복수의 상부 단자 패턴을 덮도록 형성되는 제1보호층; 및
상기 하부 바리스터층의 하면에 상기 복수의 하부 단자 패턴을 덮도록 형성되는 제2보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
A first protective layer formed on an upper surface of the lower varistor layer to cover the plurality of upper terminal patterns; And
And a second protective layer formed on a lower surface of the lower varistor layer to cover the plurality of lower terminal patterns.
청구항 9에 있어서,
상기 제1보호층 및 제2보호층에는 상기 상부 단자 패턴 및 상기 하부 단자 패턴과 보호대상인 교류 라인을 연결하는 리드 선이 통과하는 연결 홈이 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 9,
The first protective layer and the second protective layer is a varistor module for the AC line protection, characterized in that the connection grooves through which the lead wires connecting the upper terminal pattern and the lower terminal pattern and the AC line to be protected is formed.
청구항 1에 있어서,
상기 상부 바리스터층과 상기 하부 바리스터층과 상기 전극 패턴과 상기 복수의 상부 단자 패턴 및 상기 복수의 하부 단자 패턴을 덮도록 형성되는 보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 1,
And a protective layer formed to cover the upper varistor layer, the lower varistor layer, the electrode pattern, the plurality of upper terminal patterns, and the plurality of lower terminal patterns.
청구항 11에 있어서,
상기 보호층에는 상기 상부 단자 패턴 및 상기 하부 단자 패턴과 보호대상인 교류 라인을 연결하는 리드 선이 통과하는 복수의 연결 홈이 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method of claim 11,
The protective layer varistor module for the AC line protection, characterized in that a plurality of connecting grooves through which the lead wire for connecting the upper terminal pattern and the lower terminal pattern and the AC line to be protected is formed.
제1바리스터 및 제2바리스터가 내부에 형성된 상부 바리스터층;
제3바리스터 및 제4바리스터가 내부에 형성된 하부 바리스터층;
상기 상부 바리스터층 및 상기 하부 바리스터층 사이에 형성되고, 상기 제1바리스터와 제2바리스터와 제3바리스터 및 제4바리스터와 전기적으로 연결되는 전극 패턴; 및
상기 상부 바리스터의 상면에 형성되어 상기 제1바리스터에 전기적으로 연결되는 제1단자 패턴;
상기 상부 바리스터의 상면에 상기 제1단자 패턴과 이격되어 형성되고 상기 제2바리스터에 전기적으로 연결되는 제2단자 패턴;
상기 하부 바리스터의 하면에 형성되어 상기 제3바리스터에 전기적으로 연결되는 제3단자 패턴; 및
상기 하부 바리스터의 하면에 상기 제3단자 패턴과 이격되어 형성되고 상기 제4바리스터에 전기적으로 연결되는 제4단자 패턴을 포함하되,
상기 제1바리스터는 일단이 상기 전극 패턴과 전기적으로 연결되고, 타단이 상기 제1단자 패턴과 전기적으로 연결되고,
상기 제2바리스터는 일단이 상기 전극 패턴과 전기적으로 연결되고, 타단이 상기 제2단자 패턴과 전기적으로 연결되고,
상기 제3바리스터는 일단이 상기 전극 패턴과 전기적으로 연결되고, 타단이 상기 제3단자 패턴과 전기적으로 연결되고,
상기 제4바리스터는 일단이 상기 전극 패턴과 전기적으로 연결되고, 타단이 상기 제4단자 패턴과 전기적으로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
An upper varistor layer having a first varistor and a second varistor formed therein;
A lower varistor layer having a third varistor and a fourth varistor formed therein;
An electrode pattern formed between the upper varistor layer and the lower varistor layer and electrically connected to the first varistor, the second varistor, the third varistor, and the fourth varistor; And
A first terminal pattern formed on an upper surface of the upper varistor and electrically connected to the first varistor;
A second terminal pattern formed on an upper surface of the upper varistor and spaced apart from the first terminal pattern and electrically connected to the second varistor;
A third terminal pattern formed on a lower surface of the lower varistor and electrically connected to the third varistor; And
A fourth terminal pattern formed on the lower surface of the lower varistor and spaced apart from the third terminal pattern and electrically connected to the fourth varistor,
One end of the first varistor is electrically connected to the electrode pattern, and the other end is electrically connected to the first terminal pattern.
One end of the second varistor is electrically connected to the electrode pattern, and the other end is electrically connected to the second terminal pattern.
One end of the third varistor is electrically connected to the electrode pattern, and the other end is electrically connected to the third terminal pattern.
One end of the fourth varistor is electrically connected to the electrode pattern, and the other end is electrically connected to the fourth terminal pattern.
삭제delete 청구항 13에 있어서,
상기 제1단자 패턴은 교류 라인의 R상과 전기적으로 연결되고, 상기 제2단자 패턴은 교류 라인의 S상과 전기적으로 연결되고, 상기 제3단자 패턴은 교류 라인의 T상과 전기적으로 연결되고, 상기 제4단자 패턴은 교류 라인의 N상과 전기적으로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 13,
The first terminal pattern is electrically connected to the R phase of the AC line, the second terminal pattern is electrically connected to the S phase of the AC line, and the third terminal pattern is electrically connected to the T phase of the AC line. And the fourth terminal pattern is electrically connected to the N phase of the AC line.
청구항 15에 있어서,
상기 제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴은 리드 선을 통해 교류 라인과 전기적으로 연결되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 15,
And the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern are electrically connected to an AC line through a lead line.
청구항 13에 있어서,
상기 상부 바리스터층 및 상기 하부 바리스터층 사이에 상기 전극 패턴을 덮도록 형성되는 보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 13,
And a protective layer formed to cover the electrode pattern between the upper varistor layer and the lower varistor layer.
청구항 13에 있어서,
상기 상부 바리스터층의 상면에 상기 제1단자 패턴 및 상기 제2단자 패턴을 덮도록 형성되는 제1보호층; 및
상기 하부 바리스터층의 하면에 상기 제3단자 패턴 및 상기 제4단자 패턴을 덮도록 형성되는 제2보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 13,
A first protective layer formed on an upper surface of the upper varistor layer to cover the first terminal pattern and the second terminal pattern; And
And a second protective layer formed on the bottom surface of the lower varistor layer to cover the third terminal pattern and the fourth terminal pattern.
청구항 18에 있어서,
상기 제1보호층 및 제2보호층에는 상기 제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴을 교류 라인과 연결하는 복수의 리드 선이 통과하는 복수의 연결 홈이 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
19. The method of claim 18,
A plurality of connection grooves are formed in the first protective layer and the second protective layer through a plurality of lead wires connecting the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern to an AC line. Varistor module for AC line protection, characterized in that.
청구항 13에 있어서,
상기 상부 바리스터층, 상기 하부 바리스터층, 상기 전극 패턴, 상기 제1단자 패턴, 상기 제2단자 패턴, 상기 제3단자 패턴, 제4단자 패턴을 모두 덮도록 형성되는 보호층을 더 포함하는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method according to claim 13,
And a protective layer formed to cover all of the upper varistor layer, the lower varistor layer, the electrode pattern, the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern. Varistor module for protection of AC line.
청구항 20에 있어서,
상기 보호층에는 상기 제1단자 패턴과 제2단자 패턴과 제3단자 패턴 및 제4단자 패턴을 교류 라인과 연결하는 복수의 리드 선이 통과하는 복수의 연결 홈이 형성되는 것을 특징으로 하는 교류 라인 보호용 바리스터 모듈.
The method of claim 20,
The protective layer is formed with a plurality of connecting grooves through which a plurality of lead wires connecting the first terminal pattern, the second terminal pattern, the third terminal pattern, and the fourth terminal pattern to an alternating current line are formed; Protective varistor module.
KR1020100100456A 2010-10-14 2010-10-14 Varistor module for protecting AC line KR101165908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100100456A KR101165908B1 (en) 2010-10-14 2010-10-14 Varistor module for protecting AC line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100456A KR101165908B1 (en) 2010-10-14 2010-10-14 Varistor module for protecting AC line

Publications (2)

Publication Number Publication Date
KR20120038802A KR20120038802A (en) 2012-04-24
KR101165908B1 true KR101165908B1 (en) 2012-07-13

Family

ID=46139409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100456A KR101165908B1 (en) 2010-10-14 2010-10-14 Varistor module for protecting AC line

Country Status (1)

Country Link
KR (1) KR101165908B1 (en)

Also Published As

Publication number Publication date
KR20120038802A (en) 2012-04-24

Similar Documents

Publication Publication Date Title
CN108242805B (en) Device for active overvoltage protection
ES2890798T3 (en) Protection devices against overvoltages, overcurrents and electric arc
US6055147A (en) Apparatus for providing independent over-current protection to a plurality of electrical devices and transient-voltage suppression system employing the apparatus
US8390977B2 (en) Solar power inverters, including solar power inverters having surge protective devices, and associated methods
US6477025B1 (en) Surge protection device with thermal protection, current limiting, and failure indication
US20070201177A1 (en) Surge protection device disconnector
US7375943B2 (en) Tri-phase surge protector and its manufacturing method
US7623019B2 (en) Varistor with three parallel ceramic layer
US10062530B2 (en) Surge protection device
US8154839B2 (en) High voltage surge arrester and method of operating the same
KR101222926B1 (en) Varistor module
CN1755865B (en) Over-voltage and over-current protector for symmetrical structure
JP4773701B2 (en) Lightning arrestor
KR101165908B1 (en) Varistor module for protecting AC line
US11545827B2 (en) Surge protection apparatus having embedded fuse
KR101243241B1 (en) Surge protector having preventing varistor
JP2010239758A (en) Lightning surge protection circuit
Rabde Metal oxide varistors as surge suppressors
US20210305910A1 (en) Thyristor rectifier with improved surge characteristics and electric motor drive with a corresponding thyristor rectifier
CN215185855U (en) Circuit protection device
US20160174328A1 (en) Lamp base having integral semiconductor transient protection device
KR20170081396A (en) Surge Protection Apparatus
US8531809B2 (en) Surge protector
KR20120007888U (en) Surge protector
CA2530084A1 (en) Tri-phase surge protector and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8