KR101161578B1 - Method for adaptive data transmitting and data processing system using the same - Google Patents

Method for adaptive data transmitting and data processing system using the same Download PDF

Info

Publication number
KR101161578B1
KR101161578B1 KR1020090133643A KR20090133643A KR101161578B1 KR 101161578 B1 KR101161578 B1 KR 101161578B1 KR 1020090133643 A KR1020090133643 A KR 1020090133643A KR 20090133643 A KR20090133643 A KR 20090133643A KR 101161578 B1 KR101161578 B1 KR 101161578B1
Authority
KR
South Korea
Prior art keywords
data
processing module
data processing
arbiter
bus
Prior art date
Application number
KR1020090133643A
Other languages
Korean (ko)
Other versions
KR20110077165A (en
Inventor
이선영
손행선
민경원
최종찬
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090133643A priority Critical patent/KR101161578B1/en
Publication of KR20110077165A publication Critical patent/KR20110077165A/en
Application granted granted Critical
Publication of KR101161578B1 publication Critical patent/KR101161578B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Abstract

적응적 데이터 전달 방법 및 이를 적용한 데이터 처리 시스템이 제공된다. 본 데이터 처리 시스템은, 데이터를 처리하는 제1 데이터 처리 모듈, 데이터를 처리하는 제2 데이터 처리 모듈, 버스, 제1 데이터 처리 모듈 및 제2 중재기 및 버스에 연결되며, 제1 데이터 처리 모듈과 제2 데이터 처리 모듈 간에 전달될 데이터를 제2 중재기로 직접 전달하거나 버스를 통해 제2 중재기로 전달하는 제1 중재기 및 제2 데이터 처리 모듈 및 제1 중재기 및 버스에 연결되며, 제2 데이터 처리 모듈과 제1 데이터 처리 모듈 간에 전달될 데이터를 제1 중재기로 직접 전달하거나 버스를 통해 제1 중재기로 전달하는 제2 중재기를 포함한다. 이에 의해, 버스를 통해 전달되는 데이터의 양을 줄일 수 있어, 시스템의 데이터 처리 속도를 향상시킬 수 있게 된다.An adaptive data transfer method and a data processing system using the same are provided. The data processing system is connected to a first data processing module for processing data, a second data processing module for processing data, a bus, a first data processing module, a second arbiter and a bus, and a first data processing module. Connected to the first arbiter and the second data processing module and the first arbiter and the bus, which pass data to be transferred between the second data processing module directly to the second arbiter or via the bus to the second arbiter, the second data And a second arbiter for directly transferring data to be transferred between the processing module and the first data processing module to the first arbiter or via the bus to the first arbiter. As a result, the amount of data transmitted through the bus can be reduced, thereby improving the data processing speed of the system.

SoC, 데이터 처리, 버스, 중재기 SoC, data processing, bus, arbiter

Description

적응적 데이터 전달 방법 및 이를 적용한 데이터 처리 시스템{Method for adaptive data transmitting and data processing system using the same}Adaptive data transmission method and data processing system using the same {Method for adaptive data transmitting and data processing system using the same}

본 발명은 SoC(System on a Chip:시스템 온 칩)에서 각 모듈들을 SoC 버스에 연결하는 방법 및 그들 간의 데이터 전달에 관한 것으로, 여러 개의 모듈들을 내장하고 영상, 음성, 그리고 컴퓨터 그래픽 데이터 등과 같은 멀티미디어 데이터들을 처리하는 SoC에 적용 가능하다.The present invention relates to a method of connecting each module to an SoC bus in a System on a Chip (SoC) and data transfer therebetween. Applicable to SoCs that process data.

버스를 통해 전달해야 하는 데이터의 양이 많으면 전체 시스템의 속도가 저하된다. 많은 용량의 데이터를 전달하는 영상인식 시스템, 영상압축 시스템 등은 하드웨어 비용을 낮추기 위해 시스템을 하나의 칩에 내장한 SoC로 구현한다. 시스템이 동작하기 위해 SoC의 버스를 통해 많은 양의 데이터가 SoC 내의 각 모듈로 전달된다.Large amounts of data that need to be delivered over the bus will slow down the overall system. Image recognition systems and image compression systems that deliver large amounts of data are implemented as SoCs that integrate the system into a single chip to reduce hardware costs. A large amount of data is passed to each module within the SoC through the SoC's bus for the system to operate.

특히, 영상 데이터를 처리해야 하는 모듈들은 시스템 내에서 처리해야 하는 데이터의 양이 많기 때문에 일반적으로 대용량 메모리에 저장하였다가 필요할 때 그 데이터를 읽어들여 사용한다. 도 1은 단일 버스 구조를 갖는 종래의 영상 인식용 SoC를 도시한 블럭도이다.In particular, since modules that need to process video data have a large amount of data that need to be processed in the system, they are usually stored in a large memory and used to read the data when needed. 1 is a block diagram illustrating a conventional SoC for image recognition having a single bus structure.

도 1에 도시된 바에 따르면, 하나의 버스(180)에 2개의 프로세서(110, 120), 외부 카메라로부터 영상 데이터를 전달받는 카메라 인터페이스(130), 획득된 영상 데이터에 대한 영상 처리를 위해 저장하는 외부메모리 인터페이스(150), 영상으로부터 특징을 검출하는 영상 특징 검출기(160), 검출된 특징들을 이용하여 데이터의 종류를 판별하는 분류기(170) 및 판별한 결과들을 디스플레이에 나타내기 위한 디스플레이 제어기(140)로 구성된다.As shown in FIG. 1, two processors 110 and 120 on one bus 180, a camera interface 130 receiving image data from an external camera, and storing the image data for image processing An external memory interface 150, an image feature detector 160 for detecting a feature from an image, a classifier 170 for determining the type of data using the detected features, and a display controller 140 for displaying the determined results on a display. It consists of

도 1에 도시된 SoC에서는, 카메라를 통해 외부로부터 전달받은 영상 데이터는 영상 처리를 하기 전에 대용량의 외부메모리에 저장된다. 그리고, 영상 데이터의 객체(Object)를 인식하기 위해 영상 특징 검출기(160)는 영상 데이터의 특징을 추출하고, 결과로 얻어진 특징들을 외부메모리에 저장하며, 분류기(170)는 영상에 어떤 종류의 객체가 존재하는지 판별한다. 그리고, 판별된 결과들은 외부메모리에 저장되며, 디스플레이 제어기(140)는 외부메모리에 저장된 결과들을 표시하여 출력한다.In the SoC illustrated in FIG. 1, image data received from the outside through a camera is stored in a large external memory before image processing. In order to recognize an object of the image data, the image feature detector 160 extracts a feature of the image data, stores the resulting features in an external memory, and the classifier 170 stores some kind of object in the image. Determine if is present The determined results are stored in the external memory, and the display controller 140 displays and outputs the results stored in the external memory.

종래 기술의 영상 인식 및 처리 과정에서 많은 양의 데이터가 버스(180)를 통해 외부메모리에서 각 모듈들로 전달이 되므로 필요한 버스 대역폭(bandwidth)의 양이 매우 커지게 된다.In the conventional image recognition and processing, a large amount of data is transferred from the external memory to the respective modules through the bus 180, thereby increasing the amount of required bus bandwidth.

도 2는, 도 1의 시스템 구성에서 각 모듈의 버스 연결 방법을 나타낸 블럭도이다. 도시된 시스템은, 데이터 처리 모듈(250), 버스(210)와 연결되는 버스 인터페이스(220), 입력되는 데이터를 임시 저장하는 데이터 입력 버퍼(240), 데이터 처리 모듈(250)에서 출력되는 데이터들을 임시 저장하였다가 버스 인터페이스(220)를 통해 버스(210)로 전달하는 데이터 출력 버퍼(230)로 구성된다.FIG. 2 is a block diagram illustrating a bus connection method of each module in the system configuration of FIG. 1. The illustrated system includes a data processing module 250, a bus interface 220 connected to the bus 210, a data input buffer 240 for temporarily storing input data, and data output from the data processing module 250. And a data output buffer 230 for temporary storage and transfer to bus 210 via bus interface 220.

한편, 도 3에는 종래기술에서 데이터 처리 모듈(330)을 버스 없이 입출력 버퍼(310, 320)를 통해 다른 모듈에 직접 연결하는 구성의 블럭도이다. 버스를 이용하지 않고 모듈들을 연결하는 경우에는, 모듈 상호간의 입출력 신호를 맞추어 데이터를 전달하게 된다. 따라서, 입출력 신호와 데이터 전달 프로토콜이 잘 정의되어 있으면 최적의 데이터 전송 성능이 가능하다.3 is a block diagram of a configuration in which the data processing module 330 is directly connected to another module through the input / output buffers 310 and 320 without a bus in the related art. In the case of connecting modules without using a bus, data is transmitted by matching input / output signals between the modules. Therefore, if I / O signal and data transfer protocol are well defined, optimal data transmission performance is possible.

한편, 도 1에 도시된 바와 같은 종래의 버스 구조는 시스템을 구성하기 위해 하나의 버스(180)에 모든 모듈들을 연결하기 때문에 시스템 구현이 용이한 장점이 있다. 또한 하나의 대용량 메모리를 공유하여 처리하므로 각 모듈의 처리 순서나 영상 인식 및 처리에 필요한 데이터의 관리가 쉬운 장점이 있다. 그러나 모든 모듈이 하나의 대용량 메모리에 저장되어 있는 데이터를 이용하기 때문에 많은 양의 데이터가 시스템 내의 버스(180)를 통해 전달된다. 이러한 구조에서는 한 번에 많은 양의 데이터가 버스(180)에 집중될 수 있으므로 전체 시스템의 속도를 저하시키거나 각 모듈에서 원하는 시점에 데이터를 전달하지 못하는 문제가 발생할 수 있다.Meanwhile, the conventional bus structure as shown in FIG. 1 has an advantage of easy system implementation because all modules are connected to one bus 180 to form a system. In addition, since one large memory is shared and processed, it is easy to manage data required for processing and image recognition and processing of each module. However, since all modules use data stored in one large memory, a large amount of data is transferred through the bus 180 in the system. In such a structure, since a large amount of data may be concentrated on the bus 180 at one time, a problem may occur that slows down the overall system or fails to deliver data at a desired time in each module.

그리고, 도 2와 같은 종래의 버스 연결 방법은, 도 1과 같은 시스템 연결에 일반적으로 사용된다. 이와 같은 방법은 모든 데이터를 공유된 버스(210)를 통해 전달하기 때문에, 많은 양의 데이터를 전달하는 영상 인식 및 처리 시스템에서 버스가 최대로 지원할 수 있는 대역폭을 넘는 문제가 발생하게 된다.In addition, the conventional bus connection method as shown in FIG. 2 is generally used for the system connection as shown in FIG. Since this method transfers all data through the shared bus 210, a problem that exceeds the bandwidth that the bus can support in the image recognition and processing system that delivers a large amount of data occurs.

또한, 도 3의 직접 연결 방법은 버스를 이용하지 않는 시스템에서 사용한다. 이 방법은 SoC이 버스를 기반으로 구현되기 때문에 바로 적용이 어렵고 대부분 버 스 인터페이스를 추가로 설계해야 하는 문제가 있다. 또한, 여러 개의 모듈들이 상호간에 데이터를 주고 받는 경우에 시스템 구현이 쉽지 않다.In addition, the direct connection method of FIG. 3 is used in a system that does not use a bus. This method is difficult to apply immediately because the SoC is based on the bus, and most of the problems require additional bus interface design. Also, the system implementation is not easy when several modules exchange data with each other.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 버스를 통해 전달되는 데이터의 양을 줄이기 위한 방안으로, 시스템을 구성하는 모듈들 간에 데이터가 직접 전달되도록 하거나 버스를 통해 간접적으로 전달되도록 할 수 있는 데이터 처리 시스템을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to reduce the amount of data transmitted through a bus, and to directly transfer data between modules constituting a system or to provide a bus. It is to provide a data processing system that can be indirectly delivered through.

상기 목적을 달성하기 위한 본 발명에 따른, 데이터 처리 시스템은, 데이터를 처리하는 제1 데이터 처리 모듈; 데이터를 처리하는 제2 데이터 처리 모듈; 버스; 제1 데이터 처리 모듈 및 제2 중재기 및 버스에 연결되며, 제1 데이터 처리 모듈과 제2 데이터 처리 모듈 간에 전달될 데이터를 제2 중재기로 직접 전달하거나 버스를 통해 제2 중재기로 전달하는 제1 중재기; 및 제2 데이터 처리 모듈 및 제1 중재기 및 버스에 연결되며, 제2 데이터 처리 모듈과 제1 데이터 처리 모듈 간에 전달될 데이터를 제1 중재기로 직접 전달하거나 버스를 통해 제1 중재기로 전달하는 제2 중재기;를 포함한다.According to the present invention for achieving the above object, a data processing system comprises: a first data processing module for processing data; A second data processing module for processing data; Bus; A first connection coupled to the first data processing module and the second arbiter and the bus, for directly transferring data to be transferred between the first data processing module and the second data processing module to the second arbiter or via the bus to the second arbiter; Arbiter; And a second data processing module and a first arbiter and a bus, for directly transferring data to be transferred between the second data processing module and the first data processing module to the first arbiter or via the bus to the first arbiter. 2 arbitrators;

제1 데이터 처리 모듈은, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 어느 하나일 수 있다.The first data processing module may be any one of an external memory interface, an image feature detector, and a classifier.

제2 데이터 처리 모듈은, 외부메모리 인터페이스, 영상 특징 검출기 및 분류 기 중 다른 하나일 수 있다.The second data processing module may be another one of an external memory interface, an image feature detector, and a classifier.

본 데이터 처리 시스템은, 데이터를 처리하는 제3 데이터 처리 모듈;을 더 포함하고, 제1 중재기는, 제3 데이터 처리 모듈과 버스를 통해 연결되며, 제1 데이터 처리 모듈과 제3 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 전달하며, 제2 중재기는, 제3 데이터 처리 모듈과 버스를 통해 연결되며, 제2 데이터 처리 모듈과 제3 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 전달하는 것이 바람직하다.The data processing system further includes a third data processing module for processing data, wherein the first arbiter is connected via a bus with the third data processing module and between the first data processing module and the third data processing module. Delivers data to be transmitted via a bus, and the second arbiter is connected via a bus with the third data processing module, and preferably transmits data via the bus to be transmitted between the second data processing module and the third data processing module. Do.

제3 데이터 처리 모듈는, 프로세서, 카메라 인터페이스 및 디스플레이 제어기 중 어느 하나일 수 있다.The third data processing module may be any one of a processor, a camera interface, and a display controller.

제1 중재기는, 버스 또는 제2 중재기로부터 데이터를 입력받는 데이터 입력 중재기; 데이터 입력 중재기를 통해 입력된 데이터를 임시 저장하고, 임시 저장된 데이터를 제1 데이터 처리 모듈로 전달하는 데이터 입력 버퍼; 제1 데이터 처리 모듈에서 출력되는 데이터를 임시 저장하는 데이터 출력 버퍼; 데이터 출력 버퍼에 임시 저장된 데이터를 버스 또는 제2 중재기로 출력하는 데이터 출력 중재기; 및 데이터 입력 중재기의 입력 동작 및 데이터 출력 중재기의 출력 동작을 제어하는 제어부;를 포함할 수 있다.The first arbiter may include a data input arbiter for receiving data from the bus or the second arbiter; A data input buffer for temporarily storing data input through the data input arbiter and transferring the temporarily stored data to the first data processing module; A data output buffer configured to temporarily store data output from the first data processing module; A data output arbiter for outputting data temporarily stored in the data output buffer to a bus or a second arbiter; And a controller configured to control an input operation of the data input arbiter and an output operation of the data output arbiter.

제2 중재기는, 버스 또는 제1 중재기로부터 데이터를 입력받는 데이터 입력 중재기; 데이터 입력 중재기를 통해 입력된 데이터를 임시 저장하고, 임시 저장된 데이터를 제2 데이터 처리 모듈로 전달하는 데이터 입력 버퍼; 제2 데이터 처리 모듈에서 출력되는 데이터를 임시 저장하는 데이터 출력 버퍼; 데이터 출력 버퍼에 임시 저장된 데이터를 버스 또는 제1 중재기로 출력하는 데이터 출력 중재기; 및 데이터 입력 중재기의 입력 동작 및 데이터 출력 중재기의 출력 동작을 제어하는 제어부;를 포함할 수 있다.The second arbiter may include a data input arbiter for receiving data from the bus or the first arbiter; A data input buffer for temporarily storing data input through the data input arbiter and transferring the temporarily stored data to the second data processing module; A data output buffer configured to temporarily store data output from the second data processing module; A data output arbiter for outputting data temporarily stored in the data output buffer to the bus or the first arbiter; And a controller configured to control an input operation of the data input arbiter and an output operation of the data output arbiter.

데이터 처리 시스템은, 하나의 칩으로 구현되는 것이 바람직하다.The data processing system is preferably implemented with one chip.

한편, 본 발명에 따른, 데이터 전달 방법은, 버스를 통해, 제1 데이터 처리 모듈 및 제2 데이터 처리 모듈 간에 데이터를 전달하는 단계; 및 중재기를 통해, 제1 데이터 처리 모듈 및 제3 데이터 처리 모듈 간의 데이터를 전달하는 단계;를 포함한다.On the other hand, the data transfer method according to the invention, the step of transferring data between the first data processing module and the second data processing module via a bus; And passing data between the first data processing module and the third data processing module through an arbiter.

제1 데이터 처리 모듈은, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 어느 하나이고, 제2 데이터 처리 모듈은, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 다른 하나일 수 있다.The first data processing module may be any one of an external memory interface, an image feature detector, and a classifier, and the second data processing module may be another one of an external memory interface, an image feature detector and a classifier.

본 데이터 전달 방법은, 중재기를 통해, 제2 데이터 처리 모듈 및 제3 데이터 처리 모듈 간의 데이터를 전달하는 단계;를 더 포함하는 것이 바람직하다.The data transfer method may further include transferring data between the second data processing module and the third data processing module through the arbiter.

제3 데이터 처리 모듈는, 프로세서, 카메라 인터페이스 및 디스플레이 제어기 중 어느 하나일 수 있다.The third data processing module may be any one of a processor, a camera interface, and a display controller.

제1 데이터 처리 모듈, 제2 데이터 처리 모듈, 제3 데이터 처리 모듈, 버스 및 중재기는, SoC로 구현되는 것이 바람직하다.The first data processing module, the second data processing module, the third data processing module, the bus and the arbiter are preferably implemented with SoC.

이상 설명한 바와 같이, 본 발명에 따르면, 시스템을 구성하는 모듈들 간에 데이터가 직접 전달되도록 하거나 버스를 통해 간접적으로 전달되게 된다. 이에 따 라, 버스를 통해 전달되는 데이터의 양을 줄일 수 있어, 시스템의 데이터 처리 속도를 향상시킬 수 있게 된다.As described above, according to the present invention, data is directly transferred between modules constituting the system or indirectly through a bus. As a result, the amount of data transmitted over the bus can be reduced, thereby improving the data processing speed of the system.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, with reference to the drawings will be described the present invention in more detail.

도 4는 본 발명의 일 실시예에 따른, 데이터 처리 시스템의 개념 설명에 제공되는 블럭도이다. 도 4에 도시된 데이터 처리 시스템은, 버스(410), 버스 인터페이스(420), 중재기(430) 및 데이터 처리 모듈(440)을 구비한다.4 is a block diagram provided to explain a concept of a data processing system according to an embodiment of the present invention. The data processing system shown in FIG. 4 includes a bus 410, a bus interface 420, an arbiter 430, and a data processing module 440.

그리고, 중재기(430)는 데이터 출력 중재기(431), 데이터 출력 버퍼(432), 제어부(433), 데이터 입력 중재기(434) 및 데이터 입력 버퍼(435)를 구비한다.The arbiter 430 includes a data output arbiter 431, a data output buffer 432, a controller 433, a data input arbiter 434, and a data input buffer 435.

데이터 입력 중재기(434)는 버스 인터페이스(420)를 통해 버스(410)에 연결된 다른 모듈로부터 입력되는 데이터를 데이터 입력 버퍼(435)로 전달한다. 또한, 데이터 입력 중재기(434)는 다른 모듈의 중재기(미도시)로부터 직접 입력되는 데이터를 데이터 입력 버퍼(435)로 전달한다.The data input arbiter 434 transfers data input from another module connected to the bus 410 via the bus interface 420 to the data input buffer 435. In addition, the data input arbiter 434 transfers data directly input from an arbiter (not shown) of another module to the data input buffer 435.

데이터 입력 버퍼(435)는 데이터 입력 중재기(434)로부터 입력되는 데이터를 임시저장하였다가, 데이터 처리 모듈(440)로 전달한다.The data input buffer 435 temporarily stores data input from the data input arbiter 434 and transmits the data to the data processing module 440.

데이터 처리 모듈(440)은 데이터 입력 버퍼(435)를 통해 전달되는 데이터에 대해 필요한 처리를 수행하고, 처리된 데이터를 데이터 출력 버퍼(432)로 전달한다. 여기서, 데이터 처리 모듈(440)은 외부메모리 인터페이스나, 영상 특징 검출기, 분류기와 같은 영상 처리 모듈일 수 있다.The data processing module 440 performs necessary processing on the data transferred through the data input buffer 435, and transfers the processed data to the data output buffer 432. The data processing module 440 may be an image processing module such as an external memory interface, an image feature detector, or a classifier.

데이터 출력 버퍼(432)는 데이터 처리 모듈(440)로부터 전달되는 데이터를 임시 저장하였다가, 데이터 출력 중재기(431)로 전달한다.The data output buffer 432 temporarily stores data transmitted from the data processing module 440 and then transfers the data to the data output arbiter 431.

데이터 출력 중재기(431)는 데이터 출력 버퍼(432)로부터 전달되는 데이터를, 버스 인터페이스(420)를 통해 버스(410)에 연결된 다른 모듈로 전달하거나, 다른 모듈의 중재기(미도시)로 직접 전달한다.The data output arbiter 431 passes the data from the data output buffer 432 to another module connected to the bus 410 via the bus interface 420 or directly to another moderator (not shown) of another module. To pass.

제어부(433)는 데이터 출력 중재기(431)의 데이터 출력 동작과 데이터 입력 중재기(434)의 데이터 입력 동작을 제어한다. 구체적으로, 제어부(433)는 데이터 출력 중재기(431)에서 데이터가 1) 버스 인터페이스(420)를 통해 버스(410)로 출력되거나, 2) 다른 모듈의 중재기(미도시)로 직접 출력하도록 제어한다. 또한, 제어부(433)는 데이터 입력 중재기(434)가 1) 버스 인터페이스(420)를 통해 버스(410)로부터 입력되는 데이터 또는 2) 다른 모듈의 중재기(미도시)로부터 직접 입력되는 데이터를, 데이터 입력 버퍼(435)로 전달하도록 제어한다.The controller 433 controls the data output operation of the data output arbiter 431 and the data input operation of the data input arbiter 434. In detail, the controller 433 may output data from the data output arbiter 431 to 1) the bus 410 through the bus interface 420, or 2) directly to the arbiter (not shown) of another module. To control. In addition, the control unit 433 may be configured by the data input arbiter 434 to 1) input data from the bus 410 via the bus interface 420 or 2) data directly input from an arbitrator (not shown) of another module. Control to transfer to the data input buffer 435.

도 5는, 도 4에 도시된 중재기를 이용한 영상인식 및 처리 기능을 내장한 SoC의 구조를 도시한 블록도이다. 도 5에 도시된 SoC는 프로세서들(510, 520), 외부 카메라로부터 영상 데이터를 전달받는 카메라 인터페이스(530), 외부 디스플레이에 영상을 표시하는 디스플레이 제어기(540), 버스(550), 버스 인터페이스들(561, 571, 581), 중재기들(562, 572, 582), 영상 데이터가 저장되는 외부메모리에 액세스하는 외부메모리 인터페이스(563), 영상으로부터 특징을 검출하는 영상 특징 검출기(573) 및 검출된 특징을 이용하여 데이터의 종류를 판별하는 분류기(583)를 구비한다.FIG. 5 is a block diagram showing the structure of an SoC incorporating image recognition and processing functions using the arbiter shown in FIG. The SoC illustrated in FIG. 5 includes processors 510 and 520, a camera interface 530 receiving image data from an external camera, a display controller 540 displaying an image on an external display, a bus 550, bus interfaces 561, 571, 581, arbiters 562, 572, 582, an external memory interface 563 that accesses an external memory where image data is stored, an image feature detector 573 that detects features from the image, and detection A classifier 583 is used to determine the type of data using the specified features.

도 5에 도시된 바와 같이, 시스템을 구성하는 모듈들(510, 520, 530, 540, 563, 573, 583) 중 일부는 중재기들(562, 572, 582)을 통해 버스(550)를 통하지 않고 직접 데이터 전달이 가능하도록 연결된다.As shown in FIG. 5, some of the modules 510, 520, 530, 540, 563, 573, 583 constituting the system do not pass through the bus 550 through the arbiters 562, 572, 582. It is connected to enable direct data transfer.

구체적으로, 중재기들(562, 572, 582)을 통해 외부메모리 인터페이스(563), 영상 특징 검출기(573) 및 분류기(583)가 직접 데이터 전달이 가능하도록 연결되어 있다.In detail, the external memory interface 563, the image feature detector 573, and the classifier 583 are connected to each other through the arbiters 562, 572, and 582 to enable direct data transfer.

구체적으로, 외부메모리 인터페이스(563)와 영상 특징 검출기(573)는 중재기-1,2(562, 572)를 통해 데이터를 직접 전달할 수 있고, 영상 특징 검출기(573)와 분류기(583)는 중재기-2,3(572, 582)를 통해 데이터를 직접 전달할 수 있다.Specifically, the external memory interface 563 and the image feature detector 573 may pass data directly through the arbiters-1, 2 (562, 572), and the image feature detector 573 and the classifier 583 may arbitrate. Data may be directly transmitted through the Gi-2,3 (572, 582).

한편, 프로세서들(510, 520), 카메라 인터페이스(530), 디스플레이 제어기(540)는 버스(550)를 통해 다른 모듈로 데이터를 전달하고, 데이터를 전달받는다.Meanwhile, the processors 510 and 520, the camera interface 530, and the display controller 540 transfer data to and receive data from other modules through the bus 550.

중재기를 통해 데이터 전달이 직접 가능하도록 연결되는 모듈들을 선정하는 기준은, 모듈 간의 동작 순서와 입출력 데이터의 양 등이다. 즉, 모듈 간의 동작 순서가 인접한 모듈들은 중재기들을 통해 상호 연결하고, 입출력 데이터의 양이 많은 모듈들도 중재기들을 통해 상호 연결한다.The criteria for selecting modules that are directly connected to allow data transfer through the arbiter is an operation order between modules and an amount of input / output data. In other words, modules in which operation order between modules are adjacent are interconnected through arbiters, and modules having a large amount of input / output data are interconnected through arbiters.

데이터 전송이 다양한 모듈들 간에 이루어지거나 적은 양의 데이터가 전송되는 모듈은 버스(550)를 통해서만 데이터 전달이 수행되도록 구현한다. 반면, 데이터 전달이 특정 모듈과 주로 이루어지는 경우 또는 특정 모듈과의 데이터 전달이 특히 많은 모듈의 경우도 중재기들을 통해 상호 연결한다.A module in which data transmission is made between various modules or in which a small amount of data is transmitted is implemented such that data transmission is performed only through the bus 550. On the other hand, when data transfer is mainly performed with a specific module, or a module with a lot of data passing with a specific module is also interconnected through arbiters.

프로세서들(510, 520)은, 마이크로 프로세서, DSP 등과 같은 범용 프로세서 이다. 프로세서들(510, 520)에는 응용 소프트웨어가 탑재되어 영상 데이터 처리 및 전체 시스템의 동작을 제어한다. 프로세서들(510, 520) 중 하나는 영상 데이터를 처리하는 동작을 담당하고, 다른 하나는 전체 시스템의 동작을 제어하도록 할 수 있다.Processors 510 and 520 are general purpose processors such as microprocessors, DSPs, and the like. Processors 510 and 520 are equipped with application software to control image data processing and the operation of the entire system. One of the processors 510 and 520 may be responsible for processing the image data, and the other may control the operation of the entire system.

카메라 인터페이스(530)는 외부에 연결된 여러 개의 카메라를 통해 영상을 전달 받아 버스(550)를 통해 대용량 외부메모리로 전달하여 저장한다.The camera interface 530 receives an image through a plurality of cameras connected to the outside and transmits the image to a large external memory through the bus 550 and stores the image.

디스플레이 제어기(540)는 후술할 분류기(583)에서 판별한 결과들을 카메라로부터 전달받은 영상과 함께 LCD(Liquid Crystal Display)와 같은 외부 디스플레이 모듈에 디스플레이한다.The display controller 540 displays the results determined by the classifier 583, which will be described later, on an external display module such as an LCD (Liquid Crystal Display) together with the image received from the camera.

외부메모리 인터페이스(563)는 버스(550), 버스 인터페이스-1(561) 및 중재기-1(562)를 통해 카메라 인터페이스(530)로부터 전달받은 영상 데이터들을 외부메모리에 저장한다.The external memory interface 563 stores image data received from the camera interface 530 through the bus 550, the bus interface-1 561, and the arbiter-1 562 in the external memory.

또한, 외부메모리 인터페이스(563)는 중재기-1(562), 버스 인터페이스-1(561) 및 버스(550)를 통해 프로세서들(510, 520)에 영상 데이터를 전달한다.The external memory interface 563 also transfers image data to the processors 510 and 520 through the arbiter-1 562, the bus interface-1 561, and the bus 550.

아울러, 외부메모리 인터페이스(563)는 중재기-1(562), 버스 인터페이스-1(561) 및 버스(550)를 통해 디스플레이 제어기(540)로 영상 데이터를 전달하여 외부 디스플레이에 영상이 표시되도록 한다.In addition, the external memory interface 563 transfers the image data to the display controller 540 through the arbiter-1 562, the bus interface-1 561, and the bus 550 so that the image is displayed on the external display. .

한편, 외부메모리 인터페이스(563)는 중재기-1(562)와 중재기-2(572)를 통해 영상 특징 검출기(573)로 영상 데이터를 직접 전달한다. 여기서, 영상 데이터를 직접 전달한다 함은, 영상 데이터를 버스(550)를 통해 전달하지 않고, 중재기들을 통 해 전달하는 것을 의미한다.Meanwhile, the external memory interface 563 directly transfers image data to the image feature detector 573 through the arbiter-1 562 and the arbiter-2 572. Here, the direct transmission of the image data means that the image data is transmitted through the arbiters rather than the bus 550.

또한, 영상 특징 검출기(573)는 검출한 영상의 특징을 중재기-2(572)와 중재기-3(582)를 통해 분류기(583)로 전달한다.Also, the image feature detector 573 transmits the detected feature of the image to the classifier 583 through the arbiter-2 572 and the arbiter-3 582.

이와 같이, 외부메모리 인터페이스(563)에서 영상 특징 검출기(573)로 데이터를 전달하고, 영상 특징 검출기(573)에서 분류기(583)로 데이터를 전달함에 있어, 버스(550)가 사용되지 않는다. 따라서, 버스(550)를 통해 전달되는 데이터의 양이 줄어들게 된다.As such, in transferring data from the external memory interface 563 to the image feature detector 573 and from the image feature detector 573 to the classifier 583, the bus 550 is not used. Thus, the amount of data transferred over the bus 550 is reduced.

그 결과, 다른 모듈들의 버스(550)를 통해 데이터 전달이 보다 원활하게 진행된다. 예를 들어, 외부메모리 인터페이스(563)에서 영상 특징 검출기(573)로 데이터가 직접 전달되는 중에, 분류기(583)에서 디스플레이 제어기(540)로 데이터가 버스(550)를 통해 전달될 수 있게 된다.As a result, data transfer proceeds more smoothly through the bus 550 of the other modules. For example, while data is being transferred directly from the external memory interface 563 to the image feature detector 573, data may be transferred from the classifier 583 to the display controller 540 via the bus 550.

따라서, 시스템의 동작 순서나 특성, 각 모듈들의 동작 방법에 따라 SoC의 버스(550)를 통해 데이터 전송을 하는 경우와 버스(550)를 이용하지 않고 중재기들을 통해 모듈들을 직접 연결하여 데이터를 전송하는 경우로 나누어 시스템을 구축하면, 버스(550)를 통해 전송되는 데이터의 대역폭을 감소시키고 시스템 전체의 성능을 높일 수 있다.Therefore, according to the operation order or characteristics of the system and the operation method of each module, data is transmitted through the SoC bus 550 and directly connected to the modules through the arbiters without using the bus 550. If the system is divided into two cases, the bandwidth of data transmitted through the bus 550 can be reduced and the performance of the entire system can be improved.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the specific embodiments described above, but the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1은 단일 버스 구조를 갖는 종래의 영상 인식용 SoC를 도시한 블럭도,1 is a block diagram showing a conventional SoC for image recognition having a single bus structure;

도 2는, 도 1의 시스템 구성에서 각 모듈의 버스 연결 방법을 나타낸 블럭도,2 is a block diagram illustrating a bus connection method of each module in the system configuration of FIG. 1;

도 3에는 종래기술에서 데이터 처리 모듈을 버스 없이 다른 모듈에 직접 연결하는 구성의 블럭도,3 is a block diagram of a configuration in which a data processing module is directly connected to another module without a bus in the prior art;

도 4는 본 발명의 일 실시예에 따른, 데이터 처리 시스템의 개념 설명에 제공되는 블럭도, 그리고,4 is a block diagram provided to explain a concept of a data processing system according to an embodiment of the present invention, and

도 5는, 도 4에 도시된 중재기를 이용한 영상인식 및 처리 기능을 내장한 SoC의 구조를 도시한 블럭도이다.FIG. 5 is a block diagram showing the structure of an SoC incorporating image recognition and processing functions using the mediator shown in FIG.

Claims (13)

데이터를 처리하는 제1 데이터 처리 모듈;A first data processing module for processing data; 데이터를 처리하는 제2 데이터 처리 모듈;A second data processing module for processing data; 데이터를 처리하는 제3 데이터 처리 모듈;A third data processing module for processing data; 버스;Bus; 제1 데이터 처리 모듈 및 제2 중재기 및 버스에 연결되며, 제1 데이터 처리 모듈과 제2 데이터 처리 모듈 간에 전달될 데이터를 제2 중재기로 직접 전달하고, 제1 데이터 처리 모듈과 제3 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 제3 중재기로 전달하는 제1 중재기;Connected to the first data processing module and the second arbiter and the bus, directly transferring data to be transferred between the first data processing module and the second data processing module to the second arbiter, and processing the first data processing module and the third data processing. A first arbiter for passing data to be transferred between modules to a third arbiter via a bus; 제2 데이터 처리 모듈, 제1 중재기, 제3 중재기 및 버스에 연결되며, 제2 데이터 처리 모듈과 제1 데이터 처리 모듈 간에 전달될 데이터를 제1 중재기로 직접 전달하고, 제2 데이터 처리 모듈과 제3 데이터 처리 모듈 간에 전달될 데이터를 제3 중재기로 직접 전달하는 제2 중재기; 및Connected to a second data processing module, a first arbiter, a third arbiter, and a bus, directly transferring data to be transferred between the second data processing module and the first data processing module to the first arbiter, and the second data processing module A second arbiter for directly passing data to be transferred between the third data processing module and the third arbiter; And 제3 데이터 처리 모듈 및 제2 중재기 및 버스에 연결되며, 제3 데이터 처리 모듈과 제2 데이터 처리 모듈 간에 전달될 데이터를 제2 중재기로 직접 전달하고, 제3 데이터 처리 모듈과 제1 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 제1 중재기로 전달하는 제3 중재기;를 포함하고,Connected to the third data processing module and the second arbiter and the bus, directly transferring data to be transferred between the third data processing module and the second data processing module to the second arbiter, and processing the third data processing module and the first data processing. A third arbiter for passing data to be transmitted between modules to the first arbiter via a bus; 제1 중재기는,The first arbitrator is 버스 또는 제2 중재기로부터 데이터를 입력받는 데이터 입력 중재기;A data input arbiter for receiving data from the bus or the second arbiter; 데이터 입력 중재기를 통해 입력된 데이터를 임시 저장하고, 임시 저장된 데이터를 제1 데이터 처리 모듈로 전달하는 데이터 입력 버퍼;A data input buffer for temporarily storing data input through the data input arbiter and transferring the temporarily stored data to the first data processing module; 제1 데이터 처리 모듈에서 출력되는 데이터를 임시 저장하는 데이터 출력 버퍼;A data output buffer configured to temporarily store data output from the first data processing module; 데이터 출력 버퍼에 임시 저장된 데이터를 버스 또는 제2 중재기로 출력하는 데이터 출력 중재기; 및A data output arbiter for outputting data temporarily stored in the data output buffer to a bus or a second arbiter; And 데이터 입력 중재기의 입력 동작 및 상기 데이터 출력 중재기의 출력 동작을 제어하는 제어부;를 포함하는 것을 특징으로 하는 데이터 처리 시스템.And a control unit controlling an input operation of a data input arbiter and an output operation of the data output arbiter. 제 1항에 있어서,The method of claim 1, 제1 데이터 처리 모듈은,The first data processing module, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 어느 하나인 것을 특징으로 하는 데이터 처리 시스템.And an external memory interface, an image feature detector, and a classifier. 제 2항에 있어서,3. The method of claim 2, 제2 데이터 처리 모듈은,The second data processing module, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 다른 하나인 것을 특징으로 하는 데이터 처리 시스템.And another one of an external memory interface, an image feature detector, and a classifier. 제 1항에 있어서,The method of claim 1, 데이터를 처리하는 제4 데이터 처리 모듈;을 더 포함하고,And a fourth data processing module configured to process data. 제1 중재기는,The first arbitrator is 제4 데이터 처리 모듈과 버스를 통해 연결되며, 제1 데이터 처리 모듈과 제4 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 전달하며,It is connected to the fourth data processing module via the bus, and transfers data to be transferred between the first data processing module and the fourth data processing module through the bus, 제2 중재기는,The second arbitrator, 제4 데이터 처리 모듈과 버스를 통해 연결되며, 제2 데이터 처리 모듈과 제4 데이터 처리 모듈 간에 전달될 데이터를 버스를 통해 전달하는 것을 특징으로 하는 데이터 처리 시스템.The data processing system is connected to the fourth data processing module through a bus and transmits data to be transferred between the second data processing module and the fourth data processing module through the bus. 제 1항에 있어서,The method of claim 1, 제3 데이터 처리 모듈는,The third data processing module, 프로세서, 카메라 인터페이스 및 디스플레이 제어기 중 어느 하나인 것을 특징으로 하는 데이터 처리 시스템.Any one of a processor, a camera interface and a display controller. 삭제delete 제 1항에 있어서,The method of claim 1, 제2 중재기는,The second arbitrator, 버스 또는 제1 중재기로부터 데이터를 입력받는 데이터 입력 중재기;A data input arbiter for receiving data from the bus or the first arbiter; 데이터 입력 중재기를 통해 입력된 데이터를 임시 저장하고, 임시 저장된 데이터를 제2 데이터 처리 모듈로 전달하는 데이터 입력 버퍼;A data input buffer for temporarily storing data input through the data input arbiter and transferring the temporarily stored data to the second data processing module; 제2 데이터 처리 모듈에서 출력되는 데이터를 임시 저장하는 데이터 출력 버퍼;A data output buffer configured to temporarily store data output from the second data processing module; 데이터 출력 버퍼에 임시 저장된 데이터를 버스 또는 제1 중재기로 출력하는 데이터 출력 중재기; 및A data output arbiter for outputting data temporarily stored in the data output buffer to the bus or the first arbiter; And 데이터 입력 중재기의 입력 동작 및 데이터 출력 중재기의 출력 동작을 제어 하는 제어부;를 포함하는 것을 특징으로 하는 데이터 처리 시스템.And a control unit controlling an input operation of the data input arbiter and an output operation of the data output arbiter. 제 1항에 있어서,The method of claim 1, 데이터 처리 시스템은,Data processing system, 하나의 칩으로 구현되는 것을 특징으로 하는 데이터 처리 시스템.Data processing system, characterized in that implemented in one chip. 버스 경유 없이 제1 데이터 처리 모듈에 연결된 제1 중재기 및 제2 데이터 처리 모듈에 연결된 제2 중재기를 통해, 제1 데이터 처리 모듈 및 제2 데이터 처리 모듈 간에 데이터를 전달하는 단계;Transferring data between the first data processing module and the second data processing module via a first arbiter connected to the first data processing module and a second arbiter connected to the second data processing module without a bus; 버스 경유 없이, 제2 중재기 및 제3 데이터 처리 모듈에 연결된 제3 중재기를 통해, 제2 데이터 처리 모듈 및 제3 데이터 처리 모듈 간에 데이터를 전달하는 단계; 및Passing data between the second data processing module and the third data processing module via a third arbiter connected to the second arbiter and the third data processing module without a bus; And 제1 중재기, 제3 중재기 및 버스를 통해, 제1 데이터 처리 모듈 및 제3 데이터 처리 모듈 간의 데이터를 전달하는 단계;를 포함하고,Passing the data between the first data processing module and the third data processing module via the first arbiter, the third arbiter and the bus; 제1 중재기는, 버스 또는 제2 중재기로부터 데이터를 입력받고, 입력된 데이터를 임시 저장하며 임시 저장된 데이터를 제1 데이터 처리 모듈로 전달하며, 제1 데이터 처리 모듈에서 출력되는 데이터를 임시 저장하고, 임시 저장된 데이터를 버스 또는 제2 중재기로 출력하는 것을 특징으로 하는 데이터 전달 방법.The first arbiter receives data from the bus or the second arbiter, temporarily stores the input data, passes the temporarily stored data to the first data processing module, temporarily stores the data output from the first data processing module, and And outputting the temporarily stored data to the bus or the second arbiter. 제 9항에 있어서,10. The method of claim 9, 제1 데이터 처리 모듈은,The first data processing module, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 어느 하나이고,Any one of an external memory interface, an image feature detector and a classifier, 제2 데이터 처리 모듈은,The second data processing module, 외부메모리 인터페이스, 영상 특징 검출기 및 분류기 중 다른 하나인 것을 특징으로 하는 데이터 전달 방법.And another one of an external memory interface, an image feature detector, and a classifier. 삭제delete 제 9항에 있어서,10. The method of claim 9, 제3 데이터 처리 모듈는,The third data processing module, 프로세서, 카메라 인터페이스 및 디스플레이 제어기 중 어느 하나인 것을 특징으로 하는 데이터 전달 방법.Any one of a processor, a camera interface, and a display controller. 제 9항에 있어서,10. The method of claim 9, 제1 데이터 처리 모듈, 제2 데이터 처리 모듈, 제3 데이터 처리 모듈, 버스 및 중재기는, SoC로 구현되는 것을 특징으로 하는 데이터 전달 방법.The first data processing module, the second data processing module, the third data processing module, the bus and the arbiter are implemented in a SoC.
KR1020090133643A 2009-12-30 2009-12-30 Method for adaptive data transmitting and data processing system using the same KR101161578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133643A KR101161578B1 (en) 2009-12-30 2009-12-30 Method for adaptive data transmitting and data processing system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133643A KR101161578B1 (en) 2009-12-30 2009-12-30 Method for adaptive data transmitting and data processing system using the same

Publications (2)

Publication Number Publication Date
KR20110077165A KR20110077165A (en) 2011-07-07
KR101161578B1 true KR101161578B1 (en) 2012-07-04

Family

ID=44916774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133643A KR101161578B1 (en) 2009-12-30 2009-12-30 Method for adaptive data transmitting and data processing system using the same

Country Status (1)

Country Link
KR (1) KR101161578B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114064557A (en) * 2020-07-29 2022-02-18 瑞昱半导体股份有限公司 Image processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202697B1 (en) * 1996-03-06 1999-06-15 이종수 Method and apparatus for high speed data transmitting of an imaging device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202697B1 (en) * 1996-03-06 1999-06-15 이종수 Method and apparatus for high speed data transmitting of an imaging device

Also Published As

Publication number Publication date
KR20110077165A (en) 2011-07-07

Similar Documents

Publication Publication Date Title
US7478189B2 (en) Deadlock avoidance in a bus fabric
US6052133A (en) Multi-function controller and method for a computer graphics display system
US8775699B2 (en) Read stacking for data processor interface
CN101667169A (en) Multi-processor parallel processing system for digital signals
US20130198432A1 (en) Interrupt handling systems and methods for pcie bridges with multiple buses
US6734862B1 (en) Memory controller hub
US20050243096A1 (en) Memory controller hub interface
US5944805A (en) System and method for transmitting data upon an address portion of a computer system bus during periods of maximum utilization of a data portion of the bus
US20220114120A1 (en) Image processing accelerator
EP2709020B1 (en) System and method to arbitrate access to memory
US6106468A (en) Ultrasound system employing a unified memory
US20090059943A1 (en) Data processing system
US20140333779A1 (en) Apparatus for distributing bus traffic of multiple camera inputs of automotive system on chip and automotive system on chip using the same
US9026703B2 (en) Bus monitoring device, bus monitoring method, and program
US9070201B2 (en) Image processing apparatus
US20020078282A1 (en) Target directed completion for bus transactions
KR101161578B1 (en) Method for adaptive data transmitting and data processing system using the same
US10769085B2 (en) Bus system
US9767054B2 (en) Data transfer control device and memory-containing device
US20200234396A1 (en) Heterogeneous computation and hierarchical memory image sensing pipeline
US5805841A (en) Symmetric parallel multi-processing bus architeture
US20180173657A1 (en) Automatic transmission of dummy bits in bus master
US7673091B2 (en) Method to hide or reduce access latency of a slow peripheral in a pipelined direct memory access system
CN109992560B (en) Communication method and communication system
US8212804B2 (en) Integrated circuit for controlling operations of display module and first circuit module with shared pin

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 7