KR101160518B1

KR101160518B1 - Interface method and apparatus for controlling a gain

Info

Publication number: KR101160518B1
Application number: KR1020050115155A
Authority: KR
Inventors: 박흥수
Original assignee: 삼성전자주식회사
Priority date: 2005-11-29
Filing date: 2005-11-29
Publication date: 2012-06-28
Also published as: KR20070056481A

Abstract

본 발명은 일반적인 통신 시스템, 특히 이동 통신 시스템의 이동 단말에서 RFIC와 디지털 IC 간의 효과적인 인터페이스 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a general communication system, and more particularly, to an effective interface method and apparatus between a RFIC and a digital IC in a mobile terminal of a mobile communication system.

본 발명에 따른 무선 주파수 집적 회로(RFIC)의 이득을 제어하기 위한 디지털 집적회로 장치는, 상기 무선 주파수 집적 회로로부터 수신된 신호를 측정하고, 상기 수신되는 신호의 크기가 미리 정해진 신호의 세기와 같지 않을 때 상기 미리 정해진 신호의 세기의 신호가 되게 이득을 조절하게 하는 조정 신호를 생성하는 신호 측정부와, 상기 신호 측정부로부터 상기 무선 주파수 집적 회로의 이득을 제어하기 위한 조정 신호를 수신하여 상기 무선 주파수 집적 회로로 이득 제어를 위한 소정 제어 신호인 증감 선택 신호와 이네이블 클럭을 발생하는 제어 신호 발생부를 포함한다.A digital integrated circuit device for controlling the gain of a radio frequency integrated circuit (RFIC) according to the present invention is characterized by measuring a signal received from the radio frequency integrated circuit and comparing the magnitude of the received signal to a predetermined signal strength A signal measuring unit for receiving an adjustment signal for controlling the gain of the radio frequency integrated circuit from the signal measuring unit to generate an adjusting signal for adjusting the gain so as to be a signal of the predetermined signal intensity when the signal And a control signal generator for generating an increase / decrease selection signal and an enable clock, which are predetermined control signals for gain control, in a frequency integrated circuit.

RFIC, 디지털 IC, 인터페이스, 이득 제어, AGC RFIC, Digital IC, Interface, Gain Control, AGC

Description

TECHNICAL FIELD [0001] The present invention relates to an interface method and apparatus for gain control,

도 1은 일반적인 통신 시스템의 수신단에서 RFIC(Radio Frequency Integrated Circuit)와 디지털 IC 간의 인터페이스를 도시한 도면,1 is a diagram illustrating an interface between a Radio Frequency Integrated Circuit (RFIC) and a digital IC at a receiving end of a general communication system,

도 2는 본 발명의 실시 예에 따라 디지털 IC에서 RFIC를 제어하기 위한 제어 신호가 전송되는 인터페이스를 도시한 블록 구성도,2 is a block diagram illustrating an interface through which a control signal for controlling an RFIC in a digital IC is transmitted according to an embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 신호 측정부와 제어 신호 발생부의 블록 구성도,3 is a block diagram of a signal measuring unit and a control signal generating unit according to an embodiment of the present invention.

도 4는 본 발명의 실시 예에 따라 제어 신호 발생부에서 이네이블 클럭 신호와 증감 선택 신호가 발생되는 동작 타이밍 도,4 is an operation timing diagram of an enable clock signal and an increment / decrement selection signal generated in a control signal generator according to an embodiment of the present invention.

도 5는 본 발명의 제1 실시 예에 따른 RFIC의 제어신호 수신부의 블록 구성도,5 is a block diagram of a control signal receiving unit of the RFIC according to the first embodiment of the present invention.

도 6은 본 발명의 제1 실시 예에 따른 디지털IC에서 RFIC의 제어신호를 송신하기 위한 동작 흐름도,6 is an operational flow diagram for transmitting a control signal of an RFIC in a digital IC according to the first embodiment of the present invention;

도 7은 본 발명의 제2 실시 예에 따른 RFIC의 제어신호 수신부의 블록 구성도,7 is a block diagram of a control signal receiving unit of the RFIC according to the second embodiment of the present invention.

도 8은 본 발명의 제2 실시 예에 따른 RFIC의 제어 신호의 송신 동작 흐름 도,8 is a flow chart of a control signal transmission operation of the RFIC according to the second embodiment of the present invention,

도 9는 본 발명의 제3 실시 예에 따라 디지털 IC에서 RFIC를 제어하기 위한 제어 신호가 전송되는 인터페이스를 도시한 블록 구성도,9 is a block diagram illustrating an interface through which a control signal for controlling an RFIC in a digital IC is transmitted according to a third embodiment of the present invention;

도 10은 본 발명의 제3 실시 예에 따른 신호 측정부와 제어 신호 발생부의 블록 구성도,10 is a block diagram of a signal measuring unit and a control signal generating unit according to a third embodiment of the present invention.

도 11은 본 발명의 제3 실시 예에 따른 디지털IC(200)에서 RFIC의 제어신호를 송신하기 위한 동작 흐름도,11 is a flowchart illustrating an operation for transmitting a control signal of the RFIC in the digital IC 200 according to the third embodiment of the present invention.

도 12는 본 발명의 제3 실시 예에 따른 RFIC의 제어신호 수신부의 블록 구성도.FIG. 12 is a block diagram of a control signal receiving unit of an RFIC according to a third embodiment of the present invention; FIG.

본 발명은 일반적인 무선 통신 시스템의 이동 단말에서의 인터페이스 방법 및 장치에 관한 것으로, 특히 이동 통신 시스템의 이동 단말에서 RFIC와 디지털 IC 간의 인터페이스 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface method and apparatus in a mobile terminal of a general wireless communication system, and more particularly, to a method and apparatus for interfacing an RFIC and a digital IC in a mobile terminal of a mobile communication system.

무선 통신 시스템은, 단말까지 고정적인 유선 네트워크를 연결하여 사용할 수 없는 경우를 위해 개발된 시스템이다. 이러한 무선 통신 시스템의 대표적인 시스템으로는 이동 통신 시스템, 무선 랜, 와이브로(Wibro), 이동 애드 혹(Mobile Ad Hoc) 네트워크 등을 들 수 있다.A wireless communication system is a system developed for a case where a fixed wired network can not be connected to a terminal. Representative systems of such a wireless communication system include a mobile communication system, a wireless LAN, a wibro, a mobile ad hoc network, and the like.

이러한 통신 시스템은 크게 음성, 데이터 등을 변조하여 RF 신호로 전송하는 송신기와 송신기에서 변조하여 에어(Air) 상으로 전송한 RF 신호를 수신하여 복조하는 수신기로 구성된다. 무선 통신에서 기저대역(Baseband)의 신호는 송신기에서 반송파 주파수(Carrier Frequency)로 주파수 상향 변환되어 안테나를 통해 RF 신호로 송신되며, 수신기에서 안테나를 통해 수신된 RF 신호는 기저대역 신호로 주파수 하향 변환된다. 상기 통신 시스템의 수신단의 블록 구성을 살펴보면 하기의 도 1과 같다.Such a communication system is largely composed of a transmitter that modulates voice and data and transmits the RF signal, and a receiver that receives and demodulates an RF signal modulated by the transmitter and transmitted to the air. In wireless communication, a baseband signal is frequency-up-converted from a transmitter to a carrier frequency, and is transmitted as an RF signal through an antenna. An RF signal received through an antenna at a receiver is frequency- do. A block configuration of a receiving end of the communication system will be described with reference to FIG.

도 1은 일반적인 무선 통신 시스템의 수신단에서 RFIC(Radio Frequency Integrated Circuit)(100)와 디지털 IC(102) 간의 인터페이스를 도시한 것이다.FIG. 1 illustrates an interface between a Radio Frequency Integrated Circuit (RFIC) 100 and a digital IC 102 at a receiving end of a general wireless communication system.

먼저, 상기 도 1의 RFIC(100)는 안테나로부터 입력되는 신호를 저잡음 증폭하는 저잡음 증폭기(Low Noise Amplifier : LNA)(100a)와 저잡음 증폭된 신호와 소정의 신호를 믹싱하는 믹서(Mixer)(100b), 그리고 중간 주파수 증폭기(Inter Frequency Amplifier : IF Amp.)(100c)로 구성된다. 상기 RFIC(100)에서 기저대역 또는 중간 주파수 대역으로 하향 변환된 신호는 디지털 IC(102)로 입력되게 된다.1 includes a low noise amplifier (LNA) 100a for low noise amplifying a signal input from an antenna, a mixer 100b for mixing a low noise amplified signal and a predetermined signal, ), And an intermediate frequency amplifier (IF Amp) 100c. A signal down-converted from the RFIC 100 to a baseband or an intermediate frequency band is input to the digital IC 102.

디지털 IC(102)는 도시되지 않은 디지털 변복조기, 채널 부호기 및 복호기, 보코더 등으로 구성되어있으며, 상기 도 1에서는 AGC 제어기(102a)만을 도시하였고, 일반적으로는 베이스밴드 처리부라고 불리운다.The digital IC 102 includes a digital modulator / demodulator, a channel encoder, a decoder, a vocoder, and the like, which are not shown. In FIG. 1, only the AGC controller 102a is shown and is generally called a baseband processor.

상술한 바와 같이 일반적인 이동 통신 단말의 수신기에서 RFIC(100)와 디지털 IC(102) 사이의 인터페이스는 상기 도 1에 도시된 것과 같이 4가지 종류로 구분될 수 있다.As described above, the interface between the RFIC 100 and the digital IC 102 in the receiver of a general mobile communication terminal can be classified into four types as shown in FIG.

먼저, 참조번호 104는 안테나(ANT)가 수신한 신호를 RFIC(100)가 디지털 IC(102)로 전달하기 위한 인터페이스이며, 상기 참조번호 104를 통해 디지털 IC(102)로 입력되는 신호는 아날로그-디지털 컨버터(Analog to Digital Converter: ADC)(미도시)의 위치에 의해 아날로그 또는 디지털 신호가 될 수 있다.Reference numeral 104 denotes an interface for the RFIC 100 to transmit a signal received by the antenna ANT to the digital IC 102. A signal input to the digital IC 102 through the reference numeral 104 is an analog- Digital converter (ADC) (not shown).

둘째로, 참조번호 106은 위상 고정 루프(Phase Locked Loop : PLL) 주파수 등을 제어하기 위한 RFIC 제어신호가 전송되는 인터페이스로 I²C, SBI, SPI 등 다양한 시리얼 인터페이스로 디지털 IC(102)에서 RFIC(100)를 제어하기 위한 신호를 전송한다.Second, reference numeral 106 denotes an interface through which an RFIC control signal for controlling a phase locked loop (PLL) frequency and the like is transmitted. The digital IC 102 is connected to various serial interfaces such as I ² C, SBI, (100).

셋째로, 참조번호 108은 자동 이득 제어(Automatic Gain Control : AGC) 미세 조정을 위한 인터페이스이다. 자동 이득 제어 미세 조정 신호는 RFIC(100)내의 IF 증폭기(100c)나 베이스밴드 처리부의 가변 증폭기(Variable Amplifer)(미도시)의 이득을 미세하게 조정하기 위한 신호이다.Third, reference numeral 108 is an interface for fine adjustment of Automatic Gain Control (AGC). The automatic gain control fine adjustment signal is a signal for finely adjusting the gain of the IF amplifier 100c in the RFIC 100 or the variable amplifier (not shown) of the baseband processing unit.

일반적으로 RFIC(100)는 디지털 IC(102)로부터 아날로그 전압(Analog Voltage)신호를 입력받아 자동 이득 제어를 받는 경우가 대부분으로 디지털 IC(102)에서 펄스 폭 변조(Pulse Width Modulation : PWM)나 펄스 밀도 변조(Pulse Density Modulation : PDM) 디지털 신호를 내보내면 RC 필터(미도시)를 통해 아날로그 전압 신호로 변환된 신호를 입력받는다.Generally, the RFIC 100 receives an analog voltage signal from the digital IC 102 and receives automatic gain control. In most cases, the RF IC 100 performs a pulse width modulation (PWM) Pulse Density Modulation (PDM) When a digital signal is output, a signal converted into an analog voltage signal is input through an RC filter (not shown).

넷째로, 참조번호 110은 이득 모드(Gain Mode) 조정 신호를 위한 인터페이스로, RFIC(100)의 LNA(100a), 믹서(100b)에서 몇 가지의 이득 레벨(Gain Level)을 갖고 이를 제어하는 신호가 전송된다. 이득 모드 조정 신호는 RFIC(100)의 앞단 즉 안테나로부터 수신된 신호가 다운 컨버젼 되기 전인 LNA(100a)와 믹서(100b)의 이득을 조절하기 위한 신호이다.Fourth, reference numeral 110 denotes an interface for a gain mode adjustment signal. The LNA 100a and the mixer 100b of the RFIC 100 have several gain levels and control signals Is transmitted. The gain mode adjustment signal is a signal for adjusting the gain of the LNA 100a and the mixer 100b before the signal received from the front end of the RFIC 100, that is, the antenna, is down-converted.

이때 이득 모드 레벨(Gain Mode Level)의 수에 따라 2^N 크기로 N개의 선 연결이 필요하다. 즉 2개의 이득 레벨을 조절하기 위해서는 한 개의 선이 필요하고, 4개의 이득 레벨을 조절하기 위해서는 두 개의 선 연결이 필요하다.In this case it is necessary that the N line through to 2 ^N size, depending on the number of gain modes level (Gain Mode Level). That is, one line is needed to adjust the two gain levels, and two line connections are needed to adjust the four gain levels.

디지털 IC(102)내의 AGC 제어기(102a)는 참조번호 104의 인터페이스를 통해 입력된 신호를 지속적으로 측정하여 LNA(100a), 믹서(100b), IF 증폭기(100c)의 이득을 조절한다. 즉, 참조번호 104 인터페이스를 통해 입력된 신호를 지속적으로 측정하고, 그 측정 값을 이전에 측정된 값과 비교하고, 상기 비교 결과, 증감 여부가 발생하면, AGC 제어기(102a)는 이득 모드 조정 신호조절을 수행하기 위한 소정의 제어 신호를 참조번호 110의 인터페이스로 전송한다. 상기 AGC 제어기(102a)가 상기 이득 모드 조정 신호를 송신하는 과정은 상기 참조번호 114의 제1 루프(Loop)를 통해 수신되는 신호를 지속적으로 측정함으로써 가능하다. 상기 AGC 제어기(102a)가 참조번호 104의 인터페이스를 통해 RFIC(100)로부터 출력되는 신호를 측정하고, 상기 측정된 신호와 이전에 측정된 신호를 비교하여, 이전에 수신된 신호에 비해 현재 수신된 신호가 증가 또는 감소하였는지를 측정하고, 미리 설정된 소정 범위로 상기RFIC(100)로부터 신호가 입력될 때까지 AGC 미세 조정을 위한 소정의 제어 신호를 참조번호 108의 인터페이스로 전송하는 과정은 제2 루프(112)로 도시하였다.The AGC controller 102a in the digital IC 102 constantly measures the signal input through the interface of reference numeral 104 to regulate the gain of the LNA 100a, the mixer 100b, and the IF amplifier 100c. That is, the AGC controller 102a continuously measures the signal input through the interface 104 and compares the measured value with a previously measured value. When the comparison result indicates that the AGC controller 102a has increased or decreased the AGC controller 102a, And transmits a predetermined control signal for performing adjustment to the interface of reference numeral 110. [ The AGC controller 102a transmits the gain mode adjustment signal by continuously measuring a signal received through a first loop of the reference numeral 114. [ The AGC controller 102a measures a signal output from the RFIC 100 via an interface of reference numeral 104 and compares the measured signal with a previously measured signal to determine whether the currently received signal The process of measuring a signal increase or decrease and transmitting a predetermined control signal for AGC fine adjustment to an interface of reference numeral 108 until a signal is input from the RFIC 100 in a preset predetermined range is performed in a second loop 112).

그리고, 참조번호 104 인터페이스를 통해 입력된 신호를 지속적으로 측정하고, 그 측정 값을 이전에 측정된 값과 비교하고, 상기 비교 결과, 증감 여부가 발생하면, AGC 제어기(102a)는 AGC 미세 조정을 수행하기 위한 AGC 미세 조정 신호를 참조번호 108의 인터페이스로 전송한다. 상기 AGC 제어기(102a)가 상기 AGC 미세 조정 신호를 송신하는 과정은 상기 참조번호 112의 제2 루프(Loop)를 통해 수신되는 신호를 지속적으로 측정함으로써 가능하다.The AGC controller 102a continuously measures an input signal through the interface 104 and compares the measured value with a previously measured value. When the comparison result indicates that the AGC controller 102a has increased or decreased the AGC controller 102a, 0.0 > 108 < / RTI > The AGC controller 102a transmits the AGC fine adjustment signal by continuously measuring a signal received through a second loop of the AGC 112a.

상기 AGC 제어기(102a)가 참조번호 104의 인터페이스를 통해 RFIC(100)로부터 출력되는 신호를 측정하고, 상기 측정된 신호와 이전에 측정된 신호를 비교하여, 이전에 수신된 신호에 비해 현재 수신된 신호가 증가 또는 감소하였는지를 측정하고, 미리 설정된 소정 범위로 상기 RFIC(100)로부터 신호가 입력될 때까지 이득 모드를 조정하여 이득 모드 조정 신호를 전송하는 과정은 제1 루프(114)로 도시하였다.The AGC controller 102a measures a signal output from the RFIC 100 via an interface of reference numeral 104 and compares the measured signal with a previously measured signal to determine whether the currently received signal The process of measuring the increase or decrease of the signal and transmitting the gain mode adjustment signal by adjusting the gain mode until a signal is inputted from the RFIC 100 in a preset predetermined range is shown as a first loop 114. [

일반적으로 AGC 제어기(102a)는 상기 도 1에 도시된 참조번호 112와 참조번호 114의 루프를 통해 이전의 수신 입력 신호와 현재 수신 입력 신호를 측정할 수 있다.In general, the AGC controller 102a can measure a previous reception input signal and a current reception input signal through a loop of reference numerals 112 and 114 shown in FIG.

즉 점선으로 도시된 참조번호 112의 루프를 통해서 수신된 신호를 통해 AGC 제어기(102a)는 AGC 미세 조정 신호를 참조번호 108의 인터페이스를 통해 AGC 미세 조정을 할 수 있으며, 굵은색 실선으로 도시된 참조번호 114의 루프를 통해 수신된 신호를 통해 AGC 제어기(102a)는 이득 모드 조정 신호로 RFIC(100)를 제어할 수 있다.The AGC controller 102a can fine-tune the AGC fine adjustment signal through the interface of reference numeral 108 via the signal received through the loop of the reference numeral 112 shown by the dotted line, The AGC controller 102a can control the RFIC 100 with the gain mode adjustment signal through the signal received through the loop of the number 114. [

AGC 제어기(102a)는 참조번호 112와 참조번호 114와 같은 루프를 통해 수신 신호의 크기를 측정하여 일정 신호 크기보다 크거나 작을 때 일정 크기의 신호가 되게 이득을 조정할 수 있다. 즉 전송되는 정보의 특징은 해당 정보의 이득으로 수신된 신호의 이득을 제어하는 것을 지시하는 정보일 수 있으나, 루프의 특성상 연속적으로 이득을 이전 이득보다 올리거나 내리거나 하는 정보가 될 수 있다.The AGC controller 102a measures the magnitude of a received signal through a loop such as reference numeral 112 and reference numeral 114 and adjusts the gain to be a signal of a predetermined size when the magnitude of the signal is larger or smaller than a predetermined signal magnitude. That is, the characteristic of the information to be transmitted may be information for instructing to control the gain of the received signal by the gain of the information, but it may be information for continuously raising or lowering the gain higher than the previous gain due to the characteristics of the loop.

상술한 인터페이스 중 참조번호 104와 106은 필수적이고 일반적인 인터페이스이다. 그러나 참조번호 108과 참조번호 110의 인터페이스의 경우 즉, AGC 미세 조정 신호나 이득 모드 조정 신호는 참조번호 106의 RFIC(100)의 제어를 위한 인터페이스를 통해 전송하는 경우가 있지만, 이는 RFIC 제어 신호가 전송되는 I²C 인터페이스와 같은 별도의 포맷 형식으로 인한 추가적인 정보 전송과 별도의 전송 포맷을 만들어야 하는 점, RFIC(100)와 디지털 IC(102)간의 별도의 표준을 규정해야하는 등의 문제점이 발생한다.Reference numbers 104 and 106 of the above-mentioned interfaces are essential and general interfaces. However, in the case of the interface between the reference numeral 108 and the reference numeral 110, the AGC fine adjustment signal or the gain mode adjustment signal may be transmitted through the interface for controlling the RFIC 100 of the reference numeral 106, There is a problem that a separate transmission format must be created from the additional information transmission due to the separate format format such as the I ² C interface to be transmitted and another standard must be defined between the RFIC 100 and the digital IC 102 .

또한 참조번호 106을 통한 RFIC 제어 신호를 통해서 자동 이득 제어 신호인 참조번호 108과 110 인터페이스로 전송되는 신호를 전송할 경우에는 RFIC(100)를 비롯한 RF 관련 회로에 간섭을 줄 수 있다.In addition, when a signal transmitted through the interface 108 and 110, which is the automatic gain control signal, is transmitted through the RFIC control signal through the reference numeral 106, the RF related circuit including the RFIC 100 may be interfered.

본 발명은 일반적인 이득 제어를 위한 제어 신호를 효과적으로 전송할 수 있는 인터페이싱 방법 및 장치를 제공한다.The present invention provides an interfacing method and apparatus capable of effectively transmitting a control signal for general gain control.

본 발명에 따른 무선 주파수 집적 회로(RFIC)의 이득을 제어하기 위한 디지털 집적회로(IC) 장치는, 상기 무선 주파수 집적 회로로부터 수신된 신호 세기를 측정하고, 상기 수신되는 신호의 세기가 미리 정해진 신호 세기와 동일하지 않을 경우 상기 미리 정해진 신호의 크기와 동일하게 상기 수신된 신호의 세기를 조절하게 지시하는 조정 신호를 생성하는 신호 측정부와, 상기 신호 측정부로부터 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 제어하기 위한 조정 신호를 수신하여 상기 무선 주파수 집적 회로로 수신되는 신호의 세기 증가 또는 감소를 지시하기 위한 증감 선택 신호와 상기 증가 또는 감소시킬 신호의 세기를 펄스로 지시하는 이네이블 클럭 신호를 발생시키는 제어 신호 발생부를 포함한다.A digital integrated circuit (IC) device for controlling the gain of a radio frequency integrated circuit (RFIC) according to the present invention comprises: means for measuring a received signal strength from the radio frequency integrated circuit; A signal measuring unit for generating an adjustment signal for instructing adjustment of the intensity of the received signal to be equal to the magnitude of the predetermined signal when the signal is not equal to the intensity, An increase / decrease selection signal for indicating an increase or decrease in the intensity of a signal received by the radio frequency integrated circuit and an enable clock signal for indicating the intensity of the increase / And a control signal generator for generating a control signal.

본 발명에 따른 디지털 집적회로에서 무선 주파수 집적 회로의 이득을 제어하기 위한 방법은, 상기 무선 주파수 집적 회로로부터 수신된 신호 세기를 측정하고, 상기 수신된 신호의 세기가 미리 정해진 신호 세기와 동일한지 여부를 비교하는 과정과, 상기 수신된 신호의 세기가 상기 미리 정해진 신호 세기보다 크다면 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 감소시키기 위한 제어 신호를 생성하고, 상기 수신된 신호의 세기가 상기 미리 정해진 신호 세기보다 작다면 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 증가시키기 위한 제어 신호를 생성하는 과정을 포함한다.A method for controlling gain of a radio frequency integrated circuit in a digital integrated circuit according to the present invention includes the steps of measuring a received signal strength from the radio frequency integrated circuit and determining whether the received signal strength is equal to a predetermined signal strength Generating a control signal for reducing a strength of a signal received by the radio frequency integrated circuit if the strength of the received signal is greater than the predetermined signal strength, And generating a control signal for increasing a strength of a signal received by the radio frequency integrated circuit if the signal strength is smaller than a predetermined signal strength.

본 발명에 따른 무선 주파수 집적 회로의 이득을 제어하기 위한 디지털 집적회로 장치는, 상기 무선 주파수 집적 회로로부터 수신된 신호의 세기를 측정하고, 상기 수신되는 신호의 세기가 미리 정해진 신호의 세기와 동일하지 않을 때 상기 미리 정해진 신호의 세기와 동일하게 상기 무선 주파수 집적회로로 수신되는 신호의 세기를 조절하고 상기 무선 주파수 집적 회로의 패쓰(Path)들 중 수신되는 신호의 세기를 조정할 패쓰를 선택하기 위한 조정 신호를 생성하는 신호 측정부와, 상기 신호 측정부로부터 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 제어하기 위한 조정 신호를 수신하여 상기 무선 주파수 집적 회로로 상기 수신된 신호의 세기 조절을 위한 증가 또는 감소 증감 선택 신호와 증가 또는 감소의 범위를 나타내는 이네이블 클럭과 패쓰 조정 신호를 발생하는 제어 신호 발생부를 포함한다.A digital integrated circuit device for controlling a gain of a radio frequency integrated circuit according to the present invention is characterized in that it measures the strength of a signal received from the radio frequency integrated circuit and the strength of the received signal is equal to the intensity of a predetermined signal A control unit for adjusting a strength of a signal received by the radio frequency integrated circuit and selecting a path for adjusting a strength of a received signal among the paths of the radio frequency integrated circuit, And an adjustment signal for controlling the intensity of a signal received from the signal measurement unit to the radio frequency integrated circuit, and transmitting the increase signal to the radio frequency integrated circuit for an adjustment of the strength of the received signal. Or an increase / decrease selection signal and an enable clock indicating a range of increase or decrease Generating a control signal for generating an adjustment signal path includes portions.

본 발명에 따른 디지털 집적회로에서 무선 주파수 집적 회로의 이득을 제어하기 위한 방법에 있어서, 상기 무선 주파수 집적 회로로부터 수신된 신호 세기를 측정하고, 상기 수신된 신호의 세기가 일정 신호 세기보다 크거나 작은지 비교하는 과정과, 상기 수신된 신호의 세기가 상기 일정 신호 세기보다 크다면 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 감소하기 위한 제어 신호를 생성하고, 상기 수신된 신호의 세기가 상기 미리 정해진 신호 세기보다 작다면 상기 무선 주파수 집적 회로로 수신되는 신호의 세기를 증가시키기 위한 제어 신호와 상기 무선 주파수 집적 회로의 패쓰들 중 이득을 제어할 패쓰를 선택하기 위한 제어 신호를 생성하는 과정을 포함한다.A method for controlling gain of a radio frequency integrated circuit in a digital integrated circuit according to the present invention, the method comprising: measuring a received signal strength from the radio frequency integrated circuit; Generating a control signal for reducing a strength of a signal received by the radio frequency integrated circuit if the strength of the received signal is greater than the predetermined signal strength, And generating a control signal for increasing a strength of a signal received by the radio frequency integrated circuit and a control signal for selecting a path for controlling gain among the paths of the radio frequency integrated circuit if the received signal strength is smaller than the predetermined signal strength do.

이하 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 하겠다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타 내고 있음을 유의해야 한다. 하기에서 구체적인 특정사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same configurations of the figures denote the same reference numerals anywhere as far as possible. Specific details are set forth below to provide a more thorough understanding of the present invention. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명을 설명하기에 앞서, 본 출원서에서는 특정 기능을 갖는 장치를 제어하기 위한 소정의 제어 신호를 발생하기 위한 실시 예로서, 이동 단말의 디지털 IC내의 AGC 제어기가 RFIC의 이득을 제어하기 위한 인터페이스를 예로서 설명할 뿐이며, 본 발명이 이동 단말의 디지털 IC와 RFIC 간의 이득 제어를 위한 인터페이스에 한정되지 않음을 명시해 두는 바이다.Prior to describing the present invention, in this application, an AGC controller in a digital IC of a mobile terminal generates an interface for controlling a gain of a RFIC in order to generate a predetermined control signal for controlling a device having a specific function And that the present invention is not limited to an interface for gain control between a digital IC and an RFIC of a mobile terminal.

예를 들어 본 발명은 모터와 같은 동력 장치의 출력 조절 및 로봇과 같은 장비의 자동 제어를 위한 인터페이스로도 사용할 수 있다.For example, the present invention can be used as an interface for controlling output of a power device such as a motor and for automatic control of equipment such as a robot.

그럼 본 발명의 실시 예로서의 구성을 하기 도 2를 참조하여 설명하기로 한다.Hereinafter, the configuration of an embodiment of the present invention will be described with reference to FIG.

도 2는 본 발명의 실시 예에 따라 디지털 IC(200)에서 RFIC(202)를 제어하기 위한 제어 신호가 전송되는 인터페이스를 도시한 블록 구성도이다.FIG. 2 is a block diagram showing an interface through which a control signal for controlling the RFIC 202 in the digital IC 200 is transmitted according to an embodiment of the present invention.

상기 도 2는 본 발명의 실시 예에 따라 이동 단말의 디지털 IC(200) 내에 신호 측정부(204)와 제어 신호 발생부(206)를 구비하고, RFIC(202) 내에는 제어 신호 수신부(208)를 구비한다.2 is a block diagram of a digital IC 200 of a mobile terminal according to an embodiment of the present invention. The RFIC 202 includes a signal measuring unit 204 and a control signal generating unit 206. The RFIC 202 includes a control signal receiving unit 208, Respectively.

상기 디지털 IC(200)내의 신호 측정부(204)는 상기 디지털 IC(200)가 제어할 소정 블록(본 발명의 실시 예에서는 RFIC(202))으로부터 수신된 신호를 측정하고, 상기 수신되는 신호의 크기가 일정 신호 크기 보다 크거나 작을 때 일정 크기의 신호가 되게 이득을 조절하는 블록으로서, 본 발명의 실시 예에서는 자동 이득 제어기(AGC 제어기)가 될 수 있다.The signal measuring unit 204 in the digital IC 200 measures a signal received from a predetermined block (RFIC 202 in the embodiment of the present invention) to be controlled by the digital IC 200, The AGC controller may be a block that adjusts the gain to be a signal of a predetermined size when the size is greater than or less than a predetermined signal size, and may be an automatic gain controller (AGC controller) in the embodiment of the present invention.

제어 신호 발생부(206)는 상기 신호 측정부(204)로부터 이득 조정을 위한 조정 신호를 수신하여 RFIC(202)로 소정의 제어신호를 발생하는 블록으로서, 본 발명의 실시 예에 따라 상기 제어 신호 발생부(206)가 상기 RFIC(202)로 전송하는 제어 신호는 증감 선택 신호(ADD_SUB_SEL)(210)와 이네이블 클럭(Enable Clock : EN_CK)(212)이 될 수 있다.The control signal generator 206 receives an adjustment signal for gain adjustment from the signal measurement unit 204 and generates a predetermined control signal to the RFIC 202. The control signal generator 206 generates a control signal The control signal transmitted from the generator 206 to the RFIC 202 may be an increase / decrease selection signal ADD_SUB_SEL 210 and an enable clock EN_CK 212.

상기 신호 측정부(204)는 현재 RFIC(202)로부터 수신된 신호 크기를 측정하고, 이전에 수신된 신호의 크기와 비교한다. 신호 측정부(204)는 현재 측정된 신호의 크기가 이전에 수신된 신호의 크기보다 크거나 작다면, 이전에 수신된 신호의 크기와 일치시키기 위해 RFIC(202)로 수신되는 신호의 이득을 증가 또는 감소시키기 위한 신호인 조정 신호를 제어 신호 발생부(206)로 전송한다.The signal measuring unit 204 measures the signal magnitude received from the current RFIC 202 and compares it with the magnitude of the previously received signal. The signal measurement unit 204 may increase the gain of the signal received by the RFIC 202 to match the size of the previously received signal if the magnitude of the currently measured signal is greater than or less than the magnitude of the previously received signal To the control signal generation unit 206. The control signal generation unit 206 generates a control signal for controlling the operation of the control signal generation unit 206,

본 발명에서는 이전에 수신된 신호의 크기가 미리 정해진 신호의 크기라고 가정하겠으며, 상기 이전에 수신된 신호의 크기보다 작은 신호는 신호의 크기를 증가 시키고, 이전에 수신된 신호의 크기보다 큰 신호는 신호의 크기를 감소시킴을 예로 들어 설명하기로 한다.In the present invention, it is assumed that the size of a previously received signal is a predetermined signal size. A signal smaller than the previously received signal increases the signal size, and a signal larger than the previously received signal The description will be made by way of example of reducing the size of the signal.

본 발명의 실시 예에 따른 디지털 IC(200)의 제어 신호 발생부(206)는 증감 선택 신호(ADD_SUB_SEL)(210)와 이네이블 클럭(EN_CK)(212) 이렇게 두 개의 신호를 사용하여 RFIC(202)의 이득을 제어한다. 상기 증감 선택 신호(210)와 이네이블 클 럭(212)은 수신된 신호가 일정 크기의 신호가 될 때 까지 RFIC(202)의 이득을 제어하기 위한 신호이다.The control signal generator 206 of the digital IC 200 according to the embodiment of the present invention uses the two signals as the increase / decrease selection signal ADD_SUB_SEL 210 and the enable clock EN_CK 212, ). The increase / decrease selection signal 210 and the enable clock 212 are signals for controlling the gain of the RFIC 202 until the received signal becomes a signal of a predetermined size.

RFIC(202)내의 제어 신호 수신부(208)는 본 발명의 실시 예에 따라 상기 디지털 IC(200)의 제어 신호 발생부(206)로부터 수신하는 상기 이네이블 클럭과 상기 증감 선택 신호를 근거로 RFIC(202)내에 기본적으로 구비되는 LNA(100a), 믹서(100b), IF(100c) 등과 같은 소자의 이득을 조절하게 되는데 상기 제어 신호 수신부(208)의 설명은 하기에서 상세히 설명하기로 한다.The control signal receiving unit 208 in the RFIC 202 receives the RFIC signal from the control signal generating unit 206 of the digital IC 200 based on the enable clock and the increase / The gain of an element such as the LNA 100a, the mixer 100b, and the IF 100c basically provided in the receiver 202 is controlled. The control signal receiver 208 will be described in detail below.

도 3은 본 발명의 실시 예에 따른 신호 측정부(204)와 제어 신호 발생부(206)의 블록 구성도이다.3 is a block diagram of a signal measuring unit 204 and a control signal generating unit 206 according to an embodiment of the present invention.

본 발명의 실시 예에 따른 신호 측정부(204)는 RFIC(202)로부터 신호를 수신받는 수신부(204a)와 상기 수신부(204a)가 수신한 신호의 크기를 측정하는 신호 세기 측정부(204b), 상기 신호 세기 측정부(204b)가 측정한 신호 크기와 이전에 수신되었던 신호의 크기를 비교하는 비교부(204c)로 구성되어 있다. 상기 비교부(204c)는 이전에 수신되었던 신호의 크기보다 신호 세기 측정부(204b)에서 측정된 신호의 크기가 더 크다면, 제어 신호 발생부(206)로 RFIC(202)의 이득을 상기 측정된 신호와 상기 이전에 수신되었던 신호 차이 만큼 감소하라는 조정 신호를 송신한다.The signal measuring unit 204 according to the embodiment of the present invention includes a receiving unit 204a for receiving a signal from the RFIC 202 and a signal strength measuring unit 204b for measuring the size of a signal received by the receiving unit 204a, And a comparing unit 204c for comparing the signal magnitude measured by the signal strength measuring unit 204b with the magnitude of a previously received signal. If the magnitude of the signal measured by the signal strength measuring unit 204b is larger than the magnitude of the previously received signal, the comparing unit 204c may calculate the gain of the RFIC 202 to the control signal generating unit 206, And an adjustment signal to decrease by the difference of the previously received signal.

또한 비교부(204c)는 업데이터 정보 발생 주기마다 현재 수신된 신호의 크기와 이전에 수신된 신호의 크기를 비교한 뒤, 상기 비교 결과를 제어 신호 발생부(206)로 전송한다.Also, the comparing unit 204c compares the size of the currently received signal with the size of the previously received signal at every updater information generating period, and then transmits the comparison result to the control signal generating unit 206. [

상기 업데이터 정보 발생 주기와 상기 업데이터 정보는 하기 도 4를 참조하여 후술하기로 한다.The updater information generation period and the updater information will be described later with reference to FIG.

본 발명의 실시 예에 따른 제어 신호 발생부(206)의 제어부(206a)는 신호 측정부(204)로부터 RFIC(202)의 이득을 조절하기 위한 소정 조정 신호를 수신한다. 이때 상기의 소정 제어 신호는 참조번호 112와 참조번호 114와 같은 루프를 통해 신호 측정부(204)가 수신 신호의 크기를 측정하여 일정 신호 크기보다 크거나 작을 때 일정 크기의 신호가 되게 이득을 조정하는 제어 신호이다. 즉 전송되는 정보의 특징은 해당 정보의 이득으로 RFIC(202)의 수신된 신호의 이득을 제어하라는 정보이다.The control unit 206a of the control signal generation unit 206 according to the embodiment of the present invention receives a predetermined adjustment signal for adjusting the gain of the RFIC 202 from the signal measurement unit 204. [ At this time, the predetermined control signal is measured by the signal measuring unit 204 through a loop such as reference numeral 112 and reference numeral 114, and the gain is adjusted to be a signal of a predetermined size when the signal is larger or smaller than the predetermined signal size . That is, the characteristic of information to be transmitted is information to control the gain of the received signal of the RFIC 202 due to the gain of the information.

제어 신호 발생부(206)의 제어부(206a)는 이득을 증가 또는 감소시킬지 여부를 나타내는 신호와 조정할 이득 레벨 범위를 나타내는 신호를 수신하고, 상기 수신된 신호들을 근거로 증감 선택 신호 발생부(206b)가 이득을 증가 또는 감소시키기 위한 신호인 증감 선택 신호를 발생하도록 제어하고, 이네이블 클럭 발생부(206c)가 이득의 증가 또는 감소 범위를 나타내기 위한 신호를 발생하도록 제어한다.The control unit 206a of the control signal generation unit 206 receives a signal indicating whether the gain is to be increased or decreased and a signal indicating a gain level range to be adjusted. Based on the received signals, A gain control signal, which is a signal for increasing or decreasing the gain, and controls the enable clock generator 206c to generate a signal for indicating an increase or decrease range of the gain.

제어부(206a)는 상기 신호 측정부(204)로부터 수신한 신호를 근거로 RFIC(202)의 이득을 조절하기 위한 제어 신호인 이네이블 클럭(212)과 증감 선택 신호(210)를 발생시키기 위해 이네이블 클럭 발생부(206c)와 증감 선택 신호 발생부(206b)로 소정 신호를 전송한다. 여기서 상기 신호 측정부(204)로부터 수신된 신호는 이득 제어 정보가 변경될 주기를 나타내는 업데이터 정보 발생 주기 신호와 증가 또는 감소될 이득을 나타내는 신호이며, 상기 신호의 설명은 하기의 도 4를 참조하여 다시 설명하도록 하겠다.The control unit 206a generates an enable clock 212 and an increase / decrease selection signal 210, which are control signals for controlling the gain of the RFIC 202, based on the signal received from the signal measuring unit 204, And transmits a predetermined signal to the enable clock generation unit 206c and the increase / decrease selection signal generation unit 206b. Here, the signal received from the signal measuring unit 204 is a signal indicating an updater information generation period signal indicating a period in which the gain control information is to be changed and a gain to be increased or decreased. I will explain it again.

상기 제어부(206a)로부터 증감 선택 신호 발생부(206b)로 전송되는 신호는 RFIC(202)의 이득을 증가시킬지 또는 감소시킬지의 선택 신호가 될 수 있다. 반면 제어부(206a)로부터 이네이블 클럭 발생부(206c)로 전송되는 신호는 증가 또는 감소될 이득의 범위를 나타내는 신호가 될 수 있다.The signal transmitted from the control unit 206a to the increase / decrease selection signal generation unit 206b may be a signal for increasing or decreasing the gain of the RFIC 202. On the other hand, the signal transmitted from the controller 206a to the enable clock generator 206c may be a signal indicating a range of gains to be increased or decreased.

증감 선택 신호 발생부(206b)는 상기 제어부(206a)로부터 수신한 이득 증가/감소 신호를 근거로 RFIC(202)의 이득을 증가 또는 감소 시키기 위한 증감 선택 신호(ADD_SUB_SEL)(210)를 발생시킨다. 이네이블 클럭 발생부(206c)는 상기 제어부(206a)로부터 수신한 증가/감소될 이득의 범위를 나타내기 위한 이네이블 클럭(EN_CK)(212)신호를 발생시킨다.The increase / decrease selection signal generation unit 206b generates an increase / decrease selection signal ADD_SUB_SEL 210 for increasing or decreasing the gain of the RFIC 202 based on the gain increase / decrease signal received from the control unit 206a. The enable clock generator 206c generates an enable clock signal EN_CK 212 for indicating a range of gains to be increased / decreased received from the controller 206a.

만일, 신호 측정부(204)가 상기 RFIC(202)로부터 수신된 신호를 측정하여 일정 크기의 신호보다 2레벨 정도 증가하였을 경우, 증감 선택 신호 발생부(206b)로 하여금 상기 RFIC(202)의 이득을 감소시키기 위한 증감 선택 신호를 발생할 것을 제어하며, 이네이블 클럭 발생부(206c)로 하여금 상기 RFIC(202)의 이득을 2레벨 감소시키기 위한 이네이블 클럭 신호를 발생할 것을 제어한다.If the signal measuring unit 204 measures a signal received from the RFIC 202 and increases the signal level of the RF signal by two levels from that of the signal of a predetermined magnitude, And controls the enable clock generator 206c to generate an enable clock signal for reducing the gain of the RFIC 202 by two levels.

도 4는 본 발명의 실시 예에 따라 제어 신호 발생부(206)에서 이네이블 클럭 신호(212)와 증감 선택 신호(210)가 발생되는 동작 타이밍을 도시한 도면이다.FIG. 4 is a timing chart showing an operation timing in which the enable clock signal 212 and the increment / decrement selection signal 210 are generated in the control signal generator 206 according to the embodiment of the present invention.

본 발명의 기본적인 동작은 업데이터(UPDATA) 정보 발생 주기마다 업데이터(UPDATA) 정보의 변화가 있을 때, 제어 신호 발생부(206)가 제어 신호 수신부(208)로 제어 신호를 전달한다. 상기 업데이터(UPDATA) 정보 발생 주기 신호(400)와 업 데이터 정보(402)는 신호 측정부(204)에서 생성되는 신호이며, 제어 신호 발생부(206)는 상기 업데이터 정보 발송 주기 신호(400)와 업데이터 정보 신호(402)를 근거로 RFIC(202)의 이득을 제어하기 위한 신호인 증감 선택 신호(210)와 이네이블 신호(212)를 발생시킨다.The basic operation of the present invention is that the control signal generator 206 transmits a control signal to the control signal receiver 208 when UPDATA information changes every UPDATA information generating cycle. The UPDATA information generation period signal 400 and the up data information 402 are signals generated by the signal measurement unit 204. The control signal generation unit 206 generates the UPDATA information period signal 400 and the up data information 402, And generates an increase / decrease selection signal 210 and an enable signal 212, which are signals for controlling the gain of the RFIC 202 based on the updater information signal 402. [

상기 도 4에 도시된 인터페이스 신호 중 증감 선택 신호(ADD_SUB_SEL)(210)는 이득의 증감 또는 감소 여부를 나타내는 정보로서, 증감 선택 신호 발생부(206b)에서 생성되며, 이네이블 클럭(EN_CK)(212)은 상기 이득이 증가 또는 감소된 양 만큼 클럭 형태의 펄스(Pulse) 형태로 이네이블 클럭 발생부(206c)에서 생성된다. 그리고 인터페이스 신호간의 타이밍 정보인 Ts는 제어부(206a)가 각 RFIC에서 동작 가능한 최소 값 즉, 안정적으로 동작하기 위해 가장 빠르게 셋팅된 값으로 최적화 한다.The increase / decrease selection signal ADD_SUB_SEL 210 of the interface signals shown in FIG. 4 is information indicating whether the gain is increased or decreased. The increase / decrease selection signal ADD_SUB_SEL 210 is generated by the increase / decrease selection signal generator 206b. Is generated in the enable clock generator 206c in the form of a pulse in the form of a clock by the amount of increase or decrease of the gain. The timing information Ts between the interface signals is optimized by the controller 206a to the minimum value that can be operated by each RFIC, that is, the fastest set value for stable operation.

그럼 상기 도 4를 참조하여 본 발명의 실시 예에 따른 실제 동작 예를 살펴보기로 한다. 상기 도 4의 (A) 지점을 참조하면, 업데이터(UPDATA) 정보(402)가 S0에서 S1으로 변환되고, 그 변화의 크기가 6의 크기만큼 증가하는 예를 보여주고 있다.Referring to FIG. 4, an actual operation example according to an embodiment of the present invention will be described. Referring to (A) of FIG. 4, the UPDATA information 402 is converted from S0 to S1, and the magnitude of the change is increased by 6.

따라서 증감 선택 신호(ADD_SUB_SEL)(210)가 증가인 "1"이고, 이네이블 클럭(EN_CK)(212)은 6번의 펄스가 전송되는 것을 볼 수 있다.Therefore, it can be seen that the increment / decrement selection signal ADD_SUB_SEL 210 is increment "1", and the enable clock EN_CK 212 is 6 pulses.

(B)지점에서는 업데이터(UPDATA) 정보 신호(402)가 S1에서 변화하고 있지 않으므로 제어 신호 발생부(206)에서 발생되는 신호가 없는 것을 볼 수 있다.At the point (B), since the UPDATA information signal 402 is not changed in S1, it can be seen that there is no signal generated in the control signal generating unit 206.

(C)지점에서는 업데이터(UPDATA) 정보 신호(402)가 S1에서 S2로 변화되었고, 이네이블 클럭(212)신호에 3번의 펄스가 전송되는 것을 볼 수 있으며, 증감 선택 신호(210)가 감소인 "0"임을 볼 수 있다. 즉, RFIC(202)의 이득이 "3"의 크기만큼 감소되어야 함을 볼 수 있다. 따라서 제어 신호 발생부(206)는 증감 선택 신호(210)가 감소인 "0"이고, 이네이블 클럭(212)신호에는 3번의 펄스를 발생시킨다.(C), it can be seen that the UPDATA information signal 402 changes from S1 to S2 and three pulses are transmitted to the enable clock signal 212. When the increase / Quot; 0 ". That is, it can be seen that the gain of the RFIC 202 should be reduced by a magnitude of " 3 ". Therefore, the control signal generating unit 206 generates "0" for the increase / decrease selection signal 210 and 3 pulses for the enable clock 212 signal.

(D)지점에서는 업데이터(UPDATA) 정보 신호(402)가 S2에서 S3으로 변화되었고, 그 변화가 "2"의 크기만큼 감소하는 것을 볼 수 있다. 따라서 증감 선택 신호가(210) 감소인 "0"이고, 이네이블 클럭(212) 신호로는 두 번의 펄스가 전송되는 것을 볼 수 있다.(D), it can be seen that the UPDATA information signal 402 has changed from S2 to S3, and that the change is reduced by the size of " 2 ". Therefore, it can be seen that the increase / decrease selection signal is "0", which is the decrease (210), and that two pulses are transmitted in the enable clock 212 signal.

상기 도 4의 (A)지점을 확대한 타원에서 볼 수 있듯이 증감 선택 신호(210)와 이네이블 클럭(212) 두 신호의 타이밍 정보는 Ts 이상이어야 하고, 이는 디지털 IC(200)가 RFIC(202)에서 인식 가능한 시간 만큼을 정의하여야 한다. 즉 각 RFIC (202)에 따라 튜닝에 의해서 최적의 값으로 작게 만들 수 있어 빠르게 전송이 가능하다는 강점이 있다. 상기 Ts 와 같은 간격을 두는 이유는 RFIC(202)와 디지털 IC(200)가 안정적으로 동작하기 위한 시간적인 마진을 두기 위해서이다.As can be seen from the enlarged ellipse of FIG. 4 (A), the timing information of the increase / decrease selection signal 210 and the enable clock 212 signals must be equal to or greater than Ts. This means that the digital IC 200 is connected to the RFIC 202 ) Should be defined as the time that can be recognized. That is, according to each RFIC 202, it is possible to make an optimum value smaller by tuning, and there is a strong point that transmission can be performed quickly. The reason why the interval is equal to Ts is that the RF IC 202 and the digital IC 200 have a time margin for stable operation.

상기 도 4에서 보듯이 본 발명의 실시 예에서는 상기 증감 선택 신호(210)와 이네이블 클럭(212)을 사용하여 이득을 제어함으로써, 일반적인 다른 인터페이스의 시작 지점과 종료 지점을 나타내는 EN, STROBE 등의 신호가 없으며, 데이터와 클럭 간의 타이밍 관계도 필요없는 간단한 인터페이스를 사용하여 이득을 제어할 수 있음을 알 수 있다.As shown in FIG. 4, in the embodiment of the present invention, the gains are controlled using the increment / decrement selection signal 210 and the enable clock 212, so that EN, STROBE, etc. indicating start and end points of other general interfaces It can be seen that the gain can be controlled using a simple interface that has no signal and no timing relationship between the data and the clock.

도 5는 본 발명의 제1 실시 예에 따른 RFIC(202)의 제어신호 수신부(208)의 블록 구성도이다.5 is a block diagram of a control signal receiving unit 208 of the RFIC 202 according to the first embodiment of the present invention.

상기 제어 신호 수신부(208)는 증가 또는 감소의 신호를 출력할 먹스(500)와 이전에 출력된 신호와 가산기(504)에 의해 가산된 신호를 누적하여 출력하는 누적기(502)로 이루어진다. 상기 도 5에서 대문자 N은 누적기(502)의 출력 크기인 비트 크기(Bit Size)를 의미한다. 먹스(500)는 증가 또는 감소될 신호의 크기를 제어 신호 발생부(206)의 증감 선택 신호(210)에 의해 출력하게 된다. 이때 상기 먹스(500)로부터 출력될 신호의 크기는 미리 설정되어 있으며, 증감 선택 신호(210)를 입력받아 미리 설정된 "1" 또는 "n"을 가산기(504)로 출력한다.The control signal receiving unit 208 includes an accumulator 502 for accumulating and outputting signals added by the adder 504 and a signal output from the mux 500 for outputting an increase or decrease signal. In FIG. 5, an uppercase N denotes a bit size, which is an output size of the accumulator 502. The mux 500 outputs the magnitude of the signal to be increased or decreased by the increase / decrease selection signal 210 of the control signal generator 206. At this time, the magnitude of the signal to be output from the mux 500 is set in advance, and the increment / decrement selection signal 210 is received and the preset "1" or "n" is output to the adder 504.

이때, 상기 증감 선택 신호(210)가 증가를 나타내는 신호일 경우 먹스(500)는 "1" 또는 "n"을 출력하며, 감소를 나타내는 신호일 경우 먹스(500)는 "-1" 또는 "-n"을 출력한다. If the increase / decrease selection signal 210 is a signal indicating an increase, the MUX 500 outputs 1 or n, and if the decrease signal indicates a decrease, the MUX 500 outputs -1 or -n, .

즉, 먹스(504)의 출력이 "+1"로 설정될 경우에는 "+1"을 가산기(500)로 "+n"으로 설정될 경우 "+n"를 가산기로 출력한다.That is, when the output of the mux 504 is set to "+1", "+1" is output to the adder 500, and when the output of the mux 504 is set to "+ n", "+ n" is output to the adder.

반면, 먹스(504)의 출력이 "-1"로 설정될 경우에는 "-1"을 가산기(500)로 "-n"으로 설정될 경우에는 먹스(504)로 "-n"을 가산기로 출력한다.On the other hand, when the output of the MUX 504 is set to "-1", "-1" is set to the adder 500 and "-n" is set to the adder 500, do.

그리고 이네이블 클럭 신호(EN_CK)(212)는 증가 또는 감소될 범위를 지시한다. 즉 먹스(500)의 출력이 "+1"로 설정되고, 이네이블 클럭 신호(212)로 6번의 펄스가 누적기(502)로 수신되면, 누적기(502)는 상기 가산기(504)로부터 수신된 신호를 6번 가산한다.And an enable clock signal (EN_CK) 212 indicates a range to be increased or decreased. That is, when the output of the mux 500 is set to "+1" and six pulses are received by the accumulator 502 in the enable clock signal 212, the accumulator 502 receives the pulse from the adder 504 Add the added signal six times.

즉 이전에 출력된 신호에 비해 "6" 레벨 만큼 증가된 신호를 출력하게 된다.That is, a signal increased by the " 6 " level in comparison with the previously output signal.

상술한 바와 같이 본 발명에서는 증감 선택(ADD_SUB_SEL) 신호에 의해서 증가 인지 감소인지를 선택하고, 이네이블 클럭(EN_CK)의 펄스에 따라서 기본 "1"의 크기 또는 임의 "n" 크기로 펄스 만큼 값을 누적 또는 감소하게 된다. 여기서 누적기(502)의 초기 값은 임의의 값이 될 수도 있고, 또는 상기 도 1의 참조번호 106인 RFIC 제어 신호에 의해서 셋팅된 값에서 시작될 수 있다. 이러한 수신기의 구조는 RFIC 제어신호를 위한 다른 인터페이스보다 복잡하지 않고, 간단하며 안정적인 신호를 전송 받을 수 있다.As described above, according to the present invention, it is possible to select the increase or decrease according to the increase / decrease selection (ADD_SUB_SEL) signal, and to set the value of the basic " 1 " Accumulation or reduction. The initial value of the accumulator 502 may be an arbitrary value or may be started at a value set by the RFIC control signal 106 of FIG. The structure of such a receiver is not more complicated than other interfaces for RFIC control signals, and can receive simple and stable signals.

도 6은 본 발명의 제1 실시 예에 따른 디지털IC(200)에서 RFIC(202)의 제어신호를 송신하기 위한 동작 흐름도이다. 본 발명에서는 현재 RFIC(202)로부터 수신된 신호 크기를 S(n), 이전에 수신된 신호 크기를 S(n-1)이라 표기하기로 한다.6 is an operational flowchart for transmitting a control signal of the RFIC 202 in the digital IC 200 according to the first embodiment of the present invention. In the present invention, the signal size received from the RFIC 202 is denoted by S (n) and the previously received signal size is denoted by S (n-1).

600단계에서 신호 측정부(204)는 RFIC(202)로부터 현재 수신된 신호 크기 S(n)를 측정한다. 602단계에서 신호 측정부(204)는 현재 수신된 신호 크기 S(n)이 이전에 수신된 신호 크기인 S(n-1)과 같은지 검사하고, 같다면, 상기 600단계로 진행한다. 반면, 상기 602단계에서 현재 수신된 신호 크기 S(n)이 S(n-1)과 같지 않다면, 신호 측정부(204)는 604단계로 진행하여 현재 수신된 신호 크기 S(n)과 이전에 수신된 신호 크기 S(n-1)과의 크기를 비교한다.In step 600, the signal measurement unit 204 measures the signal size S (n) currently received from the RFIC 202. [ In step 602, the signal measuring unit 204 checks whether the currently received signal size S (n) is equal to the previously received signal size S (n-1), and if so, proceeds to step 600. If the currently received signal size S (n) is not equal to S (n-1) in step 602, the signal measurement unit 204 proceeds to step 604 to compare the currently received signal size S (n) And compares the magnitude with the received signal magnitude S (n-1).

상기 604단계에서 신호 측정부(204)는 S(n)이 S(n-1)보다 크다면, RFIC(202)로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 감소시키라는 명령인 조정 신호를 제어 신호 발생부(206)로 전송한다. 상기 604단계에서 상기 신호 측정 부(204)로부터 신호 크기 감소 명령을 수신한 제어 신호 발생부(206)는 606단계에서 증감 선택 신호(210)을 감소인 "0"으로 셋팅하고, 608단계에서 상기 이전 신호 S(n-1)과의 크기만큼 이네이블 클럭(212)신호로 펄스를 발생시킨다.In step 604, the signal measurement unit 204 determines the size of a signal received by the RFIC 202 from the S (n) and S (n-1), if S (n) To the control signal generation unit 206. The control signal generation unit 206 generates an adjustment signal for decreasing the difference by the difference. In step 604, the control signal generation unit 206 receives the signal size reduction command from the signal measurement unit 204. In step 606, the increase / decrease selection signal 210 is set to " 0 " And generates a pulse with an enable clock 212 signal as much as the previous signal S (n-1).

반면, 상기 604단계에서 신호 측정부(204)는 S(n)이 S(n-1)보다 작다면, RFIC(202)로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 증가시키라는 명령인 소정 조정 신호를 제어 신호 발생부(206)로 전송한다. 상기 604단계에서 상기 신호 측정부(204)로부터 신호 크기 증가 명령을 수신한 제어 신호 발생부(206)는 610단계에서 증감 선택 신호(210)를 증가인 "1"으로 셋팅하고, 612단계에서 상기 이전 신호 S(n-1)과의 크기만큼 이네이블 클럭(212)신호로 펄스를 발생시킨다.In step 604, the signal measurement unit 204 determines the size of a signal received by the RFIC 202 as S (n) and S (n-1) if S (n) To the control signal generation unit 206. The control signal generation unit 206 generates a control signal for controlling the operation of the control signal generation unit 206, In step 604, the control signal generation unit 206 receives the signal magnitude increase command from the signal measurement unit 204. In step 610, the increase / decrease selection signal 210 is incremented to " 1 " And generates a pulse with an enable clock 212 signal as much as the previous signal S (n-1).

상기 도 5와 도 6은 기본적으로 참조번호 110과 같은 이득 모드 조정 신호의 경우와 같이 조정되는 신호의 크기가 크지 않은 경우에 적합할 수 있다. 그러나 참조번호 108과 같은 자동 이득 제어 미세 조정 신호의 경우에서와 같이 조정되는 신호의 크기가 크고, 값이 급격히 변화하는 경우에는 인터페이스 하나를 더 추가하여 RFIC(202)의 이득을 제어해야하는데, 이러한 방법을 본 발명에 따른 제2 실시 예로서 하기 도 7과 도 8을 참조하여 설명하기로 한다.5 and 6 are basically suitable for a case where the magnitude of the signal to be adjusted is not large as in the case of the gain mode adjustment signal such as 110. [ However, if the magnitude of the signal to be adjusted is large as in the case of the automatic gain control fine adjustment signal such as reference numeral 108 and the value changes abruptly, the gain of the RFIC 202 should be controlled by adding one more interface. A method will be described with reference to FIGS. 7 and 8 as a second embodiment according to the present invention.

도 7은 본 발명의 제2 실시 예에 따른 RFIC(202)의 제어신호 수신부(208)의 블록 구성도이다. 상기 도 7의 블록 구성중 상기 도 5와 동일한 기능을 수행하는 블록에는 동일한 참조번호를 부여하였다.7 is a block diagram of the control signal receiving unit 208 of the RFIC 202 according to the second embodiment of the present invention. In FIG. 7, the same reference numerals are assigned to blocks which perform the same functions as those in FIG.

상기 도 7을 참조하면, 증감 선택 신호(210)와 이네이블 클럭(212)이외에도 데이터 크기 선택 신호(DATA_SIZE_SEL)(700)를 추가하여 제어 신호 수신부(208)가 "1" 또는 "n"크기의 기본 증가, 감소 크기 이외에도 더 큰 크기의 증가인 "+r", 감소인 "-r"의 크기로 증가/감소 시킬 수 있는 실시 예를 보여주고 있다.7, a data size selection signal (DATA_SIZE_SEL) 700 is added in addition to the increase / decrease selection signal 210 and the enable clock 212 so that the control signal receiving unit 208 can receive a data signal having a size of "1" or "n" In addition to the basic increase / decrease size, it is possible to increase / decrease the magnitude of "+ r", which is a larger size increase, and "-r", which is a decrease.

상기 도 7에서의 먹스(702)는 제어 신호 발생부(206)로부터 데이터 크기 선택 신호(700)와 증감 선택 신호(210)를 수신한다. The MUX 702 in FIG. 7 receives the data size selection signal 700 and the increase / decrease selection signal 210 from the control signal generation unit 206.

데이터 크기 선택 신호(700)가 "1"로 설정될 경우 먹스(702)는 "1" 또는 "n"의 크기로 증가/감소시킬 신호 대신에 상기 "1" 또는 "n"보다 더 큰 크기인 "r" 만큼의 증가/감소 신호를 가산기(504)로 출력한다.When the data size selection signal 700 is set to " 1 ", the mux 702 is set to a size larger than the " 1 " or " n " and outputs an increase / decrease signal of " r " to the adder 504.

그 외의 경우 즉 데이터 크기 선택 신호(700)가 "0"으로 설정될 경우에는 상기 도 5에 도시된 동작과 동일하게 동작한다.In other cases, that is, when the data size selection signal 700 is set to " 0 ", the operation is the same as that shown in FIG.

도 8은 본 발명의 제2 실시 예에 따른 RFIC(202)의 제어 신호의 송신 동작 흐름도이다.8 is a flowchart of a control signal transmission operation of the RFIC 202 according to the second embodiment of the present invention.

본 발명에서는 현재 RFIC(202)로부터 수신된 신호 크기를 S(n), 이전에 수신된 신호 크기를 S(n-1)이라 표기하기로 한다.In the present invention, the signal size received from the RFIC 202 is denoted by S (n) and the previously received signal size is denoted by S (n-1).

800단계에서 신호 측정부(204)는 RFIC(202)로부터 현재 수신된 신호 크기 S(n)를 측정한다. 802단계에서 신호 측정부(204)는 현재 수신된 신호 크기 S(n)이 이전에 수신된 신호 크기인 S(n-1)과 같은지 검사하고, 같다면, 상기 800단계로 진행한다. 반면, 상기 802단계에서 현재 수신된 신호 크기 S(n)이 S(n-1)과 같지 않다면, 신호 측정부(204)는 804단계로 진행하여 현재 수신된 신호 크기 S(n)과 이전에 수신된 신호 크기 S(n-1)과의 크기를 비교한다.In step 800, the signal measurement unit 204 measures the signal size S (n) currently received from the RFIC 202. [ In step 802, the signal measurement unit 204 checks whether the currently received signal size S (n) is equal to the previously received signal size S (n-1), and if yes, proceeds to step 800. On the other hand, if the signal size S (n) currently received in step 802 is not equal to S (n-1), the signal measurement unit 204 proceeds to step 804 to compare the currently received signal size S And compares the magnitude with the received signal magnitude S (n-1).

상기 804단계에서 신호 측정부(204)는 S(n)이 S(n-1)보다 크다면, RFIC(202) 로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 감소시키라는 명령인 조정 신호를 제어 신호 발생부(206)로 전송한다. 상기 804단계에서 상기 신호 측정부(204)로부터 신호 크기 감소 명령을 수신한 제어 신호 발생부(206)는 806단계에서 증감 선택 신호(210)을 감소인 "0"으로 셋팅한다.In step 804, the signal measuring unit 204 determines the size of the signal received by the RFIC 202 from S (n) and S (n-1), if S (n) To the control signal generation unit 206. The control signal generation unit 206 generates an adjustment signal for decreasing the difference by the difference. In step 804, the control signal generator 206 receives the signal size decrease command from the signal measurement unit 204 and sets the increase / decrease selection signal 210 to a decrement of '0' in step 806.

반면, 상기 804단계에서 신호 측정부(204)는 S(n)이 S(n-1)보다 작다면, RFIC(202)로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 증가시키라는 명령을 제어 신호 발생부(206)로 전송한다. 상기 804단계에서 상기 신호 측정부(204)로부터 신호 크기 증가 명령을 수신한 제어 신호 발생부(206)는 810단계에서 증감 선택 신호(210)를 증가인 "1"로 셋팅한다.On the other hand, if the signal measuring unit 204 determines that the signal received by the RFIC 202 is S (n) and S (n-1) if S (n) To the control signal generating unit 206. The control signal generating unit 206 generates a control signal for the control signal generator 206, In step 804, the control signal generation unit 206 receives the signal magnitude increase command from the signal measurement unit 204, and sets the increase / decrease selection signal 210 to an increase of "1" in step 810.

그리고 812단계에서 제어 신호 발생부(206)는 상기 S(n)과 S(n-1)의 차이가 미리 설정된 임계 값인 "r"보다 큰지 결정한다. 여기서 상기 "r"인 예컨대 "1" 또는 "n"보다 수십배 정도 큰 범위를 나타낸다.In step 812, the control signal generator 206 determines whether the difference between S (n) and S (n-1) is greater than a predetermined threshold value "r". Quot; 1 " or " n ", which is " r "

상기 812단계에서 제어 신호 발생부(206)는 상기 S(n)과 S(n-1)의 차이가 상기 "r"보다 크다면, 814단계로 진행하여 데이터 크기 선택 신호(DATA_SIZE_SEL)을 "1"로 설정하여 먹스(702)로 하여금 "1"과 "n" 대신에 미리 설정된 "r"을 출력하게 제어한다.If the difference between S (n) and S (n-1) is greater than r, the control signal generator 206 proceeds to step 814 and sets the data size selection signal DATA_SIZE_SEL to 1 Quot ;, and controls the MUX 702 to output a preset " r " instead of " 1 "

반면 상기 812단계에서 제어 신호 발생부(206)는 상기 S(n)과 S(n-1)의 차이가 상기 "r"보다 작다면, 806단계로 진행하여 데이터 크기 선택 신호(DATA_SIZE_SEL)를 "0"으로 설정하여 먹스(702)로 하여금 "1" 또는 "n"을 출력하게 제어한다.In contrast, if the difference between S (n) and S (n-1) is smaller than r, the control signal generator 206 proceeds to step 806 and sets the data size selection signal DATA_SIZE_SEL to ' 0 " to control the MUX 702 to output " 1 " or " n ".

상기 814단계와 상기 816단계에서 데이터 크기 선택 신호를 설정한 제어 신호 발생부(206)는 818단계에서 이전 신호와의 차이만큼 이네이블 클럭 신호로 펄스를 발생시킨다.In step 814, the control signal generator 206 sets a data size selection signal in step 814 and generates a pulse as an enable clock signal in step 818 as a difference from the previous signal.

도 9는 본 발명의 제3 실시 예에 따라 디지털 IC(200)에서 RFIC(202)를 제어하기 위한 제어 신호가 전송되는 인터페이스를 도시한 블록 구성도이다.9 is a block diagram showing an interface through which a control signal for controlling the RFIC 202 in the digital IC 200 is transmitted according to the third embodiment of the present invention.

상기 도 2 내지 도 8에서는 디지털 IC(200)가 이득을 제어할 소자가 한 개이었는데 비해 상기 도 9에서는 디지털 IC(200)가 제어할 RFIC(202)의 소자가 두 개인 점이 다르다. 상기 도 9에서 디지털 IC(200)는 상기 도 1에서 LNA(100a)와 믹서(100b) 그리고 IF(100c)를 제어하기 위한 제어 신호를 선별하여 발생시킨다.In FIGS. 2 to 8, the digital IC 200 has only one element to control the gain. In FIG. 9, however, the RF IC 202 has two elements to be controlled by the digital IC 200. In FIG. 9, the digital IC 200 selectively generates a control signal for controlling the LNA 100a, the mixer 100b, and the IF 100c in FIG.

이하 도 9내지 도 11에서는 LNA(100a)와 믹서(100b)를 제어하기 위한 패쓰(Path)를 제1 패쓰, IF(100c)를 제어하기 위한 패쓰(Path)를 제2 패쓰라 칭하기로 한다.9 to 11, a path for controlling the LNA 100a and the mixer 100b is referred to as a first path, and a path for controlling the IF 100c is referred to as a second path.

상기 도 9의 디지털 IC(200)는 LNA(100a)와 믹서(100b)의 이득을 제어하기 위한 이득 모드 조정 신호를 전송하기 위한 패쓰와 IF(100c)의 이득을 제어하기 위한 AGC 미세 조정 신호를 전송하기 위한 패쓰 중 어느 하나의 이득을 제어하기 위한 패쓰(Path)를 선택하기 위한 신호인 패쓰 선택 신호(CTL_SEL)(902)를 발생시킨다. The digital IC 200 of FIG. 9 includes a path for transmitting a gain mode adjustment signal for controlling the gains of the LNA 100a and the mixer 100b, and an AGC fine adjustment signal for controlling the gain of the IF 100c (CTL_SEL) 902, which is a signal for selecting a path for controlling any one of the paths for transmission.

만일 패쓰 선택 신호(CTL-SEL)(902)가 "1"로 설정된다면, 제어 신호 수신부(904)는 LNA(100a)와 믹서(100b)의 이득을 조절하고, 패쓰 선택 신호(CTL_SEL)가 "0"으로 설정된다면, 제어 신호 수신부(904)는 IF(100c)의 이득을 조절한다.If the path selection signal CTL-SEL 902 is set to " 1 ", the control signal reception unit 904 adjusts the gains of the LNA 100a and the mixer 100b and the path selection signal CTL_SEL is " 0 ", the control signal receiving unit 904 adjusts the gain of the IF 100c.

도 10은 본 발명의 제3 실시 예에 따른 신호 측정부(901)와 제어 신호 발생부(900)의 블록 구성도이다.10 is a block diagram of a signal measuring unit 901 and a control signal generating unit 900 according to a third embodiment of the present invention.

본 발명의 실시 예에 따른 신호 측정부(901)는 RFIC(202)로부터 신호를 수신받는 수신부(901a)와 상기 수신부(901a)가 수신한 신호의 크기를 측정하는 신호 세기 측정부(901b), 상기 신호 세기 측정부(901b)가 측정한 신호 크기와 이전에 수신되었던 신호의 크기를 비교하는 비교부(901c)와 패쓰 경로를 선택하기 위한 신호를 발생하는 패쓰 선택부(901d)로 구성되어 있다. 상기 비교부(901c)는 이전에 수신되었던 신호의 크기보다 신호 세기 측정부(901b)에서 측정된 신호의 크기가 더 크다면, 제어 신호 발생부(900)로 RFIC(202)의 이득을 상기 측정된 신호와 상기 이전에 수신되었던 신호 차이 만큼 감소하라는 제어 신호를 송신한다.The signal measuring unit 901 according to the embodiment of the present invention includes a receiving unit 901a for receiving a signal from the RFIC 202 and a signal intensity measuring unit 901b for measuring the size of a signal received by the receiving unit 901a, A comparing unit 901c for comparing the signal magnitude measured by the signal strength measuring unit 901b with a magnitude of a previously received signal and a path selecting unit 901d for generating a signal for selecting a path path . If the magnitude of the signal measured by the signal strength measuring unit 901b is greater than the magnitude of the previously received signal, the comparator 901c notifies the control signal generator 900 of the gain of the RFIC 202 to the measurement And a control signal to decrease the difference between the previously received signal and the previously received signal.

그리고 패쓰 선택부(901d)는 RFIC(202)의 소자들 중 LNA(100a), 믹서(100b)를 제어하기 위한 이득 모드 조정 신호가 전송되는 제1 패쓰와 IF(100c)를 제어하기 위한 AGC 미세 조정 신호가 전송되는 제2 패쓰 중 어느 하나를 선택하고, 선택된 패쓰로 제어 신호를 전송할 것을 지시하는 신호를 제어 신호 발생부(900)의 패쓰 선택 신호 발생부(900d)로 전송한다.The path selection unit 901d selects the first path through which the gain mode adjustment signal for controlling the LNA 100a and the mixer 100b among the elements of the RFIC 202 is transmitted and the AGC fine Selects a second path through which the adjustment signal is transmitted, and transmits a signal instructing to transmit the control signal to the selected path to the path selection signal generation section 900d of the control signal generation section 900. [

본 발명의 제3 실시 예에 따른 제어 신호 발생부(900)의 제어부(900a)는 신호 측정부(901)로부터 RFIC(202)의 이득을 조절하기 위한 소정 명령 즉 조정 신호를 수신한다. 이때 상기의 소정 조정 신호는 참조번호 112와 참조번호 114와 같은 루프를 통해 신호 측정부(901)가 수신 신호의 크기를 측정하여 일정 신호 크기보다 크거나 작을 때 일정 크기의 신호가 되게 이득을 조정하기 위한 조정 신호이 다. 즉 전송되는 정보의 특징은 해당 정보의 이득으로 RFIC(202)의 수신된 신호의 이득을 제어하라는 정보이다.The control unit 900a of the control signal generation unit 900 according to the third embodiment of the present invention receives a predetermined command or adjustment signal for adjusting the gain of the RFIC 202 from the signal measurement unit 901. [ At this time, the predetermined adjustment signal is measured by the signal measuring unit 901 through a loop such as reference numeral 112 and reference numeral 114, and the gain is adjusted to be a signal of a predetermined size when the signal is larger or smaller than a predetermined signal size Is an adjustment signal to be used. That is, the characteristic of information to be transmitted is information to control the gain of the received signal of the RFIC 202 due to the gain of the information.

제어부(900a)는 상기 신호 측정부(901)로부터 수신한 신호를 근거로 RFIC(202)의 이득을 조절하기 위한 제어 신호인 이네이블 클럭(212)과 증감 선택 신호(210)를 발생시키기 위해 이네이블 클럭 발생부(900c)와 증감 선택 신호 발생부(900b)로 소정 신호를 전송한다. 여기서 상기 신호 측정부(901)로부터 수신된 신호는 이득 제어 정보가 변경될 주기를 나타내는 업데이터 정보 발생 주기 신호와 증가 또는 감소될 이득을 나타내는 신호이며, 상기 신호의 설명은 상기 도 4에 도시된 것과 같다.The control unit 900a generates an enable clock signal 212 for controlling the gain of the RFIC 202 based on the signal received from the signal measuring unit 901 and an increase / And transmits a predetermined signal to the enable clock generation unit 900c and the increase / decrease selection signal generation unit 900b. Here, the signal received from the signal measuring unit 901 is a signal indicating an updater information generation period signal indicating a period in which the gain control information is to be changed and a gain to be increased or decreased, same.

상기 제어부(900a)로부터 증감 선택 신호 발생부(900b)로 전송되는 신호는 RFIC(202)의 이득을 증가시킬지 또는 감소시킬지의 선택 신호가 될 수 있다. 반면 제어부(900a)로부터 이네이블 클럭 발생부(900c)로 전송되는 신호는 증가 또는 감소될 이득의 범위를 나타내는 신호가 될 수 있다. The signal transmitted from the controller 900a to the increase / decrease selection signal generator 900b may be a signal for increasing or decreasing the gain of the RFIC 202. On the other hand, the signal transmitted from the controller 900a to the enable clock generator 900c may be a signal indicating a range of gains to be increased or decreased.

증감 선택 신호 발생부(900b)는 상기 제어부(900a)로부터 수신한 이득 증가/감소 신호를 근거로 RFIC(202)의 이득을 증가 또는 감소 시키기 위한 증감 선택 신호(ADD_SUB_SEL)(210)를 발생시킨다. 이네이블 클럭 발생부(900c)는 상기 제어부(900a)로부터 수신한 증가/감소될 이득의 범위를 나타내기 위한 이네이블 클럭(EN_CK)(212)신호를 발생시킨다.The increase / decrease selection signal generator 900b generates an increase / decrease selection signal ADD_SUB_SEL 210 for increasing or decreasing the gain of the RFIC 202 based on the gain increase / decrease signal received from the controller 900a. The enable clock generator 900c generates an enable clock signal EN_CK 212 for indicating a range of gains to be increased / decreased received from the controller 900a.

만일, 신호 측정부(901)가 상기 RFIC(202)로부터 수신된 신호를 측정한 결과 일정 크기의 신호보다 2레벨 정도 증가하였을 경우, 증감 선택 신호 발생부(900b) 로 하여금 상기 RFIC(202)의 이득을 감소시키기 위한 증감 선택 신호를 발생할 것을 제어하기 위한 조정 신호를 전송하며 이네이블 클럭 발생부(900c)로 하여금 상기 RFIC(202)의 이득을 2레벨 감소시키기 위한 이네이블 클럭 신호를 발생할 것을 제어한다If the signal measuring unit 901 increases the signal received from the RFIC 202 by two levels as compared with a signal of a predetermined size, the increase / decrease selection signal generator 900b causes the RF / A control signal for controlling generation of an increase / decrease selection signal for reducing the gain, and controlling the enable clock generating unit 900c to generate an enable clock signal for reducing the gain of the RFIC 202 by two levels do

패쓰 선택 신호 발생부(900d)는 상기 신호 측정부(901)의 패쓰 선택부(901d)로부터 패쓰 선택 신호를 수신하여 그에 해당되는 패쓰 선택 신호(CTL_SEL)를 "1" 또는 "0"으로 설정하여 제어 신호 수신부(904)로 전송한다.The path selection signal generation unit 900d receives the path selection signal from the path selection unit 901d of the signal measurement unit 901 and sets the path selection signal CTL_SEL corresponding thereto to "1" or "0" And transmits it to the control signal receiving unit 904.

도 11은 본 발명의 제3 실시 예에 따른 디지털IC(200)에서 RFIC(202)의 제어신호를 송신하기 위한 동작 흐름도이다.11 is a flowchart illustrating an operation for transmitting a control signal of the RFIC 202 in the digital IC 200 according to the third embodiment of the present invention.

1100단계에서 신호 측정부(901)의 패쓰 선택부(901d)는 RFIC(202)의 이득을 제어하기 위한 경로를 선택하게 되는데, 제1 경로를 선택할 경우는 1102단계로 진행하여 경로 선택 신호를 "1"로 셋팅하여 제어 신호 발생부(900)로 전송하고, 제2 경로를 선택할 경우에는 1104단계로 진행하여 경로 선택 신호를 "0"으로 셋팅하여 제어 신호 발생부(900)의 패쓰 선택 신호 발생부(900d)로 전송한다.The path selecting unit 901d of the signal measuring unit 901 selects a path for controlling the gain of the RFIC 202 in step 1100. If the first path is selected, the path selecting unit 901d proceeds to step 1102, 1 " to the control signal generator 900, and if the second path is selected, the path selection signal is set to " 0 " in step 1104 to generate a path selection signal of the control signal generator 900 Unit 900d.

1106단계에서 신호 측정부(901)는 RFIC(202)로부터 현재 수신된 신호 크기 S(n)를 측정한다. 1108단계에서 신호 측정부(901)는 현재 수신된 신호 크기 S(n)이 이전에 수신된 신호 크기인 S(n-1)과 같은지 검사하고, 같다면, 상기 1100단계로 진행한다. 반면, 상기 1108단계에서 현재 수신된 신호 크기 S(n)이 S(n-1)과 같지 않다면, 신호 측정부(901)는 1110단계로 진행하여 현재 수신된 신호 크기 S(n)과 이전에 수신된 신호 크기 S(n-1)과의 크기를 비교한다.In step 1106, the signal measuring unit 901 measures the signal size S (n) currently received from the RFIC 202. [ In step 1108, the signal measuring unit 901 checks whether the currently received signal size S (n) is equal to the previously received signal size S (n-1), and if yes, proceeds to step 1100. On the other hand, if the signal size S (n) currently received in step 1108 is not equal to S (n-1), the signal measurement unit 901 proceeds to step 1110 to compare the currently received signal size S (n) And compares the magnitude with the received signal magnitude S (n-1).

상기 1110단계에서 신호 측정부(901)는 S(n)이 S(n-1)보다 크다면, RFIC(202)로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 감소시키라는 명령을 제어 신호 발생부(900)로 전송한다. 상기 1110단계에서 상기 신호 측정부(901)로부터 신호 크기 감소 명령을 수신한 제어 신호 발생부(900)는 1112단계에서 증감 선택 신호(210)을 감소인 "0"으로 셋팅하고, 1114단계에서 상기 이전 신호 S(n-1)과의 차이만큼 이네이블 클럭(212)신호로 펄스를 발생시킨다.In step 1110, the signal measuring unit 901 determines the size of a signal received by the RFIC 202 from the S (n) and S (n-1) if S (n) To the control signal generation unit 900. The control signal generation unit 900 generates a control signal for reducing the difference. In step 1110, the control signal generator 900 receives the signal size reduction command from the signal measurement unit 901. In step 1112, the control signal generator 900 sets the increase / decrease selection signal 210 to "0" And generates a pulse by an enable clock 212 signal by a difference from the previous signal S (n-1).

반면, 상기 1110단계에서 신호 측정부(204)는 S(n)이 S(n-1)보다 작다면, RFIC(202)로 수신되는 신호의 크기를 상기 S(n)과 S(n-1)의 차이만큼 증가시키라는 명령을 제어 신호 발생부(900)로 전송한다. 상기 1110단계에서 상기 신호 측정부(901)로부터 신호 크기 증가 명령을 수신한 제어 신호 발생부(900)는 1116단계에서 증감 선택 신호(210)를 증가인 "1"로 셋팅하고, 1118단계에서 상기 이전 신호 S(n-1)과의 차이만큼 이네이블 클럭(212)신호로 펄스를 발생시킨다.On the other hand, if the signal measurement unit 204 determines that the signal received by the RFIC 202 is S (n) and S (n-1), if the signal S (n) To the control signal generation unit 900. The control signal generation unit 900 generates a control signal for controlling the control signal generator 900 to generate the control signal. In step 1110, the control signal generator 900 receives the signal magnitude increase command from the signal measurer 901. In step 1116, the control signal generator 900 sets the increase / decrease selection signal 210 to increment "1" And generates a pulse by an enable clock 212 signal by a difference from the previous signal S (n-1).

도 12는 본 발명의 제3 실시 예에 따른 RFIC(202)의 제어신호 수신부(904)의 블록 구성도이다. 상기 도 12와 앞서 상술한 도 5내지 도 7과 다른 점은 각각의 경로마다 이득을 제어하기 위한 먹스, 누적기, 가산기가 한 개씩 더 구비되어 있고, 이외에도 패쓰 선택 신호를 수신하여 해당되는 경로의 이득을 제어하기 위해 먹스(906a, 906b) 및 상기 먹스(906a, 906b)의 출력을 제어하기 위한 인터페이스가 추가된 점이 다르다.12 is a block diagram of a control signal receiving unit 904 of the RFIC 202 according to the third embodiment of the present invention. The difference from FIG. 12 and FIGS. 5 to 7 described above is that one additional mux, accumulator, and adder for controlling the gain for each path are further provided. In addition, a path selection signal is received, Except that an interface for controlling the outputs of the muxes 906a and 906b and the muxes 906a and 906b is added to control the gain.

상기 도 12를 참조하면, 참조번호 904a로 표시된 부분은 제1 패쓰 이득을 제어하기 위한 이득 제어 신호를 출력하는 블록이며, 참조번호 904b로 표시된 부분은 제2 패쓰 이득을 제어하기 위한 이득 제어 신호를 출력하는 블록이다.12, a portion denoted by reference numeral 904a is a block for outputting a gain control signal for controlling a first pass gain, and a portion denoted by 904b is a gain control signal for controlling a second pass gain Output block.

또한 증감 선택 신호(210)와 이네이블 클럭(212)이외에도 제어 신호 수신부(904)가 수신하는 제어 신호로서 패쓰 선택 신호(902)를 추가하여 제어 신호 수신부(904)가 설정된 패쓰를 통해 해당되는 소자의 이득을 조절하기 위한 제어 신호를 출력하게 된다.The control signal receiving unit 904 adds a path selection signal 902 as a control signal received by the control signal receiving unit 904 in addition to the increase / decrease selection signal 210 and the enable clock 212, And outputs a control signal for adjusting the gain of the control signal.

즉 CTL_SEL이 "1"로 셋팅된 경우 상기 도 12에서 제1 패쓰 이득을 제어하기 위해 제1 패쓰 이득 조절부(904a)가 동작되고, 이때 이네이블 클럭, 증감 선택 신호에 의해 이득의 증감 여부가 결정된다.That is, when CTL_SEL is set to " 1 ", the first path gain adjuster 904a is operated to control the first path gain in FIG. 12, and at this time, whether or not the gain is increased or decreased by the enable clock, .

반면, CTL_SEL이 "0"으로 셋팅된 경우 상기 도 12에서 제2 패쓰 이득을 제어하기 위해 제2 패쓰 이득 조절부(904b)가 동작되고, 이때 이네이블 클럭, 증감 선택 신호에 의해 이득의 증감 여부가 결정된다.On the other hand, when CTL_SEL is set to " 0 ", the second path gain adjusting unit 904b is operated to control the second path gain in FIG. 12, and at this time, whether the gain is increased or decreased by the enable clock, Is determined.

본 발명의 제3 실시 예에 따른 인터페이스를 이용하는 경우 AGC 미세 조정 신호 전송 시 두 라인을 사용하여야 하는 문제가 있다. 하지만, 이러한 문제점은 R-C 필터를 이용한 아날로그 인터페이스에서 발생하며, 최근 RFIC의 경우 디지털 적인 측면이 많이 적용되어서 이러한 디지털 측면에 유리하고, 또한 물리적으로 연결 시 R-C 필터가 필요 없으므로 본 발명을 응용한 제품이 소자나 면적에서 유리할 수 있다. 또한 도 12와 같이 다른 제어 신호인 이득 모드 조정 신호와 CTL_SEL 신호의 추가로 제어 신호 발생부 및 제어 신호 수신부를 공유하여 사용할 수 있다. 또한 도 11은 두 개의 제어신호가 하나의 인터페이스를 공유하는 RFIC의 제어신호 송신 동작 흐름도이다. 이는 물론 디지털 IC 쪽에서 시간적으로 분리해서 각 패쓰를 제어하여야 하는 제약이 있을 수 있지만 연결 신호의 감소를 줄 수 있는 장점이 있다.When the interface according to the third embodiment of the present invention is used, there is a problem that two lines must be used in transmitting the AGC fine adjustment signal. However, such a problem occurs in the analog interface using the RC filter. In recent years, since the digital aspect is applied to the RFIC in recent years, it is advantageous in the digital aspect and the RC filter is not needed in the physical connection. Therefore, It can be advantageous in terms of element or area. In addition, as shown in FIG. 12, the control signal generator and the control signal receiver can be used in addition to the gain mode adjustment signal and the CTL_SEL signal, which are other control signals. 11 is a flowchart of a control signal transmission operation of an RFIC in which two control signals share one interface. This is of course also advantageous in that it can reduce the connection signal although there may be a restriction to control each path by separating in time from the digital IC side.

본 발명은 개발 상황 및 선형성 특성의 문제 등 여러 가지 이유로 이득 모드 조정 신호가 증가하고 있는 추세에서 연결 신호의 증가 없이, RFIC의 디지털 부에 부담을 주지 않는 간단하고 안정적인 신호 연결을 보장해 줄 수 있다. 또한 AGC 미세 조정 신호의 경우에서도 최근 RFIC의 경우 디지털 적인 측면이 많이 적용되어서 디지털 측면으로 전송을 시도하는 측면이 늘어나고 있는데 그러한 방법 중 RFIC 제어 신호를 위한 다른 인터페이스보다 효과적이고, 또한 디지털 인터페이스 후에 RFIC 내에서 디지털/아날로그 전환을 하는 경우에도 본 발명이 물리적으로 연결 시 R-C 필터가 필요 없음으로 인해 본 발명을 응용한 제품이 소자나 면적에서 유리할 수 있다.The present invention can guarantee a simple and stable signal connection without burdening the digital part of the RFIC without increasing the connection signal in the trend of increasing gain mode adjustment signal for various reasons such as the development situation and the problem of the linearity characteristic. In the case of the AGC fine adjustment signal, in recent years, many aspects of the RFIC have been applied to the digital side by applying a lot of digital aspects, which is more effective than other interfaces for the RFIC control signal. Even when the digital / analog conversion is performed in the digital / analog conversion mode, the RC filter is not required when the present invention is physically connected.

또한, 상술한 바와 같이 본 발명을 적용하면 RFIC의 이득을 제어하기 위한 AGC 제어 관련 자동 이득 제어 미세 조정 신호와 이득 모드 조정 신호에 대해서 수신기 뿐 아니라 송신기용 RFIC의 제어 신호에도 응용 될 수 있는 RFIC를 위한 효과적인 인터페이스 방법을 제공할 수 있다.As described above, according to the present invention, when the AGC control-related automatic gain control fine adjustment signal and the gain mode adjustment signal for controlling the gain of the RFIC are applied to the receiver as well as the RFIC, It is possible to provide an effective interface method.

Claims

An interface device in a digital integrated circuit for controlling a gain of a radio frequency integrated circuit,

Measuring a strength of a signal received from the radio frequency integrated circuit and adjusting a gain such that the strength of the received signal is equal to the predetermined signal strength when the strength of the received signal is not equal to a predetermined signal strength A signal measuring unit for generating an adjustment signal for the signal,

An enable / disable signal for indicating an increase or a decrease in the signal strength received from the radio frequency integrated circuit and an enable clock for indicating a width for increasing or decreasing a signal strength received from the radio frequency integrated circuit; And a control signal generator for generating a control signal,

Wherein the control signal generator comprises:

A control unit receiving the adjustment signal for controlling the gain of the radio frequency integrated circuit from the signal measuring unit;

An increase / decrease selection signal generator for generating the increase / decrease selection signal for increasing or decreasing a gain of the radio frequency integrated circuit in response to the adjustment signal;

And an enable clock generating unit for generating the enable clock in response to the adjustment signal and indicating the range of the gain to be increased or decreased by the number of pulses,

And a controller for controlling the gain of the power amplifier.

The apparatus according to claim 1,

A receiver for receiving a signal received from the radio frequency integrated circuit;

A signal strength measuring unit for measuring a strength of a signal received by the receiver,

The signal strength measuring unit compares the measured signal strength with the predetermined signal strength and if the size of the comparison result is not the same, generates the adjustment signal for adjusting the gain of the radio frequency integrated circuit, The comparing unit

And a controller for controlling the gain of the power amplifier.

3. The apparatus according to claim 2,

And transmits the adjustment signal to the control signal generation section, which instructs to decrease the gain of the radio frequency integrated circuit if the magnitude of the signal measured by the signal strength measurement section is larger than the magnitude of the predetermined signal, Frequency signal to the control signal generator when the magnitude of the signal is smaller than the magnitude of the signal.

An interface device for gain control.

delete

An interface method for controlling gain of a radio frequency integrated circuit in a digital integrated circuit,

Measuring a strength of a signal received from the radio frequency integrated circuit and comparing whether the strength of the received signal is equal to a predetermined signal strength;

Generating a control signal for decreasing the strength of the received signal if the strength of the received signal is greater than the predetermined signal strength and if the magnitude of the received signal is less than the predetermined signal strength, And generating a control signal for increasing the strength of the received signal,

The process of generating the control signal includes:

Generating an increase / decrease selection signal for increasing or decreasing the intensity of the received signal;

Generating an enable clock indicating the magnitude of the signal for increasing or decreasing the number of pulses,

The method of claim 1,

delete

And controlling the intensity of the received signal to be equal to the intensity of the predetermined signal if the intensity of the received signal is not equal to the intensity of the predetermined signal, A signal measuring unit for generating an adjustment signal for selecting a path for adjusting the strength of a signal among the paths of the radio frequency integrated circuit;

An enable / disable signal for indicating a range of the signal to be increased or decreased, and a path selection signal for selecting a path to be controlled, And a control signal generator,

Wherein the control signal generator comprises:

A control unit receiving the adjustment signal for adjusting the intensity of a signal received from the signal measuring unit to the radio frequency integrated circuit;

An increase / decrease selection signal generator for generating an increase / decrease selection signal for increasing or decreasing the intensity of the received signal in response to the adjustment signal;

An enable clock generating unit for generating the enable clock signal indicating the range of the signal intensity to be increased or decreased by the number of pulses,

And a controller for controlling the gain of the power amplifier.

8. The apparatus according to claim 7,

A receiver for receiving a signal from the radio frequency integrated circuit;

The signal strength measuring unit compares the intensity of the measured signal with the intensity of the predetermined signal and transmits the adjustment signal for adjusting the intensity of the received signal to the control signal generator A comparator,

And a path selection signal for selecting a path for adjusting a gain among the paths of the wireless integrated circuit to the control signal generator,

And a controller for controlling the gain of the power amplifier.

9. The apparatus according to claim 8,

To the control signal generator, an adjustment signal instructing to decrease the gain of the radio frequency integrated circuit if the intensity of the signal measured by the signal strength measuring unit is greater than the intensity of the predetermined signal, And an adjustment signal for instructing the gain of the radio frequency integrated circuit to be increased is transmitted to the control signal generator if the strength of the signal is smaller

An interface device for gain control.

The apparatus of claim 7, wherein the control signal generator comprises:

A path selection signal generation unit for receiving a path selection adjustment signal for path selection from the signal measurement unit and generating a path selection signal,

And a controller for controlling the gain of the power amplifier.

Measuring a strength of a signal received from the radio frequency integrated circuit and comparing whether the strength of the received signal is greater than or less than a predetermined signal strength;

Generating a control signal for reducing the intensity of a signal received by the radio frequency integrated circuit if the strength of the received signal is greater than the intensity of the predetermined signal, Generating a control signal for increasing a strength of a signal received by the radio frequency integrated circuit and generating a path selection signal for selecting a path for adjusting a signal strength among the paths of the radio frequency integrated circuit / RTI >

The process of generating the control signal includes:

Generating an increase / decrease selection signal for increasing or decreasing a strength of a signal received by the radio frequency integrated circuit;

Generating an enable clock indicating the range of the signal for increasing or decreasing the number of pulses,

The method of claim 1,

delete