KR101155130B1 - 도금을 이용한 후면전극 태양전지의 제조방법 - Google Patents

도금을 이용한 후면전극 태양전지의 제조방법 Download PDF

Info

Publication number
KR101155130B1
KR101155130B1 KR1020090087665A KR20090087665A KR101155130B1 KR 101155130 B1 KR101155130 B1 KR 101155130B1 KR 1020090087665 A KR1020090087665 A KR 1020090087665A KR 20090087665 A KR20090087665 A KR 20090087665A KR 101155130 B1 KR101155130 B1 KR 101155130B1
Authority
KR
South Korea
Prior art keywords
hole
electrode
forming
metal material
solar cell
Prior art date
Application number
KR1020090087665A
Other languages
English (en)
Other versions
KR20110029827A (ko
Inventor
송진섭
양정엽
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090087665A priority Critical patent/KR101155130B1/ko
Publication of KR20110029827A publication Critical patent/KR20110029827A/ko
Application granted granted Critical
Publication of KR101155130B1 publication Critical patent/KR101155130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명은 도금을 이용한 후면전극 태양전지의 제조방법에 관한 것이다. 본 발명은 후면전극 태양전지의 제조시에 반도체 기판(100)에 형성된 홀(101) 내부에 도금 방법을 이용하여 금속물질(113)을 채우면서, 동시에 상기 금속물질(113)의 일부가 에미터 전극(115) 및 베이스 전극(117)을 형성하고 있다. 즉 기존에 사용되던 금속 페이스트 대신 금속물질(113)을 사용하기 때문에 홀(101)의 직경을 레이저를 이용하여 최대한 작게 형성할 수 있다. 상기 에미터 전극(115)과 베이스 전극(117)을 형성한 후에는 상기 반도체 기판(100)의 전면에 투명 전도막(119)과 반사 방지막(120)을 순서대로 형성한다. 상기 투명 전도막(119)과 홀(101)에 채워진 금속물질(113)은 전하의 이동경로가 된다. 그와 같은 본 발명에 따르면, 종래 EWT 구조의 태양전지에 비해 홀 개수를 적게 형성하면서도 저항손실이 감소하고, 단파장에서의 응답 특성이 향상된다. 또 홀에 의한 손실 면적이 감소하고, 제조공정이 단축되어, 생산 효율이 증대되는 이점이 있다.
후면전극, 홀 직경, 금속물질, 무전해 도금, 전해도금, 투명 전도막

Description

도금을 이용한 후면전극 태양전지의 제조방법{Method for manufacturing of Back contact solar cells using plating}
본 발명은 후면전극 태양전지에 관한 것으로, 특히 반도체 기판에 레이저를 이용하여 홀(hole)을 가공되고, 그 가공된 홀에 도금방법으로 금속물질이 채워지면서 에미터 전극과 베이스 전극이 동시에 형성되게 하는 후면전극 태양전지의 제조방법에 관한 것이다.
태양전지의 전극은 태양전지의 전면과 후면에 각각 형성되지만, 상기 전면에 형성되는 전극은 태양 광에 대한 흡수율을 감소(shadowing loss)시키고 있다.
그렇기 때문에 태양전지의 효율 향상을 위하여 전면에 형성되는 전극의 면적은 최대한 미세패턴으로 하여 좁게 하는 것이 일반적인 추세이다. 하지만 이 경우에도 전면에 형성된 전극 면적만큼 태양 광을 흡수하지 못하고 있다.
따라서, 태양전지 전면에서 전극에 의한 흡수율 감소를 원천적으로 없애기 위하여, 전극 모두를 후면에 설치하는 후면전극(back contact) 구조의 태양전지가 개발되었다.
상기 후면전극 태양전지는 실리콘 웨이퍼의 전면으로 입사된 태양 광에 의해 생성된 전자가 상기 실리콘 웨이퍼의 내부를 가로질러 후면에 형성된 전극으로 전달되는 구조이다.
하지만, 상기 실리콘 웨이퍼의 전면에서 생성된 전자가 후면에 형성된 전극까지 전달될 때, 상기 실리콘 웨이퍼의 두께로 인한 내부 저항으로 인하여 대부분의 전자가 전달되는 못하는 경향이 있다. 이는 태양전지의 효율 저하로 이어진다.
이를 해결하기 위해서는 고품질, 고가의 실리콘 웨이퍼를 사용해야 하지만, 이렇게 하면 태양전지의 가격이 올라갈 수밖에 없다.
그래서, 실리콘 웨이퍼에 홀(hole)을 가공하여 전하 수집률을 향상시키는 구조가 제안된바 있고, 대표적인 예로 'Advent Solar' 사의 EWT(Emitter wrap through) 태양전지를 들 수 있다.
도 1에는 'Advent Solar' 사의 EWT 태양전지의 개략적인 단면도가 도시되어 있다.
도 1을 보면, EWT 태양전지는 실리콘 웨이퍼(1)에 홀(2)이 가공된다. 그리고 실리콘 웨이퍼(1)의 전면과 후면 일부분, 그리고 홀 주위에 에미터 확산 영역(3)이 형성된다. 그리고 후면에는 베이스 전극(5)과 에미터 전극(7)이 형성된다. 도면부호 8은 후면전계영역(BSF)이다. 참고로 도면에서는 홀(2) 가공으로 인해 실리콘 웨이퍼를 1'로 표시하고 있지만, 실제로는 하나의 셀(cell) 단위 실리콘 웨이퍼(10)이다.
도 1과 같이 구성하면, 상기 실리콘 웨이퍼(1)의 전면과 후면 일부분, 그리고 홀(2) 주위에서 p-n 접합이 형성되기 때문에, 입사된 태양 광에 의해 생성된 전 하는 에미터 확산영역(3)을 통해 전극까지 원활하게 이동할 수 있다.
이는 앞서 설명한 바 있는 일반적인 후면전극 태양전지 구조에서 효율을 향상시키기 위해 고품질, 고가의 웨이퍼를 사용하지 않아도 되는 장점이 있다.
또 실리콘 웨이퍼(1)의 후면에 상기 베이스 전극(5)과 에미터 전극(7)이 모두 형성되기 때문에, 태양전지의 모듈 구성시 인터커넥션(interconnection)이 용이하다.
하지만, 'Advent Solar' 사의 EWT 태양전지는 다음과 같은 문제점이 있다.
즉, 상기 에미터 확산 영역(3)은 상대적으로 높은 저항값을 가진다. 이는 전하의 이동을 어렵게 만들어 손실을 가져온다. 그렇기 때문에 전하의 이동 거리를 최대한 단축하기 위해서는 상기 실리콘 웨이퍼(1)에 홀(2)을 많이 형성시켜야 한다.
만약, 상기 에미터 확산 영역(3)의 저항값을 작게 하기 위해 고농도 도핑을 하면, 실리콘 웨이퍼(1)의 전면에 입사되는 단파장 빛이 흡수되어 광 응답 특성, 특히 'blue response' 효과가 저하되게 된다.
결국, 이를 기초로 하면 통상적인 '12.5㎝ × 12.5㎝' 크기의 실리콘 웨이퍼(1)에서 최적화된 에미터 확산 영역(3)의 저항값이 정해질 수밖에 없는데, 이는 약 30 ~ 50Ω/㎝2 이고, 홀(2)의 개수는 약 15000개 이상 형성시키고 있다. 따라서 종래 EWT 태양전지는 약 15,000개 이상의 홀을 가공해야 하기 때문에 그만큼 생산성이 저하되는 문제를 초래한다.
그리고, 상기 홀(2)은 직경이 대략 65 ~ 100㎛ 정도로 MWT 구조의 홀 직경보다 상대적으로 작다. 이는 상기 홀(2)에 금속 페이스트를 채우는 작업이 쉽지 않은 문제가 있다. 상기 금속 페이스트를 채우는 이유는 후면전극 태양전지에서 저항손실을 적게 하면서 전하의 이동을 원활하게 하기 위함이다.
물론 상기 홀(2) 내부에 금속 페이스트를 채울 수 있지만, 상기 베이스 전극(5)과 에미터 전극(7)의 형성을 위해 사용되는 금속 페이스트와의 조성 및 농도가 달라야 하기 때문에, 이는 제조 공정 및 제조 원가가 증가하게 되는 단점이 발생한다. 즉, 홀(2)의 내부에 금속 페이스트를 채우는 공정과 전극을 형성하는 공정이 구분되기 때문이다.
아울러, 상기 베이스 전극(5)과 에미터 전극(7)을 금속 페이스트를 이용하여 형성하는 경우, 통상적으로 스크린 프린팅 방법을 이용하게 된다. 하지만 이 경우 실리콘 웨이퍼(1)와 스크린 프린팅을 위해 후면에 형성하게 되는 스크린 마스크와의 배열(align) 문제가 발생하기 때문에, 전극 형성이 매우 어려운 문제도 발생한다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 실리콘 웨이퍼에 홀의 개수를 상대적으로 적게 형성하고, 금속 페이스트의 사용을 배제할 수 있게 하여 홀의 직경을 최대한 작게 형성하기 위한 것이다.
본 발명의 다른 목적은 금속물질을 사용하여 홀 내부 충진과 전극 형성을 동시에 하도록 하여 후면전극 태양전지의 제조공정을 감소시키기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판에 홀을 형성하는 홀 형성단계; 상기 홀이 형성된 상기 반도체 기판에 도핑을 수행하여 에미터 층을 형성하는 에미터 층 형성단계; 상기 반도체 기판의 전면, 후면 및 상기 홀 내부에 장벽 마스크를 형성한 후 베이스 전극이 형성될 부분을 개방하고, 상기 후면 및 홀 내부의 장벽 마스크를 제거하는 장벽 마스크 형성/제거단계; 상기 베이스 전극이 형성될 부분에 절연체를 형성하는 절연체 형성단계; 상기 홀 내부에 도금 방법으로 금속물질을 채우는 금속물질 충진단계; 그리고 상기 반도체 기판의 전면에 형성된 장벽 마스크를 제거하고 그 부분에 투명전도막을 형성하는 투명전도막 형성단계를 포함하여 구성된다.
상기 투명 전도막 위에 반사 방지막을 형성하는 반사방지막 형성단계를 더 포함할 수 있다.
상기 에미터 층은 저농도로 쉘로우 도핑을 수행하여 형성한다.
상기 투명 전도막은 산화인듐주석(ITO : Indium Tin Oxide), 알루미늄 아연 산화물(AZO : Aluminum Zinc Oxide), 인듐과 아연 산화물(IZO : Indium Zinc Oxide), 갈륨과 아연 산화물(GZO : Gallium zinc Oxide)이다.
본 발명의 다른 특징에 따르면, 반도체 기판의 전면에 입사된 빛에 의해 생성된 전하가 상기 에미터 전극으로 이동하는 경로를 형성하도록 상기 반도체 기판의 전면과 후면을 관통하는 홀을 형성하는 단계; 그리고 상기 홀 내부에 도금방법으로 금속물질을 채우면서 베이스 전극과 에미터 전극을 동시에 형성하는 도금단계를 포함하여 구성된다.
상기 홀은 CW(continuous wave) 레이저 또는 펄스(pulse) 레이저를 이용하여 형성한다.
상기 홀의 직경은 약 65㎛ ~ 20㎛ 정도로 가공한다.
상기 도금단계는, 상기 홀 내부 및 상기 반도체 기판의 베이스 영역과 에미터 영역에 무전해 도금방식을 이용하여 시드층(seed layer)을 형성하는 단계; 그리고 상기 시드층이 형성된 상태에서, 상기 홀 내부에 금속물질을 채우면서 상기 베이스 전극과 에미터 전극을 동시에 형성하는 단계로 이루어질 수 있다.
본 발명에서는, 후면전극의 태양전지 제조시 반도체 기판에 레이저를 이용하여 최대한 직경이 작도록 홀을 형성하고 있다. 그렇기 때문에, 반도체 기판의 전면에서 빛 손실면적을 줄일 수 있는 이점이 있다.
그리고 홀 내부에 채워지는 물질이 종래 사용되었던 금속 페이스트 대신 금 속물질이기 때문에, 홀 직경이 작아도 홀 내부에 금속물질을 용이하게 채울 수 있다.
그리고 홀 내부에 금속물질을 채울 때 베이스 전극과 에미터 전극을 도금방법으로 동시에 형성하고 있어, 제조공정의 단축 및 제조원가를 절감할 수 있다.
그리고 전극 형성시 종래 기술에서 반드시 필요하였던 스크린 프린팅 공정 및 소성 공정이 생략되는 이점도 있다.
그리고 반도체 기판의 전면에 빛이 입사되어 생성된 전하가 반도체 기판 전면의 투명 전도막과 홀 내부에 채워진 금속물질을 따라 후면의 전극으로 용이하게 이동할 수 있다.
이하 본 발명의 도금을 이용한 후면전극 태양전지의 제조방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다. 본 실시 예는 설명의 편의를 위해 p형 실리콘 웨이퍼를 예를 들어 설명한다.
도 2에는 본 발명의 제 1 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도가 도시되어 있다.
도 2a는 태양전지 셀을 제조하기 위해 식각(saw damage etching) 및 텍스처링(texturing)이 완료된 p형 실리콘 웨이퍼(100)이다.
도 2b와 같이 상기 실리콘 웨이퍼(100)에 다수의 홀(hole)(101)을 형성한다. 상기 홀(10)의 형성은 레이저, 기계적인 방법, 습식 에칭 등의 방법을 사용하여 형성하지만, 본 실시 예에는 CW(continuous wave) 레이저, 펄스(pulse) 레이저와 같 이 레이저를 이용하여 형성한다. 그렇기 때문에 상기 홀(101)의 직경을 최대한 작게 형성할 수 있다. 본 실시 예에 따르면 상기 홀(101)의 직경은 약 20㎛ ~ 65㎛ 정도로 가공된다. 이는 홀(10)에 의한 태양전지의 손실 면적을 줄일 수 있는 이점이 있다. 또 상기 홀(101)의 개수는 종래 '12.5㎝ × 12.5㎝' 크기의 실리콘 웨이퍼(100)에 형성된 약 15,000개보다 상대적으로 적게 형성한다. 이 경우 홀(101)의 개수는 100개/㎠ 이하로 제조된다. 이는 종래 EWT 태양전지가 가지는 저항손실과 단파장 응답특성 간의 관계가 개선되기 때문에 가능하다.
한편, 도 2b의 실리콘 웨이퍼는 홀 형성시 발생하는 각종 손상(damage) 등이 별도의 제거 공정(damage removal etching)에 의해 제거된 상태이다. 상기 제거공정은 도 2a의 식각(saw damage etching) 공정시에 할 수 있다. 즉 도 2a 및 도 2b의 공정 중 일부는 순서가 변경되어도 상관없다.
그리고, 도 2b는 도면에서는 실리콘 웨이퍼(100)가 복수 개로 구분되는 것으로 보이나, 실제로는 하나의 실리콘 웨이퍼(100)에서 홀(101)이 복수 개 형성되는 것이다.
다음, 도 2c와 같이 상기 실리콘 웨이퍼(100)의 전면적에 대해 인(p) 불순물을 도핑시켜 에미터층(103)을 형성한다. 즉 상기 실리콘 웨이퍼(100)의 전면, 후면, 측면(홀과 접해 있는 부분)에 대해 p-n 접합을 형성하는 것이다. 상기 에미터층(103)의 도핑은 종래의 EWT 태양전지에 비해 저농도(100Ω/sq)로 쉘로우 도핑(shallow doping)을 수행한다. 이는 상기 실리콘 웨이퍼(100)의 단파장 응답특성을 향상시키는 이점이 된다. 상기 에미터층(103) 형성시 상기 실리콘 웨이퍼(100)가 n-타입이면 붕소(boron)를 주입하는 것은 당연하다. 그리고, 상기 에미터층(103)이 형성된 후에는 상기 실리콘 웨이퍼(100)의 표면에 형성된 실리콘 산화막인 PSG를 제거하는 공정이 수행된다. 여기서도 상기 n- 타입 실리콘 웨이퍼인 경우에는 BSG를 제거하는 공정이 수행된다.
그와 같이 상기 실리콘 웨이퍼(100)에 홀(101)의 형성이 완료된 후에는 도 2d에 도시된 바와 같이 상기 실리콘 웨이퍼(100)의 전면, 후면 및 홀 내부에 장벽 마스크(barrier mask)(105)을 형성한다. 이때 상기 장벽 마스크(105)는 베이스 전극이 형성될 베이스 영역(A)이 일부 제거된 패턴을 가진다. 상기 장벽 마스크(105)는 스프레이 방법, 스크린 프린팅 방법, 잉크-젯 방법 등으로 형성할 수 있다. 이때 사용되는 장벽 마스크의 경우 고분자 물질, SiNx, SiO2, Si0x 등을 예로 들 수 있다. 또한 상기 장벽 마스크 형성 대신 베이스 전극이 형성될 베이스 영역(A)에 일부 확산 방지막을 형성한 후 열 산화(thermal oxidation) 방법을 이용하여 SiO2층을 형성할 수도 있다. 열 산화 방법을 이용하여 장벽 마스크를 형성할 시 확산 방지막을 제거하는 공정이 추가된다.
상기 장벽 마스크(105)가 형성되면, 도 2e에 도시된 바와 같이 상기 베이스 영역(A)을 통해 에미터층(103)과 실리콘 웨이퍼(100)의 후면 일부를 제거한다.
이후, 도 2f에 도시된 바와 같이 상기 실리콘 웨이퍼(100)의 후면에 형성된 장벽 마스크를 제거한다. 이때 상기 홀(101) 내부에 제거된 장벽 마스크도 함께 제거된다. 상기 제거공정에 따라 상기 실리콘 웨이퍼(100)의 전면에만 남아있는 장벽 마스크를 도면부호 107로 표기한다.
한편, 상기 도 2e 및 도 2f의 제거공정은 습식에칭 또는 건식에칭 방법으로 수행되며, 각각의 제거 공정에 사용되는 에칭 용액은 서로 다른 에칭 용액이 사용된다.
다음, 도 2g와 같이 상기 베이스 영역(A)의 주위에 절연체 페이스트(109)를 형성한다. 상기 절연체 페이스트(109)는 스프레이, 스크린 프린팅, 잉크- 젯 등의 방법으로 형성된다. 상기 절연체 페이스트(109)는 후속 공정에서 형성되는 베이스 전극과 에미터 전극을 구분하기 위함이다. 그렇기 때문에 상기 절연체 페이스트(109)의 높이는 상기 베이스 전극 및 에미터 전극보다는 같거나 약간 더 높게 형성하는 것이 좋다.
상기 절연체 페이스트(109)가 형성된 이후에는, 도 2h와 같이 현재 외부로 노출되어 있는 에미터층(103) 및 실리콘 웨이퍼의 표면에 무전해 도금방식으로 시드층(seed layer) 전극(111)을 동시에 형성한다. 이때 상기 시드층 전극(111)의 두께는 약 5㎚ ~ 20㎚ 정도이다.
상기 무전해 도금방식으로 시드층 전극(111)이 형성된 후, 도 2i와 같이 상기 시드층 전극이 형성된 홀(101)의 내부에 금속물질(113)을 충진한다. 이때 상기 홀(101)의 내부에 충진된 금속물질(113)은 실리콘 웨이퍼(100)의 전면에서 빛을 받아 생성된 전하가 후면에 위치한 에미터 전극(115)으로 이동하는 경로를 제공한다. 아울러, 상기 금속물질(113)의 일부는 상기 에미터 영역과 베이스 영역 상에 전극, 즉 에미터 전극(115)과 베이스 전극(117)을 형성한다.
상기한 금속물질(113)의 충진과 전극 형성은 전해도금방식으로 동시에 형성 한다. 즉 상기 공정은 입자가 큰 금속 페이스트를 사용하지 않는 대신 도금방법으로 금속물질(113)을 이용하여 홀(101)의 내부를 충진함과 동시에 에미터 전극(115) 및 베이스 전극(117)을 형성하는 공정이다.
한편, 상기 도 2h 및 도 2i의 도금방식에서는 상기 무전해 도금방식만을 이용하여 상기 에미터 전극(115)과 베이스 전극(117)을 형성할 수도 있다. 하지만, 상기 무전해 도금방식은 그 진행 속도가 대단히 느린 단점을 가진다. 그렇기 때문에, 상술한 바와 같이 1차로 무전해 도금방식을 이용하여 시드층 전극(111)을 우선 형성하고, 2차로 상기 무전해 도금방식보다 도금 속도가 매우 빠른 전해 도금방식을 이용하여 에미터 전극(115)과 베이스 전극(117)을 형성하는 것이 좋다.
다음, 도 2j에 도시된 바와 같이 상기 실리콘 웨이퍼(100)의 전면에 형성된 장벽 마스크(107)를 제거한다.
상기 전면에 형성된 장벽 마스크(107)가 제거되면, 그 부분에 투명 전도막(TCO : Transparent Conducting Oxide)(119)을 진공증착방법, 스프레이 방법 등을 이용하여 형성한다. 이는 도 2k에 잘 도시되어 있다. 한편, 상기 투명 전도막(119)은 전하의 이동경로를 제공하기 위한 것으로, 따라서 비저항이 낮은 특성 및 패시베이션(passivation) 특성이 제공되어야 한다. 그러한 특성을 제공할 수 있는 물질로 산화인듐주석(ITO : Indium Tin Oxide), 알루미늄 아연 산화물(AZO : Aluminum Zinc Oxide), 인듐과 아연 산화물(IZO : Indium Zinc Oxide), 갈륨과 아연 산화물(GZO : Gallium zinc Oxide) 등이 예로 들 수 있다.
마지막으로, 도 2l에 도시된 바와 같이 상기 투명 전도막(119) 위에 반사방 지막(ARC)(120)을 형성하여 후면전극 태양전지를 완성한다.
상기와 같은 공정에 따라 완성된 후면전극 태양전지는, 실리콘 웨이퍼(100)에서 생성된 전하가 투명 전도막(119) 및 금속물질(113)이 채워진 홀(101)을 따라 에미터 전극(115)으로 이동된다. 이는 저항손실을 감소시킬 수 있고 입사된 빛의 단파장 응답 특성을 향상시킬 수 있다. 아울러 상기한 특성으로 인하여 종래 EWT 구조의 태양전지보다 홀 개수를 상대적으로 적게 형성할 수 있다. 무엇보다 레이저를 이용하여 홀의 직경을 작게 형성할 수 있고, 그렇기 때문에 금속물질(113)을 홀(101) 내부에 용이하게 채울 수 있다. 또 도금 방법에 의해 상기 홀(101)의 내부에 금속물질(113)을 채울 때, 에미터 전극(115)과 베이스 전극(117)을 동시에 형성할 수 있다.
도 3은 본 발명의 제 2 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도이다. 제 2 실시 예를 설명함에 있어 앞서 설명한 제 1 실시 예와 동일한 공정에 대해서는 설명은 생략하기로 하고, 차이가 있는 공정에 대해서만 설명하기로 한다.
우선, 도 3a 내지 도 3c의 공정은 제 1 실시 예의 도 2a 내지 도 2c의 공정과 동일하다.
도 3d는, 상기 실리콘 웨이퍼(200)의 전면, 후면 및 홀 내부에 장벽 마스크(barrier mask)(205)가 형성된 것을 나타내고 있다. 상기 장벽 마스크(205)는 어떠한 패턴도 형성되어 있지 않은 상태이다. 이때 사용되는 장벽 마스크 물질은 SiN, SiOx, SiO2를 사용한다.
그 상태에서, 도 3e와 같이 베이스 전극이 형성될 장벽 마스크(205)의 후면 일부영역에 에치 페이스트(etch paste)(207)를 프린팅한 다음, 소정 온도에서 열처리 수행한다.
그러면 도 3f와 같이 에치 페이스트(207)가 프린팅 된 장벽 마스크(205)의 일부분이 제거된다.
상기 제거된 부분을 통해 도 3g에 도시된 바와 같이 에미터층(203) 및 실리콘 웨이퍼(200)의 후면 일부가 에칭 용액으로 식각되도록 한다. 이 부분을 식각된 베이스영역이라 하기로 한다.
상기 식각된 베이스영역 주위에 도 3h와 같이 절연체 페이스트(209)를 형성한다. 상기 절연체 페이스트(209)는 후속 공정에서 형성되는 베이스 전극과 에미터 전극을 구분하기 위함이다. 도면에서는 상기 절연체 페이스트(209)가 식각된 베이스 영역의 내주면 및 장벽 마스크의 표면 일부까지 형성됨을 알 수 있다.
상기 절연체 페이스트(209)가 도포되지 않은 상기 식각된 베이스 영역, 즉 실리콘 웨이퍼의 표면에 도 3i와 같이 후면전계(BSF)(211)를 형성한다. 상기 후면전계(211)는 상기 실리콘 웨이퍼(200)의 내부에서 형성되는 전하를 보다 효율적으로 후면으로 분리시키는 역할을 한다.
상기 실리콘 웨이퍼(200)의 후면에 형성된 장벽 마스크를 제거하며, 이때 상기 홀(201)의 내부에 제거된 장벽 마스크도 함께 제거한다. 상기 에미터층(203)과 상기 절연체 페이스트(209) 사이에 형성된 장벽 마스크의 일부(205')는 그대로 남게 된다. 이는 도 3j에 도시되어 있다. 이때 일부 남아 있는 장벽 마스크는 패시베 이션(passivation) 역할을 한다.
상기 장벽 마스크가 제거된 상기 에미터층(203)에 무전해 도금방식으로 시드층(seed layer) 전극(213)을 형성한다. 이때 상기 시드층 전극(213)의 두께는 약 5㎚ ~ 20㎚ 정도이다. 이는 도 3k에 도시되어 있다.
상기 무전해 도금방식으로 시드층 전극(213)이 형성된 후, 도 3l와 같이 상기 시드층 전극(213)이 형성된 홀(201)의 내부에 금속물질(215)을 충진하면서, 에미터 전극(217)과 베이스 전극(219)을 동시에 형성한다. 즉 상기 금속물질(215)의 일부는 에미터 전극(217)과 베이스 전극(219)으로 형성되는 것이다. 참고로, 도 3l 이후부터는 상기 시드층 전극(213)과 금속물질(215)을 구분하지 않고, 금속물질(215)만 표시한다.
다음에는, 상기 전면에 형성된 장벽 마스크를 제거하고(도 3m), 그 부분에 투명 전도막(TCO)(220)을 형성하고(도 3n), 상기 투명 전도막(220) 위에 반사방지막(ARC)(222)을 형성하여(도 3o), 후면전극 태양전지를 완성한다.
도 4는 본 발명의 제 3 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도이다. 제 3 실시 예를 설명함에 있어 앞서 설명한 제 2 실시 예와 동일한 공정에 대해서는 설명은 생략하기로 하고, 차이가 있는 공정에 대해서만 설명하기로 한다.
우선 도 4a 내지 도 4g의 공정은 제 2 실시 예의 도 3a 내지 도 3g의 공정과 동일하다.
도 4g의 공정 이후, 외부로 노출된 후면 실리콘 웨이퍼의 표면(300)에 후면 전계(309)를 형성한다. 이는 도 4h에 도시되어 있다.
그런 다음, 도 4i와 같이 상기 후면전계(309)가 형성된 베이스 영역과 인접되어 있는 장벽 마스크(305)의 일부에 에치 페이스트(311)를 도포한다.
상기 에치 페이스트(305)가 도포된 상태에서, 도 4j와 같이 홀(301)의 내부와 후면에 형성된 장벽 마스크를 제거한다. 그러면, 상기 에치 페이스트(311)에 의해 제거되지 않은 부분에만 장벽 마스크가 남게 된다. 이 부분은 305'로 표시하고 있다.
상기 장벽 마스크가 제거된 상기 에미터층(303) 및 후면전계(309)가 형성된 실리콘 웨이퍼(300)의 표면에 무전해 도금방식으로 시드층(seed layer) 전극(313)을 형성한다. 이는 도 4k에 도시되어 있다.
상기 시드층 전극(313)이 형성된 후에는, 전해 도금방식으로 도 4l와 같이 상기 시드층 전극(313)이 형성된 홀 내부에 금속물질(315)을 충진하고, 이때 상기 에미터 전극(317)과 베이스 전극(319)을 동시에 형성한다. 즉 상기 금속물질(315)의 일부는 에미터 전극(317)과 베이스 전극(319)으로 형성되는 것이다. 참고로, 도 4l 이후부터는 상기 시드층 전극(313)과 금속물질(315)을 구분하지 않고, 금속물질(315)만 표시한다.
이후, 상기 실리콘 웨이퍼(300)의 후면에 남아있는 에치 레지스트를 제거한다. 이는 도 4m에 도시되어 있다.
그런 다음에는 상기 전면에 형성된 장벽 마스크를 제거하고(도 4n), 그 부분에 투명 전도막(TCO)(320)을 형성하고(도 4o), 상기 투명 전도막(320) 위에 반사방 지막(ARC)(322)을 형성하여(도 4p), 후면전극 태양전지를 완성한다.
이상에서 설명한 바와 같이 본 발명의 실시 예는 기존의 EWT 태양전지 구조에서 전하의 이동경로인 에미터층을 이용하지 않고 투명 전도막과 홀에 충진된 금속물질을 따라 후면전극으로 이동하게 하고 있어, 종래 EWT 태양전지에서의 단점인 저항 손실과 단파장에서의 응답특성을 개선할 수 있게 된다. 또 그만큼 실리콘 웨이퍼에 홀 개수를 적게 형성할 수 있다. 또 상기 홀 형성시 레이저를 이용하기 때문에 홀의 직경을 최대한 작게 형성할 수 있고, 홀 내부에 금속물질을 충진하기 때문에 상기 홀의 직경이 작아도 용이하게 채울 수 있다. 아울러 홀 내부에 금속물질을 충진할 때 베이스 전극과 에미터 전극을 동시에 형성한다.
본 발명의 권리는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 'Advent Solar' 사의 EWT 태양전지의 개략적인 단면도
도 2는 본 발명의 제 1 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도
도 3은 본 발명의 제 2 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도
도 4는 본 발명의 제 3 실시 예에 따라 후면전극 태양전지의 제조공정을 설명하는 단면도
*도면의 주요 부분에 대한 부호의 설명*
100 : 실리콘 웨이퍼 101 : 홀(hall)
103 : 에미터층 105 : 장벽 마스크
109 : 절연체 페이스트 111 : 시드층 전극
113 : 금속물질 115 : 에미터 전극
117 : 베이스 전극 119 : 투명 전도막
120 : 반사 방지막

Claims (7)

  1. 반도체 기판에 홀을 형성하는 홀 형성단계;
    상기 홀이 형성된 상기 반도체 기판에 도핑을 수행하여 에미터 층을 형성하는 에미터 층 형성단계;
    상기 반도체 기판의 전면, 후면 및 상기 홀 내부에 장벽 마스크를 형성한 후 베이스 전극이 형성될 부분을 개방하고, 상기 후면 및 홀 내부의 장벽 마스크를 제거하는 장벽 마스크 형성/제거단계;
    상기 베이스 전극이 형성될 부분에 절연체를 형성하는 절연체 형성단계;
    상기 홀 내부에 도금 방법으로 금속물질을 채우는 금속물질 충진단계; 그리고
    상기 반도체 기판의 전면에 형성된 장벽 마스크를 제거하고 그 부분에 투명전도막을 형성하는 투명 전도막 형성단계를 포함하여 구성되는 도금을 이용한 후면전극 태양전지의 제조방법.
  2. 제 1항에 있어서, 상기 에미터 층은 저농도로 쉘로우 도핑을 수행하여 형성하는 것을 특징으로 하는 도금을 이용한 후면전극 태양전지의 제조방법.
  3. 제 1항에 있어서,
    상기 투명 전도막은 산화인듐주석(ITO : Indium Tin Oxide), 알루미늄 아연 산화물(AZO : Aluminum Zinc Oxide), 인듐과 아연 산화물(IZO : Indium Zinc Oxide), 갈륨과 아연 산화물(GZO : Gallium zinc Oxide) 중 어느 하나인 것을 특징으로 하는 도금을 이용한 후면전극 태양전지의 제조방법.
  4. 반도체 기판의 전면에 입사된 빛에 의해 생성된 전하가 에미터 전극으로 이동하는 경로를 형성하도록 상기 반도체 기판의 전면과 후면을 관통하는 홀을 형성하는 단계;
    상기 홀 내부 및 상기 반도체 기판의 베이스 영역과 에미터 영역에 무전해 도금방식을 이용하여 시드층(seed layer)을 형성하는 단계; 그리고
    상기 시드층이 형성된 상태에서, 상기 홀 내부에 금속물질을 채우면서 베이스 전극과 에미터 전극을 동시에 형성하는 단계를 포함하여 구성되는 도금을 이용한 후면전극 태양전지의 제조방법.
  5. 제 1항 또는 제 4항에 있어서,
    상기 홀은 CW(continuous wave) 레이저 또는 펄스(pulse) 레이저를 이용하여 형성하는 것을 특징으로 하는 도금을 이용한 후면전극 태양전지의 제조방법.
  6. 제 5항에 있어서,
    상기 홀의 직경은 약 65㎛ ~ 20㎛ 정도로 가공하는 것을 특징으로 하는 도금을 이용한 후면전극 태양전지의 제조방법.
  7. 삭제
KR1020090087665A 2009-09-16 2009-09-16 도금을 이용한 후면전극 태양전지의 제조방법 KR101155130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087665A KR101155130B1 (ko) 2009-09-16 2009-09-16 도금을 이용한 후면전극 태양전지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087665A KR101155130B1 (ko) 2009-09-16 2009-09-16 도금을 이용한 후면전극 태양전지의 제조방법

Publications (2)

Publication Number Publication Date
KR20110029827A KR20110029827A (ko) 2011-03-23
KR101155130B1 true KR101155130B1 (ko) 2012-06-11

Family

ID=43935662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087665A KR101155130B1 (ko) 2009-09-16 2009-09-16 도금을 이용한 후면전극 태양전지의 제조방법

Country Status (1)

Country Link
KR (1) KR101155130B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683495B (zh) * 2012-05-27 2014-12-03 苏州阿特斯阳光电力科技有限公司 一种n型双面背接触晶体硅太阳能电池的制备方法
CN103985771A (zh) * 2014-03-31 2014-08-13 南通大学 双面电极太阳能电池及太阳能电池阵列

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074055A (ko) * 2006-01-06 2007-07-12 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
KR20070092953A (ko) * 2004-10-14 2007-09-14 인스티투트 퓌어 솔라에네르기포르슝 게엠베하 후면-접촉형 태양 전지의 도전층들의 접촉 분리 방법 및태양 전지
KR20090033096A (ko) * 2007-09-28 2009-04-01 산요덴키가부시키가이샤 태양 전지, 태양 전지 모듈 및 태양 전지의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092953A (ko) * 2004-10-14 2007-09-14 인스티투트 퓌어 솔라에네르기포르슝 게엠베하 후면-접촉형 태양 전지의 도전층들의 접촉 분리 방법 및태양 전지
KR20070074055A (ko) * 2006-01-06 2007-07-12 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
KR20090033096A (ko) * 2007-09-28 2009-04-01 산요덴키가부시키가이샤 태양 전지, 태양 전지 모듈 및 태양 전지의 제조 방법

Also Published As

Publication number Publication date
KR20110029827A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
KR101248163B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
US20150075601A1 (en) Solar Cell, Solar Cell Manufacturing Method, and Solar Cell Module
EP2212920B1 (en) Solar cell, method of manufacturing the same, and solar cell module
KR20100098993A (ko) 태양 전지 및 그 제조 방법
JP2004006565A (ja) 太陽電池とその製造方法
KR101612133B1 (ko) Ｍｗｔ형 태양전지 및 그 제조방법
US8283199B2 (en) Solar cell patterning and metallization
JP2014112600A (ja) 裏面電極型太陽電池の製造方法および裏面電極型太陽電池
KR101153376B1 (ko) 후면전극 태양전지 및 그 제조방법
KR101153377B1 (ko) 개선된 후면구조를 구비한 후면접합 태양전지 및 그 제조방법
KR101128838B1 (ko) 태양 전지 및 그 제조 방법
KR101155130B1 (ko) 도금을 이용한 후면전극 태양전지의 제조방법
KR20100089473A (ko) 고효율 후면 전극형 태양전지 및 그 제조방법
JP5645734B2 (ja) 太陽電池素子
US20140318612A1 (en) Manufacturing method of silicon solar cell and silicon solar cell
WO2014137284A1 (en) Method of fabricating a solar cell
JP2005260157A (ja) 太陽電池セルおよび太陽電池モジュール
JP5029921B2 (ja) 太陽電池セルの製造方法
KR101044680B1 (ko) 태양전지 및 그 제조방법
KR101162121B1 (ko) Ｌｃｐ를 이용한 후면접합 태양전지의 제조방법
KR101406955B1 (ko) 태양전지 및 그 제조방법
KR101541422B1 (ko) 도금을 이용한 태양전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee