KR101151001B1 - Apparatus and method for processing notch of wafer - Google Patents
Apparatus and method for processing notch of wafer Download PDFInfo
- Publication number
- KR101151001B1 KR101151001B1 KR1020090114568A KR20090114568A KR101151001B1 KR 101151001 B1 KR101151001 B1 KR 101151001B1 KR 1020090114568 A KR1020090114568 A KR 1020090114568A KR 20090114568 A KR20090114568 A KR 20090114568A KR 101151001 B1 KR101151001 B1 KR 101151001B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- notch
- etching
- etchant
- etching solution
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
Abstract
본 발명은 반도체 소자의 기판으로 사용되는 웨이퍼의 에칭에 관한 것이다.The present invention relates to the etching of wafers used as substrates of semiconductor devices.
본 발명은 웨이퍼의 노치를 연삭하는 단계; 상기 웨이퍼의 노치를 에칭액으로 식각하는 단계; 및 상기 웨이퍼의 노치를 연마하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼의 노치 가공 방법을 제공한다.The present invention comprises the steps of grinding the notch of the wafer; Etching the notch of the wafer with an etchant; And it provides a notch processing method of the wafer comprising the step of grinding the notch of the wafer.
따라서, 본 발명에 의하면 연삭과 식각 및 연마 공정을 통하여 웨이퍼 표면, 특히 노치 부분의 거칠기를 개선하여 미세 먼지나 수분 등의 파티클을 충분히 제거할 수 있다.Therefore, according to the present invention, it is possible to sufficiently remove particles such as fine dust and water by improving the roughness of the wafer surface, particularly the notch portion, through grinding, etching and polishing processes.
웨이퍼, 노치, 식각 Wafer, notch, etch
Description
본 발명은 반도체 소자의 기판으로 사용되는 웨이퍼에 관한 것으로서, 보다 상세하게는 웨이퍼의 노치 에칭에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to wafers used as substrates for semiconductor devices, and more particularly to notch etching of wafers.
반도체소자 제조의 재료로서 실리콘(Si) 웨이퍼 (wafer)가 널리 사용되고 있다. 실리콘 웨이퍼는 실리콘 표면 위에 동종의 실리콘을 성장시킨 웨이퍼이다. 상기 실리콘 웨이퍼는 반도체를 직접화하는 영역의 순도 및 결정 특성이 우수하고, 반도체 디바이스(device)의 수율 및 소자 특성 향상에 유리하여 널리 이용되고 있다.Silicon (Si) wafers are widely used as materials for semiconductor device manufacturing. A silicon wafer is a wafer in which homogeneous silicon is grown on a silicon surface. The silicon wafer is widely used because of its excellent purity and crystallinity in a region for directing a semiconductor and for improving yield and device characteristics of a semiconductor device.
통상적으로 초크랄스키(Czozhralski) 등의 방법으로 형성한 실리콘 단결정 잉곳을 슬라이싱한 후, 래핑, 에칭과 같은 성형공정들을 거쳐 웨이퍼로 형성한다. 그리고, 상기 웨이퍼를 고품질의 웨이퍼로 제작하기 위하여 각각의 웨이퍼에 여러 공정을 실시하는데, 특정 공정 또는 운반 장치 내에서 웨이퍼의 위치를 정확히 할 필요가 있다. 그리고, 상술한 공정이 효과적으로 진행되기 위해서는 복수 개의 웨이퍼들이 고정된 방향에 미리 배열되거나 위치되어야 한다.Typically, after slicing a silicon single crystal ingot formed by a method such as Czozhralski, it is formed into a wafer through molding processes such as lapping and etching. In order to fabricate the wafer into a high quality wafer, each wafer is subjected to various processes, and it is necessary to precisely position the wafer within a specific process or conveying apparatus. In addition, in order for the above process to proceed effectively, a plurality of wafers must be arranged or positioned in a fixed direction in advance.
따라서, 웨이퍼의 결정 격자 방향 및 웨이퍼 정열(align)을 위한 기준점으로서 웨이퍼에 플랫존(flat zone)을 형성한 플랫형 웨이퍼 또는 웨이퍼의 외주 중 일부에 노치(notch)를 형성한 노치형 웨이퍼가 있다. 여기서, 노치형 웨이퍼는 플랫형 웨이퍼보다 마크를 위해 절단되는 면적이 적으므로, 보다 큰 영역에 반도체 디바이스들을 형성할 수 있는 장점이 있다.Therefore, there are a flat wafer in which a flat zone has been formed in the wafer as a reference point for the crystal lattice direction and wafer alignment of the wafer, or a notched wafer in which a notch is formed in a part of the outer circumference of the wafer. . Here, since the notched wafer has a smaller area cut for the mark than the flat wafer, there is an advantage in that the semiconductor devices can be formed in a larger area.
여기서, 웨이퍼 표면에 회로패턴을 현상하고 식각하는 공정으로 제조되는 집적회로의 생산 단계에서 미세 먼지나 수분 등의 파티클(particle)은 회로패턴의 형성에 해를 주기 때문에 적극적으로 제거되어야 한다. 그런데, 실리콘 웨이퍼의 노치를 연삭 공정에서 웨이퍼 표면의 거칠기를 감소시키려면 연삭 시간을 증가시켜야 하는 문제점이 있으며, 또한 충분한 연삭 공정을 거치지 않으면 노치 연삭시에 발생된 거칠기를 낮추기 위하여서 노치 연마 공정에서 시간과 비용이 많이 소요되는 문제가 있다.Here, in the production stage of the integrated circuit manufactured by the process of developing and etching the circuit pattern on the wafer surface, particles such as fine dust or moisture should be actively removed because they damage the formation of the circuit pattern. However, in order to reduce the roughness of the surface of the wafer in the grinding process of the notch of the silicon wafer, there is a problem in that the grinding time is increased. There is a costly and costly problem.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 웨이퍼의 제조공정에서 웨이퍼 표면, 특히 노치 부분의 표면거칠기를 감소시켜서 미세 먼지나 수분 등의 파티클을 충분히 제거하는 웨이퍼의 노치 가공 방법 및 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to reduce the surface roughness of the surface of the wafer, particularly the notched portion, in the wafer manufacturing process to sufficiently remove particles such as fine dust and water. And to provide an apparatus.
본 발명의 다른 목적은 실리콘 웨이퍼 노치의 연삭 공정과 연마 공정에서 소요되는 비용과 시간을 줄이면서도, 웨이퍼 노치의 거칠기를 충분히 감소시키는 웨이퍼의 노치 가공 방법 및 장치를 제공하는 것이다.It is another object of the present invention to provide a method and apparatus for notching a wafer which sufficiently reduces the roughness of the wafer notch while reducing the cost and time required for grinding and polishing the silicon wafer notch.
상술한 문제점을 해결하기 위하여 본 발명은 웨이퍼의 노치를 연삭하는 단계; 상기 웨이퍼의 노치를 에칭액으로 식각하는 단계; 및 상기 웨이퍼의 노치를 연마하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼의 노치 가공 방법을 제공한다.In order to solve the above problems, the present invention comprises the steps of grinding the notch of the wafer; Etching the notch of the wafer with an etchant; And it provides a notch processing method of the wafer comprising the step of grinding the notch of the wafer.
본 발명의 다른 실시 형태에 따르면, 에칭액 공급관; 및 상기 에칭액 공급관의 측면에 소정 간격 이격되어 구비되고, 상기 에칭액 공급관과 수직한 방향으로 상기 에칭액을 분출하는 복수 개의 홀(hole)을 포함하여 이루어지는 것을 특징으로 하는 웨이퍼의 노치 에칭 장치를 제공한다.According to another embodiment of the present invention, an etchant supply pipe; And a plurality of holes spaced apart from each other by a predetermined interval on the side surface of the etching solution supply pipe and ejecting the etching solution in a direction perpendicular to the etching solution supply pipe.
상술한 본 발명에 따른 웨이퍼의 노치 에칭 장치 및 방법의 효과를 설명하면 다음과 같다.The effects of the notch etching apparatus and method of the wafer according to the present invention described above are as follows.
첫째, 연삭과 식각 및 연마 공정을 통하여 웨이퍼 표면, 특히 노치 부분의 표면거칠기를 개선하여 미세 먼지나 수분 등의 파티클을 충분히 제거할 수 있다.First, it is possible to sufficiently remove particles such as fine dust or water by improving the surface roughness of the surface of the wafer, particularly the notched portion through grinding, etching and polishing processes.
둘째, 웨이퍼의 노치 부분을 연삭 공정 후 연마 공정 전에 식각 공정을 추가하여, 연삭 공정과 연마 공정에서 소요되는 비용과 시간을 줄이면서도 노치의 거칠기를 충분히 감소시킬 수 있다.Second, an etching process may be added to the notched portion of the wafer before the polishing process, thereby sufficiently reducing the roughness of the notch while reducing the cost and time required for the grinding process and the polishing process.
셋째, 에칭액이 주입된 후 일시적으로 저장된 후 표면의 홀로 분출되므로, 갑작스럽게 많은 양의 에칭액이 분출되어 웨이퍼의 노치 외의 부분이 식각되는 것을 방지할 수 있으며, 복수 개의 홀로부터 에칭액이 공급되어 노치 부분 전체를 충분히 식각할 수 있다.Third, since the etchant is temporarily stored after being injected and then ejected into the holes on the surface, a large amount of etchant is ejected suddenly to prevent the etching of portions other than the notch of the wafer, and the etchant is supplied from the plurality of holes to supply the notch portion. The whole can be etched sufficiently.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described. The same components as in the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.
도 1은 웨이퍼의 노치를 연삭하는 공정의 일실시예를 나타낸 도면이고, 도 2a는 웨이퍼의 노치를 에칭액으로 식각하는 공정의 일실시예를 나타낸 도면이고, 도 2b는 도 2a의 에칭액 공급 장치를 상세히 나타낸 도면이고, 도 3은 웨이퍼의 노치를 연마하는 공정의 일실시예를 나타낸 도면이다.1 is a view showing an embodiment of a process of grinding the notch of the wafer, Figure 2a is a view showing an embodiment of a process of etching the notch of the wafer with the etching solution, Figure 2b is a etching solution supply apparatus of FIG. 3 is a view showing in detail an embodiment of a process for polishing the notch of the wafer.
이하에서, 도 1 내지 3을 참조하여 본 발명에 따른 웨이퍼의 노치 가공 방법 및 장치의 일실시예를 설명한다.Hereinafter, an embodiment of a notch processing method and apparatus for a wafer according to the present invention will be described with reference to FIGS. 1 to 3.
먼저, 도 1에 도시된 바와 같이 웨이퍼(100)를 연삭하는데, 도시된 휠(wheel, 110)로 상기 웨이퍼(100)의 노치를 연삭한다. 그리고, 효율적인 웨이퍼의 연삭을 위하여 복수 개의 웨이퍼를 하나의 유닛(unit) 내에 정렬하여 연삭 공정을 수행할 수 있다.First, as illustrated in FIG. 1, the
그리고, 상기 웨이퍼의 정렬을 위하여 웨이퍼의 가장 자리로부터 안쪽으로 홈이 파여서 노치(notch)를 이루며, 상기 휠(110)과 웨이퍼(100) 중 적어도 하나가 회전하면서 상호간의 마찰력에 의하여 웨이퍼(100)의 노치 부분이 연삭된다.In addition, grooves are notched by being grooved inward from the edge of the wafer to align the wafer, and at least one of the
여기서, 휠(110)은 쉽게 마모되지 않기 위하여 다이아몬드 등의 재질로 이루어질 수 있으며, 연삭 공정을 마친 웨이퍼(100)의 노치 부분은 미세한 부분에 거친 흔적이 남아 있다.Here, the
이어서, 도 2a에 도시된 바와 같이 웨이퍼의 노치를 에칭액으로 식각한다. 이때, 효율적인 웨이퍼의 연삭을 위하여 복수 개의 웨이퍼를 하나의 유닛(unit) 내에 정렬하여 에칭 공정을 수행할 수 있다. 여기서, 웨이퍼를 복수 개의 카세트 등의 유닛에 저장하는 것이 생산성이나 원가측면에서 효과적이다.Subsequently, the notch of the wafer is etched with the etchant as shown in FIG. 2A. At this time, the etching process may be performed by aligning a plurality of wafers in one unit for efficient wafer grinding. Here, storing the wafer in a unit such as a plurality of cassettes is effective in terms of productivity and cost.
구체적으로 웨이퍼(100)의 노치를 정렬한 상태에서 에칭액을 공급하여 에칭한다. 여기서, 웨이퍼의 노치 에칭 장치(130)는 에칭액 공급관(132)과 에칭액 저장관(134) 및 홀(136)을 포함하여 이루어진다.Specifically, the etching solution is supplied by etching while the notches of the
웨이퍼의 노치 에칭 장치(130)는 도시된 바와 같이 긴 파이프 형상으로 이루어지고, 내부에는 에칭액 공급관(132)이 형성되어 있는데 에칭액이 공급되어 흐르게 된다.The
그리고, 에칭액 공급관(132)의 외곽에는 에칭액 저장관(134)이 구비되어 있다. 에칭액 저장관(134)은, 외부에서 공급되어 에칭액 공급관(132)을 따라 흐르던 에칭액이 표면의 홀(136)로 분출하기 전의 통로 역할을 한다. 도 2b에 도시된 바와 같이 에칭액 공급관(132)을 진행하던 에칭액은 외곽의 에칭액 저장관(134)으로 흐르고, 이어서 홀(hole, 136)로 분출한다.An
여기서, 에칭액 공급관(132)은 긴 파이프의 형상으로 구비되어야 하며, 에칭액 저장관(134)은 상기 에칭액 공급관(132)의 둘레에 동심원 형상으로 구비되어 있다. 그리고, 상기 홀(136)은 상기 웨이퍼의 노치 에칭 장치(130)의 표면에 구비되어 있다.Here, the
여기서, 에칭액 저장관(134)에 일시적으로 에칭액이 저장된 후 홀(136)로 분출되므로, 갑작스럽게 많은 양의 에칭액이 분출되어 웨이퍼의 노치 외의 부분까지 식각시키는 현상을 방지할 수 있다.Here, since the etchant is temporarily stored in the
그리고, 상기 홀(136)은 적어도 2개 이상이 하나의 웨이퍼의 노치에 대응되어 에칭액을 분출하여, 노치의 각 부분을 충분히 식각할 수 있다. 도 2a에 도시된 실시예에서는 노치의 중앙 부분에 대응한 하나의 홀(136)과 양측면의 2개의 홀(136)이 형성되어 있다.In addition, at least two
즉, 상기 하나의 웨이퍼에 대응되는 적어도 2개의 홀(136)은 상기 웨이퍼와 나란하게 구비되어야 한다. 또한, 하나의 유닛 내에 정렬된 복수 개의 웨이퍼가 상호 이격된 간격 만큼, 상기 홀(136)도 서로 이격되어 형성되는 것이 바람직함은 당연하다.That is, at least two
그리고, 에칭액으로는 수산화칼륨 또는 수산화나트륨이 사용될 수 있으므로, 상기 노치 에칭 장치(130)은 상기 에칭액에 부식되지 않는 재질로 만들어져야 한다. 또한, 상기 에칭액은 수산화칼륨과 수산화나트륨 외에 불산, 질산 및 초산 등을 혼합하여 사용할 수도 있다.In addition, since potassium hydroxide or sodium hydroxide may be used as the etching solution, the
따라서, 노치 에칭 장치(130)는 에칭액에 손상되지 않도록, 염화비닐수지, 불소 수지 등의 플라스틱 재료, 고무 재료, 세라믹스 재료 및 기타 내약품성 재료를 사용할 수 있다.Therefore, the
또한, 웨이퍼의 노치 에칭 공정에서 상기 장치(130)을 이용한 노치 식각은 1~10분 수행되어야 하는데, 1분 미만으로 식각되면 노치의 식각이 충분히 이루어지지 않아서 거친 면이 웨이퍼의 노치에 많이 남아 있고, 10분 이상으로 에칭하면 웨이퍼의 노치가 지나치게 깊게 식각되는 문제점이 있다.In addition, the notch etching process using the
그리고, 도 3에 도시된 바와 같이 웨이퍼의 노치를 연마한다.Then, the notches of the wafer are polished as shown in FIG.
연마 공정은 도시된 바와 같이 웨이퍼(100)의 노치 부분에 슬러리 등을 공급하며, 패드(120)를 이용하여 노치를 연마한다. 연마 공정은, 슬러리와 패드를 이용하여 웨이퍼의 노치 부분을 경면 연마할 수 있고, 특히 상술한 식각 공정을 거치면서 연마 공정의 시간과 비용이 절감될 수 있다.The polishing process supplies slurry to the notch portion of the
도 4는 각각 종래 방식 및 본 발명에 의하여 가공된 웨이퍼의 노치를 나타낸 사진이고, 도 5는 각각 종래의 방식 및 본 발명에 의하여 가공된 웨이퍼의 노치의 거칠기를 나타낸 도면이다.Figure 4 is a photograph showing the notch of the wafer processed by the conventional method and the present invention, respectively, Figure 5 is a view showing the roughness of the notch of the wafer processed by the conventional method and the present invention, respectively.
도 4의 좌측에서 광학 현미경으로 촬영한 종래의 방식으로 처리된 웨이퍼의 노치는 표면에 굴곡이 많고 거칠기가 심한 것을 나타내고 있다. 그러나, 도 4의 우측에서 본 발명에 따른 방식으로 연삭, 에칭 및 연마 처리된 웨이퍼의 노치의 표면은 매우 매끄러운 것을 알 수 있다.On the left side of FIG. 4, the notch of the wafer processed by the conventional method photographed by the optical microscope shows that the surface has a lot of curvature and roughness. However, on the right side of FIG. 4 it can be seen that the surface of the notch of the wafer ground, etched and polished in the manner according to the invention is very smooth.
또한, 도 5에 도시된 바와 같이 노치의 거칠기(roughness)가 종래의 방식으로 처리된 웨이퍼의 노치는 14 옹스트롱(Å) 정도를 나타내나, 본 발명에 의하여 가공된 웨이퍼의 노치는 2 옹스트롱 정도를 나태내고 있다.In addition, as shown in FIG. 5, the notch of the wafer in which the roughness of the notch is processed in a conventional manner exhibits about 14 angstroms, but the notch of the wafer processed by the present invention is 2 angstroms. It is showing degree.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
상술한 웨이퍼의 노치 가공 장치 및 방법은, 웨이퍼의 노치 부분의 표면거칠기를 개선하는 데 사용될 수 있다.The above notch processing apparatus and method of the wafer can be used to improve the surface roughness of the notched portion of the wafer.
도 1은 웨이퍼의 노치를 연삭하는 공정의 일실시예를 나타낸 도면이고,1 is a view showing an embodiment of a process for grinding the notch of the wafer,
도 2a는 웨이퍼의 노치를 에칭액으로 식각하는 공정의 일실시예를 나타낸 도면이고,2A is a view showing an embodiment of a process of etching the notch of the wafer with an etchant,
도 2b는 도 2a의 에칭액 공급 장치를 상세히 나타낸 도면이고,2B is a view showing in detail the etching solution supply apparatus of FIG.
도 3은 웨이퍼의 노치를 연마하는 공정의 일실시예를 나타낸 도면이고,3 is a view illustrating an embodiment of a process of polishing a notch of a wafer;
도 4는 가공된 웨이퍼의 노치를 나타낸 것이고,4 shows the notch of the processed wafer,
도 5는 가공된 웨이퍼의 노치의 거칠기를 나타낸 도면이다.5 shows the roughness of the notch of the processed wafer.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 웨이퍼 110 : 연삭 휠100: wafer 110: grinding wheel
120 : 연마 패드 130 : 웨이퍼의 노치 에칭 장치120: polishing pad 130: notch etching apparatus of the wafer
132 : 에칭액 공급관 134 : 에칭액 저장관132: etching solution supply pipe 134: etching solution storage pipe
136 : 홀136: hall
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114568A KR101151001B1 (en) | 2009-11-25 | 2009-11-25 | Apparatus and method for processing notch of wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114568A KR101151001B1 (en) | 2009-11-25 | 2009-11-25 | Apparatus and method for processing notch of wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110057936A KR20110057936A (en) | 2011-06-01 |
KR101151001B1 true KR101151001B1 (en) | 2012-05-30 |
Family
ID=44393493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090114568A KR101151001B1 (en) | 2009-11-25 | 2009-11-25 | Apparatus and method for processing notch of wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101151001B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101633797B1 (en) * | 2014-06-11 | 2016-06-27 | 주식회사 엘지실트론 | Method and apparatus for making notch of wafer |
KR20180053972A (en) * | 2016-11-14 | 2018-05-24 | 에스케이실트론 주식회사 | Apparatus for dressing a notch polishing pad and method for manufacturing wafer using the apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354493A (en) | 1998-06-05 | 1999-12-24 | Enya System:Kk | Method and apparatus for etching notch of wafer |
JP2001035831A (en) | 1999-07-22 | 2001-02-09 | Toshiba Corp | Etching processing apparatus and method therefor |
JP2007044853A (en) | 2005-08-12 | 2007-02-22 | Tokyo Seimitsu Co Ltd | Method and apparatus for chamfering wafer |
US20080293344A1 (en) | 2007-05-21 | 2008-11-27 | Applied Materials, Inc. | Methods and apparatus for polishing a notch of a substrate using a polishing pad |
-
2009
- 2009-11-25 KR KR1020090114568A patent/KR101151001B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354493A (en) | 1998-06-05 | 1999-12-24 | Enya System:Kk | Method and apparatus for etching notch of wafer |
JP2001035831A (en) | 1999-07-22 | 2001-02-09 | Toshiba Corp | Etching processing apparatus and method therefor |
JP2007044853A (en) | 2005-08-12 | 2007-02-22 | Tokyo Seimitsu Co Ltd | Method and apparatus for chamfering wafer |
US20080293344A1 (en) | 2007-05-21 | 2008-11-27 | Applied Materials, Inc. | Methods and apparatus for polishing a notch of a substrate using a polishing pad |
Also Published As
Publication number | Publication date |
---|---|
KR20110057936A (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7648890B2 (en) | Process for producing silicon wafer | |
JP2006222453A (en) | Silicon wafer, method for manufacturing the same, and soi wafer | |
KR101605384B1 (en) | Double-head grinding apparatus and wafer manufacturing method | |
JP2006332281A (en) | Semiconductor wafer manufacturing method, semiconductor wafer double-sided grinding method, and semiconductor wafer double-sided grinding apparatus | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
US8092278B2 (en) | Reclamation method of semiconductor wafer | |
JP2001358107A (en) | Method for transforming from recycled wafer to semiconductor wafer | |
KR101151001B1 (en) | Apparatus and method for processing notch of wafer | |
KR100701825B1 (en) | Silicon epitaxial wafer and its manufacturing method | |
JP4103808B2 (en) | Wafer grinding method and wafer | |
JP2009147104A (en) | Method of recycling used semiconductor or substrate | |
JP2009302478A (en) | Method of manufacturing semiconductor wafer | |
JP2008177287A (en) | Compound semiconductor wafer | |
JP5343400B2 (en) | Manufacturing method of semiconductor wafer | |
JP2010040549A (en) | Semiconductor wafer and manufacturing method thereof | |
JP2007248720A (en) | Method for manufacturing substrate for display device | |
JP2003151939A (en) | Method of manufacturing soi substrate | |
KR100883511B1 (en) | Method and apparatus for polishing semiconductor wafer | |
KR100398704B1 (en) | A manufacturing method of silicon wafer | |
JP2009298680A (en) | Semiconductor wafer | |
JP4440810B2 (en) | Manufacturing method of bonded wafer | |
JP2005101120A (en) | Compound semiconductor wafer and its cleavage method | |
JPH1070056A (en) | Semiconductor substrate and its manufacture | |
US20090289378A1 (en) | Semiconductor wafer | |
US20090290158A1 (en) | Semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 8 |