KR101147353B1 - Method for fabricating rf inductor of semiconductor device - Google Patents

Method for fabricating rf inductor of semiconductor device Download PDF

Info

Publication number
KR101147353B1
KR101147353B1 KR1020050032441A KR20050032441A KR101147353B1 KR 101147353 B1 KR101147353 B1 KR 101147353B1 KR 1020050032441 A KR1020050032441 A KR 1020050032441A KR 20050032441 A KR20050032441 A KR 20050032441A KR 101147353 B1 KR101147353 B1 KR 101147353B1
Authority
KR
South Korea
Prior art keywords
metal seed
seed layer
forming
film
inductor
Prior art date
Application number
KR1020050032441A
Other languages
Korean (ko)
Other versions
KR20060110181A (en
Inventor
최선호
홍은석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050032441A priority Critical patent/KR101147353B1/en
Publication of KR20060110181A publication Critical patent/KR20060110181A/en
Application granted granted Critical
Publication of KR101147353B1 publication Critical patent/KR101147353B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Abstract

본 발명은 하부구조물을 포함한 반도체 기판 상부에 제1 배리어층 및 제1 금속 시드층을 형성하는 단계, 상기 제1 금속 시드층 위에 금속으로 이루어진 하부전극을 형성하는 단계, 상기 하부전극이 형성된 제1 금속 시드층 상부 전면에 감광막을 형성하고, 상기 감광막에 상기 하부전극의 표면을 노출시키는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계, 상기 비아홀과 트렌치가 형성된 결과물 상부에 제2 배리어층 및 제2 금속 시드층을 형성하고, 전면에 무기(inorganic) 바닥부반사방지코팅막(BARC)을 형성한 후, 상기 제2 금속 시드층의 표면이 오픈될 때까지 에치백(etch back)을 진행하는 단계, 표면이 오픈된 상기 제2 금속 시드층을 산화시켜 산화막을 형성하고, 상기 무기 BARC막을 제거한 후, 구리 도금을 실시하는 단계, 및 상기 구리 도금 실시 후, 평탄화 공정을 실시하고, 상기 감광막과 상기 제1 및 제2 배리어층, 그리고 제1 및 제2 금속 시드층을 제거하는 단계를 포함하는 반도체 소자의 RF 인덕터 제조 방법을 제공함으로써, RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있다.The present invention includes forming a first barrier layer and a first metal seed layer on an upper surface of a semiconductor substrate including a lower structure, forming a lower electrode formed of a metal on the first metal seed layer, and forming a first electrode on which the lower electrode is formed. Forming a photoresist film on the top surface of the metal seed layer, and forming a deeply opened via hole exposing the surface of the lower electrode on the photoresist film and a trench open at a predetermined depth shallowly on the surface; After forming the second barrier layer and the second metal seed layer, forming an inorganic bottom anti-reflective coating film (BARC) on the entire surface, etch back until the surface of the second metal seed layer is opened. back), oxidizing the second metal seed layer having an open surface to form an oxide film, removing the inorganic BARC film, and then performing copper plating; And performing a planarization process after the copper plating is performed, and removing the photoresist, the first and second barrier layers, and the first and second metal seed layers. As a result, the yield of the inductor manufacturing process by the RF MEMS technology can be improved.

Description

반도체 소자의 ＲＦ 인덕터 제조 방법{METHOD FOR FABRICATING RF INDUCTOR OF SEMICONDUCTOR DEVICE}RF inductor manufacturing method of semiconductor device {METHOD FOR FABRICATING RF INDUCTOR OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 RF 인덕터 제조 공정을 간략하게 도시한 단면도.1A to 1F are cross-sectional views schematically illustrating a process of manufacturing an RF inductor of a semiconductor device according to the prior art.

도 2a 내지 도 2k는 본 발명의 일 실시예에 따른 반도체 소자의 RF 인덕터 제조 공정을 간략하게 도시한 단면도.2A to 2K are cross-sectional views schematically illustrating a process of manufacturing an RF inductor of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

20: 반도체 기판 21: 제1 배리어층20: semiconductor substrate 21: first barrier layer

22: 제1 금속 시드층 23: 하부전극22: first metal seed layer 23: lower electrode

24: 감광막 25: 비아홀24: photosensitive film 25: via hole

26: 트렌치 27: 제2 배리어층26: trench 27: second barrier layer

28: 제2 금속 시드층 28a: 산화막28: second metal seed layer 28a: oxide film

29: 무기 BARC막 30: 구리층29: inorganic BARC film 30: copper layer

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, 반도체 소자 중에서 RF 수동 소자로 사용되는 반도체 소자의 RF 인덕터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing an RF inductor of a semiconductor device used as an RF passive device among semiconductor devices.

반도체 소자 중에서 RF 수동 소자로 사용되는 인덕터는 3차원 초미세 전기 기계 시스템(Micro Electro Mechanical System: MEMS) 구조로 제조되고 있다. 이 MEMS 분야는 미세 3차원 구조물, 각종 센서와 액츄에이터, 정밀 기계 및 마이크로 로봇 등 통상적인 기계가공으로 불가능한 각종 응용분야별 초소형 대상물을 제작할 수 있는 미세가공기술로서 실리콘 미세가공기술과 집적회로 제조기술을 접목함으로써 초소형, 고집적, 대량생산이 가능하여 저가격화 고성능을 동시에 구현할 수 있는 가공기술이다.Among the semiconductor devices, the inductor used as an RF passive device is manufactured in a 3D Micro Electro Mechanical System (MEMS) structure. This MEMS field combines silicon micromachining technology and integrated circuit manufacturing technology as a micromachining technology that can produce micro-objective objects for various application areas that are impossible with normal machining such as micro-dimensional structures, various sensors and actuators, precision machines and micro robots. It is a processing technology that can realize ultra-small size, high integration, and mass production, and realize low price and high performance at the same time.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 RF 인덕터 제조 공정을 간략하게 도시한 일련의 공정 단면도로서, 이들 도면을 참조하여 종래의 인덕터 제조 방법을 설명하면 다음과 같다.1A to 1F are a series of process cross-sectional views briefly illustrating a process of fabricating an RF inductor of a semiconductor device according to the prior art. Referring to these drawings, a conventional inductor manufacturing method is as follows.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판(10) 상부에 제1 배리어(barrier)층(11)을 형성한 후, 그 위에 제1 금속 시드층으로서 구리 시드층(Cu seed layer)(12)을 형성한다. 그 다음, 제1 금속 시드층(12) 상부에 도금 공정을 이용하여 하부전극(13)을 형성한 후, 사진 공정을 진행하여 하부전극(13)이 형성된 제1 금속 시드층(12) 상부에 감광막(14)을 도포한다. 여기서, 감광막(14)은 50㎛ 내지 100㎛ 정도의 포지티브 포토레지스트를 사용한다.First, as shown in FIG. 1A, a first barrier layer 11 is formed on a semiconductor substrate 10, and then a copper seed layer 12 as a first metal seed layer thereon. ). Next, after forming the lower electrode 13 on the first metal seed layer 12 by using a plating process, a photolithography process is performed on the first metal seed layer 12 on which the lower electrode 13 is formed. The photosensitive film 14 is applied. Here, the photosensitive film 14 uses a positive photoresist of about 50 µm to 100 µm.

그 다음, 도 1b에 도시된 바와 같이, 1차 마스크 패턴(도시되지 않음)을 이용한 노광 공정을 진행하여 하부전극(13)과 이후 형성될 인덕터를 연결하기 위한 영역을 정의하고자 감광막(14)을 통해 하부전극(13) 표면까지 광이 도달하도록 깊게 노광(deep expose)한다. 이때, 감광막(14)에 깊게 노광된 영역을 14a로 표시한다.Next, as shown in FIG. 1B, the photosensitive film 14 is formed to define an area for connecting the lower electrode 13 and the inductor to be formed by performing an exposure process using a primary mask pattern (not shown). The light is exposed deep to reach the surface of the lower electrode 13. At this time, the area deeply exposed to the photosensitive film 14 is indicated by 14a.

그 다음, 도 1c에 도시된 바와 같이, 2차 마스크 패턴(도시되지 않음)을 이용한 노광 공정을 진행하여 인덕터 패턴을 정의하고자 1차 노광보다 낮은 에너지로 감광막(14)을 얕게 노광(shallow expose)한다. 이때, 감광막(14)에 얕게 노광된 영역을 14b로 표시한다.Next, as shown in FIG. 1C, the photosensitive film 14 is shallowly exposed with energy lower than the primary exposure in order to define an inductor pattern by performing an exposure process using a second mask pattern (not shown). do. At this time, an area shallowly exposed to the photosensitive film 14 is indicated by 14b.

이와 같이, 1차 및 2차 노광 공정을 거친 감광막(14)에 현상 공정을 실시하면, 도 1d에 도시된 바와 같이, 감광막(14)에 하부전극(13)의 표면이 노출되는 깊게 오픈된 비아홀(15)과 표면에서 일정 깊이로 얕게 오픈된 트렌치(16)가 형성된다.As described above, when the developing process is performed on the photosensitive film 14 that has undergone the first and second exposure processes, a deeply opened via hole in which the surface of the lower electrode 13 is exposed to the photosensitive film 14 is shown in FIG. 1D. And a trench 16 that is shallowly opened to a certain depth at the surface 15.

그 다음, 도 1e에 도시된 바와 같이, 결과물 상에 구리 도금을 하기 위하여 제2 배리어층(17)을 형성한 후, 그 위에 제2 금속 시드층으로서 구리 시드층(18)을 형성한다.Next, as shown in FIG. 1E, a second barrier layer 17 is formed for copper plating on the resultant, and then a copper seed layer 18 is formed thereon as a second metal seed layer.

그 다음, 도 1f에 도시된 바와 같이, 구리 시드층(18)의 산화(oxidation)를 진행하여 산화막(18a)을 형성한다. 이러한 산화 공정은 이후 구리 도금 진행시에 인덕터 패턴과 상부 패턴의 도금되는 양을 틀리게 하기 위한 것으로, 수십 미크론(micron)의 구리가 인덕터 패턴에 도금되는 동안 상부 패턴에는 수 마이크로 (micro) 밖에 구리 도금이 되지 않도록 한다. 하지만, 종래 기술은 인덕터 패턴과 상부 패턴에 동시에 산화 공정이 진행되므로, 수십 미크론의 구리가 도금되어야 하는 인덕터 패턴 부분에도 상부 패턴 부분과 균일하게 수 마이크로 밖에 구리 도금이 되지 않아, 결과적으로 원하는 프로파일(profile)을 얻을 수 없는 문제점이 있다.Next, as shown in FIG. 1F, oxidation of the copper seed layer 18 is performed to form an oxide film 18a. This oxidation process is used to correct the amount of plating of the inductor pattern and the upper pattern in the subsequent copper plating process, and the upper pattern is only a few micros copper plated while the micron of tens of microns of copper is plated on the inductor pattern. Do not be. However, in the prior art, since the oxidation process is performed on the inductor pattern and the upper pattern at the same time, the inductor pattern portion to which several tens of microns of copper are to be plated is uniformly coated with only the micro pattern of the upper pattern portion, resulting in a desired profile ( There is a problem that cannot be obtained.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있는 반도체 소자의 RF 인덕터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide an RF inductor manufacturing method of a semiconductor device that can improve the yield of the inductor manufacturing process by the RF MEMS technology.

상기의 목적을 달성하기 위해 본 발명은, 하부구조물을 포함한 반도체 기판 상부에 제1 배리어층 및 제1 금속 시드층을 형성하는 단계, 상기 제1 금속 시드층 위에 금속으로 이루어진 하부전극을 형성하는 단계, 상기 하부전극이 형성된 제1 금속 시드층 상부 전면에 감광막을 형성하고, 상기 감광막에 상기 하부전극의 표면을 노출시키는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계, 상기 비아홀과 트렌치가 형성된 결과물 상부에 제2 배리어층 및 제2 금속 시드층을 형성하고, 전면에 무기(inorganic) 바닥부반사방지코팅막(Bottom Anti-Reflection Coating: BARC)을 형성한 후, 상기 제2 금속 시드층의 표면이 오 픈될 때까지 에치백(etch back)을 진행하는 단계, 표면이 오픈된 상기 제2 금속 시드층을 산화시켜 산화막을 형성하고, 상기 무기 BARC막을 제거한 후, 구리 도금을 실시하는 단계, 및 상기 구리 도금 실시 후, 평탄화 공정을 실시하고, 상기 감광막과 상기 제1 및 제2 배리어층, 그리고 제1 및 제2 금속 시드층을 제거하는 단계를 포함하는 반도체 소자의 RF 인덕터 제조 방법을 제공한다.In order to achieve the above object, the present invention, forming a first barrier layer and a first metal seed layer on the semiconductor substrate including a lower structure, forming a lower electrode made of a metal on the first metal seed layer And forming a photoresist film on the entire upper surface of the first metal seed layer on which the lower electrodes are formed, and forming a deeply opened via hole exposing the surface of the lower electrode on the photoresist film and a trench open at a predetermined depth on the surface. A second barrier layer and a second metal seed layer are formed on the via hole and the trench formed thereon, and an inorganic bottom anti-reflection coating (BARC) is formed on the entire surface thereof. Etch back until the surface of the metal seed layer is opened, oxidizing the second metal seed layer with the surface open to form an oxide film, and Removing the inorganic BARC film, and then performing copper plating, and after the copper plating, performing a planarization process, and removing the photosensitive film, the first and second barrier layers, and the first and second metal seed layers. It provides a method for manufacturing an RF inductor of a semiconductor device comprising the step.

본 발명에 따르면, 상부에 전기 도금을 방지하기 위해 금속 시드층을 산화시키는 공정에서, 상부에 있는 금속 시드층을 선택적으로 오픈시켜서 RF 인덕터 패턴이 존재하는 부위에는 산화막이 존재하지 않도록, 무기질막을 코팅한 후 에치백 공정을 거침으로써 원하는 RF MEMS 인덕터 패턴을 형성할 수 있다.According to the present invention, in the process of oxidizing the metal seed layer to prevent the electroplating on the top, selectively open the metal seed layer on the top to coat the inorganic film so that the oxide film does not exist in the site where the RF inductor pattern is present The etch back process can then be used to form the desired RF MEMS inductor pattern.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 2a 내지 도 2k는 본 발명의 일 실시예에 따른 반도체 소자의 RF 인덕터 제조 공정을 간략하게 도시한 일련의 공정 단면도로서, 이들 도면을 참조하여 본 발명의 일 실시예에 따른 인덕터 제조 방법을 설명하면 다음과 같다.2A to 2K are a series of process cross-sectional views briefly illustrating a process of fabricating an RF inductor of a semiconductor device according to an embodiment of the present invention, and with reference to these drawings, an inductor manufacturing method according to an embodiment of the present invention will be described. Is as follows.

먼저, 도 2a에 도시된 바와 같이, 반도체 기판(20) 상부에 제1 배리어층(21)을 형성한 후, 그 위에 제1 금속 시드층으로서 구리 시드층(22)을 형성한다. 그 다음, 제1 금속 시드층(22) 상부에 도금 공정을 이용하여 하부전극(23)을 형성한 후, 사진 공정을 진행하여 하부전극(23)이 형성된 제1 금속 시드층(22) 상부에 감광막(24)을 도포한다. 여기서, 감광막(24)은 50㎛ 내지 100㎛ 정도의 포지티브 포토레 지스트를 사용한다.First, as shown in FIG. 2A, a first barrier layer 21 is formed on the semiconductor substrate 20, and then a copper seed layer 22 is formed as a first metal seed layer thereon. Next, after forming the lower electrode 23 on the first metal seed layer 22 using a plating process, a photolithography process is performed on the first metal seed layer 22 on which the lower electrode 23 is formed. The photosensitive film 24 is applied. Here, the photosensitive film 24 uses a positive photoresist of about 50 µm to 100 µm.

그 다음, 도 2b에 도시된 바와 같이, 1차 마스크 패턴(도시되지 않음)을 이용한 노광 공정을 진행하여 하부전극(23)과 이후 형성될 인덕터를 연결하기 위한 영역을 정의하고자 감광막(24)을 통해 하부전극(23) 표면까지 광이 도달하도록 깊게 노광한다. 이때, 감광막(24)에 깊게 노광된 영역을 24a로 표시한다.Next, as shown in FIG. 2B, the photosensitive film 24 is formed to define an area for connecting the lower electrode 23 and the inductor to be formed by performing an exposure process using a primary mask pattern (not shown). The light is deeply exposed to reach the surface of the lower electrode 23. At this time, an area deeply exposed to the photosensitive film 24 is indicated by 24a.

그 다음, 도 2c에 도시된 바와 같이, 2차 마스크 패턴(도시되지 않음)을 이용한 노광 공정을 진행하여 인덕터 패턴을 정의하고자 1차 노광보다 낮은 에너지로 감광막(24)을 얕게 노광한다. 이때, 감광막(24)에 얕게 노광된 영역을 24b로 표시한다.Next, as shown in FIG. 2C, an exposure process using a secondary mask pattern (not shown) is performed to lightly expose the photosensitive film 24 with energy lower than the primary exposure to define an inductor pattern. At this time, an area shallowly exposed to the photosensitive film 24 is indicated by 24b.

이와 같이, 1차 및 2차 노광 공정을 거친 감광막(24)에 현상 공정을 실시하면, 도 2d에 도시된 바와 같이, 감광막(24)에 하부전극(23)의 표면이 노출되는 깊게 오픈된 비아홀(25)과 표면에서 일정 깊이로 얕게 오픈된 트렌치(26)가 형성된다.As described above, when the developing process is performed on the photosensitive film 24 which has undergone the first and second exposure processes, a deeply opened via hole in which the surface of the lower electrode 23 is exposed on the photosensitive film 24 is shown in FIG. 2D. 25 and a trench 26 shallowly opened to a certain depth at the surface are formed.

그 다음, 도 2e에 도시된 바와 같이, 결과물 상에 구리 도금을 하기 위하여 제2 배리어층(27)을 형성한 후, 그 위에 제2 금속 시드층으로서 구리 시드층(28)을 형성한다.Next, as shown in FIG. 2E, a second barrier layer 27 is formed for copper plating on the resultant, and then a copper seed layer 28 is formed thereon as a second metal seed layer.

그 다음, 도 2f에 도시된 바와 같이, 인덕터 표면의 구리 시드층(28)을 부분적으로 산화시키기 위해 결과물 전면에 무기(inorganic) 바닥부반사방지코팅막(Bottom Anti-Reflection Coating: BARC)을 형성한다. 이때, 무기 BARC막은 DUO, Spin-On-Glass와 같은 평탄화 물질을 사용하며, 이는 토폴로지(topology)에 상관없 이 평탄화시키는 물질이다.Next, as shown in FIG. 2F, an inorganic bottom anti-reflection coating (BARC) is formed on the entire surface of the resultant to partially oxidize the copper seed layer 28 on the surface of the inductor. . At this time, the inorganic BARC film uses a planarization material such as DUO, Spin-On-Glass, which is a material to planarize regardless of topology.

그 다음, 도 2g에 도시된 바와 같이, 제2 금속 시드층(28)의 표면이 오픈될 때까지 에치백(etch back)을 진행한다.Next, as shown in FIG. 2G, etch back is performed until the surface of the second metal seed layer 28 is opened.

그 다음, 도 2h에 도시된 바와 같이, 표면이 오픈된 제2 금속 시드층을 산화시켜 산화막(28a)을 형성하고, 무기 BARC막(29)을 제거한다. 여기서, 산화 공정은 이후 구리 도금 진행시에 인덕터 패턴과 상부 패턴의 도금되는 양을 틀리게 하기 위한 것으로, 수십 미크론(micron)의 구리가 인덕터 패턴에 도금되는 동안 상부 패턴에는 수 마이크로(micro) 밖에 구리 도금이 되지 않도록 한다. 또한, 무기 BARC막(29) 제거 공정시 주의할 점은, 인덕터 표면의 산화 구리는 그대로의 성질을 가지고 있어야 하며, 이는 플루오린 아민(Fluorine Amine) 수용액을 사용하면, 무기 BARC막(29)을 선택적으로 제거할 수 있으며, 인덕터 표면의 산화 구리는 변화없이 그대로 존재하게 된다.Next, as shown in FIG. 2H, the second metal seed layer whose surface is open is oxidized to form an oxide film 28a, and the inorganic BARC film 29 is removed. In this case, the oxidation process is used to correct the amount of plating of the inductor pattern and the upper pattern in the subsequent copper plating process, and only a few micros of copper is present in the upper pattern while tens of microns of copper are plated on the inductor pattern. Do not plate. In addition, in the removal process of the inorganic BARC film 29, it should be noted that the copper oxide on the surface of the inductor should be intact. This is because when the aqueous solution of fluorine amine is used, the inorganic BARC film 29 is removed. It can be selectively removed, and the copper oxide on the inductor surface remains unchanged.

그 다음, 도 2i에 도시된 바와 같이, 결과물 상부에 구리 도금을 실시하여 깊게 오픈된 비아홀(25)과 표면에서 일정 깊이로 얕게 오픈된 트렌치(26) 내부를 구리층(30)으로 채운다.Then, as shown in FIG. 2I, copper plating is performed on the resultant top to fill the deeply opened via hole 25 and the inside of the trench 26 shallowly opened to a predetermined depth with the copper layer 30.

그 다음, 도 2j에 도시된 바와 같이, CMP(Chemical Mechanical Polishing) 공정으로 감광막(24) 표면이 드러날 때까지 평탄화 공정을 진행하여 감광막(24) 상부면에 있는 제2 금속 시드층(28a) 및 배리어층(27)을 제거한다.Next, as shown in FIG. 2J, the planarization process is performed until the surface of the photoresist layer 24 is exposed by a chemical mechanical polishing (CMP) process, so that the second metal seed layer 28a on the upper surface of the photoresist layer 24 and The barrier layer 27 is removed.

그 다음, 도 2k에 도시된 바와 같이, 감광막(24), 제1 금속 시드층(28), 제1 배리어층(27), 제2 금속 시드층(22) 및 제2 배리어층(21)을 제거하면, 기판(20)에 서 약 50㎛ 이상 떨어져서 3차원 RF 인덕터가 완성된다.Next, as shown in FIG. 2K, the photosensitive film 24, the first metal seed layer 28, the first barrier layer 27, the second metal seed layer 22, and the second barrier layer 21 are removed. If removed, the three-dimensional RF inductor is completed at about 50 μm or more away from the substrate 20.

전술한 바와 같은 본 발명의 일 실시예에 따르면, 상부에 전기 도금을 방지하기 위해 금속 시드층을 산화시키는 공정에서, 상부에 있는 금속 시드층을 선택적으로 오픈시켜서 RF 인덕터 패턴이 존재하는 부위에는 산화막이 존재하지 않도록, 무기질막을 코팅한 후 에치백 공정을 거침으로써, 산화막이 형성된 부분과 산화막이 형성되지 않은 부분에 구리 도금되는 속도를 달리하는 방식을 사용하여 원하는 RF MEMS 인덕터 패턴을 형성할 수 있다.According to an embodiment of the present invention as described above, in the process of oxidizing the metal seed layer to prevent the electroplating on the top, by selectively opening the metal seed layer on the top to the oxide film in the portion where the RF inductor pattern exists In order to prevent the presence of the inorganic film, the inorganic film is coated and then subjected to an etch back process, thereby forming a desired RF MEMS inductor pattern by using a method of varying the rate of copper plating on the portion where the oxide film is formed and the portion where the oxide film is not formed. .

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은, 상부에 전기 도금을 방지하기 위해 금속 시드층을 산화시키는 공정에서, 상부에 있는 금속 시드층을 선택적으로 오픈시켜서 RF 인덕터 패턴이 존재하는 부위에는 산화막이 존재하지 않도록, 무기질막을 코팅한 후 에치백 공정을 거침으로써 원하는 RF MEMS 인덕터 패턴을 형성할 수 있으며, 이에 따라 인덕터 제조 공정의 수율을 향상시킬 수 있다.The present invention described above, in the step of oxidizing the metal seed layer to prevent the electroplating on the top, by selectively opening the metal seed layer on the upper portion of the inorganic film, so that the oxide film does not exist in the site where the RF inductor pattern exists After coating, the etch back process can be used to form a desired RF MEMS inductor pattern, thereby improving the yield of the inductor manufacturing process.

Claims (6)

하부구조물을 포함한 반도체 기판 상부에 제1 배리어층 및 제1 금속 시드층을 형성하는 단계;Forming a first barrier layer and a first metal seed layer over the semiconductor substrate including the substructure; 상기 제1 금속 시드층 위에 금속으로 이루어진 하부전극을 형성하는 단계;Forming a lower electrode formed of a metal on the first metal seed layer; 상기 하부전극이 형성된 제1 금속 시드층 상부 전면에 감광막을 형성하고, 상기 감광막에 상기 하부전극의 표면을 노출시키는 기설정된 깊이로 오픈된 비아홀과 표면에서 상기 비아홀보다 짧은 깊이로 얕게 오픈된 트렌치를 형성하는 단계;Forming a photoresist film on the entire upper surface of the first metal seed layer on which the lower electrode is formed, and opening the via hole to a predetermined depth to expose the surface of the lower electrode on the photoresist film and a shallower open trench at a surface shorter than the via hole. Forming; 상기 비아홀과 트렌치가 형성된 결과물 상부에 제2 배리어층 및 제2 금속 시드층을 형성하고, 전면에 무기(inorganic) 바닥부반사방지코팅막(Bottom Anti-Reflection Coating: BARC)을 형성한 후, 상기 제2 금속 시드층의 표면이 오픈될 때까지 에치백(etch back)을 진행하는 단계;After forming the second barrier layer and the second metal seed layer on the via hole and the trench formed result, and forming an inorganic bottom anti-reflection coating (BARC) on the front, the second Etch back until the surface of the metal seed layer is opened; 표면이 오픈된 상기 제2 금속 시드층을 산화시켜 산화막을 형성하고, 상기 무기 BARC막을 제거한 후, 구리 도금을 실시하는 단계; 및Oxidizing the second open metal seed layer to form an oxide film, removing the inorganic BARC film, and then performing copper plating; And 상기 구리 도금 실시 후, 평탄화 공정을 실시하고, 상기 감광막과 상기 제1 및 제2 배리어층, 그리고 제1 및 제2 금속 시드층을 제거하는 단계;를 포함하는 반도체 소자의 RF 인덕터 제조 방법.And performing a planarization process after the copper plating, and removing the photoresist, the first and second barrier layers, and the first and second metal seed layers. 제1항에 있어서,The method of claim 1, 상기 감광막은 포지티브 포토레지스트인 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.And the photosensitive film is a positive photoresist. 제1항에 있어서,The method of claim 1, 상기 무기 BARC막은 DUO, Spin-On-Glass와 같은 평탄화 물질을 사용하는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.The inorganic BARC film is a RF inductor manufacturing method of a semiconductor device, characterized in that using a planarizing material such as DUO, Spin-On-Glass. 제1항에 있어서,The method of claim 1, 상기 무기 BARC막을 제거하기 위하여 플루오린 아민(fluorine Amine) 수용액을 사용하는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.Method for manufacturing an RF inductor of a semiconductor device, characterized in that to use an aqueous solution of fluorine amine (fluorine amine) to remove the inorganic BARC film. 제1항에 있어서,The method of claim 1, 상기 무기 BRAC막을 제거하는 동안에도 인덕터 표면의 산화막이 계속 유지되는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.And the oxide film on the surface of the inductor is maintained even while the inorganic BRAC film is removed. 제1항에 있어서,The method of claim 1, 상기 산화막이 형성된 부분과 산화막이 형성되지 않은 부분에 구리 도금되는 속도를 달리하는 방식을 사용하는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.The method of manufacturing an RF inductor of a semiconductor device, characterized in that using a method of varying the rate of copper plating on the portion where the oxide film is formed and the portion where the oxide film is not formed.
KR1020050032441A 2005-04-19 2005-04-19 Method for fabricating rf inductor of semiconductor device KR101147353B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032441A KR101147353B1 (en) 2005-04-19 2005-04-19 Method for fabricating rf inductor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032441A KR101147353B1 (en) 2005-04-19 2005-04-19 Method for fabricating rf inductor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060110181A KR20060110181A (en) 2006-10-24
KR101147353B1 true KR101147353B1 (en) 2012-05-22

Family

ID=37616155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032441A KR101147353B1 (en) 2005-04-19 2005-04-19 Method for fabricating rf inductor of semiconductor device

Country Status (1)

Country Link
KR (1) KR101147353B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088512A (en) * 2001-05-17 2002-11-29 마젤텔레콤 주식회사 Variable inductor using radio frequency micro electronic mechanical system switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088512A (en) * 2001-05-17 2002-11-29 마젤텔레콤 주식회사 Variable inductor using radio frequency micro electronic mechanical system switch

Also Published As

Publication number Publication date
KR20060110181A (en) 2006-10-24

Similar Documents

Publication Publication Date Title
US9911646B2 (en) Self-aligned double spacer patterning process
US6355399B1 (en) One step dual damascene patterning by gray tone mask
KR100810895B1 (en) the semiconductor device and the manufacturing method thereof
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
US6900141B2 (en) Method of forming a resist pattern and fabricating tapered features
US8753976B1 (en) Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material
KR100796509B1 (en) Method of manufacturing semiconductor device
KR101147353B1 (en) Method for fabricating rf inductor of semiconductor device
KR100947458B1 (en) Method of manufacturing inductor in a semiconductor device
KR100836505B1 (en) Method of etching semiconduct's insulating layer
KR100998963B1 (en) Method for manufacturing rf inductor of the semiconductor device
KR100998961B1 (en) Method for manufacturing inductor of the semiconductor device
US11211258B2 (en) Method of addressing dissimilar etch rates
KR100434840B1 (en) Method for fabricating semiconductor devices by using pattern with three-dimensional
KR100598308B1 (en) Method of forming a damascene pattern in a semiconductor device
KR101158394B1 (en) Method for fabricating inductor semiconductor device
KR100577016B1 (en) Method for manufacturing RF inductor of the semiconductor device
KR20050045673A (en) Method for manufacturing inductor of the semiconductor device
KR20070046379A (en) Method of manufacturing semiconductor device
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
KR100470125B1 (en) Method for fabricating multi-level damascene pattern
KR100731009B1 (en) Method for etching dual damascene of semiconductor device
CN103296039A (en) Method for etching deep groove of back lighting type image sensor
KR19990003876A (en) How to make a cell projection mask
KR20020002932A (en) Method for forming gate electrode of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee