KR101146979B1 - 유기 메모리 소자 - Google Patents

유기 메모리 소자 Download PDF

Info

Publication number
KR101146979B1
KR101146979B1 KR1020050114040A KR20050114040A KR101146979B1 KR 101146979 B1 KR101146979 B1 KR 101146979B1 KR 1020050114040 A KR1020050114040 A KR 1020050114040A KR 20050114040 A KR20050114040 A KR 20050114040A KR 101146979 B1 KR101146979 B1 KR 101146979B1
Authority
KR
South Korea
Prior art keywords
electrode
memory device
layer
organic
gate electrode
Prior art date
Application number
KR1020050114040A
Other languages
English (en)
Other versions
KR20070065953A (ko
Inventor
드미트리 밀로프조로프
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020050114040A priority Critical patent/KR101146979B1/ko
Publication of KR20070065953A publication Critical patent/KR20070065953A/ko
Application granted granted Critical
Publication of KR101146979B1 publication Critical patent/KR101146979B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 반도체를 이용한 플렉서블 비휘발성 유기 메모리 소자를 위하여, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극 상의 게이트 절연막과, 상기 게이트 전극의 상부에 상기 게이트 전극으로부터 절연되도록 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 실록시레인(siloxirane)층을 구비하는 것을 특징으로 하는 유기 메모리 소자를 제공한다.

Description

유기 메모리 소자{Organic memory device}
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 메모리 소자를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 바람직한 다른 일 실시예에 따른 유기 메모리 소자를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 메모리 소자를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 메모리 소자를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 게이트 전극
13; 소스 전극 및 드레인 전극 15: 게이트 절연막
17: 유기 반도체층 18: 실록시레인(siloxirane)층
본 발명은 유기 메모리 소자에 관한 것으로서, 더 상세하게는 유기 반도체를 이용한 비휘발성 플렉서블 유기 메모리 소자에 관한 것이다.
유기 메모리 소자들은 비휘발성 유기 메모리 소자들과 휘발성 유기 메모리 소자들로서 대별된다. 비휘발성 유기 메모리 소자들의 예로서 롬(Read Only Memory), 피롬(Programmable Read Only Memory), 이피롬(Erasable Programmable Read Only Memory), 이이피롬(Electrically Erasable Programmable Read Only Memory) 및 플래시 이이피롬(Flash EEPROM)을 들 수 있고, 휘발성 유기 메모리 소자들의 예로서 램(Random Access Memory)을 들 수 있다.
비휘발성 유기 메모리 소자들은 전력을 차단한 경우에도 저장된 정보의 보유가 가능하고 저장된 정보를 사용자가 지울 수 있으며 또한 소정의 프로그래밍이 가능한 장점을 가지므로, 시스템의 시작, 구성(configuration) 및 식별(identification)의 목적들을 위한 근본적 정보를 저장하는 기능을 수행한다.
최근 각종 전자장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다. 그러나 종래의 유기 메모리 소자들은 유기물로 이루어지지 않아 이러한 플렉서블 특성을 만족시키지 못한다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 유기 반도체를 이용한 비휘발성 플렉서블 유기 메모리 소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 기판 과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극 상의 게이트 절연막과, 상기 게이트 전극의 상부에 상기 게이트 전극으로부터 절연되도록 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 실록시레인(siloxirane)층을 구비하는 것을 특징으로 하는 유기 메모리 소자를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 실록시레인층과, 상기 실록시레인층 상에 배치된 게이트 절연막과, 상기 게이트 절연막 상에 배치된 게이트 전극을 구비하는 것을 특징으로 하는 유기 메모리 소자를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 게이트 절연막은 무기물로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 실록시레인층의 상면은 폴리머로 코팅된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 실록시레인층의 상기 게이트 절연막 방향의 면은 폴리머로 코팅된 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 메모리 소자를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 기판(10) 상에 게이트 전극(11), 게이트 절연막(15), 소스 전극 및 드레인 전극(13), 유기 반도체층(17) 및 실록시레인(siloxirane)층(18)이 구비되어 있다.
기판(10)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다. 기판 상에 구비된 게이트 전극(11)은 다양한 도전성 물질로 형성될 수 있는데, 예컨대 MoW 등으로 구비될 수 있다. 그리고 이 게이트 전극(11)을 덮는 게이트 절연막(15)은 무기물로 구비될 수 있는데, 이러한 무기물로는 실리콘 옥사이드 등을 이용할 수 있다.
한편, 게이트 전극(11)의 상부에 게이트 전극(11)으로부터 절연되도록 소스 전극 및 드레인 전극(13)이 구비된다. 도 1에서는 소스 전극 및 드레인 전극(13)이 게이트 절연막(15) 상에 구비된 것으로 도시되어 있다. 그리고 이 소스 전극 및 드레인 전극(13)에 각각 접하도록 유기 반도체층(17)이 구비된다.
이러한 유기 반도체층(17)은 반도체 특성을 갖는 유기물로 이루어지는데, 예컨대 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜 -헤테로고리방향족 공중합체 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 구비하는 물질일 수 있다. 이러한 유기 반도체층(17)은 잉크젯 프린팅법, 스탬핑(stamping)법, 디핑(dipping)법 또는 스핀 코팅법 등의 다양한 방법으로 형성될 수 있다.
그리고 이러한 유기 반도체층(17)을 덮도록, 혹은 유기 반도체층(17) 상에 실록시레인(siloxirane)층(18)이 구비된다. 이러한 실록시레인층(18)을 이루는 실록시레인은 미국 폴리머 어드밴스(POLYMER ADVANCE)사 제품인 고성능 코팅재료인데, 무기 및 유기계 고분자 촉매에 의한 3차원으로 고밀도 가교화된 열경화성 수지로서, 실리콘 옥사이드관능기에 의한 탁월한 내부식성과 내열성, 그리고 에폭시 관능기가 갖고있는 강한 결합력을 동시에 발휘하는 특수코팅재료이다. 이러한 실록시레인에는 구조내에 수분열화에 약한 수산기나 에스테르 관능기가 없고, 가정도가 고밀도로서 우수한 내화성을 발휘할뿐만 아니라 강도 및 유연성 또한 우수하다.
이러한 구조를 갖는 메모리 소자는 소스 전극과 드레인 전극 사이의 누설전류를 이용하여 0 또는 1의 데이터를 판별한다(Reading).
먼저 게이트 전극(11)에 전기적 신호를 인가하지 않고 소스 전극과 드레인 전극(13)에 전기적 신호를 인가하여 소스 전극과 드레인 전극(13) 사이에 전위차가 존재하도록 하면, 누설전류에 의해 10-12A 내지 10-10A의 전류가 흐르게 된다. 본 실시예에 따른 메모리 소자는 이와 같은 전류가 흐를 경우 이를 0으로 인식한다.
한편, 상기와 같은 메모리 소자에 있어서 게이트 전극(11)에 문턱 전압 이상의 크기의 전압을 인가하면 유기 반도체층(17)과 게이트 절연막(18) 사이에 전하가 축적되는데, 이는 게이트 전극(11)에 인가되었던 전기적 신호를 제거할 경우 그 전하의 양이 줄어들지만 게이트 전극(11)에 최초 전기적 신호를 인가하기 전 보다는 그 양이 많게 된다. 따라서, 게이트 전극(11)에 전기적 신호를 인가하고 이를 제거한 후에 게이트 전극(11)에 전기적 신호를 인가하지 않고 소스 전극과 드레인 전극(13)에 전기적 신호를 인가하여 소스 전극과 드레인 전극(13) 사이에 전위차가 존재하도록 하면, 더 큰 누설전류, 즉 10-8A 내지 10-7A의 전류가 흐르게 된다. 이러한 누설전류의 크기는 전술한 메모리 소자에 저장된 데이터가 0일 경우의 누설전류의 크기보다 현저하게 크다. 본 실시예에 따른 메모리 소자는 이와 같은 크기의 전류가 흐를 경우 이를 1로 인식한다.
데이터의 입력은 게이트 전극(11)에 적절한 전기적 신호를 인가함으로써 이루어진다. 즉, 전술한 바와 같이 게이트 전극(11)에 문턱 전압 이상의 크기의 전기적 신호를 인가할 경우 1이 입력된다. 이 데이터를 삭제하여 0의 데이터를 입력할 경우에는, 게이트 전극(11)에 문턱 전압 이상의 크기를 갖되 극성이 반대인 전기적 신호를 인가하여 유기 반도체층(17)과 게이트 절연막(18) 사이에 축적된 전하를 제거함으로써 이루어진다.
이와 같이, 게이트 전극(11)에 전기적 신호를 인가하여 0과 1을 입력할 수 있으며, 소스 전극과 드레인 전극(13) 사이에 전위차가 존재하도록 하여 그 사이의 전류의 크기를 측정함으로써 이 입력된 데이터를 읽을 수 있다. 또한, 일단 게이트 전극(11)에 전기적 신호가 인가되고 제거된 후에는 계속 그 데이터가 남아 있게 되어 비휘발성 메모리 소자로 기능하게 된다.
이와 같은 유기 메모리 소자는 반도체층(17)이 유기물로 이루어져 있으므로 플렉서블 특성이 좋은 바, 다양한 플렉서블 장치에 이용될 수 있다. 또한 전술한 바와 같이 데이터를 판별하는데 이용되는 누설전류의 크기가 매우 작아 그 소비전력이 매우 작다는 장점이 있다.
한편, 도 2에 도시된 바와 같이 실록시레인층(18)의 상면이 폴리머(19)로 코팅되도록 할 수 있다. 이를 통해 그 하부의 유기 반도체층(17) 및 실록시레인층(18)을 보호할 수 있으며, 또한 게이트 전극(11)에 문턱 전압 이상의 크기의 전기적 신호를 인가하고 이를 제거함으로써 데이터 1을 입력할 시 소스 전극과 드레인 전극(13) 사이의 누설전류의 크기를 더 증가시킬 수 있다.
본 실시예에 따른 유기 메모리 소자는 게이트 전극(11)이 하부에 배치된 바텀 게이트형 메모리 소자이나, 물론 본 발명이 이에 한정되는 것은 아니다. 즉, 도 3에 도시된 본 발명의 바람직한 다른 일 실시예에 따른 유기 메모리 소자와 같이 게이트 전극(11)이 소스 전극 및 드레인 전극(13)의 상부에 배치될 수도 있다. 그리고 도 4에 도시된 본 발명의 바람직한 또 다른 일 실시예에 다른 유기 메모리 소자와 같이 이 경우에도 실록시레인층(18)의 게이트 절연막(15) 방향의 면이 폴리머 (19)로 코팅되도록 할 수도 있다.
상기한 바와 같이 이루어진 본 발명의 유기 메모리 소자에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 메모리 소자의 반도체층이 유기물로 이루어지도록 하여 플렉서블 특성을 향상시킴으로써, 다양한 플렉서블 장치에 이용될 수 있다.
둘째, 데이터를 판별하는데 이용되는 누설전류의 크기가 매우 작으므로 그 소비전력을 획기적으로 낮출 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (5)

  1. 기판;
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극 상의 게이트 절연막;
    상기 게이트 전극의 상부에 상기 게이트 전극으로부터 절연되도록 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 유기 반도체층을 덮는 실록시레인(siloxirane)층;을 구비하는 것을 특징으로 하는 유기 메모리 소자.
  2. 기판;
    상기 기판 상에 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층;
    상기 유기 반도체층을 덮는 실록시레인층;
    상기 실록시레인층 상에 배치된 게이트 절연막; 및
    상기 게이트 절연막 상에 배치된 게이트 전극;을 구비하는 것을 특징으로 하는 유기 메모리 소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 게이트 절연막은 무기물로 구비되는 것을 특징으로 하는 유기 메모리 소자.
  4. 제 1항에 있어서,
    상기 실록시레인층의 상면은 폴리머로 코팅된 것을 특징으로 하는 유기 메모리 소자.
  5. 제 2항에 있어서,
    상기 실록시레인층의 상기 게이트 절연막 방향의 면은 폴리머로 코팅된 것을 특징으로 하는 유기 메모리 소자.
KR1020050114040A 2005-11-28 2005-11-28 유기 메모리 소자 KR101146979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050114040A KR101146979B1 (ko) 2005-11-28 2005-11-28 유기 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114040A KR101146979B1 (ko) 2005-11-28 2005-11-28 유기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20070065953A KR20070065953A (ko) 2007-06-27
KR101146979B1 true KR101146979B1 (ko) 2012-05-23

Family

ID=38365053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114040A KR101146979B1 (ko) 2005-11-28 2005-11-28 유기 메모리 소자

Country Status (1)

Country Link
KR (1) KR101146979B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051804A (ko) 2015-11-02 2017-05-12 경북대학교 산학협력단 절연체 고분자 물질을 이용한 저전압 구동 유기 메모리 디바이스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190370A1 (en) 2001-04-26 2002-12-19 Song-Hua Shi Siloxirane based no-flow underfill material
US20030080437A1 (en) 2001-10-26 2003-05-01 Intel Corporation Electronic assembly with filled no-flow underfill and methods of manufacture
JP2003163331A (ja) 2001-11-28 2003-06-06 Ricoh Co Ltd 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置
JP2004111856A (ja) 2002-09-20 2004-04-08 Ricoh Co Ltd 不揮発性有機半導体記憶素子、その製造方法、及び非接触情報管理表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190370A1 (en) 2001-04-26 2002-12-19 Song-Hua Shi Siloxirane based no-flow underfill material
US20030080437A1 (en) 2001-10-26 2003-05-01 Intel Corporation Electronic assembly with filled no-flow underfill and methods of manufacture
JP2003163331A (ja) 2001-11-28 2003-06-06 Ricoh Co Ltd 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置
JP2004111856A (ja) 2002-09-20 2004-04-08 Ricoh Co Ltd 不揮発性有機半導体記憶素子、その製造方法、及び非接触情報管理表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051804A (ko) 2015-11-02 2017-05-12 경북대학교 산학협력단 절연체 고분자 물질을 이용한 저전압 구동 유기 메모리 디바이스

Also Published As

Publication number Publication date
KR20070065953A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
Baeg et al. Controllable shifts in threshold voltage of top‐gate polymer field‐effect transistors for applications in organic nano floating gate memory
Li et al. High‐Performance Nonvolatile Organic Field‐Effect Transistor Memory Based on Organic Semiconductor Heterostructures of Pentacene/P13/Pentacene as Both Charge Transport and Trapping Layers
US6812509B2 (en) Organic ferroelectric memory cells
Kang et al. Printed, flexible, organic nano‐floating‐gate memory: Effects of metal nanoparticles and blocking dielectrics on memory characteristics
Baeg et al. High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory
JP4142346B2 (ja) 電界効果トランジスタを含む装置および情報を電子的に蓄積および読み出す方法および複数のメモリセルを含むメモリ
US6844608B2 (en) Reversible field-programmable electric interconnects
JP2005183619A5 (ko)
JP2004128471A (ja) 不揮発メモリ装置
KR101295888B1 (ko) 저항형 메모리 장치 및 그 제조 방법
Liu et al. Non‐Volatile Organic Memory Elements Based on Carbon‐Nanotube‐Enabled Vertical Field‐Effect Transistors
JP2005501398A (ja) 複合分子材料を使用したフローティングゲートメモリデバイス
KR100483593B1 (ko) 비휘발성 메모리 소자와 그 행렬 디스플레이 패널
KR102097568B1 (ko) 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
EP2779261A1 (en) Ferroelectric field-effect transistor
KR100680001B1 (ko) 고분자 전하 저장층을 이용한 유기 전계효과 트랜지스터기반 비휘발성 유기물 트랜지스터 메모리 및 그 제조방법
US6787832B2 (en) Semiconductor memory cell and semiconductor memory device
US20090127544A1 (en) Method for producing organic electronic devices on solvent-and/or temperature-sensitive plastic substrates
KR101146979B1 (ko) 유기 메모리 소자
JP2006519483A (ja) 有機メモリ装置及びそのためのドライバ回路
JP4946438B2 (ja) 半導体装置、その製造方法及び電子装置
KR101061053B1 (ko) 전하 트랩층을 갖는 비휘발성 유기 메모리 소자
US20060118780A1 (en) Organo-resistive memory unit
KR101630677B1 (ko) 유기 메모리 소자 및 그 제조 방법
KR20010113555A (ko) 비휘발성 반도체 기억장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8