KR101140142B1 - Multi-layerd Power combine/divide device - Google Patents

Multi-layerd Power combine/divide device Download PDF

Info

Publication number
KR101140142B1
KR101140142B1 KR1020100080332A KR20100080332A KR101140142B1 KR 101140142 B1 KR101140142 B1 KR 101140142B1 KR 1020100080332 A KR1020100080332 A KR 1020100080332A KR 20100080332 A KR20100080332 A KR 20100080332A KR 101140142 B1 KR101140142 B1 KR 101140142B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
peripheral
dielectric
layer
terminal
Prior art date
Application number
KR1020100080332A
Other languages
Korean (ko)
Other versions
KR20120017621A (en
Inventor
육종관
홍영표
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020100080332A priority Critical patent/KR101140142B1/en
Publication of KR20120017621A publication Critical patent/KR20120017621A/en
Application granted granted Critical
Publication of KR101140142B1 publication Critical patent/KR101140142B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type

Landscapes

  • Waveguide Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층 구조의 전력 합성/분배 장치가 제공된다. 다층 구조의 전력 합성/분배 장치는 제1 도전막 상의 제1 유전막, 상기 제1 유전막 상의 제2 도전막, 상기 제2 도전막 상의 제2 유전막, 상기 제1 유전막의 중앙부를 관통하는 중앙 단자, 상기 제1 유전막의 상기 중앙부와 상기 제1 유전막의 가장자리 사이의 주변부분을 관통하고 서로 이격된 주변 단자들을 포함하되, 상기 주변 단자들 중 적어도 어느 하나는 상기 제2 유전막을 관통한다. A power synthesis / distribution device of a multilayer structure is provided. The multi-layer power synthesizing / distributing apparatus includes a first dielectric film on a first conductive film, a second conductive film on the first dielectric film, a second dielectric film on the second conductive film, a central terminal passing through a central portion of the first dielectric film, And peripheral terminals spaced apart from and spaced apart from each other between the center portion of the first dielectric layer and the edge of the first dielectric layer, at least one of the peripheral terminals penetrates through the second dielectric layer.

Description

다층 구조의 전력 합성/분배 장치{Multi-layerd Power combine/divide device}Multi-layered Power combine / divide device

본 발명은 다층 구조의 전력 합성/분배 장치에 관한 것이다. The present invention relates to a power synthesis / distribution device of a multilayer structure.

전력 합성기/분배기는 다수의 증폭기들의 전력 합성 및 분배, 또는 배열 안테나의 빔형성(beam-forming)을 구현하기 위해 필요한 소자이다. 특히 방사형 도파관 (radial waveguide) 구조는 낮은 삽입손실과 높은 전력 전달 특성 등과 같은 장점으로 인해 전송 선로로써 마이크로파 및 밀리미터파 대역의 시스템에서 광범위하게 사용된다. 그러나 방사형 도파관은 크고 무거울 뿐만 아니라, 고가의 제작 비용을 요구하는 문제점을 갖고 있다. 최근에는 이러한 방사형 도파관의 장점을 활용하고, 단점을 보안하기 위해 일반적인 인쇄 회로 기판(printed circuit board)에 메탈릭 비아 홀을 주기적으로 배열하여 방사형 도파관과 유사한 동작 특성을 갖는 기판 집적 도파관(substrate integrated waveguide)에 대한 연구가 활발히 진행되고 있다.A power synthesizer / divider is a device necessary for implementing power synthesis and distribution of multiple amplifiers, or beam-forming of an array antenna. Radial waveguide structures, in particular, are widely used in microwave and millimeter wave systems as transmission lines due to their low insertion loss and high power transfer characteristics. Radial waveguides, however, have problems that are not only large and heavy, but also require expensive manufacturing costs. Recently, in order to take advantage of the radial waveguide and to secure the disadvantage, the substrate integrated waveguide having a similar operation characteristic to the radial waveguide by periodically arranging metallic via holes in a general printed circuit board. There is an active research on.

본 발명의 일 기술적 과제는 고집적화에 최적화된 다층 구조의 전력 합성/분배 장치를 제공하는 데 있다. One technical problem of the present invention is to provide a power synthesis / distribution device having a multilayer structure optimized for high integration.

본 발명의 다른 기술적 과제는 고효율에 최적화된 다층 구조의 전력 합성/분배 장치를 제공하는 데 있다. Another technical problem of the present invention is to provide a power synthesis / distribution device having a multilayer structure optimized for high efficiency.

본 발명의 또 다른 기술적 과제는 고신뢰성을 갖는 다층 구조의 전력 합성/분배 장치를 제공하는 데 있다. Another technical problem of the present invention is to provide a power synthesis / distribution device having a high reliability multilayer structure.

상기 기술적 과제를 해결하기 위해 본 발명은 다층 구조의 전력 합성/분배 장치를 제공한다. 상기 다층 구조의 전력 합성/분배 장치는 제1 도전막 상의 제1 유전막, 상기 제1 유전막 상의 제2 도전막, 상기 제2 도전막 상의 제2 유전막, 상기 제1 유전막의 중앙부를 관통하는 중앙 단자, 상기 제1 유전막의 상기 중앙부와 상기 제1 유전막의 가장자리 사이의 주변부분을 관통하고, 서로 이격된 주변 단자들을 포함하되, 상기 주변 단자들 중 적어도 어느 하나는 상기 제2 유전막을 관통한다. In order to solve the above technical problem, the present invention provides a power synthesis / distribution device having a multilayer structure. The multi-layer power synthesizing / distributing apparatus includes a first terminal on a first conductive layer, a second conductive layer on the first dielectric layer, a second dielectric layer on the second conductive layer, and a central terminal passing through a central portion of the first dielectric layer. And peripheral terminals spaced apart from each other through the peripheral portion between the center portion of the first dielectric layer and the edge of the first dielectric layer, wherein at least one of the peripheral terminals passes through the second dielectric layer.

상기 다층 구조의 전력 합성/분배 장치는 상기 제2 유전막 상에 위치하고, 상기 어느 하나의 주변 단자와 연결된 소자 연결부를 더 포함할 수 있다. The multi-layer power synthesizing / distributing device may further include a device connection part disposed on the second dielectric layer and connected to any one peripheral terminal.

상기 소자 연결부는 상기 어느 하나의 주변 단자에서 상기 제2 유전막의 가장자리로 연장할 수 있다. The device connection part may extend from one of the peripheral terminals to an edge of the second dielectric layer.

상기 소자 연결부는 상기 제2 유전막의 가장자리로 연장할수록 폭이 증가할 수 있다. The device connection portion may increase in width as it extends to the edge of the second dielectric layer.

상기 어느 하나의 주변 단자는 상기 제1 도전막에 인접한 일단 및 상기 일단에 대향하는 타단을 포함하고, 상기 제2 유전막은 상기 제1 유전막에 인접한 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고, 상기 어느 하나의 주변 단자의 상기 타단은 상기 제2 유전막의 상기 제2 면과 공면을 이룰 수 있다. The one peripheral terminal includes one end adjacent to the first conductive layer and the other end opposite to the one end, and the second dielectric layer includes a first surface adjacent to the first dielectric layer and a second surface facing the first surface. And the other end of the one peripheral terminal may be coplanar with the second surface of the second dielectric layer.

상기 중앙 단자는 상기 제1 도전막에 인접한 일단 및 상기 제2 도전막에 인접한 타단을 포함하고, 상기 중앙 단자의 상기 타단은 상기 제2 유전막의 상기 제1 면과 공면을 이룰 수 있다. The center terminal may include one end adjacent to the first conductive layer and the other end adjacent to the second conductive layer, and the other end of the center terminal may be coplanar with the first surface of the second dielectric layer.

상기 어느 하나의 주변 단자의 급전 방향은 상기 제2 유전막에서 상기 제1 유전막을 향하는 제1 방향이고, 상기 중앙 단자의 급전 방향은 상기 제1 방향에 반평행한 제2 방향일 수 있다. The feeding direction of one of the peripheral terminals may be a first direction from the second dielectric layer toward the first dielectric layer, and the feeding direction of the center terminal may be a second direction antiparallel to the first direction.

상기 중앙 단자, 및 상기 주변 단자들은 상기 제1 및 제2 도전막들과 절연될 수 있다. The center terminal and the peripheral terminals may be insulated from the first and second conductive layers.

상기 주변 단자들은 상기 중앙 단자로부터 동일한 거리에 위치할 수 있다. The peripheral terminals may be located at the same distance from the center terminal.

상기 다층 구조의 전력 합성/분배 장치는 상기 제1 유전막의 가장자리를 관통하여, 상기 제1 및 제2 도전막을 연결하는 복수의 비아 플러그들을 더 포함할 수 있다. The multi-layer power synthesizing / distributing apparatus may further include a plurality of via plugs penetrating the edge of the first dielectric layer and connecting the first and second conductive layers.

본 발명의 다른 실시 예에 따른 다층 구조의 전력 합성/분배 장치는 유전막을 관통하는 중앙 단자 및 상기 유전막을 관통하고, 상기 중앙 단자를 중심으로 동일한 거리에 서로 이격되어 배치된 주변 단자들을 포함하되, 상기 주변 단자들의 길이는 상기 중앙 단자의 길이보다 길 수 있다. The multi-layer power synthesizing / distributing apparatus according to another embodiment of the present invention includes a central terminal penetrating through the dielectric film and peripheral terminals spaced apart from each other at the same distance with respect to the center terminal, The length of the peripheral terminals may be longer than the length of the center terminal.

상기 유전막은 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고, 상기 유전막의 상기 제2 면으로부터 돌출된 상기 주변 단자들의 일단들과 각각 연결되고, 상기 전력 합성/분배 장치는 상기 중앙 단자로부터 방사(放射)하는 소자 연결부들을 더 포함할 수 있다. The dielectric layer includes a first side and a second side opposite to the first side, each of which is connected to one end of the peripheral terminals protruding from the second side of the dielectric layer, wherein the power synthesizing / distributing device comprises: The device may further include device connections that radiate from the central terminal.

상기 소자 연결부들은 상기 제1 면과 평행하게 방사(放射)하고, 서로 이격될 수 있다. The device connecting portions may radiate in parallel to the first surface and may be spaced apart from each other.

상기 다층 구조의 전력 합성/분배 장치는 상기 소자 연결부들 및 상기 유전막 사이에 배치된 추가 유전막, 상기 추가 유전막 및 상기 유전막 사이의 제1 도전막, 및 상기 유전막의 상기 제2 면 상의 제2 도전막을 더 포함할 수 있다. The multi-layer power synthesizing / distributing apparatus may further include an additional dielectric layer disposed between the device connection portions and the dielectric layer, a first conductive layer between the additional dielectric layer and the dielectric layer, and a second conductive layer on the second surface of the dielectric layer. It may further include.

상기 유전막의 상기 제1 면에 인접한 상기 중앙 단자의 일단은 상기 유전막으로부터 돌출되되, 상기 중앙 단자의 상기 일단이 상기 제1 면으로부터 돌출된 것보다, 상기 주변 단자들의 상기 일단들이 상기 제2 면으로부터 더 돌출될 수 있다. One end of the central terminal proximate to the first surface of the dielectric film protrudes from the dielectric film, and the one ends of the peripheral terminals are protruded from the second surface than the one end of the central terminal protrudes from the first surface. It may protrude further.

본 발명의 실시 예에 따르면, 제1 도전막 상에 차례로 적층된 제1 유전막, 제2 도전막, 및 제2 유전막이 배치된다. 중앙 단자는 제1 유전막의 중앙부를 관통하고, 주변 단자는 제1 유전막 및 제2 유전막을 관통하여, 주변 단자의 일단은 제1 유전막으로부터 돌출될 있다. 주변 단자의 상기 일단에 외부 전자 소자와 전기적 연결을 위한 소자 연결부가 배치되어, 외부 전자 소자와 주변 단자를 안정적으로 연결할 수 있다. 이로 인해, 고신뢰성 및 고집적화된 다층 구조의 전력 합성/분배 장치가 제공될 수 있다. According to an embodiment of the present invention, a first dielectric film, a second conductive film, and a second dielectric film sequentially stacked on the first conductive film are disposed. The central terminal penetrates the central portion of the first dielectric layer, the peripheral terminal penetrates through the first dielectric layer and the second dielectric layer, and one end of the peripheral terminal protrudes from the first dielectric layer. An element connecting portion for electrical connection with an external electronic element is disposed at one end of the peripheral terminal, thereby stably connecting the external electronic element with the peripheral terminal. As a result, a high reliability and highly integrated multilayer structure of power synthesis / distribution apparatus can be provided.

도 1 은 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 사시도이다.
도 2 는 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 도면이다.
도 3a 및 도 3b 는 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 것으로, 각각 도 1 의 I-I' 및 II-II' 을 따라 취한 단면도들이다. 1 is a perspective view illustrating a power synthesis / distribution device of a multilayer structure according to an embodiment of the present invention.
2 is a view for explaining a power synthesis / distribution apparatus of a multi-layer structure according to an embodiment of the present invention.
3A and 3B are cross-sectional views taken along lines II ′ and II-II ′ of FIG. 1 to illustrate a power synthesis / distribution apparatus having a multilayer structure according to an embodiment of the present invention.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 수 있다. Objects, other objects, features and advantages of the present invention can be easily understood through the following preferred embodiments associated with the accompanying drawings.

본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치가 설명된다. A power synthesis / distribution apparatus of a multilayer structure according to an embodiment of the present invention is described.

도 1 은 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 사시도이고, 도 2 는 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 도면으로, 설명의 편의를 위해 중앙 및 주변 단자들과 소자 연결부만을 도시였고, 인식의 편의를 위해 중앙 및 주변 단자들의 무늬를 생략하였다. 도 3a 및 도 3b 는 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치를 설명하기 위한 것으로, 각각 도 1 의 I-I' 및 II-II' 을 따라 취한 단면도들이다. 1 is a perspective view illustrating a power synthesis / distribution device of a multilayer structure according to an embodiment of the present invention, and FIG. 2 is a view illustrating a power synthesis / distribution device of a multilayer structure according to an embodiment of the present invention. For convenience of description, only the center and peripheral terminals and the element connecting portion are shown, and the pattern of the center and peripheral terminals is omitted for convenience of recognition. 3A and 3B are cross-sectional views taken along lines II ′ and II-II ′ of FIG. 1 to explain a power synthesis / distribution apparatus having a multilayer structure according to an embodiment of the present invention.

도 1, 도2, 도 3a 및 도 3b 를 참조하면, 제1 유전막(100)이 제공된다. 상기 제1 유전막(100)은 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함할 수 있다. 제1 유전막(100)의 상기 제1 면 상에 제1 도전막(110)이 배치될 수 있다. 제1 유전막(100)의 상기 제2 면 상에 제2 도전막(120)이 배치될 수 있다. 이로 인해, 제1 유전막(100)은 제1 및 제2 도전막들(110, 120) 사이에 개재될 수 있다. 제1 및 제2 도전막들(110, 120)은 서로 동일한 물질로 형성될 수 있다. 제2 도전막(120) 상에 제2 유전막(140)이 배치될 수 있다. 이로 인해, 제2 도전막(120)은 제1 및 제2 유전막들(100, 140) 사이에 개재될 수 있다. 제1 및 제2 유전막들(100, 140)은 서로 동일한 물질로 형성될 수 있다. 유전막들(100, 140), 및 도전막들(110, 120)은 서로 교대로 적층될 수 있다. 1, 2, 3A, and 3B, a first dielectric film 100 is provided. The first dielectric layer 100 may include a first surface and a second surface opposite to the first surface. The first conductive layer 110 may be disposed on the first surface of the first dielectric layer 100. The second conductive layer 120 may be disposed on the second surface of the first dielectric layer 100. Therefore, the first dielectric layer 100 may be interposed between the first and second conductive layers 110 and 120. The first and second conductive layers 110 and 120 may be formed of the same material. The second dielectric layer 140 may be disposed on the second conductive layer 120. As a result, the second conductive layer 120 may be interposed between the first and second dielectric layers 100 and 140. The first and second dielectric layers 100 and 140 may be formed of the same material as each other. The dielectric layers 100 and 140 and the conductive layers 110 and 120 may be alternately stacked with each other.

제1 및 제2 도전막들(110, 120)은 제1 유전막(100)의 상기 제1 및 제2 면들을 각각 노출하는 개구부들을 포함할 수 있다. 제1 도전막(110)은 제1 유저막(100)의 상기 제1 면을 노출하는 제1 중앙 개구부(112) 및 제1 주변 개구부들(114)을 포함할 수 있다. 제1 중앙 개구부(112)는 제1 유전막(100)의 상기 제1 면의 중앙부(central portion)를 노출할 수 있다. 제1 주변 개구부들(114)은 제1 유전막(100)의 상기 제1 면의 주변 부분들을 노출할 수 있다. 상기 주변 부분들은 제1 유전막(100)의 상기 제1 면의 상기 중앙부와 제1 유전막(100)의 상기 제1 면의 가장자리 사이에 있는 유전막(100)의 상기 제1 면의 부분들일 수 있다. The first and second conductive layers 110 and 120 may include openings exposing the first and second surfaces of the first dielectric layer 100, respectively. The first conductive layer 110 may include a first central opening 112 and first peripheral openings 114 exposing the first surface of the first user layer 100. The first central opening 112 may expose a central portion of the first surface of the first dielectric layer 100. The first peripheral openings 114 may expose peripheral portions of the first surface of the first dielectric layer 100. The peripheral portions may be portions of the first surface of the dielectric film 100 between the center portion of the first surface of the first dielectric film 100 and the edge of the first surface of the first dielectric film 100.

제1 주변 개구부들(114)은 제1 중앙 개구부(112)를 중심으로 동일한 거리로, 서로 이격되어 배열될 수 있다. 제1 도전막(110)이 제1 주변 개구부들(114)을 n(n 은 1 이상의 자연수)개 갖는 경우, 제1 주변 개구부들(114)은 제1 중앙 개구부(112)를 중심으로 360°/n 의 각도로 배열될 수 있다. 예를 들어, 제1 주변 개구부들(114)이 제1 내지 제8 개구부들을 갖는 경우, 상기 제1 개구부의 중심과 상기 제1 중앙 개구부(112)의 중심을 연결하고 제1 유전막(100)의 제1 면과 평행한 제1 가상의 직선은, 상기 제2 개구부의 중심과 제1 중앙 개구부(112)의 중심을 연결하고 상기 제1 가상의 직선과 평행한 제2 가상의 직선과, 45°의 각도를 이룰 수 있다.The first peripheral openings 114 may be arranged to be spaced apart from each other at the same distance with respect to the first central opening 112. When the first conductive layer 110 has n first peripheral openings 114 (n is a natural number of 1 or more), the first peripheral openings 114 may be 360 ° about the first central opening 112. can be arranged at an angle of / n. For example, when the first peripheral openings 114 have the first to eighth openings, the center of the first opening and the center of the first central opening 112 may be connected to each other to form the first dielectric layer 100. The first virtual straight line parallel to the first surface is 45 ° with the second virtual straight line connecting the center of the second opening and the center of the first central opening 112 and parallel to the first virtual straight line. Can achieve the angle of.

제2 도전막(120)은 제1 유전막(100)의 상기 제2 면을 노출하는 제2 중앙 개구부(122), 및 복수의 제2 주변 개구부들(124)을 포함할 수 있다. 제2 중앙 개구부(122)는 제1 유전막(100)의 상기 중앙부를 노출할 수 있다. 제2 주변 개구부들(124)은 제1 유전막(100)의 상기 중앙부와 제1 유전막(100)의 상기 가장자리 사이의 상기 주변 부분을 노출할 수 있다. The second conductive layer 120 may include a second central opening 122 exposing the second surface of the first dielectric layer 100 and a plurality of second peripheral openings 124. The second central opening 122 may expose the central portion of the first dielectric layer 100. The second peripheral openings 124 may expose the peripheral portion between the center portion of the first dielectric layer 100 and the edge of the first dielectric layer 100.

제2 주변 개구부들(124)은 제2 중앙 개구부(122)를 중심으로 동일한 거리로, 서로 이격되어 배열될 수 있다. 제2 도전막(120)이 제2 주변 개구부들(124)을 n(n 은 1 이상의 자연수)개 갖는 경우, 상술된 바와 같이, 제2 주변 개구부들(124)은 제2 중앙 개구부(122)를 중심으로 360°/n 의 각도로 배열될 수 있다. The second peripheral openings 124 may be spaced apart from each other at the same distance with respect to the second central opening 122. When the second conductive film 120 has n second peripheral openings 124 (n is a natural number of 1 or more), as described above, the second peripheral openings 124 may include the second central opening 122. It can be arranged at an angle of 360 ° / n about.

제1 및 제2 중앙 개구부(112, 122)는 제1 유전막(100)을 사이에 두고 정렬될 수 있다. 예를 들어, 제1 중앙 개구부(112)의 측벽에서 제2 중앙 개구부(122)의 측벽으로 연장하고 제1 중앙 개구부(112)의 상기 측벽과 평행한 가상의 직선은, 제2 중앙 개구부(122)의 측벽을 지날 수 있다. The first and second central openings 112 and 122 may be aligned with the first dielectric layer 100 interposed therebetween. For example, an imaginary straight line extending from the sidewall of the first central opening 112 to the sidewall of the second central opening 122 and parallel to the sidewall of the first central opening 112 is a second central opening 122. ) May pass through the sidewalls.

제1 및 제2 주변 개구부들(114, 124)은 제1 유전막(100)을 사이에 두고 서로 정렬될 수 있다. 예를 들어, 어느 하나의 제1 주변 개구부(114)의 측벽에서 어느 하나의 제2 주변 개구부(124)의 측벽으로 연장하고 상기 어느 하나의 제1 주변 개구부(114)의 측벽과 평행한 가상의 직선은, 상기 어느 하나의 제2 주변 개구부(124)의 측벽을 지날 수 있다.The first and second peripheral openings 114 and 124 may be aligned with each other with the first dielectric layer 100 interposed therebetween. For example, an imaginary portion extending from the sidewall of one of the first peripheral openings 114 to the sidewall of the second peripheral opening 124 and parallel to the sidewall of the one of the first peripheral openings 114. The straight line may pass through the side wall of the second peripheral opening 124.

제1 유전막(100)을 관통하는 복수의 단자들이 제공될 수 있다. 상기 복수의 단자들은 중앙 단자(102) 및 주변 단자들(104)을 포함할 수 있다. 주변 단자들은(104)은 중앙 단자(102)를 중심으로 2차원 적으로 배열되되, 중앙 단자(102)로부터 동일한 거리에 위치할 수 있다. 주변 단자들(104)의 길이는 중앙 단자(102)의 길이보다 길 수 있다. 도면에는 8 개의 주변 단자들(104)이 도시되었으나, 7 개 이하 또는 9 개 이상의 주변 단자들이 배치될 수 있다. A plurality of terminals penetrating through the first dielectric film 100 may be provided. The plurality of terminals may include a center terminal 102 and peripheral terminals 104. The peripheral terminals 104 may be two-dimensionally arranged around the center terminal 102, but may be located at the same distance from the center terminal 102. The length of the peripheral terminals 104 may be longer than the length of the center terminal 102. Although eight peripheral terminals 104 are illustrated in the drawing, seven or less or nine or more peripheral terminals may be disposed.

주변 단자들(104)과 중앙 단자(102)의 급전 방향은 서로 다를 수 있다. 주변 단자들(104)의 급전 방향은 서로 동일할 수 있다. 예를 들어, 주변 단자들(104)의 급전 방향은 제1 방향이고, 중아 단자(102)의 급전 방향은 상기 제1 방향에 반평행한(antiparallel) 제2 방향일 수 있다. 상기 제1 방향은 제2 유전막(140)에서 제1 유전막(100)을 향하는 방향이고, 제2 방향은 제1 유전막(100)에서 제2 유전막(140)을 향하는 방향일 수 있다. Feeding directions of the peripheral terminals 104 and the center terminal 102 may be different from each other. The feeding directions of the peripheral terminals 104 may be the same. For example, the feeding direction of the peripheral terminals 104 may be a first direction, and the feeding direction of the middle terminal 102 may be a second direction that is antiparallel to the first direction. The first direction may be a direction from the second dielectric layer 140 toward the first dielectric layer 100, and the second direction may be a direction from the first dielectric layer 100 toward the second dielectric layer 140.

중앙 단자(102)는 제1 및 제2 중앙 개구부들(112, 122)에 의해 노출된 유전막(100)의 상기 중앙부를 관통할 수 있다. 중앙 단자(102)는 제1 도전막(110)에 인접한 일단, 및 제2 도전막(120)에 인접한 타단을 포함할 수 있다. 중앙 단자(102)의 상기 일단은 제1 유전막(100)의 상기 제1 면으로부터 돌출될 수 있다. 중앙 단자(102)의 상기 타단은 제1 유전막(100)의 상기 제2 면과 실질적으로 공면을 이룰 수 있다.The central terminal 102 may penetrate the central portion of the dielectric film 100 exposed by the first and second central openings 112 and 122. The central terminal 102 may include one end adjacent to the first conductive layer 110 and the other end adjacent to the second conductive layer 120. The one end of the central terminal 102 may protrude from the first surface of the first dielectric layer 100. The other end of the center terminal 102 may be substantially coplanar with the second surface of the first dielectric layer 100.

중앙 단자(102)의 폭은 제1 중앙 개구부(112)의 폭보다 작을 수 있다. 중앙 단자(102)의 폭은 제2 중앙 개구부(122)의 폭보다 작을 수 있다. 중앙 단자(102)는 제1 및 제2 도전막들(110, 120)과 이격될 수 있다. 중앙 단자(102)는 제1 및 제2 도전막(110, 120)과 절연될 수 있다. The width of the central terminal 102 may be smaller than the width of the first central opening 112. The width of the central terminal 102 may be smaller than the width of the second central opening 122. The central terminal 102 may be spaced apart from the first and second conductive layers 110 and 120. The center terminal 102 may be insulated from the first and second conductive layers 110 and 120.

각 주변 단자들(104)은 제1 및 제2 주변 개구부들(114, 124)에 의해 노출된 제1 유전막(100)의 주변 부분들을 관통할 수 있다. 주변 단자들(104)의 폭은 일정할 수 있다. 주변 단자들(104)의 폭은 제1 주변 개구부들(114)의 폭보다 작을 수 있다. 주변 단자들(104)의 폭은 제2 주변 개구부들(124)의 폭보다 작을 수 있다. 주변 단자들(104)은 제1 및 제2 도전막(110, 120)으로부터 이격될 수 있다. 주변 단자들(104)은 제1 및 제2 도전막(110, 120)과 절연될 수 있다.Each of the peripheral terminals 104 may pass through peripheral portions of the first dielectric layer 100 exposed by the first and second peripheral openings 114 and 124. The width of the peripheral terminals 104 may be constant. The width of the peripheral terminals 104 may be smaller than the width of the first peripheral openings 114. The width of the peripheral terminals 104 may be smaller than the width of the second peripheral openings 124. The peripheral terminals 104 may be spaced apart from the first and second conductive layers 110 and 120. The peripheral terminals 104 may be insulated from the first and second conductive layers 110 and 120.

주변 단자들(104)은 제2 유전막(140)을 더 관통할 수 있다. 주변 단자들(104)은 제1 도전막(110)에 인접한 일단들 및 제2 도전막(120)에 인접한 타단들을 포함할 수 있다. 주변 단자들(104)의 상기 일단들은 제1 유전막(100)의 상기 제1 면과 공면을 이룰 수 있다. 주변 단자들(104)의 상기 타단들은 제1 유전막(100)의 제2 면으로부터 돌출되어, 제2 유전막(140)의 일면과 공면을 이룰 수 있다. 제2 유전막(140)의 상기 일면은 제1 유전막(100)의 상기 제2 면과 인접한 제2 유전막(140)의 타면에 대향할 수 있다. The peripheral terminals 104 may further penetrate the second dielectric layer 140. The peripheral terminals 104 may include one ends adjacent to the first conductive layer 110 and the other ends adjacent to the second conductive layer 120. The ends of the peripheral terminals 104 may be coplanar with the first surface of the first dielectric layer 100. The other ends of the peripheral terminals 104 may protrude from the second surface of the first dielectric layer 100 to coplanar with one surface of the second dielectric layer 140. The one surface of the second dielectric layer 140 may face the other surface of the second dielectric layer 140 adjacent to the second surface of the first dielectric layer 100.

복수의 비아 플러그들(106)이 유전막(100)의 상기 가장자리를 관통할 수 있다. 복수의 비아 플러그들(106)의 일단들은 제1 도전막(110)과 접촉하고, 복수의 비아 플러그들(106)의 타단들은 제2 도전막(120)과 접촉할 수 있다. 이로 인해, 제1 및 제2 도전막들(110, 120)은 서로 전기적으로 연결될 수 있다. 주변 단자들(104)이 중앙 단자(102)로부터 제1 거리로 이격되는 경우, 주변 단자(104)들은 그들에 인접한 비아 플러그와 상기 제1 거리보다 짧은 제2 거리로 이격될 수 있다. 비아 플러그들(106)의 개수는 주변 단자들(104)의 개수보다 많을 수 있다. A plurality of via plugs 106 may penetrate the edge of the dielectric layer 100. One end of the plurality of via plugs 106 may be in contact with the first conductive layer 110, and the other end of the plurality of via plugs 106 may be in contact with the second conductive layer 120. As a result, the first and second conductive layers 110 and 120 may be electrically connected to each other. When the peripheral terminals 104 are spaced apart from the center terminal 102 by a first distance, the peripheral terminals 104 may be spaced apart from the via plug adjacent to them by a second distance shorter than the first distance. The number of via plugs 106 may be greater than the number of peripheral terminals 104.

제2 유전막(140)의 상기 일면 상에 서로 이격된 소자 연결부들(140)이 배치될 수 있다. 소자 연결부들(140)은 상기 주변 단자들(104)의 상기 타단들과 각각 연결되고, 제2 유전막(140)의 가장자리로 연장할 수 있다. 즉, 소자 연결부들(140)은 중앙 단자(102)를 중심으로 방사(放射)할 수 있다. 소자 연결부들(140)은 제1 유전막(100)의 상기 제1 및 제2 면들과 평행하게 연장 및/또는 방사(放射)할 수 있다. 제2 유전막(140)의 가장자리로 연장할수록, 소자 연결부들(140)의 폭은 증가할 수 있다. 따라서, 제2 유전막(140)의 가장자리에 인접한 소자 연결부들(140)의 일단들은 최대폭을 가질 수 있다. Device connection parts 140 spaced apart from each other may be disposed on the surface of the second dielectric layer 140. The device connectors 140 may be connected to the other ends of the peripheral terminals 104 and may extend to the edge of the second dielectric layer 140. That is, the device connection parts 140 may radiate around the center terminal 102. The device connectors 140 may extend and / or radiate in parallel with the first and second surfaces of the first dielectric layer 100. As the edges of the second dielectric layer 140 extend, the widths of the device connectors 140 may increase. Therefore, one ends of the device connectors 140 adjacent to the edge of the second dielectric layer 140 may have a maximum width.

도면에서 도시된 바와는 달리, 소자 연결부들(140)은 제2 유전막(140)의 가장자자리로 연장하여도 실질적으로 균일한 폭을 가질 수도 있다. Unlike the drawing, the device connection portions 140 may have a substantially uniform width even when extending to the edge of the second dielectric layer 140.

소자 연결부들(140)을 통해 주변 단자들(104)은 외부의 전자 소자들과 전기적으로 연결될 수 있다. 상기 외부의 전자 소자들은 상기 전력 합성/분배 장치에 신호를 공급하거나 상기 전력 합성/분배 장치로부터 신호를 수신할 수 있다. The peripheral terminals 104 may be electrically connected to external electronic devices through the device connectors 140. The external electronic devices may supply a signal to or receive a signal from the power synthesizing / distributing device.

예를 들어, 본 발명의 실시 예에 따른 전력 합성/분배 장치가 전력 분배의 용도로 사용되는 경우, 중앙 단자(102)로 입력 신호가 입력될 수 있다. 상기 입력 신호는 중앙 단자(102)에서 복사(radiation)되어 주변 단자들(104)로 전달될 수 있다. 이에 응답하여 주변 단자들(104)은 출력 신호들을 출력하고, 상기 출력 신호들은 소자 연결부들(140)을 지나 상기 외부의 전자 소자들로 공급될 수 있다. 이 경우, 주변 단자들(104)로부터 출력되는 각각의 출력신호들의 세기의 합은 상기 입력 신호의 세기와 실질적으로 동일할 수 있다. For example, when a power synthesizing / distributing apparatus according to an embodiment of the present invention is used for power distribution, an input signal may be input to the central terminal 102. The input signal may be radiated at the center terminal 102 and transmitted to the peripheral terminals 104. In response, the peripheral terminals 104 may output output signals, and the output signals may be supplied to the external electronic devices through the device connectors 140. In this case, the sum of the intensities of the respective output signals output from the peripheral terminals 104 may be substantially the same as the intensity of the input signal.

이와는 달리, 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치가 전력 합성의 용도로 사용되는 경우, 상기 외부의 전자 소자들로부터 입력 신호들이 소자 연결부들(140)을 통하여 주변 단자들(104)로 입력될 수 있다. 상기 입력 신호들은 주변 단자들(104)에서 복사(radiation)되어 중앙 단자(102)로 전달될 수 있다. 이에 응답하여, 중앙 단자(102)는 출력 신호를 출력할 수 있다. 상기 입력 신호들의 세기의 합은 상기 출력 신호의 세기와 실질적으로 동일할 수 있다. On the contrary, when the multi-layer power synthesizing / distributing apparatus according to the embodiment of the present invention is used for power synthesis, input signals from the external electronic elements are connected to the peripheral terminals through the element connecting parts 140. 104). The input signals may be radiated at the peripheral terminals 104 and transmitted to the center terminal 102. In response, the center terminal 102 can output an output signal. The sum of the strengths of the input signals may be substantially the same as the strength of the output signal.

다수의 주변 단자들(104)이 배치되더라도, 상기 외부의 전자 소자들은 상기 소자 연결부들(140)을 통하여 주변 단자들(104)과 연결됨으로써, 상기 외부의 전자 소자들과 주변 단자들(104)은 안정적으로 연결될 수 있다. 이로 인해, 고 집적화 및 고 신뢰성에 최적화된 다층 구조의 전력 합성/분배 장치가 제공될 수 있다. Even though a plurality of peripheral terminals 104 are disposed, the external electronic devices are connected to the peripheral terminals 104 through the device connection parts 140, thereby providing the external electronic devices and the peripheral terminals 104. Can be connected stably. As a result, a multi-layer power synthesis / distribution apparatus optimized for high integration and high reliability can be provided.

만약, 소자 연결부들(140)이 배치되지 않고, 상기 외부의 전자 소자들이 주변 단자들(104)과 바로 연결되는 경우, 주변 단자들(104)의 수가 많아질수록 주변 단자들(104) 사이의 거리가 감소하여, 상기 외부의 전자 소자들과 주변 단자들(104)의 연결을 위한 공정 마진(margin)이 감소할 수 있다. 이로 인해, 상기 외부의 전자 소자들과 주변 단자들(104)의 콘택 불량 등이 발생할 수 있다. 또한, 상기 외부의 전자 소자들 사이의 거리가 감소하여, 상기 외부의 전자 소자들 사이의 커플링(coupling) 등의 문제가 발생할 수 있다. If the device connecting parts 140 are not disposed and the external electronic devices are directly connected to the peripheral terminals 104, the larger the number of the peripheral terminals 104 is, the greater the number of peripheral terminals 104 is. As the distance is reduced, a process margin for connecting the external electronic devices and the peripheral terminals 104 may be reduced. As a result, contact failures of the external electronic devices and the peripheral terminals 104 may occur. In addition, as the distance between the external electronic devices is reduced, problems such as coupling between the external electronic devices may occur.

하지만, 상술된 바와 같이, 본 발명의 실시 예에 따르면, 외부의 전자 소자들이 소자 연결부들(140)을 통해 주변 단자들(104)과 연결되어, 고 집적화 및 고 신뢰성의 전력 합성/분배 장치가 제공될 수 있다. However, as described above, according to an embodiment of the present invention, the external electronic devices are connected to the peripheral terminals 104 through the device connecting portions 140, so that a high integration and high reliability power synthesis / distribution device is provided. Can be provided.

상술된 다층 구조의 전력 합성 분배 장치가 스마트 폰과 같은 휴대 전화에 사용되는 경우, 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치의 지름은 약 32 mm 일 수 있다.When the above-described multi-layer power synthesizing device is used in a mobile phone such as a smart phone, the diameter of the multi-layer power synthesizing device according to the embodiment of the present invention may be about 32 mm.

이와는 달리 상술된 다층 구조의 전력 합성/분배 장치가 통신 기지국에 사용되는 경우, 본 발명의 실시 예에 따른 다층 구조의 전력 합성/분배 장치의 지름은 약128 mm일 수 있다. In contrast, when the above-described multi-layer power synthesis / distribution apparatus is used in a communication base station, the diameter of the multi-layer power synthesis / distribution apparatus according to the embodiment of the present invention may be about 128 mm.

본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.The invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.In the present specification, when it is mentioned that a film (or layer) is on another film (or layer) or substrate, it may be formed directly on another film (or layer) or substrate or a third film between them. In addition, in the drawings, sizes, thicknesses, etc. of components are exaggerated for clarity. It should also be understood that although the terms first, second, third, etc. have been used in various embodiments herein to describe various regions, films (or layers), etc., It should not be. These terms are merely used to distinguish any given region or film (or layer) from another region or film (or layer). Therefore, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment. The expression 'and / or' is used herein to include at least one of the components listed before and after. Portions denoted by like reference numerals denote like elements throughout the specification.

첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may realize that the present invention may be implemented in other specific forms without changing the technical spirit or essential features. I can understand. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

100: 제1 유전막
110: 제1 도전막
120: 제2 도전막
130: 제2 유전막
140: 소자 연결부100: first dielectric film
110: first conductive film
120: second conductive film
130: second dielectric film
140: device connection

Claims (15)

제1 도전막 상의 제1 유전막;
상기 제1 유전막 상의 제2 도전막;
상기 제2 도전막 상의 제2 유전막;
상기 제1 유전막의 중앙부를 관통하는 중앙 단자;
상기 제1 유전막의 상기 중앙부와 상기 제1 유전막의 가장자리 사이의 주변부분을 관통하고, 서로 이격된 주변 단자들을 포함하되,
상기 주변 단자들 중 적어도 어느 하나는 상기 제2 유전막을 관통하는 다층 구조의 전력 합성/분배 장치. A first dielectric film on the first conductive film;
A second conductive layer on the first dielectric layer;
A second dielectric layer on the second conductive layer;
A central terminal penetrating the central portion of the first dielectric layer;
Peripheral terminals passing through the peripheral portion between the central portion of the first dielectric film and the edge of the first dielectric film, and spaced apart from each other,
At least one of the peripheral terminals penetrates through the second dielectric layer. 제1 항에 있어서,
상기 제2 유전막 상에 위치하고, 상기 어느 하나의 주변 단자와 연결된 소자 연결부를 더 포함하는 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
And a device connection part disposed on the second dielectric layer and connected to the one peripheral terminal. 제2 항에 있어서,
상기 소자 연결부는 상기 어느 하나의 주변 단자에서 상기 제2 유전막의 가장자리로 연장하는 다층 구조의 전력 합성/분배 장치.The method of claim 2,
And the device connection part extends from one of the peripheral terminals to the edge of the second dielectric layer. 제3 항에 있어서,
상기 소자 연결부는 상기 제2 유전막의 가장자리로 연장할수록 폭이 증가하는 다층 구조의 전력 합성/분배 장치.The method of claim 3,
The device connecting portion is a power synthesis / distribution device of a multi-layer structure that increases in width as it extends to the edge of the second dielectric layer. 제1 항에 있어서,
상기 어느 하나의 주변 단자는 상기 제1 도전막에 인접한 일단 및 상기 일단에 대향하는 타단을 포함하고,
상기 제2 유전막은 상기 제1 유전막에 가까운 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고,
상기 어느 하나의 주변 단자의 상기 타단은 상기 제2 유전막의 상기 제2 면과 공면을 이루는 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
The one peripheral terminal includes one end adjacent to the first conductive film and the other end opposite to the one end,
The second dielectric layer includes a first surface close to the first dielectric layer and a second surface opposite to the first surface,
And the other end of the one peripheral terminal is coplanar with the second surface of the second dielectric layer. 제5 항에 있어서,
상기 중앙 단자는 상기 제1 도전막에 인접한 일단 및 상기 제2 도전막에 인접한 타단을 포함하고,
상기 중앙 단자의 상기 타단은 상기 제2 유전막의 상기 제1 면과 공면을 이루는 다층 구조의 전력 합성/분배 장치. The method of claim 5,
The center terminal includes one end adjacent to the first conductive layer and the other end adjacent to the second conductive layer;
And the other end of the center terminal is coplanar with the first surface of the second dielectric layer. 제1 항에 있어서,
상기 어느 하나의 주변 단자의 급전 방향은 상기 제2 유전막에서 상기 제1 유전막을 향하는 제1 방향이고,
상기 중앙 단자의 급전 방향은 상기 제1 방향에 반평행한 제2 방향인 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
The feeding direction of the one peripheral terminal is a first direction from the second dielectric layer toward the first dielectric layer,
And a power feeding direction of the center terminal is a second direction antiparallel to the first direction. 제1 항에 있어서,
상기 중앙 단자, 및 상기 주변 단자들은 상기 제1 및 제2 도전막들과 절연된 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
And the center terminal and the peripheral terminals are insulated from the first and second conductive layers. 제1 항에 있어서,
상기 주변 단자들은 상기 중앙 단자로부터 동일한 거리에 위치하는 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
The peripheral terminals are power synthesis / distribution apparatus of a multi-layer structure is located at the same distance from the center terminal. 제1 항에 있어서,
상기 제1 유전막의 가장자리를 관통하여, 상기 제1 및 제2 도전막을 연결하는 복수의 비아 플러그들을 더 포함하는 다층 구조의 전력 합성/분배 장치. The method according to claim 1,
And a plurality of via plugs penetrating an edge of the first dielectric layer to connect the first and second conductive layers. 삭제delete 유전막을 관통하는 중앙 단자; 및
상기 유전막을 관통하고, 상기 중앙 단자를 중심으로 동일한 거리에 서로 이격되어 배치된 주변 단자들을 포함하되,
상기 주변 단자들의 길이는 상기 중앙 단자의 길이보다 길고,
상기 유전막은 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고,
상기 유전막의 상기 제2 면으로부터 돌출된 상기 주변 단자들의 일단들과 각각 연결되고, 상기 중앙 단자로부터 방사(放射)하는 소자 연결부들을 더 포함하는 다층 구조의 전력 합성/분배 장치. A central terminal penetrating through the dielectric film; And
Peripheral terminals penetrating the dielectric film and spaced apart from each other at the same distance with respect to the center terminal,
The length of the peripheral terminals is longer than the length of the center terminal,
The dielectric layer includes a first surface and a second surface opposite to the first surface,
And a plurality of device connection parts respectively connected to one ends of the peripheral terminals protruding from the second surface of the dielectric layer and radiating from the center terminal. 제12 항에 있어서,
상기 소자 연결부들은 상기 제1 면과 평행하게 방사(放射)하고, 서로 이격된 다층 구조의 전력 합성/분배 장치. The method of claim 12,
The device connecting portions radiate in parallel with the first surface and are separated from each other. 제12 항에 있어서,
상기 소자 연결부들 및 상기 유전막 사이에 배치된 추가 유전막, 상기 유전막의 상기 제1 면 상의 제1 도전막, 그리고 상기 추가 유전막 및 상기 유전막 사이에 상기 유전막의 제2 면 상의 제2 도전막을 더 포함하는 다층 구조의 전력 합성/분배 장치. The method of claim 12,
An additional dielectric film disposed between the device connections and the dielectric film, a first conductive film on the first surface of the dielectric film, and a second conductive film on a second surface of the dielectric film between the additional dielectric film and the dielectric film; Multilayer Power Synthesis / Distribution Device. 제12 항에 있어서,
상기 유전막의 상기 제1 면에 인접한 상기 중앙 단자의 일단은 상기 유전막으로부터 돌출되되,
상기 중앙 단자의 상기 일단이 상기 제1 면으로부터 돌출된 것보다, 상기 주변 단자들의 상기 일단들이 상기 제2 면으로부터 더 돌출된 다층 구조의 전력 합성/분배 장치. The method of claim 12,
One end of the central terminal adjacent to the first surface of the dielectric film protrudes from the dielectric film,
And the one ends of the peripheral terminals protrude more from the second surface than the one end of the central terminal protrudes from the first surface.
KR1020100080332A 2010-08-19 2010-08-19 Multi-layerd Power combine/divide device KR101140142B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100080332A KR101140142B1 (en) 2010-08-19 2010-08-19 Multi-layerd Power combine/divide device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080332A KR101140142B1 (en) 2010-08-19 2010-08-19 Multi-layerd Power combine/divide device

Publications (2)

Publication Number Publication Date
KR20120017621A KR20120017621A (en) 2012-02-29
KR101140142B1 true KR101140142B1 (en) 2012-05-02

Family

ID=45839493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080332A KR101140142B1 (en) 2010-08-19 2010-08-19 Multi-layerd Power combine/divide device

Country Status (1)

Country Link
KR (1) KR101140142B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835062A (en) 1996-11-01 1998-11-10 Harris Corporation Flat panel-configured electronically steerable phased array antenna having spatially distributed array of fanned dipole sub-arrays controlled by triode-configured field emission control devices
JP2002076758A (en) 2000-09-01 2002-03-15 Mitsubishi Electric Corp Array antenna apparatus
KR20050043554A (en) * 2003-11-06 2005-05-11 한국전자통신연구원 Waveguide filter using vias
JP2007184893A (en) * 2005-11-02 2007-07-19 Advanced Telecommunication Research Institute International Converter, its designing method and antenna system provided with the converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835062A (en) 1996-11-01 1998-11-10 Harris Corporation Flat panel-configured electronically steerable phased array antenna having spatially distributed array of fanned dipole sub-arrays controlled by triode-configured field emission control devices
JP2002076758A (en) 2000-09-01 2002-03-15 Mitsubishi Electric Corp Array antenna apparatus
KR20050043554A (en) * 2003-11-06 2005-05-11 한국전자통신연구원 Waveguide filter using vias
JP2007184893A (en) * 2005-11-02 2007-07-19 Advanced Telecommunication Research Institute International Converter, its designing method and antenna system provided with the converter

Also Published As

Publication number Publication date
KR20120017621A (en) 2012-02-29

Similar Documents

Publication Publication Date Title
US11145993B2 (en) Antenna module and terminal thereof
CN109980332B (en) Millimeter wave antenna system, metal housing, user terminal and millimeter wave communication device
JP6750738B2 (en) Antenna module and communication device
CN110600872B (en) Patch antenna unit and antenna
KR102466972B1 (en) Switchable transmit and receive phased array antenna
US9698487B2 (en) Array antenna
US11545761B2 (en) Dual-band cross-polarized 5G mm-wave phased array antenna
US7675466B2 (en) Antenna array feed line structures for millimeter wave applications
US10581171B2 (en) Antenna element structure suitable for 5G mobile terminal devices
US9252497B2 (en) Hybrid single aperture inclined antenna
CN109478721B (en) Antenna, device with one or more antennas and communication device
JP6954512B2 (en) Antenna module, communication device equipped with it, and circuit board
KR102091739B1 (en) Low loss and Curved and Orthogonal Transmission line integrated multi-port antenna for mmWave band
CN109155464B (en) Antenna, antenna device and communication device
KR101833037B1 (en) Multi Polarized Antenna
CN112952340B (en) Antenna structure, circuit board with antenna structure and communication equipment
JPH11191707A (en) Planar array antenna
CN112242612A (en) Patch antenna
US11817628B2 (en) Dual polarized antenna using shift series feed
US20220085486A1 (en) Antenna device
KR101140142B1 (en) Multi-layerd Power combine/divide device
US11588243B2 (en) Antenna module and communication apparatus equipped with the same
KR20100005616A (en) Rf transmission line for preventing loss
KR101133147B1 (en) Differential-fed Power combine/divide device
US20240106126A1 (en) Contactless multi-drop and broadcast bidirectional communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee