KR101133526B1 - Phase correction apparatus and method of frequency modulated interrupted continuous wave - Google Patents

Phase correction apparatus and method of frequency modulated interrupted continuous wave Download PDF

Info

Publication number
KR101133526B1
KR101133526B1 KR1020120007532A KR20120007532A KR101133526B1 KR 101133526 B1 KR101133526 B1 KR 101133526B1 KR 1020120007532 A KR1020120007532 A KR 1020120007532A KR 20120007532 A KR20120007532 A KR 20120007532A KR 101133526 B1 KR101133526 B1 KR 101133526B1
Authority
KR
South Korea
Prior art keywords
signal
slope
bit frequency
frequency
slop
Prior art date
Application number
KR1020120007532A
Other languages
Korean (ko)
Inventor
하창훈
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020120007532A priority Critical patent/KR101133526B1/en
Application granted granted Critical
Publication of KR101133526B1 publication Critical patent/KR101133526B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4004—Means for monitoring or calibrating of parts of a radar system

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

PURPOSE: A phase compensation apparatus of a frequency modulated interrupted continuous wave(FMICW) form and a method thereof are provided to reduce the volume and weight of a FMICW radar apparatus. CONSTITUTION: A phase compensation apparatus(100) of an FMICW(Frequency Modulated Interrupted Continuous Wave) form includes a signal input module(110), a bit frequency slope calculation module(120), and a bit frequency slope correction module(130). The signal input module receives a down-sampled signal by converting a bit frequency signal into a digital signal. The bit frequency slope calculation module outputs the slope of a bit frequency of the down sampled signal using a chirp frequency of a transmission terminal and relative target speed. The bit frequency slope correction module outputs a signal in which the bit frequency signal is multiplied by a reversed phase signal of a calculated slope.

Description

ＦＭＩＣＷ 파형의 위상 보상 장치 및 방법{PHASE CORRECTION APPARATUS AND METHOD OF FREQUENCY MODULATED INTERRUPTED CONTINUOUS WAVE}Phase Compensation Apparatus and Method for FMCIC Waveforms {PHASE CORRECTION APPARATUS AND METHOD OF FREQUENCY MODULATED INTERRUPTED CONTINUOUS WAVE}

본 발명은 위상 보상 장치 및 방법에 관한 것으로서, 좀 더 구체적으로는 FMICW 파형의 위상 보상 장치 및 방법에 관한 것이다.The present invention relates to a phase compensation device and method, and more particularly to a phase compensation device and method of the FMICW waveform.

종래의 FMICW(frequency modulated interrupted continuous wave) 레이더 장치는 표적의 고해상도 거리 측정에 주로 이용되고 있다. FMICW 레이더 장치는 첩 신호(chirp signal)을 이용하여 변조하여 신호를 송신하고, 표적으로부터 반사된 신호를 수신하여 처리한다. 송신 시에는 소인 파형(sweep wave)으로 변조되나, 표적 반사파를 수신 시에는 펄스 형태의 신호가 수신된다. 수신단에서는 반송을 위해 이용된 첩 신호를 수신 신호와 곱하여 비트 주파수 신호를 추출하고 디지털 변환 및 신호 처리를 통해 표적을 검출한다.Conventional frequency modulated interrupted continuous wave (FMICW) radar devices are mainly used for high resolution distance measurement of targets. The FMICW radar device modulates using a chirp signal to transmit a signal, and receives and processes a signal reflected from a target. When transmitting, the signal is modulated into a sweep wave, but when receiving a target reflected wave, a signal in the form of a pulse is received. The receiving end multiplies the chirp signal used for the carrier with the received signal to extract the bit frequency signal and detects the target through digital conversion and signal processing.

그런데, 표적이 이동함에 따라 표적의 상대 속도가 0이 아닐 때에는 표적 거리가 변하게 되어 비트 주파수 신호(beat frequency signal)의 비트 주파수가 기울기를 갖는 것으로 나타난다. 이에, 수신단에서는 비트 주파수의 기울기를 보정하여 표적을 검출한다. 기울기를 보정하지 않으면, 비트 주파수의 스펙트럼이 분산되어 신호 처리 시 표적의 거리 해상도가 떨어지게 된다.However, as the target moves, when the relative velocity of the target is not zero, the target distance is changed, and the bit frequency of the beat frequency signal appears to have a slope. Accordingly, the receiver detects the target by correcting the slope of the beat frequency. If the slope is not corrected, the spectrum of the beat frequencies will be scattered, resulting in poor target distance resolution during signal processing.

이하, 첨부된 도면을 참조하여 종래의 비트 주파수 보정 방식에 대하여 좀 더 구체적으로 설명한다.Hereinafter, a conventional bit frequency correction scheme will be described in more detail with reference to the accompanying drawings.

도 1은 비트 주파수의 기울기를 나타내는 그래프이다.1 is a graph showing the slope of a bit frequency.

먼저 도 1의 (A)는 반송 주파수(첩 주파수) 신호를 나타내고, (B)는 표적의 상대 속도에 도플러 주파수 fD가 부가된 비트 주파수 신호를 나타낸다. 이때, 신호가 송신된 후 표적으로부터 반사되어 수신되는 동안의 시간 지연이 발생한다.First, (A) of FIG. 1 shows a carrier frequency (chirp frequency) signal, and (B) shows the bit frequency signal which the Doppler frequency fD was added to the relative speed of a target. At this time, a time delay occurs after the signal is transmitted and is reflected from the target and received.

도 1의 (C) 및 (D)를 참조하면, (C)는 표적의 상대 속도가 0일 때에의 비트 주파수 신호를 나타내고 (D)는 표적의 상대 속도가 0이 아닐 때의 비트 주파수 신호를 나타낸다. 이와 같이, 표적의 상대 속도가 0이 아닐 때에는 비트 주파수에 기울기가 발생하여 신호의 왜곡을 가져온다. 이에, 종래의 FMICW 레이더 장치는 비트 주파수 기울기 보정을 위해 도 2와 같이 구성된다.Referring to Figs. 1 (C) and (D), (C) shows a bit frequency signal when the target's relative speed is zero and (D) shows a bit frequency signal when the target's relative speed is not zero. Indicates. As such, when the relative velocity of the target is not zero, a slope occurs at the beat frequency, resulting in distortion of the signal. Thus, the conventional FMICW radar device is configured as shown in Figure 2 for the bit frequency slope correction.

도 2는 종래 기술에 따른 FMICW 파형의 위상 보상 장치를 나타내는 블록 구성도이다.Figure 2 is a block diagram showing a phase compensation device of a conventional FMICW waveform.

도 2를 참조하면, FMICW 레이더 장치(10)는 파형 발생기 1(11), 파형 발생기 2(12), 파형 발생기 3(13), ADC(14), DDS(15) 및 신호 처리부(16)를 포함한다.Referring to FIG. 2, the FMICW radar device 10 includes a waveform generator 1 (11), a waveform generator 2 (12), a waveform generator 3 (13), an ADC 14, a DDS 15, and a signal processor 16. Include.

송신 과정은 다음과 같다. 먼저 파형 발생기 1(11)가 신호 처리를 위한 중간 주파수 신호에서 도플러 주파수 신호를 제한 값을 생성하여 출력한다. 그리고 파형 발생기 2(12)가 도 1의 (A)와 같은 첩 주파수 신호를 생성한다. 그리고 이들을 곱하여 송신한다.The transmission process is as follows. First, the waveform generator 1 (11) generates and outputs a limit value of the Doppler frequency signal from the intermediate frequency signal for signal processing. Waveform generator 2 (12) generates a chirped frequency signal as shown in FIG. And multiply these and send.

한편 수신 과정은 다음과 같다. 레이더 수신 신호에서 파형 발생기 3(13)의 신호를 제하여 비트 주파수 신호를 출력한다. 이때, 파형 발생기 3(13)의 신호는 첩 주파수 신호와 기울기 보정을 위한 위상 보상 신호로 구성된다. 즉, 비트 주파수 신호가 표적의 상대 속도에 따라 기울기를 가질 수 있음으로 인하여 파형 발생기 3(13)에서 위상 보상 신호를 부가하여 생성함으로써 기울기를 0으로 만든다.Meanwhile, the reception process is as follows. The signal of waveform generator 3 (13) is subtracted from the radar reception signal to output a bit frequency signal. At this time, the signal of the waveform generator 3 (13) is composed of a chirp frequency signal and a phase compensation signal for slope correction. That is, since the bit frequency signal may have a slope according to the relative velocity of the target, the waveform generator 3 (13) adds a phase compensation signal to generate the slope to zero.

그리하여, 기울기가 보정된 비트 주파수 신호는 ADC(analog to digital converter)(14), DDS(digital down sampler)(15) 및 신호 처리부(16)를 거쳐 표적을 검출한다. 즉, 하드웨어로 구성되는 파형 발생기 3(13)에서 보상 신호를 미리 계산하여 아날로그 처리 단계에서 보상을 하도록 구성된다.Thus, the bit frequency signal whose slope is corrected detects a target via an analog to digital converter (ADC) 14, a digital down sampler (DDS) 15, and a signal processor 16. That is, waveform generator 3 (13) composed of hardware is configured to compensate in advance in the analog processing step by calculating the compensation signal.

이와 같이 종래의 비트 주파수 기울기 보정은 표적의 상대 속도 변화에 따른 복잡한 연산을 위해 파형 발생기 3(13)과 같은 추가적인 하드웨어가 부가되어야 하며, 이로 인해 제작 비용과 부피 및 무게가 증가하게 되는 문제점이 있다.As such, the conventional bit frequency slope correction requires additional hardware, such as waveform generator 3 (13), to be added to the complex calculation according to the change of the relative speed of the target, which increases the manufacturing cost, volume, and weight. .

본 발명의 목적은 FMICW 파형의 위상 보상 장치를 제공하는 데 있다.An object of the present invention is to provide a phase compensation device of the FMICW waveform.

본 발명의 다른 목적은 FMICW 파형의 위상 보상 방법을 제공하는 데 있다.Another object of the present invention is to provide a phase compensation method of an FMICW waveform.

상술한 본 발명의 목적에 따른 FMICW 파형의 위상 보상 장치는, 레이더 수신단에서, 비트 주파수 신호(beat frequency signal) Sb(t)가 디지털 변환되어 다운샘플링(downsampling)된 신호를 입력받는 신호 입력 모듈과, 표적의 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 하기 수학식에 따라 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 비트 주파수 기울기 산출 모듈과, 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 비트 주파수 기울기 보정 모듈을 포함하고, [수학식]

Figure 112012006300882-pat00001
으로 구성될 수 있다. 여기에서, 상기 기울기 Fslop의 반대 위상 신호는
Figure 112012006300882-pat00002
으로 구성될 수 있다. 그리고 상기 비트 주파수 기울기 산출 모듈은 하기 수학식에 따라 상기 상대 속도 V를 산출하고, [수학식]
Figure 112012006300882-pat00003
, 여기에서,
Figure 112012006300882-pat00004
는 송신 신호가 표적으로부터 반사되어 수신되는 지연 시간이고,
Figure 112012006300882-pat00005
는 초기 지연 시간인 것으로 구성될 수 있다. 그리고 상기 비트 주파수 기울기 산출 모듈은, 상기 비트 주파수 신호 Sb(t)가 상기 레이더 수신단의 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 상기 비트 주파수 fb의 기울기 Fslop을 다음 수학식과 같이 산출하고, [수학식]
Figure 112012006300882-pat00006
으로 구성될 수 있다. 그리고 상기 비트 주파수 기울기 보정 모듈은 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱하여 하기 수학식과 같은 보상 후 신호 Sdem을 산출하고, [수학식]
Figure 112012006300882-pat00007
인 것으로 구성될 수 있다.The phase compensation device of the FMICW waveform according to the object of the present invention is a signal input module for receiving a signal down-sampled by digitally converting a beat frequency signal S b (t) at a radar receiver; And a bit frequency gradient calculation module for calculating a slope F slop of a beat frequency f b using the relative velocity V of the target and the chirp frequency α of the transmitter, according to the following equation: And a bit frequency gradient correction module for outputting the signal S dem after compensation by multiplying the signal S b (t) by the opposite phase signal of the calculated slope F slop ,
Figure 112012006300882-pat00001
It may be configured as. Here, the opposite phase signal of the slope F slop is
Figure 112012006300882-pat00002
It may be configured as. The bit frequency slope calculating module calculates the relative speed V according to the following equation,
Figure 112012006300882-pat00003
, From here,
Figure 112012006300882-pat00004
Is the delay time for the transmitted signal to be reflected back from the target,
Figure 112012006300882-pat00005
May be configured to be an initial delay time. The bit frequency gradient calculation module is configured to determine a slope of the bit frequency f b in consideration of a filter time delay t Delay generated while the bit frequency signal S b (t) passes through a narrowband filter and a lowband filter of the radar receiver. F slop is calculated as in the following equation, [Equation]
Figure 112012006300882-pat00006
It may be configured as. The bit frequency gradient correction module multiplies the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop to calculate a compensated signal S dem , as shown in the following equation.
Figure 112012006300882-pat00007
It may be configured to be.

상술한 본 발명의 다른 목적에 따른 FMICW 파형의 위상 보상 방법은, 비트 주파수 신호(beat frequency signal) Sb(t)가 디지털 변환되어 다운샘플링(downsampling)된 신호를 입력받는 단계와, 표적의 상대 속도 V를 산출하는 단계와, 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계와, 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계를 포함하도록 구성될 수 있다. 이때 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계는, 하기 수학식에 따라 기울기 Fslop을 산출하고, [수학식]

Figure 112012006300882-pat00008
인 것으로 구성될 수 있다. 또한, 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계에서, 상기 기울기 Fslop의 반대 위상 신호는 하기 수학식과 같이 산출되고, [수학식]
Figure 112012006300882-pat00009
인 것으로 구성될 수 있다. 그리고 표적의 상대 속도 V를 산출하는 단계는 하기 수학식에 따라 상대 속도 V를 산출하고, [수학식]
Figure 112012006300882-pat00010
여기에서,
Figure 112012006300882-pat00011
는 송신 신호가 표적으로부터 반사되어 수신되는 지연 시간이고,
Figure 112012006300882-pat00012
는 초기 지연 시간인 것으로 구성될 수 있다. 그리고 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계는, 상기 비트 주파수 신호 Sb(t)가 상기 레이더 수신단의 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 상기 비트 주파수 fb의 기울기 Fslop을 다음 수학식과 같이 산출하고, [수학식]
Figure 112012006300882-pat00013
인 것으로 구성될 수 있다. 한편, 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계는, 상기 산출된 기울기 Fslop의 반대 위상 신호를 비트 주파수 신호 Sb(t)에 곱하여 하기 수학식과 같이 보상 후 신호 Sdem을 산출하고, [수학식]
Figure 112012006300882-pat00014
인 것으로 구성될 수 있다.According to another aspect of the present invention, there is provided a method of compensating a phase of an FMICW waveform, comprising: receiving a signal in which a bit frequency signal S b (t) is digitally converted and downsampled; Calculating a speed V, calculating a slope F slop of a beat frequency f b using the calculated relative speed V and a chirp frequency α of the transmitter, and the bit frequency signal S and outputting the signal S dem after compensation by multiplying b (t) by the opposite phase signal of the calculated slope F slop . At this time, the step of calculating the slope F slop of the beat frequency f b using the calculated relative speed V and chirp frequency α of the transmitter, calculates the slope F slop according to the following equation, [Equation]
Figure 112012006300882-pat00008
It may be configured to be. Further, in the step of outputting the signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop, the opposite phase signal of the slope F slop is calculated as shown below. , [Mathematical formula]
Figure 112012006300882-pat00009
It may be configured to be. And the step of calculating the relative speed V of the target calculates the relative speed V according to the following equation,
Figure 112012006300882-pat00010
From here,
Figure 112012006300882-pat00011
Is the delay time for the transmitted signal to be reflected back from the target,
Figure 112012006300882-pat00012
May be configured to be an initial delay time. And calculating the slope F slop of a beat frequency f b using the calculated relative speed V and the chirp frequency α of the transmitter, wherein the bit frequency signal S b (t) is the radar. In consideration of the filter time delay t Delay generated through the narrowband filter and the lowband filter of the receiver, the slope F slop of the bit frequency f b is calculated as follows.
Figure 112012006300882-pat00013
It may be configured to be. On the other hand, the step of outputting the signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop , converts the opposite phase signal of the calculated slope F slop to the bit frequency signal S By multiplying b (t) to calculate the signal S dem after compensation as in the following equation, [Equation]
Figure 112012006300882-pat00014
It may be configured to be.

상기와 같은 FMICW 파형의 위상 보상 장치 및 방법에 의하면, 추가적인 하드웨어의 부가없이 소프트웨어 모듈에 의해 비트 주파수의 기울기를 보정함으로써, 제작 및 유지 비용이 절감되며 FMICW 레이더 장치의 부피 및 무게를 줄일 수 있는 효과가 있다. 또한, 디지털 처리 단계에서 비트 주파수를 보정하므로, 연산이 용이하고 처리 속도가 빠르다는 장점이 있다.According to the device and method for compensating the phase of the FMICW waveform as described above, by adjusting the slope of the bit frequency by the software module without adding additional hardware, the manufacturing and maintenance cost can be reduced and the volume and weight of the FMICW radar device can be reduced. There is. In addition, since the bit frequency is corrected in the digital processing step, there is an advantage that the operation is easy and the processing speed is high.

도 1은 비트 주파수의 기울기를 나타내는 그래프이다.
도 2는 종래 기술에 따른 FMICW 파형의 위상 보상 장치를 나타내는 블록 구성도이다.
도 3은 본 발명의 일 실시예에 따른 FMICW 파형의 위상 보상 장치를 나타내는 블록 구성도이다.
도 4는 본 발명의 일 실시예에 따른 FMICW 파형의 위상 보상 방법을 나타내는 흐름도이다.1 is a graph showing the slope of a bit frequency.
Figure 2 is a block diagram showing a phase compensation device of a conventional FMICW waveform.
3 is a block diagram illustrating an apparatus for compensating phase of an FMICW waveform according to an embodiment of the present invention.
4 is a flowchart illustrating a phase compensation method of an FMICW waveform according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 발명을 실시하기 위한 구체적인 내용에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals are used for like elements in describing each drawing.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The terms first, second, A, B, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is said to be "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that another component may exist in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 FMICW 파형의 위상 보상 장치를 나타내는 블록 구성도이다.3 is a block diagram illustrating an apparatus for compensating phase of an FMICW waveform according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 FMICW 파형의 위상 보상 장치(100)(이하, '위상 보상 장치'라 함)는 신호 입력 모듈(110), 비트 주파수 기울기 산출 모듈(120) 및 비트 주파수 기울기 보정 모듈(130)을 포함하도록 구성될 수 있다.Referring to FIG. 3, a phase compensator 100 (hereinafter, referred to as a “phase compensator”) of an FMICW waveform according to an embodiment of the present invention may include a signal input module 110 and a bit frequency gradient calculation module 120. And the bit frequency slope correction module 130.

위상 보상 장치(100)는 종래와 달리 비트 주파수의 기울기를 소프트웨어 모듈에 의해 연산 처리함으로써, 레이더 장치의 제작 및 유지 비용이 절감되며 그 부피 및 무게가 줄어든다. 또한, 디지털 처리 단계에서 비트 주파수를 보정하므로, 연산이 용이하고 처리 속도가 빠르다는 장점이 있다. 이하, 구체적인 구성에 대하여 설명한다.The phase compensator 100 calculates and processes the slope of the bit frequency by a software module, unlike the related art, thereby reducing the manufacturing and maintenance cost of the radar device and reducing its volume and weight. In addition, since the bit frequency is corrected in the digital processing step, there is an advantage that the operation is easy and the processing speed is high. Hereinafter, a specific configuration will be described.

신호 입력 모듈(110)은 비트 주파수 신호 Sb(t)가 디지털 변환되어 다운샘플링(downsampling)된 신호를 입력받도록 구성된다. 즉, 주파수 하향 변환된 수신 신호를 ADC(analog to digital converter)(200)에서 디지털 신호로 변환하고, DDS(digital downsampler)(300)에서 디지털 다운샘플링한 신호를 신호 입력 모듈(110)이 입력받는다. 기존에는 ADC(200)의 신호 변환 이전에 하드웨어적으로 보정이 수행되었으나, 본 발명에서는 디지털 처리된 신호에 대해 처리하므로, 소프트웨어적으로 처리가 용이하게 처리가 가능해진다.The signal input module 110 is configured to receive a signal in which the bit frequency signal S b (t) is digitally converted and downsampled. That is, the signal input module 110 receives the frequency down-converted received signal into a digital signal in the analog to digital converter (ADC) 200 and digitally downsamples the signal in the digital downsampler (DDS) 300. . Conventionally, before the signal conversion of the ADC 200 has been performed by hardware, in the present invention, since the digital processed signal is processed, the software can be easily processed.

비트 주파수 기울기 산출 모듈(120)은 표적의 상대 속도 V 및 송신단의 첩 주파수 α를 이용하여 신호 입력 모듈에서 입력받은 다운샘플링된 신호의 비트 주파수(beat frequency) fb의 기울기 Fslop을 하기 수학식 1에 따라 비트 주파수 fb의 기울기 Fslop을 산출하도록 구성된다.The bit frequency slope calculation module 120 calculates the slope F slop of the beat frequency f b of the downsampled signal received from the signal input module by using the relative speed V of the target and the chirp frequency α of the transmitter. According to 1 is configured to calculate the slope F slop of the bit frequency f b .

Figure 112012006300882-pat00015
Figure 112012006300882-pat00015

여기에서, 첩 주파수 α는 레이더 장치에서 이미 알고 있는 값이며, 표적의 상대 속도 V는 송신단으로부터 몇가지 변수값을 가져와서 계산할 수 있다. 표적의 상대 속도 V는 레이더 신호가 송신된 후 표적으로부터 반사되어 돌아오는 지연 시간으로부터 도출될 수 있다. 지연 시간과 상대 속도 V는 다음 수학식 2와 같은 관계에 있다.Here, the chirp frequency α is a value already known in the radar apparatus, and the relative velocity V of the target can be calculated by taking some variable values from the transmitting end. The relative velocity V of the target may be derived from a delay time that is reflected back from the target after the radar signal is transmitted. The delay time and the relative speed V have a relationship as shown in Equation 2 below.

Figure 112012006300882-pat00016
Figure 112012006300882-pat00016

여기에서,

Figure 112012006300882-pat00017
는 송신 신호가 표적으로부터 반사되어 돌아오는 지연 시간이고,
Figure 112012006300882-pat00018
는 초기 지연 시간으로서 이미 알고 있는 정수값이다. 그리고 R0는 첩 파형이 시작하는 시점의 초기 표적 거리로 주어지는 초기값이거나 이전의 신호 처리 결과로서 알 수 있는 값이다. 수학식 2의 좌우변을 정리하면, 상대 속도 V는 다음 수학식 3과 같다.From here,
Figure 112012006300882-pat00017
Is the delay time for the transmitted signal to return from the target,
Figure 112012006300882-pat00018
Is an integer value already known as the initial delay time. And R 0 is an initial value given as an initial target distance at the point of time when the chirp waveform starts or a value known as a result of previous signal processing. Summarizing the left and right sides of Equation 2, the relative speed V is as shown in Equation 3 below.

Figure 112012006300882-pat00019
Figure 112012006300882-pat00019

이하에서는, 수학식 1의 유도 과정에 대해서 좀 더 구체적으로 설명한다.Hereinafter, the derivation process of Equation 1 will be described in more detail.

먼저 시간 영역의 송신 신호 St(t)는 다음의 수학식 4와 같이 표현될 수 있다.First, the transmission signal S t (t) in the time domain may be expressed as Equation 4 below.

Figure 112012006300882-pat00020
Figure 112012006300882-pat00020

여기에서, Fc는 첩 주파수 즉, 반송 주파수(carrier frequency)이다.Here, F c is the chirp frequency, that is, the carrier frequency.

그리고 수학식 4에 대응하는 수신 신호 Sr(t)는 다음 수학식 5와 같이 표현될 수 있다.The received signal S r (t) corresponding to Equation 4 may be expressed as Equation 5 below.

Figure 112012006300882-pat00021
Figure 112012006300882-pat00021

여기에서,

Figure 112012006300882-pat00022
는 송신 신호가 표적으로부터 반사되어 돌아오는 지연 시간이다.From here,
Figure 112012006300882-pat00022
Is the delay time for the transmitted signal to return from the target.

그리고 수신 신호 Sr(t)로부터 얻어지는 비트 주파수 신호(중간 주파수 신호)는 다음 수학식 6과 같이 표현될 수 있다.The bit frequency signal (intermediate frequency signal) obtained from the received signal S r (t) may be expressed by Equation 6 below.

Figure 112012006300882-pat00023
Figure 112012006300882-pat00023

한편, 수학식 6에 수학식 2의 시간 지연

Figure 112012006300882-pat00024
를 대입하여 풀면 다음 수학식 7과 같다.On the other hand, the time delay of the equation (2) to the equation (6)
Figure 112012006300882-pat00024
Solve by substituting for Equation 7 below.

Figure 112012006300882-pat00025
Figure 112012006300882-pat00025

여기에서, 위상

Figure 112012006300882-pat00026
는 다음 수학식 8과 같이 표현된다.Here, phase
Figure 112012006300882-pat00026
Is expressed by Equation 8 below.

Figure 112012006300882-pat00027
Figure 112012006300882-pat00027

이때, 위상

Figure 112012006300882-pat00028
를 미분하면 비트 주파수 fb가 산출되며 산출된 비트 주파수 fb는 다음 수학식 9와 같다.At this time, phase
Figure 112012006300882-pat00028
By deriving the bit frequency f b is calculated, the calculated bit frequency f b is expressed by the following equation (9).

Figure 112012006300882-pat00029
Figure 112012006300882-pat00029

여기에서, Fb는 도 1의 (C)와 같은 평탄화된 비트 주파수를 의미하고, FD는 표적의 도플러 주파수이고, Fslop은 비트 주파수의 기울기에 기여하는 주파수 성분이다.Here, F b means a flattened bit frequency as shown in FIG. 1C, F D is a Doppler frequency of a target, and F slop is a frequency component that contributes to the slope of the bit frequency.

이와 같이, 앞서 수학식 1과 같이 표현된 비트 주파수의 기울기 Fslop은 수학식 2 내지 수학식 9를 통해 도출됨을 알 수 있다.As such, it can be seen that the slope F slop of the bit frequency expressed as in Equation 1 is derived through Equations 2 to 9.

비트 주파수 기울기 보정 모듈(130)은 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하도록 구성된다. 여기에서, 기울기 Fslop의 반대 위상 신호는 다음 수학식 10과 같이 표현될 수 있다.The bit frequency slope correction module 130 is configured to output the signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop . Here, the inverse phase signal of the slope F slop may be expressed as in Equation 10 below.

Figure 112012006300882-pat00030
Figure 112012006300882-pat00030

그리고 보상 후 신호 Sdem은 수학식으로는 다음과 같이 표현됨은 자명하다.After compensation, the signal S dem is obviously expressed as follows.

Figure 112012006300882-pat00031
Figure 112012006300882-pat00031

여기에서, 수학식 11에 따른 프로세스는 샘플링 인덱스 시간에 따라 수행된다.Here, the process according to Equation 11 is performed according to the sampling index time.

한편, 비트 주파수 기울기 산출 모듈(120)이나 비트 주파수 기울기 보정 모듈(130)은 모두 레이더 수신단에서 협대역 필터나 저대역 필터와 같은 필터링된 신호에 대해 앞서 설명한 프로세스를 수행하게 되는데, 이는 입력 신호 모듈(110)의 입력 신호에 필터 처리에 따른 필터 지연 시간이 부가됨을 의미한다. 이에, 필터 비트 주파수 기울기 산출 모듈(120)에서는 필터 지연 시간을 고려하여 기울기 Fslop을 계산하고 비트 주파수 기울기 보정 모듈(130)에서도 이를 고려하여 보정할 필요가 있다. 필터 지연 시간을 tDelay라 할 때, 비트 주파수 fb의 기울기 Fslop은 다음 수학식 12와 같이 정의된다.Meanwhile, both the bit frequency slope calculation module 120 and the bit frequency slope correction module 130 perform the above-described process on the filtered signal such as the narrow band filter or the low band filter at the radar receiver, which is an input signal module. This means that the filter delay time according to the filter process is added to the input signal of 110. Accordingly, the filter bit frequency slope calculation module 120 calculates the slope Fslop in consideration of the filter delay time, and needs to be corrected in consideration of the bit frequency slope correction module 130. When the filter delay time is called t Delay , the slope F slop of the bit frequency f b is defined as in Equation 12 below.

Figure 112012006300882-pat00032
Figure 112012006300882-pat00032

그리고 비트 주파수 기울기 보정 모듈(130)은 비트 주파수 신호 Sb(t)에 수학식 12의 기울기 Fslop의 반대 위상 신호를 곱하여 보상 후 신호 Sdem을 산출할 수 있으며, 이는 수학식 13과 같이 나타난다.The bit frequency slope correction module 130 may calculate the signal S dem after compensation by multiplying the bit frequency signal S b (t) by the inverse phase signal of the slope F slop of Equation 12, which is represented by Equation 13. .

Figure 112012006300882-pat00033
Figure 112012006300882-pat00033

도 4는 본 발명의 일 실시예에 따른 FMICW 파형의 위상 보상 방법을 나타내는 흐름도이다.4 is a flowchart illustrating a phase compensation method of an FMICW waveform according to an embodiment of the present invention.

도 4를 참조하면, 입력 신호 모듈(110)은 비트 주파수 신호 Sb(t)가 디지털 변환되어 다운샘플링된 신호를 입력받는다(S110).Referring to FIG. 4, the input signal module 110 receives a downsampled signal by digitally converting a bit frequency signal S b (t) (S110).

다음으로, 비트 주파수 기울기 산출 모듈(120)은 표적의 상대 속도 V를 산출한다(S120). 여기에서, 비트 주파수 기울기 산출 모듈(120)은 다음 수학식 14에 따라 상대 속도 V를 산출한다.Next, the bit frequency slope calculation module 120 calculates a relative speed V of the target (S120). Here, the bit frequency slope calculation module 120 calculates a relative speed V according to the following equation (14).

Figure 112012006300882-pat00034
Figure 112012006300882-pat00034

여기에서,

Figure 112012006300882-pat00035
는 송신 신호가 표적으로부터 반사되어 수신되는 지연 시간이고,
Figure 112012006300882-pat00036
는 초기 지연 시간이다.From here,
Figure 112012006300882-pat00035
Is the delay time for the transmitted signal to be reflected back from the target,
Figure 112012006300882-pat00036
Is the initial delay time.

다음으로, 비트 주파수 기울기 산출 모듈(120)은 앞서 산출된 상대 속도 V 및 송신단의 첩 주파수 α를 이용하여 비트 주파수 fb의 기울기 Fslop을 산출한다(S130). 여기에서, 비트 주파수 기울기 산출 모듈(120)은 수학식 15에 따라 기울기 Fslop을 산출할 수 있다.Next, the bit frequency slope calculation module 120 calculates the slope F slop of the bit frequency f b by using the relative speed V and the chirp frequency α of the transmitting end calculated above (S130). Here, the bit frequency slope calculation module 120 may calculate the slope F slop according to Equation 15.

Figure 112012006300882-pat00037
Figure 112012006300882-pat00037

한편, 비트 주파수 기울기 산출 모듈(120)은 비트 주파수 신호 Sb(t)가 레이더 수신단의 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 비트 주파수 fb의 기울기 Fslop을 다음 수학식 16과 같이 산출할 수 있다.On the other hand, the bit frequency slope calculation module 120 has a slope F of the bit frequency f b in consideration of the filter time delay t Delay generated while the bit frequency signal S b (t) passes through the narrowband filter and the lowband filter of the radar receiver. Slop may be calculated as in Equation 16 below.

Figure 112012006300882-pat00038
Figure 112012006300882-pat00038

다음으로, 비트 주파수 기울기 보정 모듈(130)은 비트 주파수 신호 Sb(t)에 앞서 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력한다(S140). 이때, 기울기 Fslop의 반대 위상 신호는 수학식 17과 같다.Next, the bit frequency slope correction module 130 outputs the signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the slope F slop calculated before (S140). At this time, the opposite phase signal of the slope F slop is expressed by Equation 17.

Figure 112012006300882-pat00039
Figure 112012006300882-pat00039

한편, 비트 주파수 기울기 보정 모듈(130)은 비트 주파수 신호 Sb(t)가 레이더 수신단의 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 보상 후 신호 Sdem을 산출할 수 있다. 산출 방식은 다음 수학식 18과 같다.Meanwhile, the bit frequency slope correction module 130 calculates the signal S dem after compensation in consideration of the filter time delay t Delay generated when the bit frequency signal S b (t) passes through the narrowband filter and the lowband filter of the radar receiver. can do. The calculation method is as follows.

Figure 112012006300882-pat00040
Figure 112012006300882-pat00040

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. There will be.

Claims (11)

비트 주파수 신호(beat frequency signal) Sb(t)가 디지털 변환되어 다운샘플링(downsampling)된 신호를 입력받는 신호 입력 모듈;
표적의 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 상기 신호 입력 모듈에서 입력받은 다운샘플링된 신호의 비트 주파수(beat frequency) fb의 기울기 Fslop을 하기 수학식에 따라 산출하는 비트 주파수 기울기 산출 모듈;
상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 비트 주파수 기울기 보정 모듈을 포함하고,
[수학식]
Figure 112012020567456-pat00041

인 것을 특징으로 하는 FMICW 파형의 위상 보상 장치.A signal input module configured to receive a signal in which a bit frequency signal S b (t) is digitally converted and downsampled;
The slope F slop of the beat frequency f b of the downsampled signal received from the signal input module using the target velocity V and the chirp frequency α of the transmitter is calculated according to the following equation. A bit frequency gradient calculation module;
And a bit frequency slope correction module for outputting a signal S dem after compensation by multiplying the bit frequency signal S b (t) by an opposite phase signal of the calculated slope F slop ,
[Equation]
Figure 112012020567456-pat00041

A phase compensation device for an FMICW waveform, characterized in that. 제1항에 있어서, 상기 기울기 Fslop의 반대 위상 신호는,
Figure 112012006300882-pat00042
인 것을 특징으로 하는 FMICW 파형의 위상 보정 장치.The signal of claim 1, wherein the opposite phase signal of the slope F slop is:
Figure 112012006300882-pat00042
The phase correction apparatus of the FMICW waveform characterized by the above-mentioned. 제2항에 있어서, 상기 비트 주파수 기울기 산출 모듈은,
하기 수학식에 따라 상기 상대 속도 V를 산출하고,
[수학식]
Figure 112012006300882-pat00043

여기에서,
Figure 112012006300882-pat00044
는 송신 신호가 표적으로부터 반사되어 수신되는 지연 시간이고,
Figure 112012006300882-pat00045
는 초기 지연 시간인 것을 특징으로 하는 FMICW 파형의 위상 보상 장치.The method of claim 2, wherein the bit frequency slope calculation module,
The relative speed V is calculated according to the following equation,
[Equation]
Figure 112012006300882-pat00043

From here,
Figure 112012006300882-pat00044
Is the delay time for the transmitted signal to be reflected back from the target,
Figure 112012006300882-pat00045
The phase compensation device of the FMICW waveform, characterized in that the initial delay time. 제3항에 있어서, 상기 비트 주파수 기울기 산출 모듈은,
상기 비트 주파수 신호 Sb(t)가 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 상기 비트 주파수 fb의 기울기 Fslop을 다음 수학식과 같이 산출하고,
[수학식]
Figure 112012020567456-pat00046

인 것을 특징으로 하는 FMICW 파형의 위상 보상 장치.The method of claim 3, wherein the bit frequency slope calculation module,
In consideration of the filter time delay t Delay generated while the bit frequency signal S b (t) passes through the narrow band filter and the low band filter, the slope F slop of the bit frequency f b is calculated as follows.
[Equation]
Figure 112012020567456-pat00046

A phase compensation device for an FMICW waveform, characterized in that. 제4항에 있어서, 상기 비트 주파수 기울기 보정 모듈은,
상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱하여 하기 수학식과 같은 보상 후 신호 Sdem을 산출하고,
[수학식]
Figure 112012006300882-pat00047

인 것을 특징으로 하는 FMCIW 파형의 위상 보상 장치.The method of claim 4, wherein the bit frequency slope correction module,
Multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop to calculate a post-compensation signal S dem ,
[Equation]
Figure 112012006300882-pat00047

A phase compensation device for an FMCIW waveform, characterized in that. 신호 입력 모듈이 비트 주파수 신호(beat frequency signal) Sb(t)가 디지털 변환되어 다운샘플링(downsampling)된 신호를 입력받는 단계;
비트 주파수 기울기 산출 모듈이 표적의 상대 속도 V를 산출하는 단계;
상기 비트 주파수 기울기 산출 모듈이 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 상기 신호 입력 모듈에서 입력받은 다운샘플링된 신호의 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계;
비트 주파수 기울기 보정 모듈이 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계를 포함하는 FMICW 파형의 위상 보상 방법.Receiving, by the signal input module, a signal in which a bit frequency signal S b (t) is digitally converted and downsampled;
The bit frequency slope calculating module calculating a relative speed V of the target;
The slope F slop of the beat frequency f b of the downsampled signal received from the signal input module by the bit frequency slope calculation module using the calculated relative speed V and the chirp frequency α of the transmitter. Calculating;
And a bit frequency slope correction module outputting a signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop . 제6항에 있어서, 상기 비트 주파수 기울기 산출 모듈이 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 상기 신호 입력 모듈에서 입력받은 다운샘플링된 신호의 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계는,
하기 수학식에 따라 기울기 Fslop을 산출하고,
[수학식]
Figure 112012020567456-pat00048

인 것을 특징으로 하는 FMICW 파형의 위상 보상 방법.The bit frequency of the downsampled signal received from the signal input module using the calculated relative speed V and the chirp frequency α of the transmitter. Calculating the slope F slop of f b ,
The slope F slop is calculated according to the following equation,
[Equation]
Figure 112012020567456-pat00048

A phase compensation method for an FMICW waveform, characterized in that. 제7항에 있어서, 상기 비트 주파수 기울기 보정 모듈이 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계에서,
상기 기울기 Fslop의 반대 위상 신호는 하기 수학식과 같이 산출되고,
[수학식]
Figure 112012020567456-pat00049
인 것을 특징으로 하는 FMICW 파형의 위상 보정 방법.The method of claim 7, wherein the bit frequency slope correction module outputs a signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop ,
The opposite phase signal of the slope F slop is calculated as in the following equation,
[Equation]
Figure 112012020567456-pat00049
The phase correction method of the FMICW waveform characterized by the above-mentioned. 제8항에 있어서, 상기 비트 주파수 기울기 산출 모듈이 표적의 상대 속도 V를 산출하는 단계는,
하기 수학식에 따라 상대 속도 V를 산출하고,
[수학식]
Figure 112012020567456-pat00050

여기에서,
Figure 112012020567456-pat00051
는 송신 신호가 표적으로부터 반사되어 수신되는 지연 시간이고,
Figure 112012020567456-pat00052
는 초기 지연 시간인 것을 특징으로 하는 FMICW 파형의 위상 보상 방법.The method of claim 8, wherein the calculating the relative frequency V of the target by the bit frequency slope calculation module comprises:
The relative speed V is calculated according to the following equation,
[Equation]
Figure 112012020567456-pat00050

From here,
Figure 112012020567456-pat00051
Is the delay time for the transmitted signal to be reflected back from the target,
Figure 112012020567456-pat00052
The phase compensation method of the FMICW waveform, characterized in that the initial delay time. 제9항에 있어서, 상기 비트 주파수 기울기 산출 모듈이 상기 산출된 상대 속도 V 및 송신단의 첩 주파수(chirp frequency) α를 이용하여 상기 신호 입력 모듈에서 입력받은 다운샘플링된 신호의 비트 주파수(beat frequency) fb의 기울기 Fslop을 산출하는 단계는,
상기 비트 주파수 신호 Sb(t)가 협대역 필터 및 저대역 필터를 거치면서 발생되는 필터 시간 지연 tDelay를 고려하여 상기 비트 주파수 fb의 기울기 Fslop을 다음 수학식과 같이 산출하고,
[수학식]
Figure 112012020567456-pat00053

인 것을 특징으로 하는 FMICW 파형의 위상 보상 방법.10. The method according to claim 9, wherein the bit frequency slope calculation module uses the calculated relative speed V and the chirp frequency α of the transmitter to transmit the beat frequency of the downsampled signal received from the signal input module. Calculating the slope F slop of f b ,
In consideration of the filter time delay t Delay generated while the bit frequency signal S b (t) passes through the narrow band filter and the low band filter, the slope F slop of the bit frequency f b is calculated as follows.
[Equation]
Figure 112012020567456-pat00053

A phase compensation method for an FMICW waveform, characterized in that. 제10항에 있어서, 상기 비트 주파수 기울기 보정 모듈이 상기 비트 주파수 신호 Sb(t)에 상기 산출된 기울기 Fslop의 반대 위상 신호를 곱한 보상 후 신호 Sdem을 출력하는 단계는,
상기 산출된 기울기 Fslop의 반대 위상 신호를 비트 주파수 신호 Sb(t)에 곱하여 하기 수학식과 같이 보상 후 신호 Sdem을 산출하고,
[수학식]
Figure 112012020567456-pat00054

인 것을 특징으로 하는 FMCIW 파형의 위상 보상 방법.The method of claim 10, wherein the bit frequency slope correction module outputs a signal S dem after compensation by multiplying the bit frequency signal S b (t) by the opposite phase signal of the calculated slope F slop .
The signal S dem after compensation is calculated by multiplying the opposite phase signal of the calculated slope F slop by the bit frequency signal S b (t) as shown in the following equation,
[Equation]
Figure 112012020567456-pat00054

A phase compensation method for an FMCIW waveform, characterized in that.
KR1020120007532A 2012-01-26 2012-01-26 Phase correction apparatus and method of frequency modulated interrupted continuous wave KR101133526B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120007532A KR101133526B1 (en) 2012-01-26 2012-01-26 Phase correction apparatus and method of frequency modulated interrupted continuous wave

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007532A KR101133526B1 (en) 2012-01-26 2012-01-26 Phase correction apparatus and method of frequency modulated interrupted continuous wave

Publications (1)

Publication Number Publication Date
KR101133526B1 true KR101133526B1 (en) 2012-04-04

Family

ID=46143283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007532A KR101133526B1 (en) 2012-01-26 2012-01-26 Phase correction apparatus and method of frequency modulated interrupted continuous wave

Country Status (1)

Country Link
KR (1) KR101133526B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307269B1 (en) * 2012-12-26 2013-09-11 엘아이지넥스원 주식회사 Received signal processing method of radar
KR101307274B1 (en) 2012-12-26 2013-09-11 엘아이지넥스원 주식회사 Received signal processing device of radar
US11280900B2 (en) 2020-03-25 2022-03-22 Ajou University Industry-Academic Cooperation Foundation Apparatus for compensating phase error of chirp signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008573B1 (en) 2010-06-18 2011-01-17 삼성탈레스 주식회사 Phase calibration method and fmcw radar using raido interferometer
KR101052023B1 (en) 2011-04-12 2011-07-26 삼성탈레스 주식회사 Rf system of frequency of frequency modulated continuous wave radar
KR101076002B1 (en) 2011-04-26 2011-10-21 삼성탈레스 주식회사 Frequency modulated continuous wave radar apparatus obtaininig data beside blanking area and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008573B1 (en) 2010-06-18 2011-01-17 삼성탈레스 주식회사 Phase calibration method and fmcw radar using raido interferometer
KR101052023B1 (en) 2011-04-12 2011-07-26 삼성탈레스 주식회사 Rf system of frequency of frequency modulated continuous wave radar
KR101076002B1 (en) 2011-04-26 2011-10-21 삼성탈레스 주식회사 Frequency modulated continuous wave radar apparatus obtaininig data beside blanking area and method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307269B1 (en) * 2012-12-26 2013-09-11 엘아이지넥스원 주식회사 Received signal processing method of radar
KR101307274B1 (en) 2012-12-26 2013-09-11 엘아이지넥스원 주식회사 Received signal processing device of radar
US11280900B2 (en) 2020-03-25 2022-03-22 Ajou University Industry-Academic Cooperation Foundation Apparatus for compensating phase error of chirp signal

Similar Documents

Publication Publication Date Title
KR102270383B1 (en) Dynamic IQ Mismatch Correction in FMCW Radar
JP5842143B2 (en) Radar equipment
JP5810287B2 (en) Radar equipment
JP5251591B2 (en) Pulse compressor
US11060840B2 (en) Systems and methods for high precision cable length measurement in a communication system
KR20180113502A (en) Method and system for reducing interference caused by phase noise in a radar system
KR101289315B1 (en) Mcw radio altimeter having wide altitude range and low measurement error and altitude measuring method thereof
JP6092785B2 (en) Radar equipment
KR101133526B1 (en) Phase correction apparatus and method of frequency modulated interrupted continuous wave
US9813282B2 (en) Sampling phase difference compensation apparatus and method, and communication device capable of compensating sampling phase difference
JP4702117B2 (en) Pulse radar apparatus and distance measuring method
JP5607424B2 (en) Pulse compression device, radar device, pulse compression method, and pulse compression program
US7495598B2 (en) Methods and systems for avoidance of partial pulse interference in radar
JPWO2019224950A1 (en) Radar device
JP2013137268A (en) Fmcw radar system
RU2293997C1 (en) Method for correlation processing of signals, reflected from fast-moving targets
JP5465148B2 (en) Radar equipment
KR102519748B1 (en) Signal integration apparatus and method for target detection
JPH05341039A (en) Signal processing device
JP5625326B2 (en) Radar apparatus and distance measurement method thereof
JP6351876B1 (en) Radar equipment
JP2008256562A (en) Radar system
KR102288865B1 (en) FMCW radar range resolution enhancement technique through phase tuning
JP2013124888A (en) Radar system and detection method
US10090855B2 (en) Delta-sigma modulator, and transmitter

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 9