KR101130965B1 - Solar Cell and method of manufacturing the same - Google Patents

Solar Cell and method of manufacturing the same Download PDF

Info

Publication number
KR101130965B1
KR101130965B1 KR1020100015202A KR20100015202A KR101130965B1 KR 101130965 B1 KR101130965 B1 KR 101130965B1 KR 1020100015202 A KR1020100015202 A KR 1020100015202A KR 20100015202 A KR20100015202 A KR 20100015202A KR 101130965 B1 KR101130965 B1 KR 101130965B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
bus bar
solar cell
transparent conductive
electrode
Prior art date
Application number
KR1020100015202A
Other languages
Korean (ko)
Other versions
KR20110095629A (en
Inventor
김용현
서정호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020100015202A priority Critical patent/KR101130965B1/en
Publication of KR20110095629A publication Critical patent/KR20110095629A/en
Application granted granted Critical
Publication of KR101130965B1 publication Critical patent/KR101130965B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

본 발명은, 기판; 상기 기판 위에 형성되며, 소정 간격으로 배열된 복수 개의 제1 배선들 및 상기 복수 개의 제1 배선들과 연결되는 제1 버스바로 이루어진 제1 전극; 상기 제1 전극 상에 형성된 제1 투명도전층; 상기 제1 투명도전층 상에 형성된 반도체층; 및 상기 반도체층 상에 형성된 제2 전극을 포함하여 이루어진 태양전지, 및 그 제조방법에 관한 것으로서,
본 발명에 따르면 기판 상에 제1 배선 및 제1 버스바를 포함하여 이루어진 제1 전극을 적용함으로써, 태양전지를 단위셀 별로 분리하지 않아 레이저 스크라이빙 공정을 수행할 필요가 없고, 그에 따라 공정이 단순해지고 공정시간이 단축되며, 아울러 고가의 레이저 스크라이빙 장비가 필요치 않아 제조단가가 줄어드는 효과가 있다. The present invention, a substrate; A first electrode formed on the substrate and including a plurality of first wires arranged at predetermined intervals and a first bus bar connected to the plurality of first wires; A first transparent conductive layer formed on the first electrode; A semiconductor layer formed on the first transparent conductive layer; And a second electrode formed on the semiconductor layer, and a method of manufacturing the same.
According to the present invention, by applying a first electrode including a first wiring and a first bus bar on a substrate, there is no need to perform a laser scribing process because the solar cell is not separated for each unit cell, and thus the process is performed. It simplifies, shortens the process time, and reduces manufacturing costs by eliminating the need for expensive laser scribing equipment.

Description

태양전지 및 그 제조방법{Solar Cell and method of manufacturing the same}Solar cell and method of manufacturing the same {Solar Cell and method of manufacturing the same}

본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 박막형 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly to a thin film solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded together. Holes and electrons are generated therein. At this time, the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor due to the electric field generated in the PN junction. Can be generated to produce power.

이와 같은 태양전지는 일반적으로 기판형 태양전지와 박막형 태양전지로 구분할 수 있다. Such solar cells are generally classified into substrate type solar cells and thin film type solar cells.

상기 기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 상기 박막형 태양전지는 유리나 플라스틱 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다. The substrate type solar cell is a solar cell manufactured using a semiconductor material such as silicon as a substrate, and the thin film type solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass or plastic. .

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 상기 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다. The substrate-type solar cell has an advantage that the efficiency is somewhat superior to the thin-film solar cell, the thin-film solar cell has the advantage that the manufacturing cost is reduced compared to the substrate-type solar cell.

이하 도면을 참조로 종래의 박막형 태양전지에 대해서 설명하기로 한다. Hereinafter, a thin film solar cell according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 박막형 태양전지의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional thin film solar cell.

도 1에서 알 수 있듯이, 종래의 박막형 태양전지는, 기판(10), 제1 전극(20), 반도체층(30), 및 제2 전극(40)을 포함하여 이루어진다. As can be seen in FIG. 1, a conventional thin film solar cell includes a substrate 10, a first electrode 20, a semiconductor layer 30, and a second electrode 40.

상기 제1 전극(20)은 상기 기판(10) 상에 형성되며 제1 분리부(25)를 사이에 두고 복수 개가 소정 간격으로 이격되어 있다. The first electrodes 20 are formed on the substrate 10, and the plurality of first electrodes 20 are spaced apart at predetermined intervals with the first separator 25 therebetween.

상기 반도체층(30)은 상기 제1 전극(20) 상에 형성되며, 콘택부(35) 또는 제2 분리부(45)를 사이에 두고 복수 개가 소정 간격으로 이격되어 있다. The semiconductor layer 30 is formed on the first electrode 20, and a plurality of semiconductor layers 30 are spaced apart at predetermined intervals with the contact portion 35 or the second separation portion 45 therebetween.

상기 제2 전극(40)은 상기 반도체층(30) 상에 형성되며, 상기 콘택부(35)를 통해 상기 제1 전극(20)과 전기적으로 연결되어 있고, 또한 제2 분리부(45)를 사이에 두고 복수 개가 소정 간격으로 이격되어 있다. The second electrode 40 is formed on the semiconductor layer 30. The second electrode 40 is electrically connected to the first electrode 20 through the contact portion 35. A plurality are spaced apart at predetermined intervals in between.

이와 같은 종래의 박막형 태양전지는 상기 제1 전극(20)과 제2 전극(40)이 상기 콘택부(35)를 통해 전기적으로 연결됨으로써 전체적으로 복수 개의 단위셀이 직렬로 연결된 구성을 갖는데, 이와 같은 직렬 연결 구성은 전극의 크기를 줄일 수 있어 저항을 감소시킬 수 있는 장점이 있다. The conventional thin film solar cell has a configuration in which a plurality of unit cells are connected in series by electrically connecting the first electrode 20 and the second electrode 40 through the contact portion 35. The series connection configuration has the advantage of reducing the size of the electrode to reduce the resistance.

도 2a 내지 도 2f는 종래의 박막형 태양전지의 제조공정을 도시한 개략적인 단면도이다.2A to 2F are schematic cross-sectional views illustrating a manufacturing process of a conventional thin film solar cell.

우선, 도 2a에서 알 수 있듯이, 기판(10) 상에 제1 전극층(20a)을 형성한다. First, as shown in FIG. 2A, the first electrode layer 20a is formed on the substrate 10.

다음, 도 2b에서 알 수 있듯이, 상기 제1 전극층(20a)의 소정 영역을 제거하여 제1 분리부(25)을 형성하고, 그에 따라 상기 제1 분리부(25)를 사이에 두고 소정 간격으로 이격되는 복수 개의 제1 전극(20)이 형성된다. 상기 제1 전극층(20a)의 소정 영역을 제거하는 공정은 레이저 스크라이빙 공정을 이용한다. Next, as shown in FIG. 2B, a predetermined region of the first electrode layer 20a is removed to form a first separator 25, and accordingly, at a predetermined interval with the first separator 25 therebetween. A plurality of first electrodes 20 spaced apart from each other are formed. The process of removing the predetermined region of the first electrode layer 20a uses a laser scribing process.

다음, 도 2c에서 알 수 있듯이, 상기 제1 전극(20)을 포함한 기판 전면에 반도체층(30)을 형성한다. Next, as shown in FIG. 2C, the semiconductor layer 30 is formed on the entire surface of the substrate including the first electrode 20.

다음, 도 2d에서 알 수 있듯이, 상기 반도체층(30)의 소정 영역을 제거하여 콘택부(35)를 형성한다. 상기 반도체층(30)의 소정 영역을 제거하는 공정은 레이저 스크라이빙 공정을 이용한다. Next, as shown in FIG. 2D, the contact region 35 is formed by removing a predetermined region of the semiconductor layer 30. The process of removing a predetermined region of the semiconductor layer 30 uses a laser scribing process.

다음, 도 2e에서 알 수 있듯이, 상기 반도체층(30)을 포함한 기판 전면에 제2 전극층(40a)을 형성한다. Next, as shown in FIG. 2E, the second electrode layer 40a is formed on the entire surface of the substrate including the semiconductor layer 30.

다음, 도 2f에서 알 수 있듯이, 상기 제2 전극층(40a) 및 반도체층(30)의 소정 영역을 제거하여 제2 분리부(45)을 형성하고, 그에 따라 상기 제2 분리부(45)를 사이에 두고 소정 간격으로 이격되는 복수 개의 제2 전극(40)이 형성된다. 상기 제2 전극층(40a) 및 반도체층(30)의 소정 영역을 제거하는 공정은 레이저 스크라이빙 공정을 이용한다. Next, as shown in FIG. 2F, the second separation part 45 is formed by removing predetermined regions of the second electrode layer 40a and the semiconductor layer 30, thereby forming the second separation part 45. A plurality of second electrodes 40 spaced at predetermined intervals between each other are formed. The process of removing the predetermined regions of the second electrode layer 40a and the semiconductor layer 30 uses a laser scribing process.

그러나, 이와 같은 종래의 박막형 태양전지는 다음과 같은 문제점이 있다. However, such a conventional thin film solar cell has the following problems.

첫째, 종래의 박막형 태양전지는 상기 제1 분리부(25), 콘택부(35), 및 제2 분리부(45)를 형성하기 위해서 총 3회의 레이저 스크라이빙 공정을 수행하기 때문에 그만큼 공정이 복잡해지고 공정 시간이 증가되며, 또한 3대의 스크라이빙 공정장비가 필요하게 되어 제조비용이 증가되는 문제점이 있다. First, since the conventional thin film solar cell performs a total of three laser scribing processes to form the first separator 25, the contact portion 35, and the second separator 45, the process is performed accordingly. There is a problem that the complexity is increased, the process time is increased, and also three scribing process equipment is required to increase the manufacturing cost.

둘째, 종래의 박막형 태양전지는 상기 제1 전극(20)으로 금속(Metal) 재료를 이용할 수 있는데, 이 경우 제1 전극(20)을 구성하는 금속재료와 반도체층(30)을 구성하는 실리콘계 재료 사이의 열팽창계수 차이로 인해서 상기 반도체층(30)을 형성하는 공정 중에 상기 반도체층(30)에 스트레스(stress)가 많이 가해지고, 그로 인해서 상기 반도체층(30)이 손상되어 에너지 변화효율이 저하되는 문제점이 있다. Second, in the conventional thin film solar cell, a metal material may be used as the first electrode 20. In this case, the metal material constituting the first electrode 20 and the silicon material constituting the semiconductor layer 30 may be used. Due to the difference in thermal expansion coefficient therebetween, a lot of stress is applied to the semiconductor layer 30 during the process of forming the semiconductor layer 30, thereby damaging the semiconductor layer 30, thereby lowering the energy change efficiency. There is a problem.

셋째, 상기 반도체층(30)은 고온하에서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법으로 적층되는데, 이때 상기 제1 전극(20)을 구성하는 금속재료가 상기 반도체층(30)으로 침투하여 에너지 변환효율일 저하되는 문제점이 있다. Third, the semiconductor layer 30 is laminated by a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) at a high temperature, wherein the metal material constituting the first electrode 20 penetrates into the semiconductor layer 30 to be energy. There is a problem that the conversion efficiency is lowered.

본 발명은 전술한 종래의 태양전지의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 레이저 스크라이빙 공정을 이용하지 않음으로써 공정이 단순하고 공정시간이 단축되는 등 제조비용을 줄일 수 있으며, 반도체층의 형성공정 중에 반도체층이 손상되거나 반도체층에 금속재료가 침투하는 것을 차단함으로써 태양전지의 에너지 변환효율이 증진될 수 있는 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention is designed to solve the above-described problems of the conventional solar cell, the present invention can reduce the manufacturing cost, such as a simple process and short process time by not using a laser scribing process, the semiconductor layer It is an object of the present invention to provide a solar cell and a method of manufacturing the same, wherein the energy conversion efficiency of the solar cell can be improved by preventing the semiconductor layer from being damaged or penetrating the metal material into the semiconductor layer during the formation process.

본 발명은 상기 목적을 달성하기 위해서, 기판; 상기 기판 위에 형성되며, 소정 간격으로 배열된 복수 개의 제1 배선들 및 상기 복수 개의 제1 배선들과 연결되는 제1 버스바로 이루어진 제1 전극; 상기 제1 전극 상에 형성된 제1 투명도전층; 상기 제1 투명도전층 상에 형성된 반도체층; 및 상기 반도체층 상에 형성된 제2 전극을 포함하여 이루어진 태양전지를 제공한다. The present invention, in order to achieve the above object; A first electrode formed on the substrate and including a plurality of first wires arranged at predetermined intervals and a first bus bar connected to the plurality of first wires; A first transparent conductive layer formed on the first electrode; A semiconductor layer formed on the first transparent conductive layer; And it provides a solar cell comprising a second electrode formed on the semiconductor layer.

상기 제1 버스바는 상기 제1 배선들과 수직으로 교차하도록 배열될 수 있다.The first bus bar may be arranged to vertically cross the first wires.

상기 제1 배선의 폭은 3 내지 10mm 범위이고, 상기 제1 버스바의 폭은 상기 제1 배선의 폭보다 크게 형성될 수 있다. The width of the first wiring may be in the range of 3 to 10 mm, and the width of the first bus bar may be larger than the width of the first wiring.

상기 제2 전극은 상기 반도체층 상에 형성된 제2 투명도전층을 포함하여 이루어질 수 있고, 이때, 상기 제2 전극은 상기 제2 투명도전층 상에서 소정 간격으로 배열된 복수 개의 제2 배선들 및 상기 복수 개의 제2 배선들과 연결되는 제2 버스바를 포함하여 이루어질 수 있다. 이 경우, 상기 제2 버스바는 상기 제2 배선들과 수직으로 교차하도록 배열될 수 있다. 또한, 상기 제2 배선의 폭은 3 내지 10mm 범위이고, 상기 제2 버스바의 폭은 상기 제2 배선의 폭보다 크게 형성될 수 있다. 또한, 상기 제1 버스바 및 제2 버스바 중 적어도 하나는 복수 개가 형성될 수 있다. The second electrode may include a second transparent conductive layer formed on the semiconductor layer, wherein the second electrode includes a plurality of second wires and the plurality of second wires arranged at predetermined intervals on the second transparent conductive layer. The second bus bar may be connected to the second wires. In this case, the second bus bar may be arranged to vertically cross the second wires. In addition, the width of the second wiring may be in the range of 3 to 10 mm, and the width of the second bus bar may be larger than the width of the second wiring. In addition, a plurality of at least one of the first bus bar and the second bus bar may be formed.

상기 반도체층은 상기 제1 투명도전층 상에 형성된 N형 반도체층, 상기 N형 반도체층 상에 형성된 I형 반도체층, 및 상기 I형 반도체층 상에 형성된 P형 반도체층으로 이루어질 수 있다. The semiconductor layer may include an N-type semiconductor layer formed on the first transparent conductive layer, an I-type semiconductor layer formed on the N-type semiconductor layer, and a P-type semiconductor layer formed on the I-type semiconductor layer.

상기 반도체층은 버퍼층을 사이에 두고 형성된 제1 반도체층 및 제2 반도체층으로 이루어질 수 있다. The semiconductor layer may include a first semiconductor layer and a second semiconductor layer formed with a buffer layer therebetween.

상기 기판은 플렉시블 기판으로 이루어질 수 있다. The substrate may be a flexible substrate.

본 발명은 또한 기판 상에 소정 간격으로 배열된 복수 개의 제1 배선들 및 상기 복수 개의 제1 배선들과 연결되는 제1 버스바로 이루어진 제1 전극을 형성하는 공정; 상기 제1 전극 상에 제1 투명도전층을 형성하는 공정; 상기 제1 투명도전층 상에 반도체층을 형성하는 공정; 및 상기 반도체층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법을 제공한다. The present invention also provides a process for forming a first electrode comprising a plurality of first wires arranged on a substrate at predetermined intervals and a first bus bar connected to the plurality of first wires; Forming a first transparent conductive layer on the first electrode; Forming a semiconductor layer on the first transparent conductive layer; And it provides a method for manufacturing a solar cell comprising the step of forming a second electrode on the semiconductor layer.

상기 제1 버스바는 상기 제1 배선들과 수직으로 교차하도록 형성할 수 있다. The first bus bar may be formed to vertically cross the first wires.

상기 제1 배선의 폭은 3 내지 10mm 범위로 형성하고, 상기 제1 버스바의 폭은 상기 제1 배선의 폭보다 크게 형성할 수 있다. The width of the first wiring may be in the range of 3 to 10 mm, and the width of the first bus bar may be larger than the width of the first wiring.

상기 제2 전극을 형성하는 공정은 상기 반도체층 상에 제2 투명도전층을 형성하는 공정을 포함하여 이루어질 수 있고, 이때, 상기 제2 전극을 형성하는 공정은 상기 제2 투명도전층 상에 소정 간격으로 배열된 복수 개의 제2 배선들 및 상기 복수 개의 제2 배선들과 연결되는 제2 버스바를 형성하는 공정을 포함할 수 있다. 또한, 상기 제2 버스바는 상기 제2 배선들과 수직으로 교차하도록 형성할 수 있다. 또한, 상기 제2 배선의 폭은 3 내지 10mm 범위로 형성하고, 상기 제2 버스바의 폭은 상기 제2 배선의 폭보다 크게 형성할 수 있다. 또한, 상기 제1 버스바 및 제2 버스바 중 적어도 하나는 복수 개를 형성할 수 있다. The forming of the second electrode may include forming a second transparent conductive layer on the semiconductor layer, and the forming of the second electrode may be performed on the second transparent conductive layer at predetermined intervals. The method may include forming a plurality of second wires arranged and a second bus bar connected to the plurality of second wires. In addition, the second bus bar may be formed to vertically cross the second wires. In addition, the width of the second wiring may be formed in the range of 3 to 10mm, and the width of the second bus bar may be formed larger than the width of the second wiring. In addition, at least one of the first bus bar and the second bus bar may form a plurality.

상기 반도체층을 형성하는 공정은 상기 제1 투명도전층 상에 N형 반도체층을 형성하고, 상기 N형 반도체층 상에 I형 반도체층을 형성하고, 그리고 상기 I형 반도체층 상에 P형 반도체층을 형성하는 공정으로 이루어질 수 있다. The forming of the semiconductor layer may include forming an N-type semiconductor layer on the first transparent conductive layer, forming an I-type semiconductor layer on the N-type semiconductor layer, and forming a P-type semiconductor layer on the I-type semiconductor layer. It can be made to the process of forming.

상기 반도체층을 형성하는 공정은 상기 제1 투명도전층 상에 제1 반도체층을 형성하는 공정, 상기 제1 반도체층 상에 버퍼층을 형성하는 공정, 및 상기 버퍼층 상에 제2 반도체층을 형성하는 공정으로 이루어질 수 있다. The forming of the semiconductor layer may include forming a first semiconductor layer on the first transparent conductive layer, forming a buffer layer on the first semiconductor layer, and forming a second semiconductor layer on the buffer layer. Can be made.

상기 기판은 플렉시블 기판으로 이루어질 수 있다. The substrate may be a flexible substrate.

상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention by the above configuration has the following effects.

본 발명에 따르면 기판 상에 제1 배선 및 제1 버스바를 포함하여 이루어진 제1 전극을 적용함으로써 종래와 같이 태양전지를 복수 개의 단위셀로 분리하지 않아도 전극의 저항을 줄일 수 있으며, 특히 본 발명에 따르면 태양전지를 단위셀 별로 분리하지 않기 때문에 레이저 스크라이빙 공정을 수행할 필요가 없고 그에 따라 공정이 단순해지고 공정시간이 단축되며, 아울러 고가의 레이저 스크라이빙 장비가 필요치 않아 제조단가가 줄어드는 효과가 있다. According to the present invention, by applying the first electrode including the first wiring and the first bus bar on the substrate, the resistance of the electrode can be reduced even without separating the solar cell into a plurality of unit cells as in the prior art. The solar cell is not separated by unit cell, so it is not necessary to perform the laser scribing process, thereby simplifying the process and shortening the process time, and reducing the manufacturing cost since no expensive laser scribing equipment is required. There is.

또한, 본 발명에 따르면 제1 전극과 반도체층 사이에 제1 투명도전층을 형성함으로써, 상기 반도체층 형성공정 중에 상기 반도체층이 손상되거나 또는 제1 전극을 구성하는 금속물질이 상기 반도체층으로 침투하는 종래의 문제점이 해소될 수 있고, 결국 종래에 비하여 태양전지의 에너지 변환효율이 증가되는 효과가 있다. In addition, according to the present invention by forming a first transparent conductive layer between the first electrode and the semiconductor layer, the semiconductor layer is damaged during the semiconductor layer forming process, or the metal material constituting the first electrode penetrates into the semiconductor layer. Conventional problems can be solved, and there is an effect that the energy conversion efficiency of the solar cell is increased compared to the conventional.

도 1은 종래의 박막형 태양전지의 개략적인 단면도이다.
도 2a 내지 도 2f는 종래의 박막형 태양전지의 제조공정을 도시한 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 태양전지의 개략적인 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 태양전지의 개략적인 사시도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 사시도이다.1 is a schematic cross-sectional view of a conventional thin film solar cell.
2A to 2F are schematic cross-sectional views illustrating a manufacturing process of a conventional thin film solar cell.
3 is a schematic perspective view of a solar cell according to an embodiment of the present invention.
4 is a schematic perspective view of a solar cell according to another embodiment of the present invention.
5A to 5E are schematic process perspective views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

이하, 도면을 참조로 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

<태양전지><Solar cell>

도 3은 본 발명의 일 실시예에 따른 태양전지의 개략적인 사시도이다. 3 is a schematic perspective view of a solar cell according to an embodiment of the present invention.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지는, 기판(100), 제1 전극(200), 제1 투명도전층(300), 반도체층(400), 및 제2 투명도전층(500)을 포함하여 이루어진다. As can be seen in Figure 3, the solar cell according to an embodiment of the present invention, the substrate 100, the first electrode 200, the first transparent conductive layer 300, the semiconductor layer 400, and the second transparent conductive layer 500 is made.

상기 기판(100)은 쉽게 휘어질 수 있는 플렉시블(flexible) 기판으로 이루어질 수 있으며, 이 경우, 휴대용 등으로 용이하게 적용할 수 있는 플렉시블 태양전지(Flexible Solar Cell) 구현이 가능하다. 상기 플렉시블 기판의 재료로는 폴리이미드(polyimide), 폴리아미드(polyamide) 등을 이용할 수 있다. 특히, 플렉시블 태양전지의 경우 상기 기판(100)이 태양전지의 가장 후면에 위치할 수 있기 때문에 상기 기판(100)의 재료로서 투명한 물질뿐만 아니라 불투명한 물질도 이용할 수 있다. The substrate 100 may be formed of a flexible substrate that can be easily bent. In this case, a flexible solar cell that can be easily applied to a portable device or the like can be implemented. As the material of the flexible substrate, polyimide, polyamide, or the like may be used. In particular, in the case of a flexible solar cell, since the substrate 100 may be located at the rearmost surface of the solar cell, not only a transparent material but also an opaque material may be used as the material of the substrate 100.

상기 제1 전극(200)은 상기 기판(100) 위에 형성되며, 제1 배선(210) 및 제1 버스바(Bus Bar)(220)를 포함하여 이루어진다. The first electrode 200 is formed on the substrate 100 and includes a first wiring 210 and a first bus bar 220.

상기 제1 배선(210)은 복수 개가 형성되며, 복수 개의 제1 배선(210)들은 소정 간격을 이루면서 소정 방향으로 배열되어 있다. A plurality of first wires 210 are formed, and the plurality of first wires 210 are arranged in a predetermined direction at a predetermined interval.

상기 제1 버스바(220)는 상기 복수 개의 제1 배선(210)들과 각각 연결되어 있으며, 이를 위해서 상기 제1 배선(210)들과 상이한 방향, 구체적으로는 상기 제1 배선(210)들과 수직으로 교차하도록 배열되어 있다. 상기 제1 버스바(220)는 도시된 바와 같이 복수 개가 형성될 수도 있지만, 경우에 따라서 1개의 제1 버스바(220)만으로 구성될 수도 있다. The first bus bar 220 is connected to each of the plurality of first wires 210, and for this purpose, the first bus bar 220 is different from the first wires 210, specifically, the first wires 210. It is arranged to intersect perpendicularly with. A plurality of first bus bars 220 may be formed as shown, but in some cases, only one first bus bar 220 may be configured.

상기 제1 배선(210) 및 제1 버스바(220)는 상기 반도체층(400)에서 생성된 전자(electron)와 같은 캐리어(carrier)를 수집하는 역할을 하며, 특히, 상기 제1 버스바(220)는 서로 이격되어 있는 제1 배선(210)들 각각과 연결되어 있어 상기 제1 배선(210)들 각각에 수집된 캐리어를 한 곳으로 모으는 역할을 한다. 따라서, 상기 제1 버스바(220)는 별도의 외부 배선과 연결되게 된다. The first wiring 210 and the first bus bar 220 collect carriers such as electrons generated in the semiconductor layer 400. In particular, the first bus bar ( 220 is connected to each of the first wires 210 spaced apart from each other to collect carriers collected in each of the first wires 210. Therefore, the first bus bar 220 is connected to a separate external wiring.

상기 제1 배선(210)의 폭은 3 내지 10mm가 바람직한데, 그 이유는, 3mm 미만일 경우에는 캐리어 수집이 원활하지 못할 수 있고, 10mm를 초과할 경우에는 태양광의 투과영역이 줄어들어 태양전지의 효율이 저하될 수 있기 때문이다. The width of the first wiring 210 is preferably 3 to 10 mm, because the carrier collection may not be smooth when the width of the first wiring 210 is less than 3 mm. This is because it may be degraded.

상기 제1 버스바(220)의 폭은 상기 제1 배선(210)의 폭보다 크게 형성함으로써 캐리어 수집 효율을 증진시킬 수 있으며, 특히, 상기 제1 버스바(220)는 기판(100)의 외곽부에 형성할 수 있어 그 폭을 증가시켜도 태양광의 투과영역이 감소하지 않게 된다. The width of the first bus bar 220 may be greater than the width of the first wiring 210 to improve carrier collection efficiency. In particular, the first bus bar 220 may be formed at the periphery of the substrate 100. Since it can be formed in the part, even if the width is increased, the transmission region of sunlight does not decrease.

상기 제1 배선(210) 및 제1 버스바(220)는 Cu, Ag 등과 같은 도전성 금속물질로 이루어질 수 있으며, 서로 동일한 물질로 이루어질 수도 있고 서로 상이한 물질로 이루어질 수도 있다. The first wiring 210 and the first bus bar 220 may be made of a conductive metal material such as Cu, Ag, or the like, and may be made of the same material or different materials.

또한, 상기 제1 버스바(220)가 상기 제1 배선(210) 위에 형성될 수도 있지만, 상기 제1 배선(210)이 상기 제1 버스바(220) 위에 형성될 수도 있고, 경우에 따라서, 상기 제1 배선(210)과 상기 제1 버스바(220)가 하나의 구조체로 형성될 수도 있다. In addition, although the first bus bar 220 may be formed on the first wiring 210, the first wiring 210 may be formed on the first bus bar 220, and in some cases, The first wiring 210 and the first bus bar 220 may be formed as one structure.

이와 같이, 본 발명에 따르면 제1 배선(210) 및 제1 버스바(Bus Bar)(220)를 포함하여 이루어진 제1 전극(200)을 적용함으로써 종래와 같이 태양전지를 복수 개의 단위셀로 분리하지 않아도 그와 유사한 효과를 얻을 수 있다. 즉, 종래의 경우에는 전극의 저항을 줄이기 위해서 전극을 단위셀 별로 분리하고 분리된 단위셀 사이를 직렬로 연결한 것인데, 본 발명의 경우는 상기 제1 전극(200)을 제1 배선(210) 및 제1 버스바(Bus Bar)(220)를 포함하도록 구성함으로써 종래와 같이 단위셀 별로 분리하지 않으면서도 전극의 저항을 줄일 수 있게 된다. As described above, according to the present invention, the solar cell is separated into a plurality of unit cells as in the prior art by applying the first electrode 200 including the first wiring 210 and the first bus bar 220. If you do not have a similar effect can be achieved. That is, in the conventional case, in order to reduce the resistance of the electrode, the electrodes are separated by unit cells and the separated unit cells are connected in series. In the present invention, the first electrode 200 is connected to the first wiring 210. And by including the first bus bar (Bus Bar) (220) it is possible to reduce the resistance of the electrode without separating each unit cell as in the prior art.

특히, 본 발명에 따르면 단위셀 별로 분리하지 않기 때문에 레이저 스크라이빙 공정을 수행할 필요가 없고 그에 따라 공정이 단순해지고 공정시간이 단축되며, 아울러 고가의 레이저 스크라이빙 장비가 필요치 않아 제조단가가 줄어드는 효과가 있다. In particular, according to the present invention, there is no need to perform the laser scribing process because it is not separated for each unit cell, thereby simplifying the process and shortening the processing time, and also requiring no expensive laser scribing equipment. It has a decreasing effect.

상기 제1 투명도전층(300)은 상기 제1 전극(200)과 상기 반도체층(400) 사이에 형성된다. The first transparent conductive layer 300 is formed between the first electrode 200 and the semiconductor layer 400.

상기 제1 투명도전층(300)은 상기 반도체층(400)에서 생성된 전자(electron)와 같은 캐리어(carrier)가 상기 제1 전극(200)으로 용이하게 이동할 수 있도록 하는 역할을 한다. 특히, 상기 제1 투명도전층(300)은 상기 반도체층(400) 형성공정 중에 상기 반도체층(400)에 스트레스(stress)가 가해지지 않도록 하여 상기 반도체층(400)의 손상을 방지함과 더불어 상기 제1 전극(200)을 구성하는 금속물질이 상기 반도체층(400)으로 침투하는 것을 방지하는 역할을 한다. The first transparent conductive layer 300 serves to easily move a carrier such as an electron generated in the semiconductor layer 400 to the first electrode 200. In particular, the first transparent conductive layer 300 prevents stress from being applied to the semiconductor layer 400 during the process of forming the semiconductor layer 400, thereby preventing damage to the semiconductor layer 400. The metal material constituting the first electrode 200 is prevented from penetrating into the semiconductor layer 400.

즉, 상기 제1 투명도전층(300)에 이용되는 투명도전물은 상기 반도체층(400)에 적용되는 실리콘 물질과 열팽창계수 차이가 크지 않으며, 또한 상기 제1 투명도전층(300)에 이용되는 투명도전물은 상기 반도체층(400) 형성 공정시 반도체층(400)으로 침투하지 않기 때문에, 본 발명과 같이 제1 투명도전층(300)을 제1 전극(200) 상에 형성하고 상기 제1 투명도전층(300) 상에 반도체층(400)을 형성할 경우, 상기 반도체층(400) 형성공정 시에 종래와 같이 반도체층(400)이 손상되거나 금속물질이 반도체층(400)으로 침투하는 문제가 발생하지 않게 된다. That is, the transparent conductive material used for the first transparent conductive layer 300 has a large difference in coefficient of thermal expansion and a silicon material applied to the semiconductor layer 400, and is also used for the first transparent conductive layer 300. Since water does not penetrate into the semiconductor layer 400 during the process of forming the semiconductor layer 400, the first transparent conductive layer 300 is formed on the first electrode 200 as in the present invention, and the first transparent conductive layer ( When the semiconductor layer 400 is formed on the semiconductor layer 400, the semiconductor layer 400 is not damaged or a metal material penetrates into the semiconductor layer 400 in the process of forming the semiconductor layer 400. Will not.

상기 제1 투명도전층(300)은, ZnO, 3족 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:B, ZnO:Al), 수소 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:H), SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 이용하여 형성할 수 있다. The first transparent conductive layer 300 may include ZnO (eg, ZnO: B, ZnO: Al) doped with a material containing a ZnO, Group 3 element, or ZnO (eg, ZnO: doped with a material containing a hydrogen element). It may be formed using a transparent conductive material such as H), SnO 2 , SnO 2 : F, or Indium Tin Oxide (ITO).

상기 반도체층(400)은 상기 제1 투명도전층(300) 상에 형성되는데, 비정질 실리콘 또는 결정질 실리콘과 같은 실리콘계 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 예로서, 상기 반도체층(400)은 CIGS(CuInGaSe2)와 같은 화합물로 이루어질 수도 있다. The semiconductor layer 400 is formed on the first transparent conductive layer 300, but may be made of a silicon-based material such as amorphous silicon or crystalline silicon, but is not limited thereto. For example, the semiconductor layer 400 may be formed of a compound such as CIGS (CuInGaSe 2).

상기 반도체층(400)은 상기 제1 투명도전층(300) 상에 형성된 N(negative)형 반도체층, 상기 N형 반도체층 상에 형성된 I(intrinsic)형 반도체층, 및 상기 I형 반도체층 상에 형성된 P(positive)형 반도체층으로 이루어져, NIP구조로 형성될 수 있다. 이와 같이 반도체층(400)이 NIP구조로 형성되면, I형 반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 태양광에 의해 생성되는 정공 및 전자가 상기 전기장에 의해 드리프트(drift)되어 각각 P형 반도체층 및 N형 반도체층에서 수집되게 된다. The semiconductor layer 400 is formed on an N (negative) type semiconductor layer formed on the first transparent conductive layer 300, an I (intrinsic) type semiconductor layer formed on the N type semiconductor layer, and the I type semiconductor layer. Consists of the formed P (positive) semiconductor layer, it may be formed of a NIP structure. When the semiconductor layer 400 is formed as described above, the I-type semiconductor layer is depleted by the P-type semiconductor layer and the N-type semiconductor layer to generate an electric field therein, and is generated by sunlight. Holes and electrons are drift by the electric field and are collected in the P-type semiconductor layer and the N-type semiconductor layer, respectively.

상기 반도체층(400)이 NIP구조로 형성되는 이유는 일반적으로 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도에 비해 낮기 때문에 입사광에 의한 수집효율을 극대화하기 위해서 P형 반도체층을 태양광이 입사되는 면에 가깝게 형성하기 위함이다. The reason why the semiconductor layer 400 is formed of a NIP structure is that the drift mobility of holes is generally lower than that of electrons, so that the P-type semiconductor layer is used to maximize the collection efficiency due to incident light. This is to form the surface close to the incident light.

한편, 도 3의 확대도에서 알 수 있듯이, 상기 반도체층(400)은 제1 반도체층(401), 버퍼층(402), 및 제2 반도체층(403)이 순서대로 적층되어 소위 탠덤(tandem)구조로 형성될 수 있다. On the other hand, as can be seen in the enlarged view of Figure 3, the semiconductor layer 400 is the first semiconductor layer 401, the buffer layer 402, and the second semiconductor layer 403 are sequentially stacked so-called tandem (tandem) It may be formed into a structure.

상기 제1 반도체층(401) 및 제2 반도체층(403)은 모두 N형 반도체층, I형 반도체층 및 P형 반도체층이 순서대로 적층된 NIP구조로 형성될 수 있다. The first semiconductor layer 401 and the second semiconductor layer 403 may both be formed in a NIP structure in which an N-type semiconductor layer, an I-type semiconductor layer, and a P-type semiconductor layer are sequentially stacked.

상기 제1 반도체층(401)은 NIP구조의 비정질 반도체물질로 이루어지고, 상기 제2 반도체층(403)은 NIP구조의 미세결정질 반도체물질로 이루어질 수 있다. The first semiconductor layer 401 may be made of an amorphous semiconductor material having a NIP structure, and the second semiconductor layer 403 may be made of a microcrystalline semiconductor material having a NIP structure.

상기 비정질 반도체물질은 단파장의 광을 잘 흡수하고 상기 미세결정질 반도체물질은 장파장의 광을 잘 흡수하는 특성이 있기 때문에, 비정질 반도체물질과 미세결정질 반도체물질을 조합할 경우 광흡수효율이 증진될 수 있다. 다만, 반드시 이에 한정되는 것은 아니고, 상기 제1 반도체층(401)으로서 비정질반도체/게르마늄, 미세결정질 반도체물질, 결정질 반도체물질 등 다양하게 변경 이용할 수 있고, 상기 제2 반도체층(403)으로서 비정질 반도체물질, 비정질반도체/게르마늄, 결정질 반도체물질 등 다양하게 변경 이용할 수 있다. Since the amorphous semiconductor material absorbs light of short wavelength well and the microcrystalline semiconductor material absorbs light of long wavelength well, light absorption efficiency may be enhanced when the amorphous semiconductor material and the microcrystalline semiconductor material are combined. . However, the present invention is not limited thereto, and various modifications such as an amorphous semiconductor / germanium, a microcrystalline semiconductor material, a crystalline semiconductor material, etc. may be used as the first semiconductor layer 401, and the amorphous semiconductor may be used as the second semiconductor layer 403. Various modifications such as materials, amorphous semiconductors / germanium, and crystalline semiconductor materials can be used.

상기 버퍼층(402)은 상기 제1 반도체층(401) 및 제2 반도체층(403)의 사이에서 터널접합을 통해 정공 및 전자의 이동을 원활히 하는 역할을 하는 것으로서, ZnO, 3족 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:B, ZnO:Al), 수소 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:H), SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide) 등의 투명한 물질로 형성될 수 있다.The buffer layer 402 serves to facilitate the movement of holes and electrons through tunnel junctions between the first semiconductor layer 401 and the second semiconductor layer 403, and includes ZnO and Group 3 elements. ZnO doped with a material (eg ZnO: B, ZnO: Al), ZnO doped with a material containing a hydrogen element (eg ZnO: H), SnO 2 , SnO 2 : F, or Indium Tin Oxide (ITO) It may be formed of a transparent material such as.

또한, 상기 반도체층(400)은 탠덤(tandem)구조 이외에, 제1반도체층, 제2반도체층, 제3반도체층, 및 각각의 반도체층 사이에 형성된 버퍼층을 포함하는 트리플(triple) 구조로 형성될 수도 있다. In addition, the semiconductor layer 400 may be formed in a triple structure including a first semiconductor layer, a second semiconductor layer, a third semiconductor layer, and a buffer layer formed between each semiconductor layer, in addition to a tandem structure. May be

상기 제2 투명도전층(500)은 상기 반도체층(400) 상에 형성되어, 상기 반도체층(400)에서 생성된 정공(hole)과 같은 캐리어(carrier)를 수집하는 역할을 한다. 즉, 상기 제2 투명도전층(500)은 태양전지의 제2 전극으로 기능하게 된다. The second transparent conductive layer 500 is formed on the semiconductor layer 400 to collect carriers such as holes generated in the semiconductor layer 400. That is, the second transparent conductive layer 500 serves as a second electrode of the solar cell.

상기 제2 투명도전층(500)은, ZnO, 3족 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:B, ZnO:Al), 수소 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:H), SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 이용하여 형성할 수 있다. The second transparent conductive layer 500 may include ZnO (eg, ZnO: B, ZnO: Al) doped with a material containing a ZnO, Group III element, or ZnO (eg, ZnO: doped with a material containing a hydrogen element). It may be formed using a transparent conductive material such as H), SnO 2 , SnO 2 : F, or Indium Tin Oxide (ITO).

도 4는 본 발명의 다른 실시예에 따른 태양전지의 개략적인 사시도로서, 이는 제2 투명도전층(500) 상에 제2 배선(610) 및 제2 버스바(620)가 추가로 형성된 것을 제외하고 전술한 도 3에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. 4 is a schematic perspective view of a solar cell according to another embodiment of the present invention, except that a second wiring 610 and a second bus bar 620 are further formed on the second transparent conductive layer 500. Same as the solar cell according to FIG. 3 described above. Therefore, the same reference numerals are assigned to the same components, and repeated descriptions of the same components will be omitted.

도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 제2 투명도전층(500) 상에 제2 배선(610) 및 제2 버스바(620)가 형성되어 있다. As can be seen in FIG. 4, according to another embodiment of the present invention, a second wiring 610 and a second bus bar 620 are formed on the second transparent conductive layer 500.

즉, 본 발명의 다른 실시예에 따르면, 상기 제2 투명도전층(500), 제2 배선(610) 및 제2 버스바(620)의 조합에 의해 제2 전극이 구성되게 된다. That is, according to another embodiment of the present invention, the second electrode is configured by the combination of the second transparent conductive layer 500, the second wiring 610, and the second bus bar 620.

이와 같이, 제2 배선(610) 및 제2 버스바(620)를 추가로 구성함으로써 반도체층(400)에서 생성된 정공(hole)과 같은 캐리어(carrier)를 보다 효율적으로 수집할 수 있다. As such, by additionally configuring the second wiring 610 and the second bus bar 620, carriers such as holes generated in the semiconductor layer 400 may be collected more efficiently.

상기 제2 배선(610)은 복수 개가 형성되며, 복수 개의 제2 배선(610)들은 소정 간격을 이루면서 소정 방향으로 배열되어 있다. A plurality of second wires 610 are formed, and the plurality of second wires 610 are arranged in a predetermined direction at a predetermined interval.

상기 제2 버스바(620)는 상기 복수 개의 제2 배선(610)들과 각각 연결되어 있으며, 이를 위해서 상기 제2 배선(610)들과 상이한 방향, 구체적으로는 상기 제2 배선(610)들과 수직으로 교차하도록 배열되어 있다. 상기 제2 버스바(620)는 도시된 바와 같이 복수 개가 형성될 수도 있지만, 경우에 따라서 1개의 제2 버스바(620)만으로 구성될 수도 있다. 상기 제2 버스바(620)는 별도의 외부 배선과 연결될 수 있다. The second bus bar 620 is connected to the plurality of second wires 610, respectively, and for this purpose, the second bus bar 620 is different from the second wires 610, specifically, the second wires 610. It is arranged to intersect perpendicularly with. A plurality of second bus bars 620 may be formed as shown, but in some cases, only one second bus bar 620 may be configured. The second bus bar 620 may be connected to a separate external wire.

상기 제2 배선(610)의 폭은 3 내지 10mm가 바람직한데, 그 이유는, 3mm 미만일 경우에는 캐리어 수집이 원활하지 못할 수 있고, 10mm를 초과할 경우에는 태양광의 투과영역이 줄어들어 태양전지의 효율이 저하될 수 있기 때문이다. The width of the second wiring 610 is preferably 3 to 10 mm, because the carrier collection may not be smooth when the width of the second wiring 610 is less than 3 mm. This is because it may be degraded.

상기 제2 버스바(620)의 폭은 상기 제2 배선(610)의 폭보다 크게 형성함으로써 캐리어 수집 효율을 증진시킬 수 있으며, 특히, 상기 제2 버스바(620)는 셀존(cell zone) 외곽에 형성할 수 있어 그 폭을 증가시켜도 태양광의 투과영역이 감소하지 않게 된다.The width of the second bus bar 620 may be greater than the width of the second wiring 610 to improve carrier collection efficiency. In particular, the second bus bar 620 may be formed outside the cell zone. It can be formed in the solar cell so that even if the width is increased, the transmission region of sunlight does not decrease.

상기 제2 배선(610) 및 제2 버스바(620)는 Cu, Ag 등과 같은 도전성 금속물질로 이루어질 수 있으며, 서로 동일한 물질로 이루어질 수도 있고 서로 상이한 물질로 이루어질 수도 있다. The second wiring 610 and the second bus bar 620 may be made of a conductive metal material such as Cu, Ag, or the like, and may be made of the same material or different materials.

또한, 상기 제2 버스바(620)가 상기 제2 배선(610) 위에 형성될 수도 있지만, 상기 제2 배선(610)이 상기 제2 버스바(620) 위에 형성될 수도 있고, 경우에 따라서, 상기 제2 배선(610)과 상기 제2 버스바(620)가 하나의 구조체로 형성될 수도 있다. In addition, although the second bus bar 620 may be formed on the second wiring 610, the second wiring 610 may be formed on the second bus bar 620, and in some cases, The second wiring 610 and the second bus bar 620 may be formed as a single structure.

<태양전지의 제조방법><Method of Manufacturing Solar Cell>

도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 사시도로서, 이는 전술한 도 4에 따른 태양전지의 제조공정을 도시한 것이다. 이하에서는, 전술한 실시예와 중복되는 구성에 대한 반복 설명은 생략하기로 한다. 5A to 5E are schematic process perspective views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention, which illustrates the manufacturing process of the solar cell according to FIG. 4. In the following, repeated description of the configuration overlapping with the above-described embodiment will be omitted.

우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 제1 전극(200)을 형성한다. First, as shown in FIG. 5A, the first electrode 200 is formed on the substrate 100.

상기 기판(100)은 플렉시블 기판을 이용할 수 있다. The substrate 100 may use a flexible substrate.

상기 제1 전극(200)은 소정 간격으로 배열된 복수 개의 제1 배선(210)들 및 상기 복수 개의 제1 배선(210)들과 연결되는 제1 버스바(220)를 이용하여 형성할 수 있다. 이때, 상기 제1 버스바(220)는 복수 개를 형성할 수 있다. The first electrode 200 may be formed using a plurality of first wires 210 arranged at predetermined intervals and a first bus bar 220 connected to the plurality of first wires 210. . In this case, the first bus bar 220 may be formed in plurality.

이와 같이, 상기 제1 배선(210)들 및 제1 버스바(220)는 Cu, Ag 등과 같은 도전성 금속물질의 페이스트(Paste)를 이용하여 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또는 미세접촉인쇄법(microcontact printing) 등과 같은 인쇄법으로 형성할 수 있다. As such, the first wirings 210 and the first bus bars 220 may be screen printed or inkjet printed using a paste of a conductive metal material such as Cu or Ag. ), Gravure printing or microcontact printing.

또한, 상기 제1 배선(210)들 및 제1 버스바(220)는 Cu, Ag 등과 같은 도전성 금속물질의 와이어(wire)를 이용하여 형성할 수도 있다. In addition, the first wirings 210 and the first bus bar 220 may be formed using a wire made of a conductive metal material such as Cu, Ag, or the like.

다음, 도 5b에서 알 수 있듯이, 상기 제1 전극(200) 상에 제1 투명도전층(300)을 형성한다. Next, as can be seen in Figure 5b, to form a first transparent conductive layer 300 on the first electrode (200).

상기 제1 투명도전층(300)은, ZnO, 3족 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:B, ZnO:Al), 수소 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:H), SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 스퍼터링(Sputtering)법을 이용하여 형성할 수 있다. The first transparent conductive layer 300 may include ZnO (eg, ZnO: B, ZnO: Al) doped with a material containing a ZnO, Group 3 element, or ZnO (eg, ZnO: doped with a material containing a hydrogen element). A transparent conductive material such as H), SnO 2 , SnO 2 : F, or ITO (Indium Tin Oxide) may be formed by using a metal organic chemical vapor deposition (MOCVD) method or a sputtering method.

다음, 도 5c에서 알 수 있듯이, 상기 제1 투명도전층(300) 상에 반도체층(400)을 형성한다. Next, as shown in FIG. 5C, a semiconductor layer 400 is formed on the first transparent conductive layer 300.

상기 반도체층(400)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 비정질 실리콘과 같은 실리콘 물질로 형성할 수 있으며, 구체적으로는, SiH4, H2, 및 PH3를 원료가스로 하여 PECVD법으로 N형 반도체층을 형성하고, 상기 N형 반도체층 상에 SiH4 및 H2를 원료가스로 하여 PECVD법으로 I형 반도체층을 형성하고, 상기 I형 반도체층 상에 SiH4, H2, 및 B2H6를 원료가스로 하여 P형 반도체층을 형성하는 공정을 통해 상기 반도체층(400)을 형성할 수 있다. The semiconductor layer 400 may be formed of a silicon material such as amorphous silicon by using plasma enhanced chemical vapor deposition (PECVD), and specifically, PECVD using SiH 4 , H 2 , and PH 3 as source gases. method as N-SiH 4, H 2 to SiH 4 and H 2 to form a semiconductor layer, on the N-type semiconductor layer to a source gas to form the I-type semiconductor layer by PECVD method, and on said I-type semiconductor layer , And the semiconductor layer 400 may be formed through a process of forming a P-type semiconductor layer using B 2 H 6 as a raw material gas.

또한, 상기 반도체층(400)을 형성하는 공정은 제1 반도체층(401)을 형성하고, 상기 제1 반도체층(401) 상에 버퍼층(402)을 형성하고, 상기 버퍼층(402) 상에 제2 반도체층(403)을 형성하는 공정으로 이루어질 수 있다. 이때, 상기 제1 반도체층(401) 및 제2 반도체층(403)은 전술한 바와 같이 PECVD법을 이용하여 형성하고, 상기 버퍼층(402)은 MOCVD법을 이용하여 형성할 수 있다. In the process of forming the semiconductor layer 400, a first semiconductor layer 401 is formed, a buffer layer 402 is formed on the first semiconductor layer 401, and a first layer is formed on the buffer layer 402. 2, the semiconductor layer 403 may be formed. In this case, the first semiconductor layer 401 and the second semiconductor layer 403 may be formed using the PECVD method as described above, and the buffer layer 402 may be formed using the MOCVD method.

다음, 도 5d에서 알 수 있듯이, 상기 반도체층(400) 상에 제2 투명도전층(500)을 형성한다. Next, as shown in FIG. 5D, a second transparent conductive layer 500 is formed on the semiconductor layer 400.

상기 제2 투명도전층(500)은 ZnO, 3족 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:B, ZnO:Al), 수소 원소를 포함하는 물질로 도핑된 ZnO(예컨대, ZnO:H), SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 스퍼터링(Sputtering)법을 이용하여 형성할 수 있다. The second transparent conductive layer 500 is ZnO (eg, ZnO: B, ZnO: Al) doped with a material containing ZnO, a Group 3 element, or ZnO (eg, ZnO: H doped with a material containing a hydrogen element). ), SnO 2 , SnO 2 : F, or a transparent conductive material such as indium tin oxide (ITO) or the like may be formed using a metal organic chemical vapor deposition (MOCVD) method or a sputtering method.

이상과 같이, 도 5d 공정까지를 완료하면, 전술한 도 3에 도시한 태양전지를 얻을 수 있다. As described above, when the process up to FIG. 5D is completed, the solar cell shown in FIG. 3 described above can be obtained.

다음, 도 5e에서 알 수 있듯이, 상기 제2 투명도전층(500) 상에 소정 간격으로 배열된 복수 개의 제2 배선(610)들 및 상기 복수 개의 제2 배선(610)들과 연결되는 제2 버스바(620)를 형성하여, 전술한 도 4에 도시한 태양전지를 완성한다. Next, as shown in FIG. 5E, a plurality of second wires 610 arranged on the second transparent conductive layer 500 at predetermined intervals and a second bus connected to the plurality of second wires 610 may be provided. The bar 620 is formed to complete the solar cell shown in FIG. 4 described above.

상기 제2 버스바(620)는 복수 개를 형성할 수 있다. The second bus bar 620 may be formed in plural.

상기 제2 배선(610)들 및 제2 버스바(620)는 Cu, Ag 등과 같은 도전성 금속물질의 페이스트(Paste)를 이용하여 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또는 미세접촉인쇄법(microcontact printing) 등과 같은 인쇄법으로 형성할 수 있다. The second wirings 610 and the second busbars 620 may be screen printed, inkjet printed, or gravure using a paste of a conductive metal material such as Cu or Ag. It may be formed by a printing method such as a printing method (gravure printing) or a microcontact printing (microcontact printing).

100: 기판 200: 제1 전극
210: 제1 배선 220: 제1 버스바
300: 제1 투명도전층 400: 반도체층
401: 제1 반도체층 402: 버퍼층
403: 제2 반도체층 500: 제2 투명도전층
610: 제2 배선 620: 제2 버스바100 substrate 200 first electrode
210: first wiring 220: first bus bar
300: first transparent conductive layer 400: semiconductor layer
401: first semiconductor layer 402: buffer layer
403: second semiconductor layer 500: second transparent conductive layer
610: second wiring 620: second busbar

Claims (22)

기판;
상기 기판 위에 형성되며, 소정 간격으로 배열된 복수 개의 제1 배선들 및 상기 복수 개의 제1 배선들과 연결되는 제1 버스바로 이루어진 제1 전극;
상기 제1 배선들 상에 형성된 제1 투명도전층;
상기 제1 투명도전층 상에 형성된 반도체층; 및
상기 반도체층 상에 형성된 제2 전극을 포함하여 이루어진 태양전지. Board;
A first electrode formed on the substrate and including a plurality of first wires arranged at predetermined intervals and a first bus bar connected to the plurality of first wires;
A first transparent conductive layer formed on the first wirings;
A semiconductor layer formed on the first transparent conductive layer; And
A solar cell comprising a second electrode formed on the semiconductor layer. 제1항에 있어서,
상기 제1 버스바는 상기 제1 배선들과 수직으로 교차하도록 배열된 것을 특징으로 하는 태양전지. The method of claim 1,
And the first bus bar is arranged to vertically intersect the first wires. 제1항에 있어서,
상기 제1 배선의 폭은 3 내지 10mm 범위이고, 상기 제1 버스바의 폭은 상기 제1 배선의 폭보다 큰 것을 특징으로 하는 태양전지. The method of claim 1,
The width of the first wiring is in the range of 3 to 10mm, and the width of the first bus bar is larger than the width of the first wiring. 제1항에 있어서,
상기 제2 전극은 상기 반도체층 상에 형성된 제2 투명도전층을 포함하여 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The second electrode comprises a second transparent conductive layer formed on the semiconductor layer. 제4항에 있어서,
상기 제2 전극은 상기 제2 투명도전층 상에서 소정 간격으로 배열된 복수 개의 제2 배선들 및 상기 복수 개의 제2 배선들과 연결되는 제2 버스바를 포함하여 이루어진 것을 특징으로 하는 태양전지. The method of claim 4, wherein
The second electrode may include a plurality of second wires arranged at predetermined intervals on the second transparent conductive layer and a second bus bar connected to the plurality of second wires. 제5항에 있어서,
상기 제2 버스바는 상기 제2 배선들과 수직으로 교차하도록 배열된 것을 특징으로 하는 태양전지. The method of claim 5,
And the second bus bar is arranged to vertically cross the second wires. 제5항에 있어서,
상기 제2 배선의 폭은 3 내지 10mm 범위이고, 상기 제2 버스바의 폭은 상기 제2 배선의 폭보다 큰 것을 특징으로 하는 태양전지. The method of claim 5,
The width of the second wiring is in the range of 3 to 10mm, and the width of the second bus bar is larger than the width of the second wiring. 제5항에 있어서,
상기 제1 버스바 및 제2 버스바 중 적어도 하나는 복수 개가 형성된 것을 특징으로 하는 태양전지. The method of claim 5,
At least one of the first bus bar and the second bus bar is a plurality of solar cells, characterized in that formed. 제1항에 있어서,
상기 반도체층은 상기 제1 투명도전층 상에 형성된 N형 반도체층, 상기 N형 반도체층 상에 형성된 I형 반도체층, 및 상기 I형 반도체층 상에 형성된 P형 반도체층으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The semiconductor layer includes an N-type semiconductor layer formed on the first transparent conductive layer, an I-type semiconductor layer formed on the N-type semiconductor layer, and a P-type semiconductor layer formed on the I-type semiconductor layer. battery. 제1항에 있어서,
상기 반도체층은 버퍼층을 사이에 두고 형성된 제1 반도체층 및 제2 반도체층으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The semiconductor layer comprises a first semiconductor layer and a second semiconductor layer formed with a buffer layer interposed therebetween. 제1항에 있어서,
상기 기판은 플렉시블 기판으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The substrate is a solar cell, characterized in that consisting of a flexible substrate. 기판 상에 소정 간격으로 배열된 복수 개의 제1 배선들 및 상기 복수 개의 제1 배선들과 연결되는 제1 버스바로 이루어진 제1 전극을 형성하는 공정;
상기 제1 배선들 상에 제1 투명도전층을 형성하는 공정;
상기 제1 투명도전층 상에 반도체층을 형성하는 공정; 및
상기 반도체층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법. Forming a first electrode comprising a plurality of first wires arranged at predetermined intervals on the substrate and a first bus bar connected to the plurality of first wires;
Forming a first transparent conductive layer on the first wirings;
Forming a semiconductor layer on the first transparent conductive layer; And
The method of manufacturing a solar cell comprising the step of forming a second electrode on the semiconductor layer. 제12항에 있어서,
상기 제1 버스바는 상기 제1 배선들과 수직으로 교차하도록 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The first bus bar is a solar cell manufacturing method, characterized in that formed to cross perpendicularly to the first wiring. 제12항에 있어서,
상기 제1 배선의 폭은 3 내지 10mm 범위로 형성하고, 상기 제1 버스바의 폭은 상기 제1 배선의 폭보다 크게 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The width of the first wiring is formed in the range of 3 to 10mm, and the width of the first bus bar is formed larger than the width of the first wiring. 제12항에 있어서,
상기 제2 전극을 형성하는 공정은 상기 반도체층 상에 제2 투명도전층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The process of forming the second electrode comprises the step of forming a second transparent conductive layer on the semiconductor layer. 제15항에 있어서,
상기 제2 전극을 형성하는 공정은 상기 제2 투명도전층 상에 소정 간격으로 배열된 복수 개의 제2 배선들 및 상기 복수 개의 제2 배선들과 연결되는 제2 버스바를 형성하는 공정을 포함하는 것을 특징으로 하는 태양전지의 제조방법. 16. The method of claim 15,
The forming of the second electrode may include forming a plurality of second wires arranged at predetermined intervals on the second transparent conductive layer and a second bus bar connected to the plurality of second wires. Method for producing a solar cell. 제16항에 있어서,
상기 제2 버스바는 상기 제2 배선들과 수직으로 교차하도록 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 16,
The second bus bar is a solar cell manufacturing method, characterized in that formed to cross perpendicular to the second wiring. 제16항에 있어서,
상기 제2 배선의 폭은 3 내지 10mm 범위로 형성하고, 상기 제2 버스바의 폭은 상기 제2 배선의 폭보다 크게 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 16,
The width of the second wiring is formed in the range of 3 to 10mm, and the width of the second bus bar is formed larger than the width of the second wiring characterized in that the manufacturing method of the solar cell. 제16항에 있어서,
상기 제1 버스바 및 제2 버스바 중 적어도 하나는 복수 개를 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 16,
At least one of the first bus bar and the second bus bar to form a plurality of solar cells, characterized in that. 제12항에 있어서,
상기 반도체층을 형성하는 공정은 상기 제1 투명도전층 상에 N형 반도체층을 형성하고, 상기 N형 반도체층 상에 I형 반도체층을 형성하고, 그리고 상기 I형 반도체층 상에 P형 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The forming of the semiconductor layer may include forming an N-type semiconductor layer on the first transparent conductive layer, forming an I-type semiconductor layer on the N-type semiconductor layer, and forming a P-type semiconductor layer on the I-type semiconductor layer. Method for producing a solar cell, characterized in that consisting of a step of forming a. 제12항에 있어서,
상기 반도체층을 형성하는 공정은 상기 제1 투명도전층 상에 제1 반도체층을 형성하는 공정, 상기 제1 반도체층 상에 버퍼층을 형성하는 공정, 및 상기 버퍼층 상에 제2 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The forming of the semiconductor layer may include forming a first semiconductor layer on the first transparent conductive layer, forming a buffer layer on the first semiconductor layer, and forming a second semiconductor layer on the buffer layer. Method for producing a solar cell, characterized in that consisting of. 제12항에 있어서,
상기 기판은 플렉시블 기판으로 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The substrate is a method of manufacturing a solar cell, characterized in that consisting of a flexible substrate.
KR1020100015202A 2010-02-19 2010-02-19 Solar Cell and method of manufacturing the same KR101130965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100015202A KR101130965B1 (en) 2010-02-19 2010-02-19 Solar Cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100015202A KR101130965B1 (en) 2010-02-19 2010-02-19 Solar Cell and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110095629A KR20110095629A (en) 2011-08-25
KR101130965B1 true KR101130965B1 (en) 2012-04-03

Family

ID=44931229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100015202A KR101130965B1 (en) 2010-02-19 2010-02-19 Solar Cell and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101130965B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345466A (en) 2000-06-01 2001-12-14 Canon Inc Photovoltaic element and method of manufacturing the element
JP2001345468A (en) 2000-06-01 2001-12-14 Canon Inc Method for manufacturing photovoltaic element
JP2001345465A (en) 2000-06-01 2001-12-14 Canon Inc Photovoltaic element and method of manufacturing the element
JP2004335680A (en) 2003-05-07 2004-11-25 Canon Inc Method of manufacturing photovoltaic element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345466A (en) 2000-06-01 2001-12-14 Canon Inc Photovoltaic element and method of manufacturing the element
JP2001345468A (en) 2000-06-01 2001-12-14 Canon Inc Method for manufacturing photovoltaic element
JP2001345465A (en) 2000-06-01 2001-12-14 Canon Inc Photovoltaic element and method of manufacturing the element
JP2004335680A (en) 2003-05-07 2004-11-25 Canon Inc Method of manufacturing photovoltaic element

Also Published As

Publication number Publication date
KR20110095629A (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US7902454B2 (en) Solar cell, solar cell module, and method of manufacturing the solar cell
US8158878B2 (en) Thin film solar cell module
KR101031246B1 (en) Thin film type Solar Cell and method of manufacturing the smae, and Thin film type solar cell module and Power generation system using the same
US20090242018A1 (en) Thin-film solar cell and fabrication method thereof
EP2341548B1 (en) Solar cell module
KR20140027047A (en) Photovoltaic device and module with improved passivation and a method of manufacturing
KR101923658B1 (en) Solar cell module
US20100263719A1 (en) Thin-Film Solar Cell Module
KR101676368B1 (en) Solar Cell and method of manufacturing the same
KR20140095658A (en) Solar cell
EP2214208A2 (en) Solar cell module and method for manufacturing the same
KR20130109330A (en) Solar cell and method of fabricating the same
US20110132425A1 (en) Solar cell module
EP2242109A1 (en) Thin-film solar cell module
US8642881B2 (en) Thin film solar cell and method of manufacturing the same
JP6185840B2 (en) Photovoltaic power generation apparatus and manufacturing method thereof
KR101130965B1 (en) Solar Cell and method of manufacturing the same
US9246040B2 (en) Thin film solar cell module and method for manufacturing the same
US10529882B2 (en) Method for manufacturing multijunction photoelectric conversion device
US20130312821A1 (en) Solar cell
KR101120100B1 (en) Thin film silicon solar cell module and Method for manufacturing thereof, Method for connecting the module
WO2017038733A1 (en) Photoelectric conversion element
WO2010118906A2 (en) Thin-film solar cell module
KR101643231B1 (en) Solar Cell and method of manufacturing the same
US20130298967A1 (en) Tandem solar cell structure and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9