KR101120166B1 - Phase Change RAM device and method of manufacturing the same - Google Patents

Phase Change RAM device and method of manufacturing the same Download PDF

Info

Publication number
KR101120166B1
KR101120166B1 KR1020090007606A KR20090007606A KR101120166B1 KR 101120166 B1 KR101120166 B1 KR 101120166B1 KR 1020090007606 A KR1020090007606 A KR 1020090007606A KR 20090007606 A KR20090007606 A KR 20090007606A KR 101120166 B1 KR101120166 B1 KR 101120166B1
Authority
KR
South Korea
Prior art keywords
film
phase change
heater
inverted
type heater
Prior art date
Application number
KR1020090007606A
Other languages
Korean (ko)
Other versions
KR20100088406A (en
Inventor
박남균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090007606A priority Critical patent/KR101120166B1/en
Publication of KR20100088406A publication Critical patent/KR20100088406A/en
Application granted granted Critical
Publication of KR101120166B1 publication Critical patent/KR101120166B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

본 발명은 상변화 기억 소자에 있어서, 하부 도전패턴과, 상기 하부 도전패턴 상부에 역 T형으로 형성된 히터 및 상기 역 T형의 히터와 콘택되는 상변화막을 포함하는 것을 특징으로 한다.The present invention is characterized in that the phase change memory device includes a lower conductive pattern, a heater formed in an inverted T shape on the lower conductive pattern, and a phase change film in contact with the inverted T type heater.

상변화 기억소자, 히터, 도전패턴, 접촉면적 Phase change memory device, heater, conductive pattern, contact area

Description

상변화 기억 소자 및 그 제조방법{Phase Change RAM device and method of manufacturing the same}Phase change RAM device and method of manufacturing the same

본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 히터를 포함하는 상변화 기억 소자 및 그 제조방법에 관한 것이다.The present invention relates to a phase change memory device and a method for manufacturing the same, and a phase change memory device including a heater and a method for manufacturing the same.

최근, 구조가 단순하고, 인접 셀 간의 간섭 문제가 없기 때문에 고집적이 가능하며, 수십㎱의 빠른 읽기 속도 및 수십～수백㎱의 비교적 빠른 쓰기 속도를 가지는 상변화 기억 소자(Phase Change RAM, 'PCRAM')에 대한 연구가 활발히 진행되고 있다. 상기 상변화 기억 소자는 기존 씨모스 로직(CMOS Logic) 공정과의 연계성이 우수하여 생산 비용을 절감할 수 있어서 상용화 측면에서도 매우 가능성이 있는 메모리 소자로 평가받고 있다.In recent years, a simple structure, high integration is possible because there is no interference problem between adjacent cells, and a phase change memory device (Phase Change RAM, 'PCRAM') having a high read speed of several tens of milliseconds and a relatively fast write speed of tens to hundreds of milliseconds. ) Is being actively researched. The phase change memory device is highly regarded as a memory device that is highly promising in terms of commercialization since it can reduce production costs due to its excellent connection with a conventional CMOS logic process.

상변화 기억 소자에서는 리셋(RESET) 전류를 감소시키는 문제가 가장 중요하다. 이전까지 리셋 전류를 감소시키기 위해서는 히터가 형성되는 콘택 크기를 감소시켜 히터의 면적을 감소시키는 방향으로 개발이 진행되어왔다. 그러나, 콘택 크기를 감소시키기에 패터닝의 한계에 도달하게 되고, 하부층과의 좁은 접촉 면적 때문에 저항이 증가하는 현상이 나타나고 있다.In the phase change memory device, the problem of reducing the reset current is most important. In order to reduce the reset current, development has been progressed in order to reduce the area of the heater by reducing the contact size in which the heater is formed. However, the limit of patterning is reached to reduce the contact size, and the resistance increases due to the narrow contact area with the underlying layer.

이와 같은 이유로 향후 개발되는 모델에서는 상변화 물질과 접촉 면적이 작아서 리셋 전류를 감소시키고, 하부층과는 접촉 면적을 증가시켜 접촉 저항의 증가를 방지하는 새로운 히터의 구조가 필요하게 된다.For this reason, the model developed in the future requires a new heater structure that reduces the reset current due to the small contact area with the phase change material and increases the contact area with the lower layer to prevent an increase in contact resistance.

본 발명은 히터와 하부 도전 패턴과의 접촉 면적을 증가시킬 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.An object of the present invention is to provide a phase change memory device capable of increasing the contact area between a heater and a lower conductive pattern and a method of manufacturing the same.

또한, 본 발명은 히터와 상변화막과의 접촉 면적을 감소시킬 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 다른 목적이 있다.Another object of the present invention is to provide a phase change memory device capable of reducing the contact area between a heater and a phase change film and a method of manufacturing the same.

본 발명은, 상변화 기억 소자에 있어서, 하부 도전패턴; 상기 하부 도전패턴 상부에 역 T형으로 형성된 히터; 및 상기 역 T형의 히터와 콘택되는 상변화막;을 포함하는 상변화 기억 소자를 제공한다.The present invention provides a phase change memory device comprising: a lower conductive pattern; A heater formed in an inverted T shape on the lower conductive pattern; And a phase change film in contact with the inverted T-type heater.

여기서, 상기 히터는 W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON,TaON 및 IrO2로 구성된 그룹으로 선택되는 어느 하나 이상의 물질을 포함하는 것을 특징으로 한다.Here, the heater is W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi , TaSi, TiW, TiON, TiAlON, WON, TaON and IrO 2 characterized in that it comprises at least one material selected from the group consisting of.

상기 히터는 상기 하부 도전패턴과 콘택되는 부분은 비저항이 낮은 물질로 구성되며, 상기 상변화막과 콘택되는 부분은 비저항이 높은 물질로 구성되는 것을 특징으로 한다.The heater is characterized in that the portion in contact with the lower conductive pattern is made of a material having a low specific resistance, and the portion in contact with the phase change film is made of a material having a high resistivity.

상기 비저항이 낮은 물질은 Ti막 또는 TiN막을 포함하는 것을 특징으로 한다.The low resistivity material is characterized in that it comprises a Ti film or a TiN film.

상기 비저항이 높은 물질은 TiAlN막을 포함하는 것을 특징으로 한다.The high resistivity material is characterized in that it comprises a TiAlN film.

또한, 본 발명은, 반도체기판 상부에 하부 도전패턴을 형성하는 단계; 상기 하부 도전패턴을 포함한 반도체기판 상부에 상기 하부 도전패턴의 상부를 노출시키는 홀을 구비한 제1층간절연막을 형성하는 단계; 상기 홀의 상단부 중앙에 씸이 발생하도록 홀 내에 히터 물질을 매립하는 단계; 상기 홀의 씸 내에 식각 베리어막을 매립하는 단계; 상기 매립된 식각 베리어막을 식각마스크로 이용해서 상기 히터 물질을 에치백하여 상기 홀 내에 역 T형 히터를 형성하는 단계; 상기 역 T형 히터 및 식각 베리어막이 형성된 홀 내에 제2층간절연막을 매립하는 단계; 및 상기 제2층간절연막에 CMP 공정을 수행하여 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.In addition, the present invention, forming a lower conductive pattern on the semiconductor substrate; Forming a first interlayer insulating layer having a hole exposing an upper portion of the lower conductive pattern on the semiconductor substrate including the lower conductive pattern; Embedding heater material in the hole such that water is generated in the center of the upper end of the hole; Embedding an etch barrier layer in the gaps of the holes; Using the buried etch barrier layer as an etch mask to etch back the heater material to form a reverse T-type heater in the hole; Embedding a second interlayer insulating film in a hole in which the inverted T-type heater and the etching barrier film are formed; And removing the etch barrier film by exposing the second interlayer insulating film and exposing an upper end portion of the inverted T-type heater to provide a method of manufacturing a phase change memory device.

여기서, 상기 히터 물질은 W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON 및 IrO2로 구성된 그룹으로 선택되는 어느 하나 이상의 물질을 포함하는 것을 특징으로 한다.Here, the heater material is W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON and IrO2 characterized in that it comprises any one or more materials selected from the group consisting of.

상기 식각 베리어막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 한다.The etching barrier film may include any one of a SiO film, a SiN film, and a SiON film.

상기 제2층간절연막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 한다.The second interlayer insulating film may include any one of a SiO film, a SiN film, and a SiON film.

상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, 상기 역 T형 히터를 포함한 상기 제2층간절연막 상부에 상변화 물질과 상부전극 물질을 증착하는 단계; 및 상기 상부전극 물질과 상변화 물질을 식각하여 상기 역 T형 히터와 콘택하는 상변화막 및 상부전극의 적층 패턴을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.Removing the etching barrier layer and exposing an upper end of the inverted T-type heater, and depositing a phase change material and an upper electrode material on the second interlayer insulating layer including the inverted T-type heater; And etching the upper electrode material and the phase change material to form a stacked pattern of the phase change layer and the upper electrode contacting the inverted T-type heater.

상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, 상기 역 T형 히터의 상단부를 리세스하는 단계; 상기 리세스된 부분에 상변화 물질을 매립하여 상기 역 T형 히터와 콘택하는 컨파인드 구조의 상변화막을 형성하는 단계; 및 상기 상변화막 상부에 상기 상변화막과 콘택하는 상부전극을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.Removing the etching barrier layer and exposing an upper end of the inverted T-type heater, and recessing an upper end of the inverted T-type heater; Embedding a phase change material in the recessed portion to form a phase change film having a defined structure in contact with the inverted T-type heater; And forming an upper electrode on the phase change layer, the upper electrode in contact with the phase change layer.

게다가, 본 발명은, 반도체기판 상부에 하부 도전패턴을 형성하는 단계; 상기 하부 도전패턴을 포함한 반도체기판 상부에 상기 도전패턴의 상부를 노출시키는 홀을 구비한 제1층간절연막을 형성하는 단계; 상기 홀의 상단부 중앙에 씸이 발생하도록 홀의 전면 상에 제1히터 물질과 제2히터 물질을 형성하는 단계; 상기 홀의 씸 내에 식각 베리어막을 매립하는 단계; 상기 매립된 식각 베리어막을 식각마스크로 이용해서 상기 제2히터 물질과 제1히터 물질을 에치백하여 상기 홀 내에 상기 제1히터 물질과 제2히터 물질의 적층의 역 T형 히터를 형성하는 단계; 상기 역 T형 히터 및 식각 베리어막이 형성된 홀 내에 제2층간절연막을 매립하는 단계; 및 상기 제2층간절연막에 CMP 공정을 수행하여 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.In addition, the present invention, forming a lower conductive pattern on the semiconductor substrate; Forming a first interlayer insulating film having a hole exposing an upper portion of the conductive pattern on the semiconductor substrate including the lower conductive pattern; Forming a first heater material and a second heater material on the front surface of the hole so that the water is generated at the center of the upper end of the hole; Embedding an etch barrier layer in the gaps of the holes; Using the buried etch barrier layer as an etch mask to etch back the second heater material and the first heater material to form an inverted T-type heater in a stack of the first heater material and the second heater material in the hole; Embedding a second interlayer insulating film in a hole in which the inverted T-type heater and the etching barrier film are formed; And removing the etch barrier film by exposing the second interlayer insulating film and exposing an upper end portion of the inverted T-type heater to provide a method of manufacturing a phase change memory device.

여기서, 상기 제1히터 물질은 비저항이 낮은 Ti막 또는 TiN막을 포함하는 것을 특징으로 한다.Here, the first heater material is characterized in that it comprises a Ti film or a TiN film having a low specific resistance.

상기 제2히터 물질은 비저항이 높은 TiAlN막을 포함하는 것을 특징으로 한다.The second heater material may include a TiAlN film having a high specific resistance.

상기 식각 베리어막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 한다.The etching barrier film may include any one of a SiO film, a SiN film, and a SiON film.

상기 제2층간절연막은 SiO막, Si막N 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 한다.The second interlayer insulating film may include any one of a SiO film, a Si film N, and a SiON film.

상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, 상기 역 T형 히터을 포함한 상기 제2층간절연막 상부에 상변화 물질과 상부전극 물질을 증착하는 단계; 및 상기 상부전극 물질과 상변화 물질을 식각하여 상기 역 T형 히터와 콘택하는 상변화막 및 상부전극의 적층 패턴을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.Removing the etching barrier layer and exposing an upper end of the inverted T-type heater, and depositing a phase change material and an upper electrode material on the second interlayer insulating layer including the inverted T-type heater; And etching the upper electrode material and the phase change material to form a stacked pattern of the phase change layer and the upper electrode contacting the inverted T-type heater.

상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, 상기 역 T형 히터의 상단부를 리세스하는 단계; 상기 리세스된 부분에 상변화 물질을 매립하여 상기 역 T형 히터와 콘택하는 컨파인드 구조의 상변화막을 형성하는 단계; 및 상기 상변화막 상부에 상기 상변화막과 콘택하는 상부전극 을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.Removing the etching barrier layer and exposing an upper end of the inverted T-type heater, and recessing an upper end of the inverted T-type heater; Embedding a phase change material in the recessed portion to form a phase change film having a defined structure in contact with the inverted T-type heater; And forming an upper electrode on the phase change layer, the upper electrode contacting the phase change layer.

상기 역 T형 히터의 리세스는 상기 제1히터 물질이 노출되지 않는 범위 내에서 수행하는 것을 특징으로 한다.Recessing the inverted T-type heater is characterized in that performed in the range that the first heater material is not exposed.

본 발명은 히터를 역 T형 구조로 형성함으로써, 하부 도전패턴과 히터 간의 접촉 면적을 증가시킬 수 있어서 접촉 저항을 감소시킬 수 있고, 상변화막과 히터 간의 접촉 면적을 감소시킬 수 있어서, 리셋 전류를 감소시킬 수 있다.The present invention can increase the contact area between the lower conductive pattern and the heater by forming the heater in an inverted T-type structure, thereby reducing the contact resistance and reducing the contact area between the phase change film and the heater, thereby resetting the current. Can be reduced.

또한, 본 발명은 히터를 비저항이 낮은 물질과 비저항이 높은 물질의 적층으로 형성함으로써, 접촉 저항을 더욱 감소시킬 수 있고, 리셋 전류를 더욱 감소시킬 수 있다.In addition, the present invention can form a heater by stacking a material having a low specific resistance and a material having a high specific resistance, thereby further reducing the contact resistance and further reducing the reset current.

본 발명은 상변화시 빠른 열 방출을 위하여 상변화막의 하단부에 형성되는 히터를 역 T형 구조(이하, '역 T형 히터'라 칭함)로 형성한다. 또한, 본 발명은, 상기 역 T형 히터를 비저항이 낮은 물질과 비저항이 높은 물질의 적층으로 형성한다. 아울러, 본 발명은, 상기 역 T형 히터 상부에 컨파인드 구조의 상변화막을 형성한다.The present invention is to form a heater formed in the lower end of the phase change film in the reverse T-type structure (hereinafter referred to as "reverse T-type heater") for rapid heat release during phase change. In addition, the present invention forms the inverted T-type heater by lamination of a material having a low specific resistance and a material having a high specific resistance. In addition, the present invention forms a phase change film having a compound structure on the inverted T-type heater.

이렇게 하면, 상변화막과 히터 간의 접촉 면적을 감소시킬 수 있어서 리셋 전류를 감소시킬 수 있고, 하부 도전패턴과 히터 간의 접촉 면적을 증가시킬 수 있어서 접촉 저항을 감소시킬 수 있다.In this way, the contact area between the phase change film and the heater can be reduced, thereby reducing the reset current, and the contact area between the lower conductive pattern and the heater can be increased, thereby reducing the contact resistance.

또한, 본 발명은 상변화막과 접촉하는 히터 부분은 비저항이 높아서 리셋 전 류를 감소시킬 수 있고, 하부 도전패턴과 접촉하는 히터 부분은 비저항이 낮아서 접촉 저항을 감소시킬 수 있다.In addition, according to the present invention, the heater portion in contact with the phase change film may have high resistivity, thereby reducing the reset current, and the heater portion in contact with the lower conductive pattern may have low resistivity, thereby reducing contact resistance.

게다가, 본 발명은 컨파인드(confinded) 구조의 상변화막을 형성함으로써, 더 낮은 리셋 전류를 확보할 수 있다.In addition, the present invention can ensure a lower reset current by forming a phase change film of a confined structure.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a phase change memory device according to the present invention.

도 1을 참조하면, 반도체기판(100) 상부에 하부 도전패턴(120)과 콘택하는 역 T형 히터(150)가 형성되며, 상기 역 T형 히터(150)와 콘택되는 상변화막(191)과 상부전극(192)의 적층 패턴이 형성된다. 상기 역 T형 히터(150)를 단일 물질로 형성하거나, 적층 물질로 형성할 수 있다. 바람직하게, 상기 역 T형 히터(150)를 적층 물질로 형성하는 경우에는, 상기 하부 도전패턴(120)과 콘택되는 부분을 비저항이 낮은 물질, Ti막 또는 TiN막으로 형성하고, 상기 상변화막(191)과 콘택되는 부분을 비저항이 높은 물질, TiAlN막으로 형성한다.Referring to FIG. 1, an inverted T-type heater 150 is formed on the semiconductor substrate 100 to contact the lower conductive pattern 120, and the phase change layer 191 is in contact with the inverted T-type heater 150. And a stacked pattern of the upper electrode 192 is formed. The inverted T-type heater 150 may be formed of a single material or a laminated material. Preferably, when the inverted T-type heater 150 is formed of a laminated material, a portion contacting the lower conductive pattern 120 is formed of a material having a low specific resistance, a Ti film, or a TiN film, and the phase change film The portion in contact with 191 is formed of a material having a high resistivity, a TiAlN film.

도 2은 본 발명에 따른 다른 상변화 기억 소자를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating another phase change memory device according to the present invention.

도 2를 참조하면, 반도체기판(100)에 형성된 하부 도전패턴(120) 상부에 역 T형 히터(150) 및 상변화막(191)이 적층으로 형성되며, 상기 상변화막(191)과 콘택하는 상부전극(192)이 형성된다. 상기 상변화막(191)은 상기 역 T형 히터(150) 상부에 매립된 형태인 컨파인드 구조로 형성된다.Referring to FIG. 2, an inverted T-type heater 150 and a phase change layer 191 are stacked on the lower conductive pattern 120 formed on the semiconductor substrate 100, and are in contact with the phase change layer 191. An upper electrode 192 is formed. The phase change film 191 is formed in a confined structure that is buried in the upper portion of the inverted T-type heater 150.

도 1 및 도 2에서 미설명된 도면부호 110은 산화막을, 140 및 180은 층간절 연막을 각각 나타낸다.In FIG. 1 and FIG. 2, reference numeral 110 denotes an oxide film, and 140 and 180 denote an interlayer transmissive smoke film, respectively.

도 3a 내지 도 3h를 참조하여 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법에 대해 설명하기로 한다.A method of manufacturing the phase change memory device according to the first embodiment of the present invention will be described with reference to FIGS. 3A to 3H.

도 3a를 참조하면, 반도체기판(100) 상부에 하부 도전패턴(120) 및 상기 하부 도전패턴(120)들을 절연시키는 산화막(110)을 형성한다. 상기 하부 도전패턴(120)은 실리콘막으로 구성된 수직형 PN 다이오드이거나, 금속 물질로 구성된 도전패턴일 수 있다. Referring to FIG. 3A, an oxide layer 110 is formed on the semiconductor substrate 100 to insulate the lower conductive pattern 120 and the lower conductive pattern 120. The lower conductive pattern 120 may be a vertical PN diode made of a silicon film or a conductive pattern made of a metal material.

도 3b를 참조하면, 상기 하부 도전패턴(120) 및 상기 산화막(110) 상부에 제1층간절연막(140)을 형성한다. 상기 제1층간절연막(140)은 질화막 계열의 막으로 형성한다. 그런다음, 상기 제1층간절연막(140)을 식각하여 상기 하부 도전패턴(120)의 상단부를 노출시키는 홀(140H)을 형성한다.Referring to FIG. 3B, a first interlayer insulating layer 140 is formed on the lower conductive pattern 120 and the oxide layer 110. The first interlayer insulating film 140 is formed of a nitride film-based film. Thereafter, the first interlayer insulating layer 140 is etched to form a hole 140H exposing the upper end portion of the lower conductive pattern 120.

도 3c를 참조하면, 상기 홀(140H)을 포함한 상기 제1층간절연막(140) 상에 상기 홀(140H)의 상단부 중앙에 씸(160)이 발생하도록 히터 물질(153)을 형성한다. 즉, 상기 홀(160)의 상단부 중앙에는 히터 물질이 형성되지 않는 범위 내에서 홀 내에 히터 물질(153)을 매립한다. Referring to FIG. 3C, a heater material 153 is formed on the first interlayer insulating layer 140 including the hole 140H such that the fin 160 is generated at the center of the upper end of the hole 140H. That is, the heater material 153 is embedded in the hole within the range where no heater material is formed in the center of the upper end of the hole 160.

상기 히터 물질(153)은 금속, 합금, 금속 산화질화물, 산화물전극 및 도전성 탄소화합물 중 어느 하나의 물질로 형성한다. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON 및 IrO2로 구성된 그룹으로 선택되는 어느 하나 이상의 물질로 형성한다.The heater material 153 is formed of one of a metal, an alloy, a metal oxynitride, an oxide electrode, and a conductive carbon compound. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, It is formed of any one or more materials selected from the group consisting of TaSi, TiW, TiON, TiAlON, WON, TaON and IrO 2 .

도 3d를 참조하면, 상기 씸(160)이 매립되도록 상기 히터 물질(153) 상부에 식각 베리어막(barrier layer,170)을 형성한다. 상기 식각 베리어막(170)은 절연막으로 형성하며, 바람직하게는, SiO막, SiN막 및 SiON막 중 어느 하나의 막으로 형성한다.Referring to FIG. 3D, an etch barrier layer 170 is formed on the heater material 153 so that the fin 160 is buried. The etching barrier film 170 is formed of an insulating film, and preferably formed of any one of a SiO film, a SiN film, and a SiON film.

도 3e를 참조하면, 상기 제1층간절연막(140) 부분이 노출될 때까지 식각 베리어막(170)에 화학적기계적연마(Chemical Mechanical Polishing, 이하 'CMP'라 칭함)을 수행한다. 이때, 상기 식각 베리어막(170)은 홀(140H)의 상단부 중앙에 매립된 형태로 잔류된다.Referring to FIG. 3E, chemical mechanical polishing (hereinafter, referred to as “CMP”) is performed on the etching barrier film 170 until the portion of the first interlayer insulating film 140 is exposed. In this case, the etching barrier layer 170 is left in the form of a buried in the center of the upper end of the hole (140H).

도 3f를 참조하면, 상기 매립된 식각 베리어막(170)을 식각마스크로 이용해서 상기 히터 물질(153)을 에치백(etch-back)하여 상기 홀 내에 상기 하부 도전패턴(120)과 콘택하는 역 T형 히터(150)를 형성한다. 히터를 역 T형 구조로 형성함으로써, 히터와 하부 도전패턴의 접촉 면적은 증가되어 접촉 저항이 감소된다.Referring to FIG. 3F, the buried etching barrier layer 170 is used as an etch mask to etch back the heater material 153 to contact the lower conductive pattern 120 in the hole. The T-type heater 150 is formed. By forming the heater in an inverted T-type structure, the contact area between the heater and the lower conductive pattern is increased to decrease the contact resistance.

도 3g를 참조하면, 상기 역 T형 히터(150) 및 식각 베리어막(170)이 형성된 홀 내에 제2층간절연막(180)을 매립한다. 상기 제2층간절연막(180)은 SiO막, SiN막 및 SiON막 중 어느 하나의 막으로 형성한다. 그런다음, 상기 역 T형 히터(150) 부분이 노출될 때까지 제2층간절연막(180)에 CMP 공정을 수행한다. 이때, 상기 식각 베리어막은 제거된다.Referring to FIG. 3G, a second interlayer dielectric layer 180 is buried in a hole in which the inverted T-type heater 150 and the etching barrier layer 170 are formed. The second interlayer insulating layer 180 is formed of any one of a SiO film, a SiN film, and a SiON film. Then, the CMP process is performed on the second interlayer insulating layer 180 until the portion of the inverted T-type heater 150 is exposed. In this case, the etching barrier layer is removed.

도 3h를 참조하면, 상기 역 T형 히터(150)를 포함한 상기 제2층간절연막(180) 상부에 상변화 물질과 상부전극 물질을 증착한다. 상기 상변화 물질은 Te, Se 및 Ge의 혼합물 또는 이들의 합금으로 형성한다. 바람직하게는 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O 및 이들의 혼합물 또는 합금으로 형성한다. 그런다음, 상기 상부전극 물질과 상변화 물질을 식각하여 상기 역 T형 히터(150)와 콘택하는 상변화막(191) 및 상부전극(192)의 적층 패턴을 형성한다. 상기 상변화막(191)은 역 T형 히터(150)의 상단부와 접촉되므로, 상기 상변화막과 히터 간의 접촉 면적은 종래 대비 작아져서 리셋 전류를 감소시킬 수 있다.Referring to FIG. 3H, a phase change material and an upper electrode material are deposited on the second interlayer insulating layer 180 including the inverted T-type heater 150. The phase change material is formed from a mixture of Te, Se, and Ge or alloys thereof. It is preferably formed of Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O and mixtures or alloys thereof. Thereafter, the upper electrode material and the phase change material are etched to form a stacked pattern of the phase change layer 191 and the upper electrode 192 in contact with the inverted T-type heater 150. Since the phase change film 191 is in contact with the upper end of the inverted T-type heater 150, the contact area between the phase change film and the heater may be smaller than in the related art, thereby reducing the reset current.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제1실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture the phase change memory device according to the first embodiment of the present invention.

도 4a 내지 도 4j를 참조하여 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법에 대해 설명하기로 한다.A method of manufacturing the phase change memory device according to the second embodiment of the present invention will be described with reference to FIGS. 4A to 4J.

도 4a 내지 도 4g는 앞서 도 3a 내지 도 3g을 통해 설명한 상변화 기억 소자의 제조방법과 실질적으로 동일한 구성 요소 및 공정 방법을 갖는 바, 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.4A to 4G have the same components and processing methods as those of the method of manufacturing the phase change memory device described above with reference to FIGS. 3A to 3G, and thus, redundant descriptions thereof will be omitted and the same components will be omitted. The same name and reference numerals will be given.

도 4h를 참조하면, 상기 역 T형 히터(150)의 상단 부분을 리세스(recess)한다. 상기 리세스된 부분(150R)은 후속의 상변화막이 형성되는 영역이다.Referring to FIG. 4H, the upper portion of the reverse T-type heater 150 is recessed. The recessed portion 150R is a region where a subsequent phase change film is formed.

도 4i를 참조하면, 상기 리세스된 부분(150R)이 매립되도록 상변화 물질을 증착한 후, 상기 제2층간절연막(180) 부분이 노출될 때까지 상기 상변화 물질에 CMP 공정을 수행하여 상기 역 T형 히터(150)와 콘택하는 컨파인드 구조의 상변화막(191)을 형성한다. 상기 상변화막(191)을 컨파인드 구조로 형성함으로써, 트렌치 구조로 상변화막을 형성하는 경우보다 더 낮은 리셋 전류를 확보하게 된다.Referring to FIG. 4I, after the phase change material is deposited to fill the recessed portion 150R, the CMP process is performed on the phase change material until the portion of the second interlayer insulating layer 180 is exposed. A phase change film 191 having a confined structure in contact with the inverse T-type heater 150 is formed. By forming the phase change film 191 in a confined structure, a lower reset current is ensured than when the phase change film is formed in a trench structure.

도 4j를 참조하면, 상기 상변화막(191)을 포함한 상기 제2층간절연막(180) 상부에 상부전극 물질을 증착한 후, 상기 상부전극 물질을 식각하여 상기 상변화막(191)과 콘택하는 상부전극(192)을 형성한다.Referring to FIG. 4J, after depositing an upper electrode material on the second interlayer insulating layer 180 including the phase change layer 191, the upper electrode material is etched to contact the phase change layer 191. The upper electrode 192 is formed.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제2실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to fabricate the phase change memory device according to the second embodiment of the present invention.

도 5a 내지 도 5h를 참조하여 본 발명의 제3실시예에 따른 상변화 기억 소자의 제조방법에 대해 설명하기로 한다.A method of manufacturing a phase change memory device according to a third embodiment of the present invention will be described with reference to FIGS. 5A to 5H.

도 5a를 참조하면, 반도체기판(100) 상부에 하부 도전패턴(120) 및 상기 하부 도전패턴(120)들을 절연시키는 산화막(110)을 형성한다. 상기 하부 도전패턴(120)은 실리콘막으로 구성된 수직형 PN 다이오드이거나, 금속 물질로 구성된 도전패턴일 수 있다. Referring to FIG. 5A, an oxide layer 110 is formed on the semiconductor substrate 100 to insulate the lower conductive pattern 120 and the lower conductive pattern 120. The lower conductive pattern 120 may be a vertical PN diode made of a silicon film or a conductive pattern made of a metal material.

도 5b를 참조하면, 상기 하부 도전패턴(120) 및 상기 산화막(110) 상부에 제1층간절연막(140)을 형성한다. 상기 제1층간절연막(140)은 질화막 계열의 막으로 형성한다. 그런다음, 상기 제1층간절연막(140)을 식각하여 상기 하부 도전패턴(120)의 상단부를 노출시키는 홀(140H)을 형성한다.Referring to FIG. 5B, a first interlayer insulating layer 140 is formed on the lower conductive pattern 120 and the oxide layer 110. The first interlayer insulating film 140 is formed of a nitride film-based film. Thereafter, the first interlayer insulating layer 140 is etched to form a hole 140H exposing the upper end portion of the lower conductive pattern 120.

도 5c를 참조하면, 상기 홀(140H)의 상단부 중앙에 씸(160)이 발생하도록 홀의 전면 상에 제1히터 물질(151)과 제2히터 물질(152)을 증착한다. 상기 제1히터 물질(151)은 비저항이 낮은 물질로 증착하고, 상기 제2히터 물질(152)은 비저항이 높은 물질로 증착한다. 바람직하게, 상기 제1히터 물질(151)은 Ti막 또는 TiN막으 로 증착하고, 상기 제2히터 물질(152)은 TiAlN막으로 증착한다. Referring to FIG. 5C, the first heater material 151 and the second heater material 152 are deposited on the front surface of the hole so that the fin 160 is formed at the center of the upper end of the hole 140H. The first heater material 151 is deposited with a material having a low specific resistance, and the second heater material 152 is deposited with a material having a high specific resistance. Preferably, the first heater material 151 is deposited by a Ti film or a TiN film, and the second heater material 152 is deposited by a TiAlN film.

도 5d를 참조하면, 상기 씸(160)이 매립되도록 상기 제2히터 물질(152) 상부에 식각 베리어막(170)을 형성한다. 상기 식각 베리어막(170)은 절연막으로 형성하며, 바람직하게는, SiO막, SiN막 및 SiON막 중 어느 하나의 막으로 형성한다.Referring to FIG. 5D, an etch barrier layer 170 is formed on the second heater material 152 to fill the fin 160. The etching barrier film 170 is formed of an insulating film, and preferably formed of any one of a SiO film, a SiN film, and a SiON film.

도 5e를 참조하면, 상기 제1층간절연막(140) 부분이 노출될 때까지 식각 베리어막(170)에 CMP 공정을 수행한다. 이때, 상기 식각 베리어막(170)은 홀(140H)의 상단부 중앙에 매립된 형태로 잔류된다.Referring to FIG. 5E, a CMP process is performed on the etch barrier film 170 until a portion of the first interlayer insulating film 140 is exposed. In this case, the etching barrier layer 170 is left in the form of a buried in the center of the upper end of the hole (140H).

도 5f를 참조하면, 상기 매립된 식각 베리어막(140H)을 식각마스크로 이용해서 상기 제2히터 물질(152)과 제1히터 물질(151)을 에치백하여 상기 홀 내에 제1히터 물질(151)과 제2히터 물질(152)로 구성되며, 상기 하부 도전패턴(120)과 콘택하는 역 T형 히터(150)를 형성한다. 상기 하부 도전패턴(120)과 접촉되는 히터 부분은 비저항이 낮은 물질인 제1히터 물질(151) 부분이므로, 접촉 저항을 더 감소시킬 수 있다.Referring to FIG. 5F, the second heater material 152 and the first heater material 151 are etched back using the buried etching barrier layer 140H as an etching mask, and the first heater material 151 in the hole. ) And a second heater material 152 to form an inverted T-type heater 150 in contact with the lower conductive pattern 120. Since the heater part in contact with the lower conductive pattern 120 is a part of the first heater material 151 which is a material having a low specific resistance, the contact resistance may be further reduced.

도 5g를 참조하면, 상기 역 T형 히터(150) 및 식각 베리어막(170)이 형성된 홀 내에 제2층간절연막(180)을 매립한다. 상기 제2층간절연막(180)은 SiO막, SiN막 및 SiON막 중 어느 하나의 막으로 형성한다. 그런다음, 상기 역 T형 히터(150) 부분이 노출될 때까지 제2층간절연막(180)에 CMP 공정을 수행한다. 이때, 상기 식각 베리어막은 제거된다.Referring to FIG. 5G, a second interlayer dielectric layer 180 is buried in a hole in which the inverted T-type heater 150 and the etch barrier layer 170 are formed. The second interlayer insulating layer 180 is formed of any one of a SiO film, a SiN film, and a SiON film. Then, the CMP process is performed on the second interlayer insulating layer 180 until the portion of the inverted T-type heater 150 is exposed. In this case, the etching barrier layer is removed.

도 5h를 참조하면, 상기 역 T형 히터(150)를 포함한 상기 제2층간절연막(180) 상부에 상변화 물질과 상부전극 물질을 증착한다. 상기 상변화 물질은 Te, Se 및 Ge의 혼합물 또는 이들의 합금으로 형성한다. 바람직하게는 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O 및 이들의 혼합물 또는 합금으로 형성한다. 그런다음, 상기 상부전극 물질과 상변화 물질을 식각하여 상기 역 T형 히터(150)와 콘택하는 상변화막(191) 및 상부전극(192)의 적층 패턴을 형성한다. 상기 상변화막(191)은 역 T형 히터의 상단부와 접촉되므로, 즉, 비저항이 높은 물질인 제2히터 물질(152) 부분과 접촉되므로, 리셋 전류를 더 감소시킬 수 있다.Referring to FIG. 5H, a phase change material and an upper electrode material are deposited on the second interlayer insulating layer 180 including the inverted T-type heater 150. The phase change material is formed from a mixture of Te, Se, and Ge or alloys thereof. It is preferably formed of Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O and mixtures or alloys thereof. Thereafter, the upper electrode material and the phase change material are etched to form a stacked pattern of the phase change layer 191 and the upper electrode 192 in contact with the inverted T-type heater 150. Since the phase change layer 191 is in contact with the upper end of the inverted T-type heater, that is, in contact with the portion of the second heater material 152, which is a material having a high specific resistance, the reset current may be further reduced.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제3실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture the phase change memory device according to the third embodiment of the present invention.

도 6a 내지 도 6j를 참조하여 본 발명의 제4실시예에 따른 상변화 기억 소자의 제조방법에 대해 설명하기로 한다.A method of manufacturing a phase change memory device according to a fourth embodiment of the present invention will be described with reference to FIGS. 6A to 6J.

도 6a 내지 도 6g는 앞서 도 5a 내지 도 5g을 통해 설명한 상변화 기억 소자의 제조방법과 실질적으로 동일한 구성 요소 및 공정 방법을 갖는 바, 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.6A through 6G have substantially the same components and processing methods as those of the method of manufacturing the phase change memory device described with reference to FIGS. 5A through 5G, which will not be repeated, and the same components will be omitted. The same name and reference numerals will be given.

도 6h를 참조하면, 상기 역 T형 히터(150)의 상단 부분을 리세스한다. 상기 리세스된 부분(150R)은 후속의 상변화막이 형성되는 영역이다. 바람직하게, 상기 제1히터 물질(151) 부분이 식각되지 않는 범위 내에서 제2히터 물질(152)의 일부분을 리세스한다. Referring to FIG. 6H, the upper portion of the inverted T-type heater 150 is recessed. The recessed portion 150R is a region where a subsequent phase change film is formed. Preferably, a portion of the second heater material 152 is recessed within a range where the portion of the first heater material 151 is not etched.

도 6i를 참조하면, 상기 리세스된 부분(150R)이 매립되도록 상변화 물질을 증착한 후, 상기 제2층간절연막(180) 부분이 노출될 때까지 상기 상변화 물질에 CMP 공정을 수행하여 상기 역 T형 히터(150)와 콘택하는 컨파인드 구조의 상변화막(191)을 형성한다. Referring to FIG. 6I, after the phase change material is deposited to fill the recessed portion 150R, the CMP process is performed on the phase change material until the portion of the second interlayer insulating layer 180 is exposed. A phase change film 191 having a confined structure in contact with the inverse T-type heater 150 is formed.

도 6j를 참조하면, 상기 상변화막(191)을 포함한 상기 제2층간절연막(180) 상부에 상부전극 물질을 증착한 후, 상기 상부전극 물질을 식각하여 상기 상변화막(191)과 콘택하는 상부전극(1920을 형성한다.Referring to FIG. 6J, after depositing an upper electrode material on the second interlayer insulating layer 180 including the phase change layer 191, the upper electrode material is etched to contact the phase change layer 191. The upper electrode 1920 is formed.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제4실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture the phase change memory device according to the fourth embodiment of the present invention.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명에 따른 상변화 기억 소자를 나타낸 단면도.1 is a cross-sectional view showing a phase change memory device according to the present invention.

도 2는 본 발명에 따른 다른 상변화 기억 소자를 나타낸 단면도.2 is a cross-sectional view showing another phase change memory device according to the present invention.

도 3a 내지 도 3h는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.3A to 3H are cross-sectional views for each process for explaining a method for manufacturing a phase change memory device according to the first embodiment of the present invention.

도 4a 내지 도 4j는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.4A to 4J are cross-sectional views for each process for explaining a method of manufacturing a phase change memory device according to the second embodiment of the present invention.

도 5a 내지 도 5h는 본 발명의 제3실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.5A to 5H are cross-sectional views of steps for explaining a method of manufacturing a phase change memory device according to the third embodiment of the present invention.

도 6a 내지 도 6j는 본 발명의 제4실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.6A to 6J are cross-sectional views for each process for explaining a method of manufacturing a phase change memory device according to the fourth embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 반도체기판 110: 산화막100: semiconductor substrate 110: oxide film

120: 하부 도전패턴 140: 제1층간절연막120: lower conductive pattern 140: first interlayer insulating film

140H: 홀 150: 히터140H: Hole 150: Heater

151: 제1히터 물질 152: 제2히터 물질151: first heater material 152: second heater material

153: 히터 물질 160: 씸153: heater material 160: heat

170: 식각 베리어막 180: 제2층간절연막170: etching barrier film 180: second interlayer insulating film

191: 상변화막 192: 상부전극191: phase change film 192: upper electrode

Claims (19)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체기판 상부에 하부 도전패턴을 형성하는 단계;Forming a lower conductive pattern on the semiconductor substrate; 상기 하부 도전패턴을 포함한 반도체기판 상부에 상기 하부 도전패턴의 상부를 노출시키는 홀을 구비한 제1층간절연막을 형성하는 단계;Forming a first interlayer insulating layer having a hole exposing an upper portion of the lower conductive pattern on the semiconductor substrate including the lower conductive pattern; 상기 홀의 상단부 중앙에 씸이 발생하도록 홀 내에 히터 물질을 매립하는 단계;Embedding heater material in the hole such that water is generated in the center of the upper end of the hole; 상기 홀의 씸 내에 식각 베리어막을 매립하는 단계;Embedding an etch barrier layer in the gaps of the holes; 상기 매립된 식각 베리어막을 식각마스크로 이용해서 상기 히터 물질을 에치백하여 상기 홀 내에 역 T형 히터를 형성하는 단계;Using the buried etch barrier layer as an etch mask to etch back the heater material to form a reverse T-type heater in the hole; 상기 역 T형 히터 및 식각 베리어막이 형성된 홀 내에 제2층간절연막을 매립하는 단계; 및Embedding a second interlayer insulating film in a hole in which the inverted T-type heater and the etching barrier film are formed; And 상기 제2층간절연막에 CMP 공정을 수행하여 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계;Performing a CMP process on the second interlayer insulating film to remove the etch barrier film and to expose an upper end portion of the inverted T-type heater; 를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.Method of manufacturing a phase change memory device comprising a. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 6 항에 있어서,The method of claim 6, 상기 히터 물질은 W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON 및 IrO2로 구성된 그룹으로 선택되는 어느 하나 이상의 물질을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The heater material is W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, Mo, Ta, Pt, TiSi, TaSi, A method for manufacturing a phase change memory device comprising at least one material selected from the group consisting of TiW, TiON, TiAlON, WON, TaON, and IrO2. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 6 항에 있어서,The method of claim 6, 상기 식각 베리어막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The etching barrier layer includes a film of any one of a SiO film, a SiN film and a SiON film. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제 6 항에 있어서,The method of claim 6, 상기 제2층간절연막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And said second interlayer insulating film comprises any one of a SiO film, a SiN film and a SiON film. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 제 6 항에 있어서,The method of claim 6, 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, After removing the etching barrier film and exposing the upper end of the inverted T-type heater, 상기 역 T형 히터를 포함한 상기 제2층간절연막 상부에 상변화 물질과 상부전극 물질을 증착하는 단계; 및Depositing a phase change material and an upper electrode material on the second interlayer insulating film including the inverted T-type heater; And 를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The method of manufacturing a phase change memory device, characterized in that it further comprises. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 6 항에 있어서,The method of claim 6, 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후,After removing the etching barrier film and exposing the upper end of the inverted T-type heater, 상기 역 T형 히터의 상단부를 리세스하는 단계; Recessing an upper end of the inverted T-type heater; 상기 리세스된 부분에 상변화 물질을 매립하여 상기 역 T형 히터와 콘택하는 컨파인드 구조의 상변화막을 형성하는 단계; 및Embedding a phase change material in the recessed portion to form a phase change film having a defined structure in contact with the inverted T-type heater; And 상기 상변화막 상부에 상기 상변화막과 콘택하는 상부전극을 형성하는 단계;Forming an upper electrode on the phase change layer and in contact with the phase change layer; 를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The method of manufacturing a phase change memory device, characterized in that it further comprises. 반도체기판 상부에 하부 도전패턴을 형성하는 단계;Forming a lower conductive pattern on the semiconductor substrate; 상기 하부 도전패턴을 포함한 반도체기판 상부에 상기 하부 도전패턴의 상부를 노출시키는 홀을 구비한 제1층간절연막을 형성하는 단계;Forming a first interlayer insulating layer having a hole exposing an upper portion of the lower conductive pattern on the semiconductor substrate including the lower conductive pattern; 상기 홀의 상단부 중앙에 씸이 발생하도록 홀의 전면 상에 제1히터 물질과 제2히터 물질을 형성하는 단계;Forming a first heater material and a second heater material on the front surface of the hole so that the water is generated at the center of the upper end of the hole; 상기 홀의 씸 내에 식각 베리어막을 매립하는 단계;Embedding an etch barrier layer in the gaps of the holes; 상기 매립된 식각 베리어막을 식각마스크로 이용해서 상기 제2히터 물질과 제1히터 물질을 에치백하여 상기 홀 내에 상기 제1히터 물질과 제2히터 물질의 적층의 역 T형 히터를 형성하는 단계;Using the buried etch barrier layer as an etch mask to etch back the second heater material and the first heater material to form an inverted T-type heater in a stack of the first heater material and the second heater material in the hole; 상기 역 T형 히터 및 식각 베리어막이 형성된 홀 내에 제2층간절연막을 매립하는 단계; 및Embedding a second interlayer insulating film in a hole in which the inverted T-type heater and the etching barrier film are formed; And 상기 제2층간절연막에 CMP 공정을 수행하여 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계;Performing a CMP process on the second interlayer insulating film to remove the etch barrier film and to expose an upper end portion of the inverted T-type heater; 를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.Method of manufacturing a phase change memory device comprising a. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 12 항에 있어서,13. The method of claim 12, 상기 제1히터 물질은 Ti막 또는 TiN막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the first heater material comprises a Ti film or a TiN film. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제 12 항에 있어서,13. The method of claim 12, 상기 제2히터 물질은 TiAlN막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the second heater material comprises a TiAlN film. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 was abandoned upon payment of a registration fee. 제 12 항에 있어서,13. The method of claim 12, 상기 식각 베리어막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The etching barrier layer includes a film of any one of a SiO film, a SiN film and a SiON film. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 has been abandoned due to the setting registration fee. 상기 제2층간절연막은 SiO막, SiN막 및 SiON막 중 어느 하나의 막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And said second interlayer insulating film comprises any one of a SiO film, a SiN film and a SiON film. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.Claim 17 has been abandoned due to the setting registration fee. 제 12 항에 있어서,13. The method of claim 12, 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후, After removing the etching barrier film and exposing the upper end of the inverted T-type heater, 상기 역 T형 히터을 포함한 상기 제2층간절연막 상부에 상변화 물질과 상부전극 물질을 증착하는 단계; 및Depositing a phase change material and an upper electrode material on the second interlayer insulating film including the inverted T-type heater; And 상기 상부전극 물질과 상변화 물질을 식각하여 상기 역 T형 히터와 콘택하는 상변화막 및 상부전극의 적층 패턴을 형성하는 단계;Etching the upper electrode material and the phase change material to form a stacked pattern of a phase change layer and an upper electrode contacting the inverted T-type heater; 를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The method of manufacturing a phase change memory device, characterized in that it further comprises. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.Claim 18 was abandoned upon payment of a set-up fee. 제 12 항에 있어서,13. The method of claim 12, 상기 식각 베리어막을 제거함과 아울러 상기 역 T형 히터의 상단부를 노출시키는 단계 후,After removing the etching barrier film and exposing the upper end of the inverted T-type heater, 상기 역 T형 히터의 상단부를 리세스하는 단계; Recessing an upper end of the inverted T-type heater; 상기 리세스된 부분에 상변화 물질을 매립하여 상기 역 T형 히터와 콘택하는 컨파인드 구조의 상변화막을 형성하는 단계; 및Embedding a phase change material in the recessed portion to form a phase change film having a defined structure in contact with the inverted T-type heater; And 상기 상변화막 상부에 상기 상변화막과 콘택하는 상부전극을 형성하는 단계;Forming an upper electrode on the phase change layer and in contact with the phase change layer; 청구항 19은(는) 설정등록료 납부시 포기되었습니다.Claim 19 was abandoned upon payment of a registration fee. 제 18 항에 있어서,The method of claim 18, 상기 역 T형 히터의 리세스는 상기 제1히터 물질이 노출되지 않는 범위 내에서 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the recess of the inverted T-type heater is performed within a range in which the first heater material is not exposed.
KR1020090007606A 2009-01-30 2009-01-30 Phase Change RAM device and method of manufacturing the same KR101120166B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007606A KR101120166B1 (en) 2009-01-30 2009-01-30 Phase Change RAM device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007606A KR101120166B1 (en) 2009-01-30 2009-01-30 Phase Change RAM device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100088406A KR20100088406A (en) 2010-08-09
KR101120166B1 true KR101120166B1 (en) 2012-03-23

Family

ID=42754627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007606A KR101120166B1 (en) 2009-01-30 2009-01-30 Phase Change RAM device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101120166B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536956B1 (en) * 2021-04-13 2023-05-26 삼성전자주식회사 Phase change Random Access Memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080039701A (en) * 2006-11-01 2008-05-07 삼성전자주식회사 Phase change memory device and method of forming the same
US20080272358A1 (en) * 2007-05-02 2008-11-06 Industrial Technology Research Institute Phase change memory devices and methods for fabricating the same
KR20090003713A (en) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 Phase change ram device using pn diode and method of manufacturing the same
KR20090004158A (en) * 2007-07-06 2009-01-12 삼성전자주식회사 Phase change memory devices and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080039701A (en) * 2006-11-01 2008-05-07 삼성전자주식회사 Phase change memory device and method of forming the same
US20080272358A1 (en) * 2007-05-02 2008-11-06 Industrial Technology Research Institute Phase change memory devices and methods for fabricating the same
KR20090003713A (en) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 Phase change ram device using pn diode and method of manufacturing the same
KR20090004158A (en) * 2007-07-06 2009-01-12 삼성전자주식회사 Phase change memory devices and methods of forming the same

Also Published As

Publication number Publication date
KR20100088406A (en) 2010-08-09

Similar Documents

Publication Publication Date Title
KR100668846B1 (en) Method of manufacturing phase change RAM device
KR100896180B1 (en) Phase change Random Access Memory comprising phase change material layer formed by selective growth method and method of manufacturing the same
KR101617381B1 (en) Resistance variable memory device and method for forming the same
US20090176329A1 (en) Phase-change memory device and method of manufacturing the same
US7667221B2 (en) Phase change memory devices and methods for fabricating the same
JP2009212202A (en) Phase change memory device and fabrication method thereof
JP2013232480A (en) Semiconductor device and method of manufacturing the same
JP2009021602A (en) Method of forming phase change memory device having bottom electrode
JP2008283179A (en) Manufacturing method of phase transition memory element having self-aligned electrode
JP2008244439A (en) Phase transition memory device and method for manufacturing the same
CN103137863B (en) PCRAM device and its manufacture method
JP2008182230A (en) Phase change memory device and its manufacturing method
KR100650752B1 (en) Phase change ram device and method of manufacturing the same
US20120025162A1 (en) Phase change random access memory and method for fabricating the same
US20130240820A1 (en) Phase change random access memory and fabrication method of heating electrode for the same
US11476417B2 (en) Phase change memory and method of fabricating the same
US11217748B2 (en) Semiconductor device including a data storage material pattern
US8853660B2 (en) Semiconductor memory devices having lower and upper interconnections, selection components and memory components
US8222628B2 (en) Phase change memory device having a bottleneck constriction and method of manufacturing the same
KR101120166B1 (en) Phase Change RAM device and method of manufacturing the same
US20200136043A1 (en) Structure and Method to Form Phase Change Memory Cell with Self-Align Top Electrode Contact
CN108123035B (en) Phase change memory
TW202308154A (en) Memory cell, semiconductor device having the same, and methods of manufacturing the same
KR100953960B1 (en) Contact structure, semiconductor device employing the same and methods of fabricating the same
KR20100075273A (en) Gst for forming and pcram of maufacturing using thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee