KR101115880B1 - 복합형 계산기 시스템의 관리 방법 및 복합형 계산기시스템 - Google Patents

복합형 계산기 시스템의 관리 방법 및 복합형 계산기시스템 Download PDF

Info

Publication number
KR101115880B1
KR101115880B1 KR1020080076633A KR20080076633A KR101115880B1 KR 101115880 B1 KR101115880 B1 KR 101115880B1 KR 1020080076633 A KR1020080076633 A KR 1020080076633A KR 20080076633 A KR20080076633 A KR 20080076633A KR 101115880 B1 KR101115880 B1 KR 101115880B1
Authority
KR
South Korea
Prior art keywords
pci
tree
calculator
pci tree
configuration
Prior art date
Application number
KR1020080076633A
Other languages
English (en)
Other versions
KR20090079784A (ko
Inventor
다까시게 바바
준 오끼쯔
유지 쯔시마
노부유끼 무라나까
게이따로 우에하라
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20090079784A publication Critical patent/KR20090079784A/ko
Application granted granted Critical
Publication of KR101115880B1 publication Critical patent/KR101115880B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Abstract

계산기에 전원을 투입할 때에, 계산기에 할당하는 PCI 트리의 구성이 완료되어 있는 것을 보증한다. 복수의 계산기를 PCI 인터페이스로 접속하는 PCI 스위치와, PCI 스위치에 접속하는 복수의 PCI 디바이스와, 계산기의 제어를 행하는 장치 제어부와, PCI 디바이스와 상기 계산기의 할당을 제어하는 PCI 매니저를 구비하고, 장치 제어부가, 계산기에 전원을 투입하여 OS를 기동하는 스텝과, 장치 제어부가 계산기에 할당된 PCI 트리의 식별자와, PCI 트리의 상태를 나타내는 PCI 트리 관리 정보를 상기 PCI 매니저로부터 취득하는 스텝과, 취득한 PCI 트리 관리 정보가 초기화 미완료를 나타내는 경우에는, 장치 제어부가 상기 계산기의 전원 투입을 재실행 또는 전원 투입을 중지하는 스텝과, PCI 관리 정보가 PCI 트리의 초기화 완료를 나타내는 경우에는, 장치 제어부가 계산기에의 전원 투입을 실시하는 스텝을 포함한다.
PCI 트리, PCI 디바이스, 장치 제어부, 물리 호스트, 멀티 루트 PCI 스위치, PCI 브릿지

Description

복합형 계산기 시스템의 관리 방법 및 복합형 계산기 시스템{METHOD FOR CONTROLLING HYBRID COMPUTER SYSTEM AND HYBRID COMPUTER SYSTEM}
본 발명은, 복수의 계산기와 복수의 PCI 디바이스를 PCI 스위치로 접속한 복합형 계산기 시스템의 장치 관리 기술에 관한 것으로, 특히, PCI 디바이스를 계산기에 할당할 때의 초기화나 계산기의 전원 제어의 기술이나 계산기에 할당한 PCI 디바이스의 할당을 변경할 때의 제어 기술에 관한 것이다.
인터넷 사이트로 대표되는 IT 시스템은, 유저에 대하여 정보를 표시하는 WEB 서버, 정보를 결합하여 처리하는 AP(Application) 서버, 정보를 축적 보존하는 DB(Data Base) 서버 등의 다양한 서버로 구성되고, 이들 서버에는 CPU, 메모리, I/O 디바이스 등으로 이루어지는 계산기가 이용되고 있다. 상기한 바와 같이 IT 시스템은, 많은 서버로 구성되기 때문에, 근년, 서버의 관리를 용이하게 하기 위해서 1개의 장치에 복수의 계산기를 탑재한 블레이드 서버가 이용되도록 되고 있다(예를 들면, 특허 문헌1). 또한 CPU에 복수의 프로세서 코어를 갖는 멀티 코어화에 의해 CPU의 처리 성능이 향상되고, 그에 수반하여 효율적으로 CPU를 사용하기 위해서 1개의 계산기에 복수의 가상적인 서버를 가동시키는 가상 서버 기술이 이용 되도록 되고 있다.
계산기에서는 다른 계산기와의 네트워크 통신이나 스토리지 장치의 접속에 NIC(Network Interface Card)나 FC-HBA(Fiber Channel-Host Bus Adapter) 등의 I/O 디바이스가 이용되지만, 상기한 바와 같이 1개의 계산기에 복수의 서버를 가동시키는 경우에는 상대적으로 계산기당의 I/O 디바이스수가 부족하다. 이와 같은 문제를 보충하는 기술로서, 복수의 계산기와 복수의 I/O 디바이스인 PCI(Peripheral Component Interconnect) 디바이스를 접속 가능하게 하는 멀티 루트 PCI 스위치 기술과, 1개의 PCI 디바이스를 복수의 계산기에서 공유하는 것을 가능하게 하는 멀티 루트 I/O 가상화 기술(IOV : IO Virtualization)이 알려져 있다. 전자의 멀티 루트 PCI 스위치 기술에서는, 1개의 계산기에 접속 가능한 PCI 디바이스의 개수를 스케이러블하게 변화시키는 것이 가능하다(예를 들면, 특허 문헌2, 비특허 문헌1 등). 후자의 멀티 루트 I/O 가상화 기술에서는, 1개의 PCI 디바이스를 공유함으로써 가상적으로 PCI 디바이스의 수를 늘리는 것이 가능하다. 이들 기술을 이용함으로써, 가상 서버를 이용한 경우의 I/O 디바이스수의 부족을 해소할 수 있다.
[특허 문헌1] 일본 특개 2002-32153호
[특허 문헌2] 미국 특허 제7058738호
[비특허 문헌1] 「Advanced Switching Technology Tech Brief」, 2005년 발행, 저자 ASI-SIG, 제1～2페이지
상기 종래의 계산기에서는, 계산기에 접속되는 PCI(또는 PCI Express) 디바이스는, 계산기와 PCI 디바이스가 일대일로 접속이 고정이지만, 복수의 계산기와 복수의 PCI 디바이스를 접속하는 멀티 루트 PCI 스위치를 이용한 복합형 계산기 시스템에서는, 계산기와 PCI 디바이스의 접속이 가변이다. 계산기와 PCI 디바이스의 할당의 관리는, 관리 소프트웨어인 PCI 매니저를 계산기에서 실행함으로써 행해진다.
이와 같은 멀티 루트 PCI 스위치를 이용한 복합형 계산기 시스템에서의 PCI 디바이스를 계산기에 할당할 때의 초기화와 계산기의 전원 제어, 및, 계산기에 할당한 PCI 디바이스의 할당의 변경에서는, 다음과 같은 문제점이 있는 것이 본 발명자에 의해 발견되었다.
복합형 계산기에서는 PCI 디바이스의 계산기에의 할당은, PCI 매니저에 의해 이하에 기재하는 바와 같이 행해진다.
계산기 및 멀티 루트 PCI 스위치를 포함하는 복합형 계산기에 전원을 투입한 직후의 초기 상태에서는, 멀티 루트 PCI 스위치에 접속된 PCI 디바이스는 어느 계산기에도 할당되어 있지 않다.
제1 스텝으로서, PCI 매니저는 멀티 루트 PCI 스위치와 PCI 디바이스의 접속 관계를 나타내는 토폴로지의 검색을 행한다. 이에 의해 멀티 루트 PCI 스위치와 PCI 디바이스의 접속 관계를 알 수 있기 때문에, 제2 스텝으로서 PCI 매니저는 PCI 디바이스와 계산기의 할당의 설정을 행한다.
이 할당의 설정은, 계산기마다 상이한 토폴로지, 소위, PCI 트리의 식별자를 멀티 루트 PCI 스위치, 또는, 멀티 루트 PCI 디바이스의 레지스터에 등록함으로써 행한다. 여기서 멀티 루트 PCI 디바이스란, IOV에 대응한 복수의 계산기로부터 공유가 가능한 PCI 디바이스를 가리킨다.
한편, 계산기의 전원 제어는 관리 서버나 복합형 계산기 시스템의 관리 모듈 등의 장치 제어부가 행하기 때문에, 계산기에 전원을 투입하는 경우에, 계산기에 할당된 PCI 트리의 설정이 완료되어 있지 않으면, 계산기는 올바른 I/O 구성에서 기동할 수 없다고 하는 과제가 있다.
또한, 계산기에 할당된 PCI 디바이스를 삭제, 즉, 할당을 해제하는 경우에는, PCI 매니저가, 멀티 루트 PCI 스위치, 또는, 멀티 루트 PCI 디바이스의 레지스터로부터, 계산기에 할당된 PCI 트리의 식별자를 삭제함으로써 행한다.
한편，PCI 디바이스를 사용하는 것은, 계산기 상의 오퍼레이션 시스템(OS)이나 디바이스 드라이버이기 때문에，OS가 가동 중에 PCI 매니저에 의해 PCI 디바이스의 삭제를 행하면，I/O 절단에 의한 OS 장해가 발생할 가능성이 있어 문제이다.
특히, 중요한 업무를 행하는 서버에서는 이와 같은 장해의 발생은 허용되지 않아 큰 과제이다.
따라서 본 발명은, 상기　문제점을 감안하여 이루어진 것으로, 계산기에 전원을 투입할 때에, 그 계산기에 할당하는 PCI 트리의 구성이 완료되어 있는 것을 보증하는 것이며, 또한, 계산기와 PCI 디바이스의 할당이 가변인 복합형 계산기 시스템에서도, 종래의 계산기와 PCI 디바이스가 고정적으로 할당된 계산기 시스템과 동일한 레벨의 사용 용이성과 신뢰성을 확보하는 것을 목적으로 한다.
본 발명은, CPU와 메모리와 PCI 인터페이스를 갖는 복수의 계산기와, 상기 복수의 계산기를 상기 PCI 인터페이스 경유로 접속하는 1 이상의 PCI 스위치와, 상기 PCI 스위치에 접속하는 복수의 PCI 디바이스와, 상기 계산기의 제어를 행하는 장치 제어부와, 상기 PCI 디바이스와 상기 계산기의 할당을 제어하는 PCI 매니저를 구비하고 상기 계산기와 PCI 매니저의 할당을 관리하는 복합형 계산기 시스템의 관리 방법으로서, 상기 장치 제어부가, 상기 계산기의 1개에 전원을 투입하여 오퍼레이션 시스템을 기동하는 스텝과, 상기 장치 제어부가, 상기 계산기에 할당된 PCI 디바이스의 토폴로지를 나타내는 PCI 트리에 대해서, PCI 트리의 식별자와, 상기 PCI 트리의 상태를 나타내는 PCI 트리 관리 정보를 상기 PCI 매니저로부터 취득하는 스텝과, 상기 취득한 PCI 트리 관리 정보가 초기화 중 또는 초기화 미완료를 나타내는 경우에는, 상기 장치 제어부가 상기 계산기의 전원 투입을 재실행 또는 전원 투입을 중지하는 스텝과, 상기 PCI 관리 정보가 상기 PCI 트리의 초기화 완료를 나타내는 경우에는, 상기 장치 제어부가, 상기 계산기에의 전원 투입을 실시하는 스텝을 포함한다.
따라서, 본 발명은, 복수의 계산기와 복수의 PCI 디바이스와 이들 계산기와 PCI 디바이스간을 접속하는 PCI 스위치로 구성되는 복합형 계산기 시스템에서, 계산기에 전원을 투입할 때에, 그 계산기에 할당하는 PCI 트리의 구성이 완료되어 있는 것을 보증할 수 있어, 올바른 PCI 디바이스 구성에서 계산기를 기동하는 것이 가능하게 된다.
이에 의해, 계산기 상에서 동작하는 오퍼레이션 시스템, 또는, 가상 머신 모니터 등, 소위 시스템 소프트웨어가 인식하는 실제의 PCI 트리와 유저가 설정한 PCI 트리가 일치하고 있는 것을 보증하는 것이 가능하게 된다.
또한, 계산기에 할당되어 있는 PCI 트리의 구성을 변경할 때에, 시스템 소프트웨어가 가동하고 있지 않거나, 또는, 가동 중에 PCI 트리가 변경 가능한 시스템 소프트웨어인 것을 보증하는 것이 가능하게 된다.
또한, 유저 또는 장치 관리자는, 계산기와 PCI 디바이스의 할당이 가변인 복합형 계산기 시스템에서도, 종래의 계산기와 PCI 디바이스가 고정적으로 할당된 계산기 시스템과 동일한 레벨의 사용 용이성과 신뢰성을 향수하는 것이 가능하게 된다.
이하, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위해서 전체 도면에서, 동일한 부재에는 원칙적으로 동일한 부호를 붙이고, 그 반복 설명은 원칙적으로 생략한다.
우선 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 도 1은 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 구성도이다. 도 1에 도시한 바와 같이, 본 실시 형태에서 복합형 계산기 시스템은, 계산기인 1 이상의 물리 호스트(1001, 1002)와, I/O 디바이스와 물리 호스트(100)의 접속 상태를 변경 가능한 1 이상의 멀티 루트 PCI 스위치(1011, 1012)와, 1 이 상의 PCI 디바이스(102)와, 복합형 계산기 시스템의 전원 제어나 상태 관리를 행하는 장치 제어부(장치 제어 계산기)(103), PCI 디바이스(102)의 물리 호스트(100)에의 할당을 관리하는 PCI 매니저(PCI 관리 계산기)(104), 유저나 장치 관리자가 복합형 계산기 시스템을 제어하기 위한 관리용 단말기(105)로 구성되어 있다. 또한, 도 1에서는, 물리 호스트(1001, 1002)가 2개, PCI 스위치가 2개인 구성을 나타내고, 2개의 물리 호스트(1001, 1002)는, 물리 호스트1, 물리 호스트2로서 식별하고, 2개의 PCI 스위치(1011, 1012)는, PCI 스위치1, PCI 스위치2로서 식별한다. 장치 제어부(103), PCI 매니저(104)에 대해서는, 도 1에서는 1개만을 나타내고 있지만, 신뢰성 향상을 위해서 2 이상 구성해도 된다.
물리 호스트(1001, 1002)는, 1 이상의 CPU(프로세서)(108)와, 1 이상의 메모리(109), 1 이상의 칩 세트(107)와, 관리 컨트롤러인 BMC(Baseboard Management Controller)(1203)를 포함하는 하드웨어 구성 요소(106)로 구성된다. 물리 호스트(1001, 1002) 상에서는 소프트웨어 구성 요소인 오퍼레이션 시스템 OS(110)가 동작하거나, 또는, 가상 서버 기술을 이용하는 경우에는 가상 머신 모니터(이하, VMM)(111) 상에 복수의 가상 서버(112, 112)를 구성하고, 가상 서버(112) 상에서 게스트 OS(113)가 동작한다. 물리 호스트(1001, 1002)와 멀티 루트 PCI 스위치(1011, 1012) 사이, 및 멀티 루트 PCI 스위치(1011, 1012)와 PCI 디바이스(102) 사이는, PCI의 일 형태인 PCI Express(114)에 의해 접속된다.
또한, 물리 호스트(1001, 1002)와 장치 제어부(103) 사이와, 멀티 루트 PCI 스위치(1011, 1012)와 PCI 매니저(104) 사이, 및 장치 제어부(103)와 PCI 매니 저(104) 사이는, 각각 제어 인터페이스(117, 118, 116)에 의해 접속된다. 제어 인터페이스로서는, 예를 들면, LAN(Local Area Network)이나 I2C(Inter-Integrated Circuit)를 이용한다. 또한，BMC(1203)는, 물리 호스트의 구성 정보나 전원 상태를 수집하여, 장치 제어부(103)에 통지한다.
멀티 루트 PCI 스위치(1011, 1012)는, 물리 호스트(1001, 1002)가 접속되는 포트(1151)와, PCI 디바이스(102)가 접속되는 포트(1152)를 구비한다. 또한, 멀티 루트 PCI 스위치(1011, 1012)는, 각 포트(1151, 1152) 사이의 접속 상태를 설정하는 레지스터(도시 생략)를 구비한다.
장치 제어부(103)와 관리용 단말기(105) 사이, 및 PCI 매니저(104)와 관리용 단말기(105) 사이는, 각각 관리 인터페이스(120, 119)에 의해 접속된다. 관리 인터페이스로서는, 예를 들면, LAN이나 RS-232C를 이용한다.
본 실시 형태에서는，PCI 트리의 초기화와 물리 호스트의 전원 투입의 수순의 부정합, 및, PCI 트리의 구성 변경과 물리 호스트의 전원 상태의 부정합을 방지하기 위해서 이하의 구성 요소를 구비하는 것을 특징으로 한다.
장치 제어부(103)는, 물리 호스트(1001, 1002) 및 가상 서버(112)의 전원 상태, 물리 호스트(1001, 1002) 또는 가상 서버(112)에 할당된 PCI 트리의 식별자의 정보를 관리하는 물리 호스트 관리 정보(135)와, 각 PCI 트리의 OS(110)나 VMM(111)으로부터 인식한 상태를 유지하는 PCI 트리 상태 정보(136)를 유지한다.
또한 PCI 매니저(104)는, 물리 호스트(1001, 1002)에 할당하는 PCI 트리의 상태를 유지하는 PCI 트리 관리 정보(139)와, PCI 매니저가 관리하는 멀티 루트 PCI 스위치(1011, 1012) 내의 PCI-to-PCI 브릿지나 PCI 디바이스(102)의 토폴로지와 물리 호스트(1001, 1002)에 할당하는 PCI 트리의 대응 관계를 유지하는 PCI 트리 구성 정보(140)를 유지한다.
또한, 장치 제어부(103)는, 적어도, PCI 트리 식별자 취득부(131), 물리 호스트 기동 판정부(132), 물리 호스트 PCI 트리 상태 취득부(133), 물리 호스트 PCI 트리 확인부(134)를 포함한다. PCI 트리 식별자 취득부(131)는, PCI 매니저(104)로부터 물리 호스트(1001, 1002)에 할당된 PCI 트리의 식별자 및 PCI 트리의 초기화 상태를 취득한다.
물리 호스트 기동 판정부(132)는, 물리 호스트(1001, 1002)에 할당된 PCI 트리를 감시하고, 모든 PCI 트리에 대해서 초기화가 완료되었을 때에 물리 호스트(1001, 1002)의 전원의 투입 가능으로 판정하고, 그 이외의 경우에는 전원의 투입은 불가하다고 판정한다.
물리 호스트 PCI 트리 상태 취득부(133)는, 물리 호스트(1001, 1002) 상의OS(110) 또는 VMM(111)으로부터 인식한 PCI 트리의 정보, 즉, PCI 트리 상태 정보(136)를 취득한다.
물리 호스트 PCI 트리 확인부(134)는, PCI 매니저(104)로부터 PCI 트리 구성 정보(140)를 취득한다.
다음으로，PCI 매니저(104)는, 적어도, PCI 트리 초기화 종료 확인부(137)와, PCI 트리 변경 판정부(138)를 구비한다.
PCI 트리 초기화 종료 확인부(137)는, 멀티 루트 PCI 스위치(1011, 1012)를 감시하여 포트(1151)와 포트(1152) 사이의 접속 상태가 갱신되었는지의 여부를 판정하고, 갱신된 경우에는 PCI 트리의 초기화가 완료된 것을 확인하고, PCI 트리 관리 정보(139)에 초기화의 완료를 반영한다. 멀티 루트 PCI 스위치(1011, 1012)의 감시는, 예를 들면, 멀티 루트 PCI 스위치(1011, 1012) 내의 레지스터를 폴링함으로써 상태를 취득하고, 레지스터의 값이 갱신된 경우에 PCI 트리 관리 정보(139)에 반영한다.
PCI 트리 변경 판정부(138)는, 장치 제어부(103)로부터 PCI 트리가 할당된 물리 호스트(1001, 1002)의 전원 상태와, 시스템 소프트웨어의 종별과, PCI 트리 상태 정보(136)를 취득한다.
다음으로, 복합형 계산기 시스템이 유지하는 정보에 대해서 도 2～도 10을 이용하여 상세하게 설명한다.
도 2는 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트 관리 정보(135)의 일례를 도시하는 설명도이고, 도 3은 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트(1001, 1002) 중 물리 호스트1의 PCI 트리의 일례를 도시한 설명도이며, 도 4는 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1의 PCI 트리 상태 정보(136)의 일례를 도시한 설명도이고, 도 5는 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2의 PCI 트리의 일례를 도시한 설명도이며, 도 6은 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2의 PCI 트리 상태 정보(136)의 일례를 도시한 설명도이고, 도 7은 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2의 가상 서버1의 PCI 트리 상태 정보(136)의 일례를 도시한 설명도이며, 도 8은 제1 실시 형태에 따른 복합형 계산기 시스템의 PCI 매니저(104)가 관리하는 PCI 트리의 변형예를 도시한 설명도이고, 도 9는 제1 실시 형태에 따른 복합형 계산기 시스템의 PCI 트리 관리 정보(139)의 일례를 도시한 설명도이며, 도 10은 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1의 PCI 트리 구성 정보(140)의 일례를 도시한 설명도이다.
장치 제어부(103)가 유지하는 물리 호스트 관리 정보(135)는 표 형식으로 나타내면 도 2의 FT2로 나타내는 바와 같이, 적어도, 복합형 계산기 시스템 내에서 물리 호스트(1001, 1002) 중 물리 호스트1 또는 물리 호스트2를 특정하는 물리 호스트 식별자 K201과, 물리 호스트 내에서 가상 서버(112)를 특정하는 가상 서버 식별자 K202와, 물리 호스트에 할당된 PCI 트리를 나타내는 PCI 트리 식별자 K203과, 물리 호스트 또는 가상 서버의 전원 상태를 나타내는 전원 상태 K204와, 물리 호스트 상에서 동작하는 OS(110) 또는 VMM(111)의 종별 또는 가상 서버(112) 상에서 동작하는 OS의 종별을 나타내는 OS/VMM 종별 K205와, OS(110) 또는 VMM(111)으로부터 인식한 PCI 트리의 상태인 PCI 트리 상태 정보(136)의 유효 또는 무효를 나타내는 PCI 트리 상태 정보 K206의 열로 구성된다.
전원 상태 K204의 종류에 대해서는, 예를 들면, 초기 설정을 실행 중인 초기화 중, 전원을 투입할 수 있는 상태인 스탠바이, 전원이 투입되어 있는 상태인 액티브 중 어느 하나가 설정된다. 도 2에 도시한 예에서는, 행 G201의 물리 호스트 식별자 K201이 1인 물리 호스트1에 대해서는, VMM은 동작하고 있지 않으므로 가상 서버 식별자 K202는 Not Available(NA)이며, 물리 호스트1에 할당되어 있는 PCI 트리의 식별자 K203은 PT1, 전원 상태 K204는 스탠바이, OS/VMM 종별 K205는 OSx, PCI 트리 상태 정보 K206은 유효이다. 또한，행 G202～G205의 물리 호스트 식별자K201이 2인 물리 호스트2에 대해서는, VMM(111)이 동작하고 있어, 가상 서버 식별자 K202로 나타내는 바와 같이 VM1, VM2, VM3의 3개의 가상 서버가 구성되어 있다.
물리 호스트2(1002)에서는 PCI 트리 식별자 K203은, 물리 호스트를 나타내는 행 G202에 나타내는 바와 같이 PCI 트리 PT2, PT3이 할당되어 있다. 가상 서버(111)(VM1～VM3)는 물리 호스트2에 할당된 PCI 트리 PT2, PT3을 이용하기 때문에 가상 서버 VM1～VM3에 관한 다른 행 G203～G205에 대해서는 NA이다. 즉, 가상 서버 VM1～VM3에 할당하는 PCI 트리는, VMM(111)이 할당하기 때문에, 물리 호스트 관리 정보(135)에서는 PCI 트리 식별자 K203의 값을, Not Available(NA)로 한다.
물리 호스트2(1002)는, 전원 상태 K204는 액티브, OS/VMM 종별 K205는 VMMy, PCI 트리 상태 정보 K206은 유효이다. 행 G203의 물리 호스트2의 가상 서버1은, 전원 상태 K204는 액티브, OS/VMM 종별 K205는 OSy, PCI 트리 상태 정보 K206은 유효이다.
다음으로, 물리 호스트1과, 물리 호스트2 및 물리 호스트2의 가상 서버1(VM1)의 PCI 트리 상태 정보(136)에 대해서 이하에 설명한다.
도 3에 도시한 바와 같이, 물리 호스트1의 OS(110)가 인식하는 PCI 트리는, 물리 호스트1(1001)과 멀티 루트 PCI 스위치(1011, 1012)로부터 할당되는 PCI 트리 PT1(3061)로 구성된다.
물리 호스트1은, CPU, 메모리를 포함하는 호스트 버스(301)와, PCI-to-PCI 브릿지(3021)와, NIC(3031)와, PCI 버스 BUS0(3050)으로 구성된다. PCI 트리 PT1(3061)은, 멀티 루트 PCI 스위치1(1011), PCI-to-PCI 브릿지(8011, 8013, 8015), NIC(8041), HBA(8051, 8052), PCI 버스 BUS2(3052), BUS3(3053), BUS4(3054)로 구성된다. 물리 호스트1과 PCI 트리 PT1(3061)은, PCI 버스 BUS1(3051)에 의해 접속된다.
따라서, 물리 호스트1의 PCI 트리 상태 정보(136)는, 표 형식으로 나타내면 도 4의 FT4로 나타내는 바와 같이, 적어도, PCI 디바이스(102)의 PCI 트리 내의 장소를 특정하는 Bus Number(Bus#) K401과, Device Number(Dev#) K402와, Function Number(Func#) K403과, PCI 디바이스의 종류를 나타내는 디바이스 종류 K404, 그 디바이스가 속하는 PCI 트리 식별자 K405의 열로 구성된다.
예를 들면, (Bus#, Dev#, Func#)=(0, 1, 0)에 대해서는, 디바이스의 종류 K404는 PCI-PCI 브릿지(3021)이며, 도 3에 도시한 바와 같이 PCI 트리 PT1에 속하지 않기 때문에 PCI 트리 식별자 K405는 NA이다. 마찬가지로, (Bus#, Dev#, Func#)=(0, 2, 0)에 대해서는, 디바이스의 종류 K404는 네트워크 컨트롤러(3031)이며, 도 3에 도시한 바와 같이 PCI 트리 PT1에 속하지 않기 때문에 PCI 트리 식별자 K405는 NA로 된다.
다음으로, 도 5에 도시한 바와 같이, 물리 호스트2의 VMM(111)이 인식하는 PCI 트리는, 물리 호스트2, 멀티 루트 PCI 스위치1(1011)로부터 할당되는 PCI 트리 PT2(5062)와, 멀티 루트 PCI 스위치2(1012)로부터 할당되는 PCI 트리 PT3(5063)으 로 구성된다.
물리 호스트2(1002)는, CPU, 메모리를 포함하는 호스트 버스(301), PCI-to-PCI 브릿지(5011, 5012), NIC(5021), PCI 버스 BUS0(5050)으로 구성된다. PCI 트리 PT2(5062)는, 멀티 루트 PCI 스위치1(1011), PCI-to-PCI 브릿지(8012, 8014, 8015), NIC(8042), HBA(8053, 8054), PCI 버스 BUS2(5052), BUS3(5053), BUS4(5054)로 구성된다.
PCI 트리 PT3(5063)은, 멀티 루트 PCI 스위치2(1012), PCI-to-PCI 브릿지(8016, 8018, 8019) NIC(043, 8044) HBA(8055), PCI 버스 BUS6(5056), BUS7(5057), BUS8(5058)로 구성된다.
물리 호스트2(1002)와 PCI 트리 PT2(5062)는, PCI 버스 BUS1(5051)에 의해 접속되고, 물리 호스트2(1002)와 PCI 트리 PT3(5063)은, PCI 버스 BUS5(5055)에 의해 접속된다.
물리 호스트2(1002)와 같이 VMM(111) 상에 복수의 가상 서버(112)를 구성하는 경우의 PCI 트리 상태 정보(136)는, 표 형식으로 나타내면 도 6의 FT6으로 나타내는 바와 같이, 적어도, 도 4의 FT4에 나타내는 항목과, PCI 디바이스의 가상 서버에의 할당을 나타내는 VM 할당 K606의 열로 구성된다. 예를 들면, 도 6의 (Bus#, Dev#, Func#)=(0, 1, 0)에 대해서는, 디바이스의 종류 K404는 PCI-PCI 브릿지(5011)이며, 도 5에 도시한 바와 같이 PCI 트리 PT2, PT3에 속하지 않기 때문에 PCI 트리 식별자 K405는 NA(Not　Available : 해당 없음)로 한다. 이 예에서는 PCI-PCI 브릿지는 특정의 가상 서버에는 할당하지 않기 때문에 VM 할당 K606은 NA 이다.
또한，(Bus#, Dev#, Func#)=(3, 1, 0)의 행에 대해서는, 디바이스의 종류 K404는 네트워크 컨트롤러(8042)이며, 도 5에 도시한 바와 같이 PCI 트리 식별자 K405는 PT2, VM 할당 K606은 VM1이다. 이 도 5에 도시한 예와 같이, 1개의 물리 호스트에 복수의 PCI 트리를 할당해도 된다.
또한, 물리 호스트2의 가상 서버 VM1의 PCI 트리 상태 정보(136)는, 도 6에서 설명한 물리 호스트1과 마찬가지로, 도 7의 FT7로 나타내는 바와 같이 된다.
다음으로，PCI 트리 관리 정보(139)에 대해서 설명한다. PCI 매니저(104)가 인식하는 멀티 루트 PCI 스위치(1011, 1012)의 PCI 트리는, 예를 들면 도 8에 도시하는 구성으로 된다. 도 8의 예에서는, 상기 도 1에 물리 호스트3(1003)을 가하고, PCI 매니저(104)는, CPU를 포함하는 호스트 버스(806), BUS0(8070)으로 구성된다. 멀티 루트 PCI 스위치(1011, 1012)는, 관리 포트(1153) 경유로, PCI 매니저(104)의 BUS0(8070)에 접속된다. PCI 매니저(104)는, PCI 버스 BUS0～BUS7(8070～8077)의 PCI 트리를 유지한다.
물리 호스트1(1001)은 멀티 루트 PCI 스위치1(1011)의 Port1에 접속되고, 물리 호스트2(1002)는 멀티 루트 PCI 스위치1(1011)의 Port2와 멀티 루트 PCI 스위치2(1012)의 Port1에 접속되고, 물리 호스트3(1003)은 멀티 루트 PCI 스위치2(1012)의 Port2에 접속된다.
멀티 루트 PCI 스위치1(1011)은, PCI-to-PCI 브릿지(8011, 8012, 8013, 8014, 8015, 8021)를 구비하고, 포트(1152)에 NIC(8041, 8042), HBA(8051, 8052, 8053, 8054)가 접속된다. 또한, 멀티 루트 PCI 스위치2(1012)는, PCI-to-PCI 브릿지(8016, 8017, 8018, 8019, 80110, 8022)를 구비하고, 포트(1152)에 NIC(8043, 8044), 및 HBA(8055)가 접속된다.
도 8에 도시한 구성에서, PCI 트리 관리 정보(139)는, 표 형식으로 나타내면 도 9의 FT9로 나타내는 바와 같이, 적어도, 멀티 루트 PCI 스위치(1011 또는 1012)를 특정하는 스위치 번호 K901, 물리 호스트(1001, 1002)가 접속되는 멀티 루트 PCI 스위치의 포트 번호 K902, 포트 번호 K902가 트리 구조의 톱으로 되는 PCI 트리를 특정하는 PCI 트리 식별자 K903, PCI 트리의 물리 호스트에의 할당 설정의 상태를 나타내는 PCI 트리 초기화 상태 K904의 열로 구성된다.
PCI 트리 초기화 상태 K904의 예로서는, PCI 트리의 설정이 완료되어 있지 않은 상태를 나타내는 「초기화 미완료」, 설정 중의 「초기화 중」, 설정이 완료된 「초기화 완료」가 있다.
다음으로 PCI 트리 구성 정보(140)에 대해서 설명한다. PCI 트리 구성 정보(140)는, 물리 호스트(1001, 1002)와 PCI 디바이스(102)의 할당 관계를 나타내는 마스터로 되는 구성 정보이다. 이 구성 정보는, 대부분의 경우, 유저나 장치 관리자가 관리용 단말기(105) 경유로 설정한다.
도 8에 도시한 구성에서 PCI 트리 구성 정보(140)는, 표 형식으로 나타내면 도 10의 FT10으로 나타내는 바와 같이, 적어도, PCI 디바이스(102)의 PCI 트리 내의 장소를 특정하는 버스 번호를 저장하는 Bus# K1001과, 디바이스의 식별자를 저장하는 Dev# K1002와, 디바이스의 기능을 나타내는 식별자를 저장하는 Func# K1003 과, PCI 디바이스의 종류를 나타내는 디바이스 종류 K1004와, 그 디바이스가 속하는 PCI 트리 식별자 K1005와, 그 PCI 디바이스가 속하는 멀티 루트 PCI 스위치의 식별자를 저장하는 스위치 번호 K1006과, 그 PCI 디바이스가 멀티 루트 PCI 스위치 내의 PCI-to-PCI 브릿지인 경우에는 그 브릿지에 관계지어진 스위치의 포트 번호를 나타내는 Port 번호 K1007로 구성된다.
다음으로 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 제어에 대해서 설명한다. 처음에, 복합형 계산기 시스템의 물리 호스트(1011 또는 1012)에 전원을 투입하는 경우의 제어에 대해서 설명한다.
도 11은 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1(비가상 서버 환경)에 전원을 투입하는 경우의 제어의 일례를 설명한 플로우차트이다. 물리 호스트(1001, 1002)에 전원을 투입하는 계기는, 예를 들면, 유저나 장치 관리자가 관리용 단말기(105)를 이용하여 장치 제어부(103)에 대하여 물리 호스트1(1001)의 전원 투입을 지시하는(스텝 S1101) 것이 계기로 된다. 장치 제어부(103)는 PCI 트리 식별자 취득부(131)에 의해 PCI 매니저(104)로부터 물리 호스트1(1001)에 할당된 PCI 트리의 식별자 및 그 PCI 트리의 초기화 상태를 취득한다(스텝 S1102).
여기서 장치 제어부(103)는, 물리 호스트1(1001)이 접속되어 있는 멀티 루트 PCI 스위치(1011, 1012)의 스위치 번호와 포트 번호를 이용하여 PCI 매니저(104)에 취득 요구를 내므로, PCI 매니저(104)는 도 9에 도시한 PCI 트리 관리 정보(139)로부터 PCI 트리 식별자 K903을 선택할 수 있다. 또한，PCI 트리의 초기화 상태는, PCI 매니저(104)의 PCI 트리 초기화 종료 확인부(137)에 의해, 예를 들면, 멀티 루트 PCI 스위치(1011, 1012)의 레지스터(도시 생략)를 폴링함으로써 상태 취득을 행하고, 상태에 갱신이 있는 경우에 PCI 트리 관리 정보(139)에 반영된다.
다음으로 장치 제어부(103)는 물리 호스트 기동 판정부(132)에 의해 물리 호스트1(1001)에 할당된 PCI 트리 모두가 초기화 완료일 때에는 물리 호스트1의 전원의 투입 가능으로 판단하고, 그 이외의 경우에는 전원의 투입 불가로 판단한다(스텝 S1103).
도 9에 도시한 예에서는, 물리 호스트1(1001)에 할당된 PCI 트리 PT1의 초기화 상태는 초기화 완료이기 때문에 그 물리 호스트에 대한 전원의 투입 가능으로 판단한다. 장치 제어부(103)는, 이 스텝 S1103에서 전원의 투입 불가로 판단한 경우에는, 예외 처리로서, 예를 들면, 전원 투입 처리를 처음부터 다시 하거나, 혹은, 에러를 관리용 단말기(105)에 통지하여 전원 투입 처리를 중지하는 등의 처리를 행한다(스텝 S1105).
한편, 전원의 투입 가능으로 판단한 경우, 장치 제어부(103)는, 제어 인터페이스(117) 경유로 물리 호스트1(1001)의 전원 투입을 실행한다(스텝 S1104). 물리 호스트1(1001)의 전원이 투입되면 PCI 트리 PT1의 PCI 디바이스(102)를, 물리 호스트1의 OS(110)로부터 사용 가능하게 하기 위한 초기 설정을 포함하는 처리가 행해지고, 그 후, OS(110)가 기동한다.
장치 제어부(103)는, 제어 인터페이스(117)를 통해서 물리 호스트(100)에서 OS(110)가 기동한 것을 검출한다(스텝 S1106).
다음으로 장치 제어부(103)는, 물리 호스트 PCI 트리 상태 취득부(133)에 의해 물리 호스트1(1001)로부터 OS(110)가 인식한 PCI 트리의 정보, 즉, PCI 트리 상태 정보(136)를 취득한다(스텝 S1107). 다음으로, 스텝 S1008에서는, 상기 스텝 S1101～1107의 처리는, 도 12와 같이 행해진다.
도 12는 제1 실시 형태에 따른 장치 제어부(103)의 물리 호스트 PCI 트리 상태 취득부(133)가 PCI 트리 상태 정보(136)를 취득하는 수순의 일례를 도시한 블록도이다. 또한, 도 12에 도시한 바와 같이, 본 실시 형태에서는 OS(110)는, PCI 디바이스(102)를 사용하기 때문에 OS 자신이 인식한 PCI 트리의 정보인 PCI 트리 상태 정보(1202)를 유지하고 있다.
OS(110)는, 예를 들면, 장치 제어부(103)로부터 PCI 트리 상태 취득 요구를 받은 경우, 물리 호스트(1101) 상의 관리 컨트롤러인 BMC(1203) 경유로 PCI 트리 상태 정보를 통지한다(경로(1204) 및 경로(1205)).
다음으로 물리 호스트 PCI 트리 상태 취득부(133)는, PCI 트리 상태 정보(136)를 보존하고(경로(1207)), 도 2의 물리 호스트 관리 정보(135)의 PCI 트리 상태 정보 K206에 PCI 트리 상태 정보(136)가 유효인 것을 설정한다(경로(1206)). 또한, 물리 호스트2에서는, OS(110) 대신에 VMM(111) 상에 구성되는 가상 서버(112) 상에서 동작하는 OS(113)를 가리킨다. 또한，OS(110) 대신에, BIOS(Basic Input/Output System), EFI(Extensible Firmware Interface) 등의 시스템 펌웨어가 전술한 처리를 행하여도 된다.
다음으로 장치 제어부(103)는, 물리 호스트 PCI 트리 확인부(134)에 의해, PCI 매니저(104)로부터 PCI 트리 구성 정보(140)를 취득하고(스텝 S1108), 전술한 PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)를 비교함으로써 일치하는지 확인을 행한다(스텝 S1109). 이에 의해, 유저, 또는, 장치 관리자가 설정한 물리 호스트(1001, 1002)와 PCI 디바이스(102)의 할당 설정과 OS(110) 등의 시스템 소프트웨어가 인식하는 PCI 디바이스(102)의 실제의 할당 상태가 일치하는 것을 확인할 수 있다. 즉, 설정이 실제로 올바르게 반영되어 있는지를 확인할 수 있다. 이 스텝 S1109에서, 구성 정보와 상태가 일치하고 있는 경우에는, 통상의 물리 호스트1(1001)의 가동 상태로 된다(스텝 S1110). 한편, 일치하고 있지 않은 경우에는, 예외 처리로서, 예를 들면, 물리 호스트1(1001)을 재기동하거나, 혹은, 에러를 관리용 단말기(105)에 통지하여 물리 호스트1을 셧다운하는 등의 처리를 행한다(스텝 S1111).
여기서, 본 실시 형태의 스텝 S1109에서의 PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)의 비교 처리에 대해서, 도 13～도 15를 이용하여 상세하게 설명한다. 도 13은 제1 실시 형태에 따른 복합형 계산기 시스템의 PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)의 비교 처리의 일례를 설명한 플로우차트이고, 도 14는 제1 실시 형태에 따른 복합형 계산기 시스템의 시스템 소프트웨어(OS(110) 또는 VMM(111))가 인식하는 PCI 트리의 일레를 도시한 설명도이며, 도 15는 제1 실시 형태에 따른 복합형 계산기 시스템의 시스템 소프트웨어가 인식하는 PCI 트리의 일례를 도시한 설명도이다.
도 13에 도시한 바와 같이, 장치 제어부(103)의 물리 호스트 PCI 트리 확인 부(114)는, 물리 호스트 관리 정보(135)로부터 물리 호스트(1001, 1002)에 할당되어 있는 PCI 트리 식별자 PT1을 취득한다(스텝 S1301). 또한, 물리 호스트 PCI 트리 확인부(114)는, 물리 호스트 관리 정보(135)로부터 물리 호스트(1001, 1002) 상에서 동작하는 시스템 소프트웨어의 종별인 도 2의 OS/VMM 종별 K205로부터 OSx를 취득한다(스텝 S1302). PCI에서는, PCI 트리의 Bus Number는 시스템 소프트웨어의 기동 시에 고유의 방법으로 지정되므로，시스템 소프트웨어의 종별마다 PCI 트리의 토폴로지가 상이한 경우가 있다.
예를 들면, 물리 호스트1(1001)에 할당된 PCI 트리 PT1을 시스템 소프트웨어(OS(110))로부터 인식하면 도 14에 도시한 바와 같은 PCI 버스 BUS2(14012), BUS3(14013), BUS4(14014)의 토폴로지로 되고, 다른 종별의 시스템 소프트웨어로부터 인식하면 도 15에 도시한 바와 같은 PCI 버스 BUS2(15012), BUS3(15013), BUS4(15014)의 토폴로지로 된다.
즉, 이 도 14, 도 15의 예에서는 BUS3과 BUS4가 교체된 토폴로지로 된다. 따라서, PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)를 단순히 비교하여도, 올바른 토폴로지의 비교를 할 수 없다. 따라서, 본 실시 형태에서는 물리 호스트 PCI 트리 확인부(114)는, PCI 트리 구성 정보(140)와 시스템 소프트웨어의 종별인 OSx의 PCI 트리 생성 알고리즘에 따라서, OSx로부터 인식되는 PCI 트리를 산출한다(스텝 S1303).
물리 호스트 PCI 트리 확인부(114)가 산출한 OSx로부터 인식되는 PCI 트리와 PCI 트리 상태 정보(136)를 비교하여, 양자가 일치하는지 판정을 행한다(스텝 S1304). 그 결과로서 물리 호스트 PCI 트리 확인부(114)는, 일치(스텝 S1305), 또는, 불일치(스텝 S1306)의 판정 결과를 낸다. 상기한 방법에서는, 장치 제어부(103)의 물리 호스트 PCI 트리 확인부(114)가 시스템 소프트웨어로부터 인식되는 PCI 트리의 산출을 행한 예를 설명하였지만, PCI 매니저(104)가 산출하고, 산출한 결과만을 장치 제어부(103)에 알리는 방법이어도 된다.
도 11에 도시한 처리에서는 비가상 서버의 경우에 대해 설명하였지만, 다음으로 가상 서버(112)를 구성하는 물리 호스트(1002)에 전원을 투입하는 경우의 제어에 대해서 설명한다.
도 16은 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2(가상 서버 환경)에 전원을 투입하는 경우의 제어의 일례를 설명한 플로우차트이다.
도 2에서 도시한 바와 같이, 물리 호스트2(1002)는 3개의 가상 서버 VM1, VM2, VM3이 구성된다. 도 16에 도시한 수순에서는, 도 11의 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1에 전원을 투입하는 경우의 처리에서 설명한 스텝 S1101～S1105, S1107～S1109, 및, S1111과 동일하다. 따라서, 이하에서는 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
가상 서버(112)에서는, 물리 호스트2의 전원 투입의 실행 후(스텝 S1104), VMM(111)이 기동하므로, 장치 제어부(103)는 제어 인터페이스(117) 경유로 VMM(111)이 기동한 것을 확인한다(스텝 S1601). 또한，PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)를 비교함으로써, 2개의 정보가 일치하는지의 여부의 확인 (스텝 S1109)에서 일치로 판단한 경우에, 장치 제어부(103)는 제어 인터페이스(117) 경유로 VM2 상의 OS(113)를 기동시키고(스텝 S1602), 제어 인터페이스(117) 경유로 OS(110)가 기동한 것을 확인한다(스텝 S1603). 그 후, 통상의 물리 호스트2(1002)의 가동 상태로 된다(스텝 S1604). 본 실시 형태의 복합형 계산기 시스템의 제어에 의해, 계산기에 전원을 투입할 때에 그 계산기에 할당하는 PCI 트리의 구성이 완료되어 있는 것을 보증할 수 있어, 올바른 PCI 디바이스 구성에서 계산기를 기동하는 것이 가능하게 된다. 또한，OS(110), 또는, VMM(111) 등의 소위 시스템 소프트웨어가 인식하는 실제의 PCI 트리와 유저가 설정한 PCI 트리가 일치하고 있는 것을 보증하는 것이 가능하게 된다.
다음으로, 복합형 계산기 시스템의 물리 호스트에 할당된 PCI 트리의 구성을 변경하는 경우의 제어에 대해서 설명한다. 도 17은 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1(비가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 제어의 일례를 설명한 플로우차트이다. PCI 트리의 구성을 변경하는 계기는, 예를 들면, 유저나 장치 관리자가 관리용 단말기(105)를 이용하여 PCI 매니저(104)에 대하여, 물리 호스트1(1001)의 PCI 트리 PT1의 구성 변경 지시(스텝 S1701)에 의한다. PCI 매니저(104)는 PCI 트리 변경 판정부(138)에 의해, 장치 제어부(103)로부터 PCI 트리 PT1이 할당된 물리 호스트1(1001)의 전원 상태와, 시스템 소프트웨어의 종별, PCI 트리 상태 정보를 취득한다(스텝 S1702～S1704).
다음으로，PCI 매니저(104)는, 이들 물리 호스트1(1001)에 관한 정보를 이용하여 PCI 트리 PT1의 구성 변경이 가능한지 판정한다(스텝 S1705). 이 판정 방법으로서는, 예를 들면, 물리 호스트(1001)의 전원 상태가 액티브일 때에는 구성 변경 불가, 시스템 소프트웨어의 종별이 PCI 디바이스의 핫 플러그에 대응하고 있지 않은 경우에는 구성 변경 불가, PCI 트리 상태 정보로부터 PCI 디바이스의 종류가 핫 플러그에 대응하고 있지 않은 경우에는 구성 변경 불가 등이 있다. 이 판정의 결과 PCI 매니저(104)는, PCI 트리의 구성 변경 가능의 경우에는, PCI 트리 PT1의 구성 변경을 실행한다(스텝 S1706). 한편, 판정이 구성 변경 불가인 경우에는, 예외 처리로서, 예를 들면, 에러를 관리용 단말기(105)에 통지하여 구성 변경 처리를 중지하는 등의 처리를 행한다(스텝 S1707).
상기 도 17에 도시한 처리에서는 비가상 서버의 경우에 대해 설명하였지만, 다음으로 가상 서버(112)를 구성하는 물리 호스트(1002)의 PCI 트리의 구성을 변경하는 경우의 제어에 대해서 설명한다.
도 18은 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2(가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 제어의 일례를 설명한 플로우차트이다. 도 2에 도시한 바와 같이, 물리 호스트2(1002)에서는 3개의 가상 서버 VM1, VM2, VM3이 구성된다. 도 18에 도시한 수순에서는, 도 17의 본 발명의 제1 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트1에 PCI 트리의 구성을 변경하는 경우의 처리의 스텝 S1701～S1704와 도 18의 스텝 S1801～S1804는 마찬가지의 처리이다. 따라서, 이하에서는 스텝 S1805 이후의 도 17과는 상이한 부분에 대해서 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 18의 예에서는, PCI 트리 PT2의 변경을 행하는 경우의 제어 방법을 설명하고 있다. 가상 서버에서는, PCI 매니저(104)는 PCI 트리 변경 판정부(138)에 의해, PCI 트리 PT2가 할당된 물리 호스트2의 물리 호스트 관리 정보(135), 및, PCI 트리 상태 정보를 취득한 후(스텝 S1802～S1804), 물리 호스트2에 구성되는 가상 서버 VM1, VM2, VM3에 관한 전원 상태, 시스템 소프트웨어의 종별, PCI 트리 상태 정보를 취득한다(스텝 S1805～S1807). 다음으로, 이들 물리 호스트2(1002)와 가상 서버 VM1, VM2, VM3에 관한 정보를 이용하여 PCI 트리 PT2의 구성 변경이 가능한지 판정한다(스텝 S1808). 이 판정 방법으로서는, 예를 들면, 물리 호스트(1002)의 전원 상태가 액티브일 때에는 구성 변경 불가, PT2가 할당된 가상 서버, 즉, 도 2에 도시한 바와 같이 VM1, VM2의 전원 상태가 액티브일 때에는 구성 변경 불가, VM1 상의 시스템 소프트웨어 OSy가 PCI 디바이스의 핫 플러그에 대응하고 있지 않은 경우에는 구성 변경 불가, 시스템 소프트웨어 VMMy가 PCI 디바이스의 핫 플러그에 대응하고 있지 않은 경우에는 구성 변경 불가 등이 있다.
도 17에 도시한 제어와 마찬가지로，이 판정의 결과 PCI 매니저(104)는, PCI 트리의 구성 변경 가능의 경우에는, PCI 트리 PT2의 구성 변경을 실행한다(스텝 S1809). 한편, 판정이 구성 변경 불가인 경우에는, 예외 처리를 행한다(스텝 S1810).
본 실시 형태의 복합형 계산기 시스템의 제어에 의해, 계산기에 할당되어 있는 PCI 트리의 구성을 변경할 때에, 시스템 소프트웨어가 가동하고 있지 않거나, 또는, 가동 중에 PCI 트리가 변경 가능한 시스템 소프트웨어인 것을 보증하는 것이 가능하게 된다.
<제2 실시 형태>
다음으로 본 발명의 제2 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제2 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템의 구성에 대하여, PCI 매니저(104)와 멀티 루트(1011, 1012)의 접속을 변경한 것이며，그 밖의 구성은 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 19는 제2 실시 형태에 따른 복합형 계산기 시스템의 PCI 매니저(104)가 관리하는 PCI 트리의 일례를 도시한 설명도이다. 본 실시 형태에서는, 멀티 루트 PCI 스위치(1011, 1012)에 BMC(1901)를 탑재하고, PCI 매니저(104)는 제어 인터페이스(1902) 경유로 각 BMC(1901)와 접속된다. 이 경우에는, PCI 매니저(104)는, BMC(1901) 경유로, 멀티 루트 PCI 스위치(1011 또는 1012)에 구성되는 PCI 디바이스(8041～8055)의 토폴로지를 파악하는 것이 가능하다.
<제3 실시 형태>
다음으로 본 발명의 제3 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제3 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템에 대하여, 물리 호스트 PCI 트리 상태 취득부(133)가 PCI 트리 상태를 취득하는 방법을 변경한 것이며，그 밖에 대해 서는 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 20은 제3 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트 PCI 트리 상태 취득부(133)가 PCI 트리 상태 정보(136)를 취득하는 방법의 일례를 도시한 설명도이다. 또한, 도 20에서는, 설명을 간이하게 하기 위해서, 상기 도 1의 물리 호스트(1001)와 PCI 스위치(1011)와, PCI 매니저(104)와, 장치 제어부(103)만을 도시하고, 그 밖에 것을 생략하였다. 본 실시 형태에서는, 장치 제어부(103)가 멀티 루트 PCI 스위치(1011)에 PCI 디바이스(102)의 컨피그레이션 레지스터에 액세스할 수 있어，컨피그레이션 정보를 취득하는 것이 가능한 PCI 컨피크 정보 취득부(130)를 구비한다. 장치 제어부(103)의 물리 호스트 PCI 트리 상태 취득부(133)는, PCI 컨피그 정보 취득부(130)로부터 PCI 매니저(104) 경유(경로(2001))로 PCI 트리 상태를 취득한다. 다음으로, 물리 호스트 PCI 트리 상태 취득부(133)는, PCI 트리 상태 정보(136)를 보존하고(경로(2003)), 도 2의 물리 호스트 관리 정보(135)의 PCI 트리 상태 정보 K206에 PCI 트리 상태 정보(136)가 유효인 것을 설정한다(경로(2002)).
다음으로，PCI 컨피그 정보 취득부(130)의 구체적인 회로에 대해서 설명한다. 도 21은 제3 실시 형태에 따른 복합형 계산기 시스템의 PCI 컨피그 정보 취득부(130)의 일례를 도시한 회로도이다.
본 실시 형태에서는, PCI 컨피그 정보 취득부(130)는, PCI 트리 상태 정보의 취득을 컨트롤하는 BMC(1901)와 PCI의 컨피그레이션 리퀘스트의 송신과 수신을 행 하는 PCI 송수신부(2102)로 구성된다.
또한 PCI 송수신부(2102)는, 호스트 버스에 가까운 upstream(2111)으로부터 호스트 버스에 먼 downstream(2138) 방향의 PCI 트랜잭션을 처리하는 outbound 제어부(2104), downstream(2138)으로부터 upstream(2111) 방향의 PCI 트랜잭션을 처리하는 inbound 제어부(2103), 실행 중인 컨피그레이션 액세스를 유지하는 실행 중 컨피그레이션 버퍼(2129), PCI 트리 상태 정보(136)를 취득하기 위한 컨피그레이션 액세스를 유지하는 스캔 중 컨피그레이션 버퍼(2130)로 구성된다. 또한，참조 부호 2137은 AND 논리 회로이다.
PCI 컨피그레이션 정보 취득부(130)가 유효한 경우에는, BMC(1901)는 outbound의 PCI 트랜잭션이 컨피그레이션 리퀘스트인 것을 특정하는 컨피그레이션 리퀘스트 특정부(2113)와 inbound의 PCI 트랜잭션이 컨피그레이션 컴플리션인 것을 특정하는 컨피그레이션 컴플리션 특정부(2120)를 제어 인터페이스(2114, 2121)에 의해 유효(Enable)하게 한다. 이에 의해 PCI의 트랜잭션은 이하와 같이 처리된다.
upstream(2111)으로부터의 비컨피그레이션의 PCI 트랜잭션은, 경로(2112, 2116, 2118)에 의해 downstream(2138)에 전송된다.
upstream(2111)으로부터의 컨피그레이션의 PCI 트랜잭션은, 경로(2112, 2117, 2118)에 의해 downstream(2138)에 전송됨과 함께, 실행 중 컨피그레이션 버퍼(2129)에 유지된다.
downstream(2138)으로부터의 비컨피그레이션 컴플리션의 PCI 트랜잭션은, 경로(2119, 2123, 2125)에 의해 upstream(2111)에 전송된다.
downstream(2138)으로부터의 컨피그레이션 컴플리션의 PCI 트랜잭션은, 스캔중 컨피그레이션 컴플리션 특정부(2133)에 의해, upstream으로부터 온 컨피그레이션에 대한 컴플리션인지, PCI 컨피그레이션 정보 취득부(130)가 낸 컨피그레이션에 대한 컴플리션인지가 특정된다.
전자의 upstream으로부터 온 컨피그레이션에 대한 컴플리션의 경우에는, 경로(2119, 2122, 2124, 2125)에 의해 upstream(2111)에 전송된다. 후자의 PCI 컨피그레이션 정보 취득부(130)가 낸 컨피그레이션에 대한 컴플리션의 경우에 대해서는, 이하의 PCI 컨피그레이션 정보 취득 방법 중에서 설명한다.
PCI 컨피그레이션 정보 취득부(130)가 PCI 디바이스(102)의 컨피그레이션 정보를 취득하는 방법은, 우선 BMC(1901)가 스캔용 컨피그레이션 Read 생성부(2126)에 대하여 제어 인터페이스(2127)에 의해, 정보를 취득하는 대상의 PCI 디바이스(102)의 설정, 즉, 스캔 설정을 행한다. 스캔용 컨피그레이션 Read 생성부(2126)는, 실행 중 컨피그레이션 버퍼(2129)를 참조하여, 실행 중인 upstream으로부터 온 컨피그레이션의 트랜잭션이 없는 것을 확인한다. 이 컨피그레이션의 트랜잭션이 없는 경우에는, 정보를 취득하는 대상 PCI 디바이스(102)에 대하여 스캔용의 컨피그레이션 Read를 생성하고, 경로(2128, 2118)에 의해 downstream(2138)에 전송한다. 동시에, 이 컨피그레이션 Read를 스캔 중 컨피그 버퍼(2130)에 유지한다.
다음으로, 스캔용의 컨피그레이션 Read에 대한 컴플리션이, downstream(2138)으로부터, 경로(2119, 2122)로 inbound 제어부(2103)에 되돌아온 다. 스캔 중 컨피그레이션 컴플리션 특정부(2133)는, 실행 중 컨피그레이션 버퍼(2129)와 스캔 중 컨피그 버퍼(2130)를 참조하여, 이 컨피그레이션 컴플리션이 스캔용인 것을 특정한다.
스캔 중 컨피그레이션 컴플리션 특정부(2133)는, 실행 중 컨피그레이션 버퍼(2129), 또는, 스캔 중 컨피그레이션 버퍼(2130)에 유지되어 있는 컨피그레이션이 해당하는 엔트리를 삭제하여 갱신을 행한다.
스캔용의 컨피그레이션 컴플리션의 컴플리션은, 경로(2134)에 의해 스캔 데이터 버퍼(2153)를 경유하여 경로(2136)에 의해 BMC(1901)에 전송된다. 이에 의해 BMC(1901)는, PCI 디바이스(102)의 컨피그레이션 정보를 취득하는 것이 가능하다.
<제4 실시 형태>
다음으로 본 발명의 제4 실시 형태에 따른 복합형 계산기 시스템의 제어에 대해서 설명한다. 제4 실시 형태에서의 복합형 계산기 시스템의 제어는, 도 11 및 도 16에 도시한 제1 실시 형태의 복합형 계산기 시스템의 제어에, 유저 또는 장치 관리자가 설정하는 폴리시에 따라서, 물리 호스트(1001, 1002)의 전원 투입의 가부를 판정하는 처리를 추가한 것이며，그 밖에는 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 22는 본 발명의 제4 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트에 전원을 투입하는 경우의 전원 투입 판단 처리의 일례를 설명한 플로우차트이다. 상기 제1 실시 형태의 도 11 및 도 16에 도시한 스텝 S1103애서 장치 제어 부(103)에 의해 물리 호스트1(1001)의 전원 투입 판정이 개시된다(스텝 S2201). 장치 제어부(103)는 물리 호스트1(1001)의 전원을 투입하는 폴리시의 설정이 유효한지 판정하고(스텝 S2202), 폴리시 설정이 유효한 경우에는 전원 투입 가능으로 판단한다(스텝 S2204). 한편 폴리시 설정이 무효인 경우에는, 물리 호스트1(1001)에 할당되어 있는 모든 PCI 트리의 초기화가 완료되었는지를 판정한다(스텝 S2203). 상기 조건을 충족시키고 있는 경우에는 전원 투입 가능으로 판단하고(스텝 S2204), 상기 조건을 충족시키고 있지 않은 경우에는 전원 투입 불가로 판단한다(스텝 S2205).
본 실시 형태는, 비가상 서버 환경 및 가상 서버 환경의 양방에 공통이다. 본 실시 형태에 의해, 유저 또는 장치 관리자가 설정하는 폴리시에 의해 물리 호스트의 전원 투입을 판단할 수 있게 된다.
<제5 실시 형태>
다음으로 본 발명의 제5 실시 형태에 따른 복합형 계산기 시스템의 제어에 대해서 설명한다. 제5 실시 형태에서의 복합형 계산기 시스템의 제어는, 도 17 및 도 18에 도시한 제1 실시 형태의 복합형 계산기 시스템의 제어에 대하여, 유저 또는 장치 관리자가 설정하는 폴리시에 의한 PCI 트리의 구성 변경 가부의 판정 처리를 추가한 것이며，그 밖의 구성에 대해서는 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 23은 본 발명의 제5 실시 형태에 따른 복합형 계산기 시스템의 물리 호스 트1(비가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 구성 변경 가부를 판단하는 방법의 일례를 설명한 플로우차트, 도 24는 본 발명의 제5 실시 형태에 따른 복합형 계산기 시스템의 물리 호스트2(가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 구성 변경 가부를 판단하는 방법의 일례를 설명한 플로우차트이다.
도 23에 도시한 바와 같이, 물리 호스트(1001)가 비가상 서버 환경인 경우에는, 도 17에 도시한 스텝 S1705에서, 장치 제어부(103)에 의해 물리 호스트1(1001)의 PCI 트리 PT1의 구성 변경 가부의 판정이 개시된다(스텝 S2301). PCI 매니저(104)는, 물리 호스트1이 액티브 상태일 때라도 PCI 트리의 구성 변경을 허가하는 폴리시의 설정이 유효한지의 여부를 판정하고(스텝 S2302), 폴리시 설정이 유효한 경우에는, PCI 트리 PT1이 할당된 물리 호스트1(1001) 상에서 동작하는 OS(110)의 종별로부터 액티브 상태에서 PCI 트리의 변경이 가능한지 판정한다(스텝 S2303). 이 판정 결과가 액티브 상태에서 PCI 트리의 변경이 가능한 경우에는 구성 변경 가능으로 판단한다(S2305). 한편, 스텝 S2302에서 폴리시의 설정이 무효, 또는, 스텝 S2303에서 액티브 상태에서 PCI 트리의 변경이 불가한 경우에는, PCI 트리 PT1이 할당된 물리 호스트1(1001)의 전원 상태가 액티브인지의 여부를 판정하고, 액티브 일 때에는 구성 변경 불가로 판단한다(스텝 S2306). 한편, 물리 호스트1(1001)의 전원 상태가 액티브가 아닐 때에는 구성 변경 가능으로 판단한다(스텝 S2305).
또한, 도 24에 도시한 바와 같이, 물리 호스트가 가상 서버 환경인 경우에 는, 도 18에 도시한 스텝 S1804에서, 장치 제어부(103)에 의해 물리 호스트2(1002)의 PCI 트리 PT2의 구성 변경 가부의 판정이 개시된다(스텝 S2301).
PCI 매니저(104)는, 물리 호스트가 액티브 상태일 때라도 PCI 트리의 구성 변경을 허가하는 폴리시의 설정이 유효한지 판정하고(스텝 S2302), 폴리시 설정이 유효한 경우에는, PCI 트리 PT1이 할당된 호스트2(1002) 상에서 동작하는 VMM(111)의 종별로부터 액티브 상태에서 PCI 트리의 변경이 가능한지 판정한다(스텝 S2401).
스텝 S2302에서 폴리시 설정이 무효인 경우, 또는, 스텝 S2401에서 액티브 상태라도 PCI 트리의 변경이 불가인 경우에는, PCI 트리 PT2가 할당된 물리 호스트2(1002)의 전원 상태가 액티브인지의 여부를 판정하고(스텝 S2304), 액티브의 경우에는 구성 변경 불가로 판정한다(S2406).
스텝 S2401에서 VMM(111)이 액티브 상태라도 PCI 트리의 변경이 불가인 경우, 또는, 스텝 S2304에서 액티브가 아닌 경우에는, 물리 호스트2(1002) 상에 구성되는 가상 서버(112)가 액티브 상태일 때라도 PCI 트리의 구성 변경을 허가하는 폴리시 설정이 유효한지 판정하고(스텝 S2402), 폴리시 설정이 유효한 경우에는 PCI 트리 PT2가 할당된 가상 서버(112) 상에서 동작하는 OS(113)의 종별로부터 액티브 상태에서 PCI 트리의 변경이 가능한지 판정한다(스텝 S2403).
액티브 상태에서 PCI 트리의 변경이 가능한 경우에는 구성 변경 가능으로 판정한다(스텝 S2405). 스텝 S2402에서 폴리시의 설정이 무효, 또는, 스텝 S2403에서 액티브 상태에서 PCI 트리의 변경이 불가인 경우에는, PCI 트리 PT2가 할당된 가상 서버(112)의 전원 상태가 액티브인지의 여부를 판정하고, 1 이상의 가상 서버(112)가 액티브일 때에는 구성 변경 불가로 판단한다(스텝 S2406).
한편, 모든 가상 서버(112)가 액티브가 아닐 때에는 구성 변경 가능으로 판단한다(스텝 S2405). 본 실시 형태에 의해, 유저 또는 장치 관리자가 설정하는 폴리시에 의해 PCI 트리의 구성 변경 가부를 판단할 수 있게 된다.
<제6 실시 형태>
다음으로 본 발명의 제6 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제6 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템에 나타낸 PCI 매니저(104)와, 장치 제어부(103)의 탑재 장소를 변경한 것이며 그 밖의 구성은 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 25는 제6 실시 형태에 따른 복합형 계산기 시스템의 구성도이다. 도 25에 도시한 바와 같이, 본 실시 형태에서는, PCI 매니저(104)는 멀티 루트 PCI 스위치(1011)에 탑재되며, 장치 제어부(103)는 복수의 단체 장치(계산기)인 물리 호스트(1001, 1002, 1003)를 관리하는 관리 서버(2501)에 탑재된다. 관리 서버(2501)와 물리 호스트(1001, 1002, 1003)와, 관리 서버(2501)와 멀티 루트 PCI 스위치(1011)와, 관리 서버(2501)와 관리용 단말기(105)는, 각각 관리 LAN(2502)에 의해 접속된다. 본 실시 형태에서는, 본 발명을 복수의 래크형 서버 또는 페데스탈형 서버와 멀티 루트 PCI 스위치 장치로 구성되는 시스템에도 적용이 가능하다.
<제7 실시 형태>
다음으로 본 발명의 제7 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제7 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템의 구성 중，PCI 매니저(104)와, 장치 제어부(103)의 탑재 장소를 변경한 것이며，그 밖의 구성은 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 구성에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 26은 제7 실시 형태에 따른 복합형 계산기 시스템의 구성도이다. 도 26에 도시한 바와 같이, 본 실시 형태에서는, 블레이드 서버(2601)는, 복수의 물리 호스트(1001, 1002, 1003)와, 멀티 루트 PCI 스위치(1011)와, PCI 디바이스(102), 블레이드 서버 내의 물리 호스트(1001, 1002, 1003)와, 멀티 루트 PCI 스위치(1011)와, PCI 디바이스 등의 관리를 행하는 관리 모듈(2602)로 구성된다. 또한, 상기 제1 실시 형태의 멀티 루트 PCI 스위치(1012)는 도시를 생략하였다.
PCI 매니저(104)는 멀티 루트 PCI 스위치(1011)에 탑재되며, 장치 제어부(103)는 관리 모듈(2602)에 탑재된다. 관리 모듈(2602)과 물리 호스트는 관리LAN(2605)에 의해 접속되고, 관리 모듈(2602)과 멀티 루트 PCI 스위치(1011)는 I2C(2604)에 의해 접속되고, 관리 모듈(2602)과 관리용 단말기(105)는 관리 LAN(2603)에 의해 접속된다.
본 실시 형태에서는, 본 발명을 멀티 루트 PCI 스위치(1011, 1012)를 탑재하 는 블레이드형 서버의 시스템에도 적용이 가능하다.
<제8 실시 형태>
다음으로 본 발명의 제8 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제8 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템 중，PCI 매니저(104), 장치 제어부(103)의 탑재 장소를 변경한 것이며，그 밖의 구성은 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 27은 제8 실시 형태에 따른 복합형 계산기 시스템의 구성도이다. 도 27에 도시한 바와 같이, 본 실시 형태에서는, 복수의 블레이드 서버(2601), 복수의 IO 섀시(2701), 관리용 단말기(105)로 구성된다. 블레이드 서버(2601)는, 복수의 물리 호스트(1001, 1002, 1003)와, 멀티 루트 PCI 스위치(1011)와, 관리 모듈(2602)로 구성된다. 또한, 상기 제1 실시 형태의 멀티 루트 PCI 스위치(1012)는 도시를 생략하였다.
IO 섀시(2701)는, 멀티 루트 PCI 스위치(1011), 복수의 PCI 디바이스(102)로 구성된다. 각각의 멀티 루트 PCI 스위치(1011) 사이는, PCI Express(예를 들면, 케이블 등)에 의해 접속된다. 관리 모듈(2602)과 멀티 루트 PCI 스위치(1011)는 관리 LAN(2701)에 의해 접속되고, 복수의 관리 모듈 및 관리용 단말기(105)는 관리 LAN(2603)에 의해 접속된다.
본 실시 형태에서는, 본 발명을 멀티 루트 PCI 스위치(1011, 1012)를 탑재하 는 블레이드형 서버와 IO 섀시로 이루어지는 시스템에도 적용이 가능하다.
<제9 실시 형태>
다음으로 본 발명의 제9 실시 형태에 따른 복합형 계산기 시스템의 구성에 대해서 설명한다. 제9 실시 형태에서의 복합형 계산기 시스템의 구성은, 도 1에 도시한 제1 실시 형태의 복합형 계산기 시스템 중, 관리용 단말기(105)의 그래피컬 인터페이스의 구성을 변경한 것이며 그 밖의 구성은 상기 제1 실시 형태와 마찬가지이다. 따라서, 이하에서는 제1 실시 형태와 상이한 부분에 대해서만 설명하고, 동일한 부분에 대해서는 설명을 생략한다.
도 28은 제9 실시 형태에 따른 복합형 계산기 시스템의 그래피컬 인터페이스의 일례를 도시한 설명도이다. 도 28에 도시한 바와 같이, 관리용 단말기(105)의그래피컬 인터페이스(2801)는, PCI 매니저를 설정하는 PCI 매니저 설정부(2802)에, 적어도 물리 호스트(1001, 1002)의 전원 투입 시에 PCI 트리의 초기화 상태의 확인을 행할지를 설정하는 PCI 트리 초기화 확인 무효화 입력부(2803), 물리 호스트(1001, 1002)에 할당된 PCI 트리의 구성 변경 시에 물리 호스트(1001, 1002)의 상태의 확인을 행할지를 설정하는 물리 호스트용의 PCI 트리 변경 확인 무효화 입력부(2804), 가상 서버(112)에 할당된 PCI 트리의 구성 변경 시에 물리 호스트(1001, 1002)의 상태의 확인을 행할지를 설정하는 가상 서버용의 PCI 트리 변경 확인 무효화 입력부(2805), 설정 확정 입력부(2806)를 구비한다.
PCI 매니저 설정부(2802)의 각 입력부(2803, 2804, 2805, 2806)는, 복합형 계산기 시스템에 1개 구비해도 되고, 개개의 물리 호스트(1001, 1002)마다 구비해 도 된다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
본 발명은, 계산기와 PCI 디바이스의 할당이 가변인 복합형 계산기 시스템, 즉, 멀티 루트 PCI 스위치를 이용한 계산기 시스템에 적용할 수 있다.
도 1은 제1 실시 형태를 나타내고, 본 발명을 적용하는 복합형 계산기 시스템의 블록도.
도 2는 제1 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트 관리 정보의 일례를 도시하는 설명도.
도 3은 제1 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트1의 PCI 트리의 일례를 도시하는 블록도.
도 4는 제1 실시 형태를 나타내고, 물리 호스트1의 PCI 트리 상태 정보의 일례를 도시하는 설명도.
도 5는 제1 실시 형태를 나타내고, 물리 호스트2의 PCI 트리의 일례를 도시하는 블록도.
도 6은 제1 실시 형태를 나타내고, 물리 호스트2의 PCI 트리 상태 정보의 일례를 도시하는 설명도.
도 7은 제1 실시 형태를 나타내고, 물리 호스트2의 가상 서버 VM1의 PCI 트리 상태 정보의 일례를 도시하는 설명도.
도 8은 제1 실시 형태를 나타내고, PCI 매니저가 관리하는 PCI 트리의 일례를 도시하는 블록도.
도 9는 제1 실시 형태를 나타내고, PCI 트리 관리 정보의 일례를 도시하는 설명도.
도 10은 제1 실시 형태를 나타내고, 물리 호스트1의 PCI 트리 구성 정보의 일례를 도시하는 설명도.
도 11은 제1 실시 형태를 나타내고, 물리 호스트1(비가상 서버 환경)에 전원을 투입한 경우의 처리의 일례를 설명하는 플로우차트.
도 12는 제1 실시 형태를 나타내고, 물리 호스트 PCI 트리 상태 취득부가 PCI 트리 상태 정보를 취득하는 수순을 설명하는 블록도.
도 13은 제1 실시 형태를 나타내고, PCI 트리 상태 정보(136)와 PCI 트리 구성 정보(140)의 비교 처리의 일례를 설명하는 플로우차트.
도 14는 제1 실시 형태를 나타내고, 시스템 소프트웨어가 인식하는 PCI 트리의 일례를 도시하는 블록도.
도 15는 제1 실시 형태를 나타내고, 다른 시스템 소프트웨어가 인식하는 PCI 트리의 일례를 도시하는 블록도.
도 16은 제1 실시 형태를 나타내고, 물리 호스트2(가상 서버 환경)에 전원을 투입한 경우의 처리의 일례를 설명하는 플로우차트.
도 17은 제1 실시 형태를 나타내고, 물리 호스트1(비가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 처리의 일례를 설명하는 플로우차트.
도 18은 제1 실시 형태를 나타내고, 물리 호스트2(가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 처리의 일례를 설명하는 플로우차트.
도 19는 제2 실시 형태를 나타내고, 복합형 계산기 시스템의 PCI 매니저가 관리하는 PCI 트리의 일례를 도시하는 블록도.
도 20은 제3 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트 PCI 트리 상태 취득부(133)가 PCI 트리 상태 정보(136)를 취득하는 처리의 일례를 도시하는 블록도.
도 21은 제3 실시 형태를 나타내고, 복합형 계산기 시스템의 PCI 컨피그레이션 정보 취득부(130)의 일례를 도시하는 회로도.
도 22는 제4 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트에 전원을 투입한 경우의 전원 투입 판정 처리의 일례를 설명하는 플로우차트.
도 23은 제5 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트1(비가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 구성 변경 가부를 판정하는 처리의 일례를 설명하는 플로우차트.
도 24는 제5 실시 형태를 나타내고, 복합형 계산기 시스템의 물리 호스트2(가상 서버 환경)에 할당된 PCI 트리의 구성을 변경하는 경우의 구성 변경 가부를 판정하는 처리의 일례를 설명하는 플로우차트.
도 25는 제6 실시 형태를 나타내고, 복합형 계산기 시스템의 블록도.
도 26은 제7 실시 형태를 나타내고, 복합형 계산기 시스템의 블록도.
도 27은 제8 실시 형태를 나타내고, 복합형 계산기 시스템의 블록도.
도 28은 제9 실시 형태를 나타내고, 관리용 단말기의 그래피컬 인터페이스의 일례를 도시하는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1001, 1002, 1003 : 물리 호스트
1011, 1012 : 멀티 루트 PCI 스위치
102　: PCI 디바이스
103 : 장치 제어부
104 : PCI 매니저
105 : 관리 단말기
106 : 하드웨어 구성 요소
107 : 칩 세트
108 : CPU
109 : 메모리
110 : 오퍼레이션 시스템
111 : 가상 머신 모니터
112 : 가상 서버
113 : 오퍼레이션 시스템
114 : PCI Express
1151, 1152, 1153 : 포트
131 : PCI 트리 식별자 취득부
132 : 물리 호스트 기동 판정 수단
133 : 물리 호스트 PCI 트리 상태 취득 수단
134 : 물리 호스트 PCI 트리 확인 수단
135 : 물리 호스트 관리 정보
136 : PCI 트리 상태 정보
137 : PCI 트리 초기화 종료 확인 수단
138 : PCI 트리 변경 판정 수단
139 : PCI 트리 관리 정보
140 : PCI 트리 구성 정보
301 : CPU
3061　: PCI 트리 PT1
5062　: PCI 트리 PT2
5063　: PCI 트리 PT3
806　: CPU
1203, 1901　: BMC

Claims (15)

  1. CPU와 메모리와 PCI 인터페이스를 갖는 복수의 계산기와,
    상기 복수의 계산기를 상기 PCI 인터페이스 경유로 접속하는 1 이상의 PCI 스위치와,
    상기 PCI 스위치에 접속하는 복수의 PCI 디바이스와,
    상기 계산기의 제어를 행하는 장치 제어부와,
    상기 PCI 디바이스와 상기 계산기의 할당을 제어하는 PCI 매니저를 포함하고,
    상기 계산기와 PCI 매니저의 할당을 관리하는 복합형 계산기 시스템의 관리 방법으로서,
    상기 장치 제어부가, 상기 계산기의 1개에 전원을 투입하여 오퍼레이션 시스템을 기동하는 스텝과,
    상기 장치 제어부가, 상기 계산기에 할당된 PCI 디바이스의 토폴로지를 나타내는 PCI 트리에 대해서, PCI 트리의 식별자와, 상기 PCI 트리의 상태를 나타내는 PCI 트리 관리 정보를 상기 PCI 매니저로부터 취득하는 스텝과,
    상기 취득한 PCI 트리 관리 정보가 초기화 중 또는 초기화 미완료를 나타내는 경우에는, 상기 장치 제어부가 상기 계산기의 전원 투입을 재실행하거나 또는 관리용 단말기에 에러를 통지하여 전원 투입을 중지하는 스텝과,
    상기 PCI 트리 관리 정보가 상기 PCI 트리의 초기화 완료를 나타내는 경우에는, 상기 장치 제어부가, 상기 계산기에의 전원 투입을 실시하는 스텝
    을 포함하며,
    상기 장치 제어부가 상기 계산기의 전원 투입을 재실행 또는 전원 투입을 중지하는 스텝은,
    상기 PCI 트리 관리 정보가 초기화 중을 나타내는 경우라도 전원 투입을 허가하는 설정이 있는 경우에는, 그 PCI 트리 관리 정보가 초기화 중인 경우에 상기 계산기의 전원 투입을 실시하는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  2. 제1항에 있어서,
    상기 장치 제어부가, 상기 계산기의 1개에 전원을 투입하여 오퍼레이션 시스템을 기동하는 스텝은, 상기 장치 제어부가, 상기 계산기로부터 오퍼레이션 시스템의 기동의 완료를 검지하는 스텝을 포함하고,
    상기 장치 제어부가, 상기 계산기에 할당된 PCI 디바이스의 토폴로지를 나타내는 PCI 트리에 대해서, PCI 트리의 식별자와, PCI 트리의 상태를 나타내는 PCI 트리 관리 정보를 상기 PCI 매니저로부터 취득하는 스텝은,
    상기 장치 제어부가, 상기 오퍼레이션 시스템이 인식하고 있는 PCI 디바이스의 PCI 트리와 PCI 디바이스의 종류 정보를 포함하는 PCI 트리 상태 정보를 취득하는 스텝과,
    상기 장치 제어부가, 상기 계산기와 상기 PCI 디바이스의 할당과, 상기 PCI 스위치의 설정 정보를 포함하는 PCI 트리 구성 정보를 취득하는 스텝을 포함하고,
    상기 장치 제어부는, 상기 PCI 트리 구성 정보로부터 상기 계산기의 오퍼레이션 시스템이 인식하는 PCI 트리를 산출하고, 실제의 PCI 트리인 PCI 트리 상태 정보와 상기 오퍼레이션 시스템이 인식하는 PCI 트리를 비교하는 스텝과,
    상기 장치 제어부는, 상기 비교의 결과, 상기 PCI 트리 상태 정보와 PCI 트리가 일치하지 않는 경우에는 상기 오퍼레이션 시스템을 셧다운하여 상기 계산기의 전원 절단을 행하는 스텝을 더 포함하는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  3. 제2항에 있어서,
    상기 비교의 결과, 상기 PCI 트리 상태 정보와 PCI 트리가 일치하는 경우에는,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 PCI 매니저가 상기 구성 변경을 행하는 PCI 트리가 할당된 상기 계산기의 전원 상태를 취득하는 스텝과,
    상기 PCI 매니저가, 상기 계산기에서 동작하는 오퍼레이션 시스템의 종별을 취득하는 스텝과,
    상기 PCI 매니저가, 상기 계산기의 전원 상태와 오퍼레이션 시스템의 종별로부터 상기 PCI 트리의 구성 변경이 가능한지의 여부를 판정하는 스텝과,
    상기 PCI 매니저가, 상기 판정의 결과, 상기 PCI 트리의 변경이 불가인 경우에는 구성 변경을 중지하는 스텝
    을 더 갖는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  4. 제1항에 있어서,
    상기 계산기는 복수의 가상 서버를 생성하는 가상 머신 모니터를 포함하고,
    상기 장치 제어부가, 상기 계산기의 1개에 전원을 투입하여 오퍼레이션 시스템을 기동하는 스텝은,
    상기 계산기의 1개에 전원을 투입하여 가상 머신 모니터를 기동하고, 1 이상의 가상 서버를 구성하여 그 가상 서버 상에 오퍼레이션 시스템을 기동하는 스텝을 포함하는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  5. 제4항에 있어서,
    상기 계산기의 1개에 전원을 투입하여 가상 머신 모니터를 기동하고, 1 이상의 가상 서버를 구성하여 그 가상 서버 상에 오퍼레이션 시스템을 기동하는 스텝은, 상기 장치 제어부가, 상기 계산기로부터 가상 머신 모니터의 기동의 완료를 검출하는 스텝을 포함하고,
    상기 장치 제어부가, 상기 계산기에 할당된 PCI 디바이스의 토폴로지를 나타내는 PCI 트리에 대해서, PCI 트리의 식별자와, PCI 트리의 상태를 나타내는 PCI 트리 관리 정보를 상기 PCI 매니저로부터 취득하는 스텝은,
    상기 장치 제어부가, 상기 가상 머신 모니터가 인식하고 있는 PCI 디바이스의 PCI 트리와 PCI 디바이스의 종류 정보를 포함하는 PCI 트리 상태 정보를 취득하는 스텝과,
    상기 장치 제어부가, 상기 계산기와 상기 PCI 디바이스의 할당과 상기 스위치의 설정 정보를 포함하는 PCI 트리 구성 정보를 취득하는 스텝을 포함하고,
    상기 장치 제어부는, 상기 PCI 트리 구성 정보로부터 상기 계산기의 가상 머신 모니터가 인식하는 PCI 트리를 산출하고, 실제의 PCI 트리인 PCI 트리 상태 정보와 상기 가상 머신 모니터가 인식하는 PCI 트리를 비교하는 스텝과,
    상기 장치 제어부는, 상기 비교의 결과, 상기 PCI 트리 상태 정보와 PCI 트리가 일치하지 않는 경우에는 상기 가상 머신 모니터를 셧다운하여 상기 계산기의 전원 절단을 행하고, 상기 장치 제어부는 상기 비교의 결과, 상기 PCI 트리 상태 정보와 PCI 트리가 일치하는 경우에는, 1 이상의 가상 서버를 구성하여 그 가상 서버 상에 오퍼레이션 시스템을 기동하는 스텝을 더 포함하는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  6. 제5항에 있어서,
    상기 비교의 결과, 상기 PCI 트리 상태 정보와 PCI 트리가 일치하는 경우에는,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 PCI 매니저가 상기 구성 변경을 행하는 PCI 트리가 할당된 상기 계산기의 전원 상태를 취득하는 스텝과,
    상기 PCI 매니저가, 상기 계산기에서 동작하는 가상 머신 모니터의 종별을 취득하는 스텝과,
    상기 PCI 매니저가, 상기 구성 변경을 행하는 PCI 트리가 할당된 모든 가상 서버의 전원 상태를 취득하는 스텝과,
    상기 PCI 매니저가, 상기 가상 서버에서 동작하는 오퍼레이션 시스템의 종별을 취득하는 스텝과,
    상기 PCI 매니저가, 상기 취득한 계산기의 전원 상태와 가상 머신 모니터의 종별과, 가상 서버의 전원 상태와 오퍼레이션 시스템의 종별로부터 상기 PCI 트리의 구성 변경이 가능한지의 여부를 판정하는 스텝과,
    상기 PCI 매니저가, 상기 판정의 결과, 상기 PCI 트리의 변경이 불가인 경우에는 상기 구성 변경을 중지하는 스텝
    을 더 갖는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 계산기는 복수의 가상 서버를 생성하는 가상 머신 모니터를 포함하고,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 PCI 매니저가, 상기 계산기의 상태가 액티브이어도 상기 PCI 트리의 구성 변경을 허가하도록 설정되어 있다면, 상기 계산기의 상태가 액티브일 때에 상기 PCI 트리의 구성 변경을 실시하는 스텝을 더 갖는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  9. 제1항에 있어서,
    상기 계산기는 복수의 가상 서버를 생성하는 가상 머신 모니터를 포함하고,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 PCI 매니저가 상기 계산기에 할당된 모든 가상 서버의 상태가 액티브이어도 상기 PCI 트리의 구성 변경을 허가하도록 설정되어 있다면, 상기 가상 서버의 상태가 액티브일 때에 상기 PCI 트리의 구성 변경을 실시하는 스텝을 더 갖는 것을 특징으로 하는 복합형 계산기 시스템의 관리 방법.
  10. CPU와 메모리와 PCI 인터페이스를 갖는 복수의 계산기와,
    상기 복수의 계산기를 상기 PCI 인터페이스로 접속하는 1 이상의 PCI 스위치와,
    상기 PCI 스위치에 접속하는 복수의 PCI 디바이스와,
    상기 계산기의 제어를 행하는 장치 제어부와,
    상기 PCI 디바이스와 상기 계산기의 할당을 제어하는 PCI 매니저를 포함한 복합형 계산기 시스템으로서,
    상기 장치 제어부는,
    상기 계산기 상에서 가동하는 오퍼레이션 시스템이 인식하는 PCI 트리 상태 정보와, 적어도 상기 계산기의 식별자와 상기 계산기에 할당된 PCI 디바이스의 토폴로지를 나타내는 PCI 트리의 식별자와, 상기 계산기의 전원 상태와, 상기 계산기 상에서 동작하는 오퍼레이션 시스템의 종별로 이루어지는 물리 호스트 관리 정보를 포함하고,
    상기 PCI 매니저는,
    적어도 상기 PCI 스위치의 식별자와, 상기 PCI 스위치의 포트 번호와, 상기 포트에 할당된 상기 PCI 트리의 식별자와, 상기 PCI 트리의 초기화 상태를 포함하는 PCI 트리 관리 정보와,
    상기 PCI 매니저가 관리하는 모든 PCI 디바이스의 토폴로지를 나타내는 PCI 트리 구성 정보를 포함하고,
    상기 계산기의 1개에 전원을 투입하여 기동하는 경우에,
    상기 장치 제어부는,
    상기 PCI 매니저로부터 상기 계산기에 할당된 상기 PCI 트리의 식별자를 취득하는 PCI 트리 식별자 취득부와,
    상기 PCI 매니저로부터 상기 PCI 트리의 상기 초기화 상태를 취득하여, 상기 계산기의 전원 투입이 가능한지의 여부를 판정하는 물리 호스트 기동 판정부와,
    상기 계산기로부터 상기 PCI 트리의 상기 PCI 트리 상태 정보를 취득하는 PCI 트리 상태 정보 취득부와,
    상기 PCI 매니저로부터 상기 PCI 트리 구성 정보를 취득하여, 상기 계산기 상에서 동작하는 오퍼레이션 시스템, 또는, 가상 머신 모니터가 인식하는 PCI 트리를 산출하고, 상기 산출한 PCI 트리와 상기 PCI 트리 상태 정보를 비교하여 일치하는지의 여부를 확인하는 PCI 트리 확인부
    를 포함한 것을 특징으로 하는 복합형 계산기 시스템.
  11. 제10항에 있어서,
    상기 PCI 매니저는, 상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가나 PCI 디바이스의 삭제의 구성 변경을 행하는 경우에, 상기 장치 제어부로부터 구성 변경을 행하는 상기 PCI 트리가 할당되어 있는 계산기 또는 가상 서버의 전원 상태와, 그 계산기 상에서 동작하는 오퍼레이션 시스템의 종별 또는 가상 머신 모니터의 종별을 취득하여, 상기 PCI 트리의 구성 변경이 가능한지의 여부를 판정하는 PCI 트리 변경 판정부를 포함한 것을 특징으로 하는 복합형 계산기 시스템.
  12. CPU와 메모리와 PCI 인터페이스를 갖는 복수의 계산기와,
    상기 복수의 계산기를 상기 PCI 인터페이스로 접속하는 1 이상의 PCI 스위치와,
    상기 PCI 스위치에 접속하는 복수의 PCI 디바이스와,
    상기 계산기의 제어를 행하는 장치 제어부와,
    상기 PCI 디바이스와 상기 계산기의 할당을 제어하는 PCI 매니저와,
    상기 PCI 매니저 및 장치 제어부를 제어하는 관리 단말기를 포함한 복합형 계산기 시스템을, 상기 관리 단말기에서 제공하는 유저 인터페이스를 통해서 설정하는 복합형 계산기 시스템으로서,
    상기 유저 인터페이스는,
    상기 계산기의 전원을 투입하여 기동하는 경우에, 그 계산기에 할당되어 있는 PCI 트리의 초기화 상태를 확인하여 전원 투입의 가부를 판단할지의 여부를 설정하는 PCI 트리 초기화 확인 무효화 입력부와,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 계산기의 전원 상태와 그 계산기 상에서 동작하는 오퍼레이션 시스템의 종별을 확인하여 PCI 트리의 구성 변경 가부를 판단할지의 여부를 설정하는 물리 호스트용의 PCI 트리 변경 확인 무효화 입력부와,
    상기 계산기에 할당되어 있는 PCI 트리에 대하여, PCI 디바이스의 추가 또는 PCI 디바이스의 삭제 중 어느 하나를 포함하는 구성 변경을 행하는 경우에, 상기 계산기의 전원 상태와 그 계산기 상에서 동작하는 가상 머신 모니터의 종별과 그 가상 머신 모니터 상에 구성되는 가상 서버의 전원 상태와 그 가상 서버 상에서 동작하는 오퍼레이션 시스템의 종별을 확인하여 PCI 트리의 구성 변경 가부를 판단할지의 여부를 설정하는 가상 서버용의 PCI 트리 변경 확인 무효화 입력부 중 적어도 1개 이상을 포함하는 것을 특징으로 하는 복합형 계산기 시스템.
  13. 제12항에 있어서,
    상기 PCI 스위치는, 1 이상의 PCI 스위치로 구성하는 복수 PCI 트리에 대해서, 개별로 PCI 트리의 토폴로지 정보를 취득하는 PCI 컨피그레이션 정보 취득부를 포함하고, 상기 장치 제어부로부터 특정의 PCI 트리 상태 정보를 취득하는 요구가 있는 경우에, 그 PCI 트리의 PCI 컨피그레이션 정보를 취득하여 상기 장치 제어부에 통지하는 것을 특징으로 하는 복합형 계산기 시스템.
  14. 삭제
  15. 삭제
KR1020080076633A 2008-01-18 2008-08-05 복합형 계산기 시스템의 관리 방법 및 복합형 계산기시스템 KR101115880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-00009485 2008-01-18
JP2008009485A JP5154238B2 (ja) 2008-01-18 2008-01-18 複合型計算機システムの管理方法及び複合型計算機システム

Publications (2)

Publication Number Publication Date
KR20090079784A KR20090079784A (ko) 2009-07-22
KR101115880B1 true KR101115880B1 (ko) 2012-02-21

Family

ID=39865299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076633A KR101115880B1 (ko) 2008-01-18 2008-08-05 복합형 계산기 시스템의 관리 방법 및 복합형 계산기시스템

Country Status (5)

Country Link
US (1) US7725632B2 (ko)
EP (1) EP2083353A1 (ko)
JP (1) JP5154238B2 (ko)
KR (1) KR101115880B1 (ko)
CN (1) CN101488118B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074274B2 (ja) * 2008-04-16 2012-11-14 株式会社日立製作所 計算機システム及び通信経路の監視方法
JP5272265B2 (ja) 2008-09-29 2013-08-28 株式会社日立製作所 Ｐｃｉデバイス共有方法
JP5401679B2 (ja) * 2009-02-19 2014-01-29 株式会社日立製作所 計算機システム、管理方法及び管理サーバ
JP5310175B2 (ja) * 2009-03-25 2013-10-09 富士通株式会社 スイッチシステム、及びスイッチシステムの制御方法
JP5074457B2 (ja) * 2009-06-04 2012-11-14 株式会社日立製作所 計算機システム、スイッチ切り替え方法及びｐｃｉスイッチ
US8959253B2 (en) * 2009-12-23 2015-02-17 Intel Corporation Virtualizing a powered down input/output device
JP5541021B2 (ja) 2010-09-09 2014-07-09 富士通株式会社 スイッチ装置
US8463977B2 (en) 2010-09-09 2013-06-11 Stephen Dale Cooper Use of PCI express for CPU-to-CPU communication
WO2012124431A1 (ja) * 2011-03-17 2012-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US9348396B2 (en) * 2011-06-08 2016-05-24 Nec Corporation Computer system, connection device, power supply control method, and power supply control program recording medium
US9626207B2 (en) * 2011-12-16 2017-04-18 International Business Machines Corporation Managing configuration and system operations of a non-shared virtualized input/output adapter as virtual peripheral component interconnect root to single function hierarchies
US9411654B2 (en) 2011-12-16 2016-08-09 International Business Machines Corporation Managing configuration and operation of an adapter as a virtual peripheral component interconnect root to expansion read-only memory emulation
US9311127B2 (en) 2011-12-16 2016-04-12 International Business Machines Corporation Managing configuration and system operations of a shared virtualized input/output adapter as virtual peripheral component interconnect root to single function hierarchies
US9973752B2 (en) * 2011-12-28 2018-05-15 Intel Corporation Intelligent MSI-X interrupts for video analytics and encoding
US9170627B2 (en) 2012-08-20 2015-10-27 Dell Products L.P. Power management for PCIE switches and devices in a multi-root input-output virtualization blade chassis
US10114436B2 (en) 2013-05-29 2018-10-30 Hewlett Packard Enterprise Development Lp Aux power controller
CN103618780B (zh) * 2013-11-22 2017-10-10 华为技术有限公司 一种实现多虚拟机挂载外设部件的方法及装置
US9384158B2 (en) * 2014-03-14 2016-07-05 International Business Machines Corporation Dynamic universal port mode assignment
CN105302248B (zh) * 2015-11-13 2019-02-26 上海兆芯集成电路有限公司 芯片组以及服务器系统
CN105468562B (zh) * 2015-11-13 2018-09-14 上海兆芯集成电路有限公司 芯片组以及服务器系统
US11126420B2 (en) * 2019-01-08 2021-09-21 Dell Products L.P. Component firmware update from baseboard management controller
US11073897B2 (en) * 2019-07-29 2021-07-27 Micron Technology, Inc. Power management integrated circuit based system management bus isolation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009654A1 (en) 2001-06-29 2003-01-09 Nalawadi Rajeev K. Computer system having a single processor equipped to serve as multiple logical processors for pre-boot software to execute pre-boot tasks in parallel

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771387A (en) * 1996-03-21 1998-06-23 Intel Corporation Method and apparatus for interrupting a processor by a PCI peripheral across an hierarchy of PCI buses
US6195717B1 (en) * 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
JP3565767B2 (ja) 2000-07-19 2004-09-15 トラストガード株式会社 カートリッジ型サーバユニットおよび該サーバユニット搭載用筐体ならびにサーバ装置
JP2002215598A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 情報処理方法及びその実施装置並びにその処理プログラム
US6766398B2 (en) * 2001-04-17 2004-07-20 International Business Machines Corporation Method for processing PCI interrupt signals in a logically partitioned guest operating system
US6662242B2 (en) * 2001-04-17 2003-12-09 International Business Machines Corporation Method for PCI IO using PCI device memory mapping in a logically partitioned system
US6996658B2 (en) * 2001-10-17 2006-02-07 Stargen Technologies, Inc. Multi-port system and method for routing a data element within an interconnection fabric
US7110413B2 (en) * 2001-12-31 2006-09-19 Hewlett-Packard Development Company Downstream broadcast PCI switch
US7000037B2 (en) * 2002-10-24 2006-02-14 Josef Rabinovitz Large array of mass data storage devices connected to a computer by a serial link
US7219183B2 (en) * 2003-01-21 2007-05-15 Nextio, Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7320080B2 (en) * 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7058738B2 (en) 2004-04-28 2006-06-06 Microsoft Corporation Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices
JP4624746B2 (ja) * 2004-09-10 2011-02-02 株式会社日立製作所 複合型計算機装置およびその管理方法
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
US7293129B2 (en) * 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US8223745B2 (en) * 2005-04-22 2012-07-17 Oracle America, Inc. Adding packet routing information without ECRC recalculation
US7478178B2 (en) * 2005-04-22 2009-01-13 Sun Microsystems, Inc. Virtualization for device sharing
US7334071B2 (en) * 2005-05-25 2008-02-19 Integrated Device Technology, Inc. Expansion of cross-domain addressing for PCI-express packets passing through non-transparent bridge
CN1323362C (zh) * 2005-09-21 2007-06-27 杭州华为三康技术有限公司 网络设备及其外围器件互连资源的分配方法
US7890686B2 (en) * 2005-10-17 2011-02-15 Src Computers, Inc. Dynamic priority conflict resolution in a multi-processor computer system having shared resources
US7363404B2 (en) * 2005-10-27 2008-04-22 International Business Machines Corporation Creation and management of destination ID routing structures in multi-host PCI topologies
JP4797636B2 (ja) * 2006-01-16 2011-10-19 株式会社日立製作所 複合型情報プラットフォーム装置とその情報処理装置構成方法
US20070165596A1 (en) * 2006-01-18 2007-07-19 Boyd William T Creation and management of routing table for PCI bus address based routing with integrated DID
US7380046B2 (en) * 2006-02-07 2008-05-27 International Business Machines Corporation Method, apparatus, and computer program product for routing packets utilizing a unique identifier, included within a standard address, that identifies the destination host computer system
US7484029B2 (en) * 2006-02-09 2009-01-27 International Business Machines Corporation Method, apparatus, and computer usable program code for migrating virtual adapters from source physical adapters to destination physical adapters
US7571273B2 (en) * 2006-12-06 2009-08-04 International Business Machines Corporation Bus/device/function translation within and routing of communications packets in a PCI switched-fabric in a multi-host environment utilizing multiple root switches
US7529860B2 (en) * 2006-12-19 2009-05-05 International Business Machines Corporation System and method for configuring an endpoint based on specified valid combinations of functions
US7657663B2 (en) * 2006-12-19 2010-02-02 International Business Machines Corporation Migrating stateless virtual functions from one virtual plane to another
JP5116497B2 (ja) * 2008-01-31 2013-01-09 株式会社日立製作所 情報処理システム、ｉ／ｏスイッチ及びｉ／ｏパスの交替処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009654A1 (en) 2001-06-29 2003-01-09 Nalawadi Rajeev K. Computer system having a single processor equipped to serve as multiple logical processors for pre-boot software to execute pre-boot tasks in parallel

Also Published As

Publication number Publication date
JP5154238B2 (ja) 2013-02-27
CN101488118B (zh) 2011-08-10
JP2009169842A (ja) 2009-07-30
KR20090079784A (ko) 2009-07-22
EP2083353A1 (en) 2009-07-29
US7725632B2 (en) 2010-05-25
CN101488118A (zh) 2009-07-22
US20090187694A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
KR101115880B1 (ko) 복합형 계산기 시스템의 관리 방법 및 복합형 계산기시스템
US11789619B2 (en) Node interconnection apparatus, resource control node, and server system
US8533381B2 (en) Computer system, method of managing PCI switch, and management server
US20090276773A1 (en) Multi-Root I/O Virtualization Using Separate Management Facilities of Multiple Logical Partitions
US20080215702A1 (en) Merging scalable nodes into single-partition merged system using service processors of nodes
US8909910B2 (en) Computer system for selectively accessing bios by a baseboard management controller
US10404800B2 (en) Caching network fabric for high performance computing
CN105549706B (zh) 一种热重启服务器的方法、装置及系统
US8793481B2 (en) Managing hardware resources for soft partitioning
US20180293184A1 (en) Virtual Channel and Resource Assignment
US8595362B2 (en) Managing hardware resources for soft partitioning
US10521260B2 (en) Workload management system and process
CN116881929B (zh) 安全防护方法、装置、电子设备以及基板控制器芯片
US8601128B2 (en) Managing hardware resources for soft partitioning
CN117149068A (zh) Vmd功能配置方法、装置、服务器及存储介质
US9176669B2 (en) Address resource mapping in a shared memory computer system
US20240086544A1 (en) Multi-function uefi driver with update capabilities
EP4124932A1 (en) System, apparatus and methods for power communications according to a cxl.power protocol
WO2019148482A1 (en) Configurable storage server with multiple sockets
US6701360B1 (en) Method and system for independent console access with tracking in a server system
JPWO2007099587A1 (ja) コンピュータシステム及びコンピュータシステム構成方法
US20140280663A1 (en) Apparatus and Methods for Providing Performance Data of Nodes in a High Performance Computing System
CN103890687A (zh) 计算机的管理
US9933826B2 (en) Method and apparatus for managing nodal power in a high performance computer system
CN117472596B (zh) 分布式资源管理方法、装置、系统、设备以及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee