KR101105983B1 - 동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치 - Google Patents

동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101105983B1
KR101105983B1 KR1020107009820A KR20107009820A KR101105983B1 KR 101105983 B1 KR101105983 B1 KR 101105983B1 KR 1020107009820 A KR1020107009820 A KR 1020107009820A KR 20107009820 A KR20107009820 A KR 20107009820A KR 101105983 B1 KR101105983 B1 KR 101105983B1
Authority
KR
South Korea
Prior art keywords
power
load circuit
supply voltage
bypass
signal
Prior art date
Application number
KR1020107009820A
Other languages
English (en)
Other versions
KR20100080922A (ko
Inventor
제랄드 폴 마이클락
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100080922A publication Critical patent/KR20100080922A/ko
Application granted granted Critical
Publication of KR101105983B1 publication Critical patent/KR101105983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Air Bags (AREA)

Abstract

휴대용 디바이스의 바이패스 커패시터들에 저장되는 에너지는 전력 공급 전압이 붕괴될 때 보존될 수 있어, 바이패스 커패시터들을 재충전할 필요성을 감소시키고, 따라서, 전력을 절약한다. 바이패스 충전 절약 회로는 바이패스 커패시터, 스위칭가능한 출력 공급 전압을 갖는 전력원, 출력 공급 전압에 연결되는 휴대용 디바이스의 부하 회로, 및 출력 공급 전압을 필터링하도록 작동되는 바이패스 커패시터를 포함한다. 또한, 트랜지스터 스위치는 트랜지스터 스위치가 디스에이블될 때 부하 회로를 통해 바이패스 커패시터의 방전 경로를 분리시키도록 작동된다. 추가로, 제어기는 바이패스 커패시터에 저장되는 에너지를 보존하기 위하여 출력 공급 전압 및 트랜지스터 스위치를 턴 오프시키도록 작동된다.

Description

동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치{METHOD AND APPARATUS FOR CONSERVING ENERGY STORED IN BYPASS CAPACITORS DURING DYNAMIC POWER COLLAPSE}
본 명세서는 일반적으로 집적 회로들 및 프로세싱 시스템들에서의 전력 제어 분야와 관련되며, 특히, 동적 전력 붕괴 동안에 바이패스 커패시터들에 저장되는 에너지의 보존과 관련된다.
휴대 전화, 랩탑 컴퓨터들, 개인용 디지털 단말(PDA)들 등과 같은 다수의 휴대용 물건들은 통신 및 멀티미디어 프로그램들과 같은 프로그램들을 실행하는 프로세서를 이용한다. 그러한 물건들에 대한 프로세싱 시스템은 명령들 및 데이터를 프로세싱하기 위한 프로세서 복합체(complex)를 포함할 수 있다. 그러한 휴대용 물건들, 다른 개인용 컴퓨터들 등의 기능적 복잡성은 높은 성능 프로세서들 및 메모리를 요구한다. 동시에, 휴대용 물건들은 배터리들의 형태로 제한된 에너지 소스를 갖고, 종종 기능적 요건들을 충족시키고 배터리 수명을 증가시키기 위하여 감소된 전력 레벨들에서 높은 프로세싱 성능을 제공하도록 요구된다. 다수의 개인용 컴퓨터들이 전체 에너지 소모를 감소를 감소시키기 위하여 낮은 전력 드레인에서 높은 성능을 제공하기 위해 또한 개발되고 있다.
이미지 및 비디오 프로세싱, 오디오 프로세싱, 통신 신호 프로세싱, 및 연속 동작을 요구하지 않는 기능들을 위한 서브시스템들과 같은 특정 기능들에 대해서만 작동할 수 있는 서브시스템들 및 회로들이 전자 복합체 내부에 존재한다. 기능적 전력 도메인들로 전자 복합체를 분할함으로써, 다양한 회로들 및 서브시스템들에는 개별적으로 전력이 공급될 수 있고, 특정 전력 도메인의 기능적 동작들이 현재 요구되지 않을 때 전력 공급 전압은 붕괴(collapse)될 수 있다.
각각의 기능적 전력 도메인은 전력 공급 전압상의 노이즈를 감소시키기 위하여 바이패스 커패시터들을 사용할 수 있다. 공급 전압의 붕괴의 하나의 결과로 바이패스 커패시턴스가 방전되어, 전력 도메인이 작동 전압 레벨들로 되돌려질 때 이러한 바이패스 커패시터들을 충전하기 위한 추가적 전력 사용을 요구하게 된다.
본 발명은 프로세서 복합체에서 전력 요건들을 감소시키는 것이 휴대용 애플리케이션들에, 특히, 프로세싱 시스템들에서 전력 사용 감소에 중요하다는 것을 인지하였다. 또한 전력 공급 전압이 붕괴될 때 바이패스 커패시터들에 저장되는 에너지는 바이패스 커패시터들을 재충전시킬 필요성을 감소시켜, 전력을 절약하는 것을 인지하였다. 이 때문에, 본 발명의 실시예는 휴대용 디바이스에서 전력을 절약하기 위한 장치를 다룬다. 장치는 바이패스 커패시터, 스위칭가능한 출력 공급 전압을 갖는 전력원, 출력 공급 전압에 연결되는 휴대용 디바이스의 부하 회로, 출력 공급 전압을 필터링하도록 작동되는 바이패스 커패시터, 및 트랜지스터 스위치가 디스에이블(diable)될 때 부하 회로를 통한 상기 바이패스 커패시터의 방전 경로를 분리시키도록 작동되는 트랜지스터 스위치를 포함한다. 추가로, 제어기는 바이패스 커패시터에 저장되는 에너지를 보존하기 위하여 출력 공급 전압 및 트랜지스터 스위치를 턴 오프(turn off)시키도록 작동된다.
다른 실시예는 휴대용 디바이스에서 부하 회로의 바이패스 커패시터에 저장되는 에너지를 보존하는 방법을 다룬다. 부하 회로를 리셋 상태로 홀딩하기 위하여 부하 회로에 대한 제1 신호가 어서팅(assert)된다. 제1 신호의 어서팅에 후속하는 제1 시간 기간 이후에 부하 회로에 전압을 공급하는데 사용되는 전압원이 디스에이블된다. 바이패스 커패시터는 부하 회로를 통해 바이패스 커패시터의 방전을 최소화시키기 위해 제1 신호의 어서팅에 후속하는 제2 시간 기간 이후에 부하 회로로부터 분리된다. 바이패스 커패시터에 저장되는 에너지는 보존된다.
추가의 실시예는 휴대용 디바이스의 회로의 다수의 전력 도메인들과 연관되는 다수의 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법을 다룬다. 하나 이상의 전력 도메인들에 대하여 개별적으로 하나 이상의 전력 다운 이벤트들이 생성된다. 전력 다운 이벤트에 응답하여 전력 다운될 하나 이상의 전력 도메인들이 제어된 비-기능적 상태에 홀딩된다. 전력 다운될 하나 이상의 전력 도메인들과 연관되는 바이패스 커패시터들이 자신들의 연관되는 부하로부터 분리되고, 전력 다운될 하나 이상의 전력 도메인들에 대한 공급 전압이 디스에이블된다.
본 발명의 다른 실시예들은 하기의 상세한 설명으로부터 본 기술분야의 당업자들에게 용이하게 명백해질 것임을 이해할 수 있을 것이며, 본 발명의 다양한 실시예들이 개시되고, 예시에 의하여 설명된다. 실현될 수 있는 바에 따라, 본 발명은 다른 그리고 상이한 실시예들이 될 수 있으며, 본 발명의 다양한 세부 사향들은 본 발명의 범위를 벗어나지 않고 다양한 다른 측면들에서 변형될 수 있다. 따라서, 도면들 및 상세한 설명은 사실상 예증적인 것이며, 제한으로서 간주되어서는 안 될 것이다.
도 1은 무선 통신 시스템을 개시한다.
도 2는 이동 전화와 같은 모바일 디바이스에서 사용될 수 있는 바이패스 충전 절약(BCS: bypass charge saving) 회로의 예증적인 제1 실시예이다.
도 3은 도 2의 BCS 회로의 신호 동작들의 제1 타이밍도를 개시한다.
도 4는 도 2의 BCS 회로의 신호 동작들의 제2 타이밍도를 개시한다.
도 5는 BCS 회로의 예증적인 제2 실시예이다.
도 6은 도 5의 BCS 회로의 신호 동작들의 타이밍도를 개시한다.
도 7은 BCS 회로의 예증적인 제3 실시예이다.
도 8은 BCS 회로의 예증적인 제4 실시예이다.
도 9a는 제어기 서브시스템의 예증적인 제1 실시예이다.
도 9b는 제어기 서브시스템의 예증적인 제2 실시예이다.
도 9c는 도 9a의 제어기 서브시스템의 신호 동작들의 예증적인 타이밍도를 개시한다.
도 10은 다중-BCS 회로의 예증적인 실시예이다.
도 11은 제어기 서브시스템의 예증적인 제3 실시예이다.
도 12는 BCS 회로에 대한 동작들의 흐름도이다.
첨부 도면들과 함께 하기에서 진술되는 상세한 설명은 본 발명의 다양한 예증적인 실시예들의 디스크립션(description)으로서 의도되고, 본 발명이 실행될 수 있는 실시예들만을 나타내도록 의도되지 않는다. 상세한 설명은 본 발명의 전반적인 이해를 제공하기 위한 목적의 특정 세부사항들을 포함한다. 그러나, 본 발명은 이러한 특정 세부사항들 없이도 실행될 수 있다는 것이 본 기술분야의 당업자들에게 명백할 것이다. 몇몇 예시들에서, 공지된 구조들 및 컴포넌트들은 본 발명의 컴포넌트들을 모호하게 하지 않기 위하여 블럭도 형태로 보여진다.
도 1은 본 발명의 일 실시예가 바람직하게 이용될 수 있는 예증적인 무선 통신 시스템(100)을 개시한다. 설명을 목적으로, 도 1은 3개 원격 유닛들(120, 130 및 150) 및 2개 기지국들(140)을 도시한다. 공통 무선 통신 시스템들은 다수의 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것을 인지할 수 있을 것이다. 원격 유닛들(120, 130 및 150)은 각각 컴포넌트들(125A, 125C, 및 125B)에 의하여 표시되는 바와 같은 하드웨어 컴포넌트들, 소프트웨어 컴포넌트들, 또는 둘 모두를 포함하며, 이는 하기에 추가로 논의되는 바와 같이 본 발명을 구체화하기 위하여 채택되었다. 도 1은 기지국들(140)로부터 원격 유닛들(120, 130 및 150)로의 순방향 링크 신호들(180) 및 원격 유닛들(120, 130 및 150)로부터 기지국들(140)로의 역방향 링크 신호들(190)을 도시한다.
도 1에서, 원격 유닛(120)은 이동 전화로서 도시되고, 원격 유닛(130)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(150)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로서 도시된다. 실시예로서, 원격 유닛들은 대안적으로 휴대 전화들, 호출기들, 워키토키(walkie talkie)들, 휴대용 개인 통신 시스템(PCS) 유닛들, 개인용 데이터 단말들과 같은 휴대용 데이터 유닛들, 또는 미터 판독(meter reading) 장비와 같은 고정 위치 데이터 유닛들일 수 있다. 도 1은 본 발명의 원리에 따라 원격 유닛들을 개시하였으나, 본 발명은 이러한 예시적인 개시된 유닛들로 제한되지 않는다. 본 발명의 실시예들은 마찬가지로 프로세서 및 자신의 지원 주변 디바이스에 전력을 공급하는데 사용될 수 있는 것과 같이 스위칭가능한 전압원을 갖는 임의의 디바이스 및 하나 이상의 바이패스 커패시터들을 갖는 부하 회로에서 적절하게 이용될 수 있다.
도 2는 이동 전화와 같은 원격 유닛(120)에서 사용될 수 있는 바이패스 충전 절약(BCS) 회로(200)의 예증적인 제1 실시예이다. BCS 회로(200)는 배터리(204)와 같은 전력원, 전압 레귤레이터(206), 트랜지스터 스위치(208), 프로세서 복합체와 같은 부하 회로(210), 바이패스 커패시터들(212 및 214)과 같은 하나 이상의 바이패스 커패시터들, 및 제어기(216)를 포함한다. 배터리(204)는 트랜지스터 스위치(208)에 의하여 부하 회로(210)에 연결되는 스위칭가능하게 제어되고 레귤레이팅되는 공급 전압(222)을 생성하는 전압 레귤레이터(206)에 전압(220)을 공급한다. 바이패스 커패시터들(212 및 214)은 부하 회로(210)와의 잡음 간섭을 최소화하기 위하여 공급 전압(222)을 필터링한다. 예를 들어, 바이패스 커패시터들(212 및 214)은 46 마이크로패럿(μF)의 결합 커패시턴스를 가질 수 있다. 다른 실시예에서, 22μF, 22μF, 4.7μF, 및 4.7μF의 커패시턴스 값들을 갖는 4개 바이패스 커패시터들을 사용하는 것과 같이, 둘 이상의 바이패스 커패시터들이 사용될 수 있다. 제어기(216)는 부하 회로(210)에 전력 리셋 신호(224)를, 전압 레귤레이터(206)에 전압 레귤레이터(Vreg) 인에이블 신호(226)를, 그리고 트랜지스터 스위치(208)에 바이패스 신호(230)를 제공한다. 부하 회로(210) 동작이 요구되지 않는 경우 전력을 보호하기 위해 전력이 붕괴될 수 있을 때, 트랜지스터 스위치(208)는 바이패스 커패시터들(212 및 214)상에 저장되는 에너지를 보존하는데 사용된다. 전력 리셋 신호(224), 전압 레귤레이터 인에이블 신호(226) 및 바이패스 신호(230) 사이에 타이밍을 제어함으로써, 제어기(216)는 바이패스 커패시터들(212 및 214)에서 절약되는 에너지량을 제어할 수 있다. 전압 레귤레이터(206)는 또한 부하 회로(210) 및 바이패스 커패시터들(212 및 214)에 돌입 전류(in rush current)를 제한하기 위하여 공급 전압(222)을 제어할 수 있다는 것을 유념하라.
제어기(216)에는 공급 전압(222)과 독립적으로 개별적으로 전력이 공급(290)되고, 부하 공급 전압(232)이 부하 회로(210)를 적절히 작동시키기에 충분한 전압 레벨에 도달할 때까지 부하 회로(210)를 리셋에 홀딩한다. 배터리(204)는 재충전가능한 배터리와 같은 가변 타입일 수 있다. 전압 레귤레이터(206)는 휴대용 디바이스 외부의 전압 공급부로부터 입력 전압을 수신할 수 있으며, 여기서 입력 전압은 재충전되는 배터리와 동일한 전압 레벨이다.
도 3은 도 2의 BCS 회로(200)의 신호 동작들의 제1 타이밍도(300)를 개시한다. 제1 타이밍도(300)는 예를 들어, 부하(210)에 대해 전압을 턴 온(turn on)시키고, 제l 시간 기간 동안 부하를 작동시키며, 부하(210)에 대한 전압을 턴 오프시키는 것을 도시한다. 도 3에 개시되는 예시적인 시나리오에서, 바이패스 커패시터들(212 및 214)은 부하(210)에 대한 전압이 턴 온될 때 충전되며, 부하(210)에 대한 전압이 턴 오프될 때 방전되도록 허용된다.
공급 전압(232)을 부하 회로(210)로 제공하기(bring up) 이전에, 제어기(216)는 부하 공급 전압(232)이 평균 작동 전압 레벨이 될 때까지 부하 회로(210)를 리셋 상태로 홀딩하기 위하여 고전압 레벨에서 그리고 상대적인 시간 0에서 보여지는 전력 리셋 신호(224)를 어서팅한다. 제어기(216)는 그 후 전압 레귤레이터로 하여금 원하는 전압으로 자신의 출력 전압을 증가시키도록 하는 전압 레귤레이터(Vreg) 인에이블 신호(226)를 어서팅한다. 일반적으로, 전압 레귤레이터(206)는 Vreg 인에이블 신호(226)와 같은 외부 신호에 의하여 제어되는 바에 따라 온(on) 또는 오프(off)된다. 하나의 예시적인 시나리오에서, 제어기는 또한 Vreg 인에이블 신호(226)와 동시에 바이패스 신호(230)를 제공한다. 부하 공급 전압(232)이 평균 작동 전압 레벨에 도달한 이후에, 제어기(216)는 리셋 신호를 턴 오프시켜, 부하 회로(210)의 작동을 인에이블시킨다.
부하 공급 전압(232)은 예를 들어, 232로 라벨링된 지점에서 전압을 측정함으로써, 또는 일반적으로 공급 전압을 제공하는 것을 고려하는 시간(302)을 할당함으로써, 평균 작동 전압 레벨에 있는 것으로 결정될 수 있다. 부하 회로(210)는 그 후 부하 회로(210)의 기능이 요구되지 않는 때와 같이, 전력이 부하 회로(210)에 대하여 턴 오프되어야 하는 것으로 결정될 때까지 시간 기간(304) 동안 작동할 수 있다. 부하 공급 전압(232)을 턴 오프시키기 위하여, 먼저 전력 리셋 신호(224)가 어서팅되고, 시간 기간(306) 이후에 Vreg 인에이블 신호(225)가 인에이블된다. 턴 오프되는 Verg 신호(226)에 응답하여, 전압 레귤레이터(206)는 턴오프되고, 바이패스 커패시터들(212)에서 홀딩되는 전압(212 및 214)은 부하 회로(210)를 통해 손실된다. 손실 곡선이 부하 회로(210)에서 사용되는 회로에 따라 변화할 수 있으나, 손실 곡선(308)은 지수적 방전 곡선과 유사하다. 또한, 제어 신호 전압들(224 및 230)은 예를 들어, 신호가 전압 도메인을 가로지를 때 사용되는 것과 같이, 제어 신호들과 함께 이용되는 클램핑 회로 또는 다른 회로로 인하여, 부하 공급 전압(232)과 쇠퇴할 수 있다. 부하 회로(210)가 다시 턴 온 될 때, 바이패스 커패시터들(212 및 214)은 재충전될 것이고, 바이패스 커패시터들의 충전은 BCS 회로(200)에서 이용되는 전력의 1% 또는 그 보다 많은 양을 고려할 수 있다.
도 4는 도 2의 BCS 회로(200)의 신호 동작들의 제2 타이밍도(400)를 개시한다. 제2 타이밍도(400)는 예를 들어, 부하 회로(210)의 동작이 요구되지 않을 때 전력을 보존하기 위하여 부하 회로의 이용에 따라 부하(210)에 대하여 전압을 턴 온 및 턴 오프시키는 것을 도시한다. 예를 들어, 부하 회로(210)가 도 1의 원격 유닛(120)과 같은 디바이스를 만드는 다수의 프로세서 복합체들 중 하나이고, 부하 회로(210)가 원격 유닛(120)상에 카메라로부터의 이미지 프로세싱과 같은 특정 기능을 지원한다면, 예를 들어, 전력은 카메라 스냅샷(snapshot)들 사이에 부하 회로(210)로 순환될 수 있다. 공급 전압(222)을 제공하고, 부하 회로(210)에 연결하기 이전에, 제어기(216)는 부하 공급 전압(232)이 평균 작동 전압 레벨이 될 때까지 부하 회로(210)를 리셋 상태에 홀딩하기 위하여 전력 리셋 신호(224)를 활성화시킨다. 제어기(216)는 그 후 공급 전압(222)을 턴 온시키고 라인상에 제공하기 위하여 전압 레귤레이터(Vreg) 인에이블 신호(226)를 어서팅한다. 제어기(216)는 또한 부하 공급 전압(232)을 제공하는 트랜지스터 스위치(208)를 턴 온시키기 위하여 바이패스 신호(230)를 활성화시킨다. 부하 공급 전압(232)이 평균 작동 전압 레벨에 도달한 이후, 제어기(216)는 전력 리셋 신호(224)를 턴 오프시켜, 부하 회로(210)의 작동을 인에이블시킨다.
부하 공급 전압(232)은 232로 라벨링되는 부하 공급 전압 지점에서 전압을 측정함으로써, 또는 일반적으로 공급 전압을 제공하는 것을 고려하는 시간 기간(402)을 할당함으로써, 평균 작동 전압 레벨에 있는 것으로 결정될 수 있다. 부하 회로(210)는 그 후 부하 회로(210) 또는 대안적인 회로(미도시)가 전력이 부하 회로(210)에 대하여 턴 오프되어야 하는 것으로 결정할 때까지 시간 기간(404) 동안 작동될 수 있다. 예를 들어, 대안적인 실시예에서, 부하 회로(210)는 부하 회로(210)에 대한 전력이 턴 오프될 수 있음을 표시하기 위하여 제어기(216)에 전력 다운 요청 신호(236)를 어서팅할 수 있다. 이러한 대안적인 실시예에서, 부하 회로(210)는 프로세서 복합체가 아이들 작동 상태에 있을 때 전력 다운 요청 신호(236)를 어서팅하는 프로세서 복합체로 구성될 수 있다.
부하 공급 전압(232)을 턴 오프시키기 위하여, 전력 리셋 신호(224)가 어서팅되고, 제1 시간 기간(406) 이후에 바이패스 신호가 턴 오프되며, 제2 시간 기간(408) 이후에, Vreg 인에이블 신호(226)는 또한 턴 오프된다. 이 지점에서, 트랜지스터 스위치(208) 및 전압 레귤레이터(206) 모두는 턴 오프되고, 바이패스 커패시터들(212 및 214)에 저장되는 에너지는 보존된다. 전력 리셋 신호, 전압 레귤레이터 인에이블 신호(226) 및 바이패스 신호(230) 사이에서 타이밍을 제어함으로써, 제어기(216)는 또한 바이패스 커패시터들에 저장되는 에너지량을 제어할 수 있다. 예를 들어, Vreg 인에이블 신호(226)가 바이패스 신호(230)가 턴 오프되기 이전에 턴 오프된다면, 바이패스 커패시터들(212 및 214)은 방전되기 시작할 수 있다. Vreg 인에이블 신호(226) 및 바이패스 신호(230)의 턴 오프 사이에 시간이 짧게 유지된다면, 심지어 이러한 상황에서 바이패스 커패시터들에 저장되는 단지 최소한의 에너지가 손실될 수 있고, 여전히 에너지 보존을 위한 장점을 제공할 수 잇다.
트랜지스터 스위치(208)가 턴 오프된 이후에, 부하 공급 전압(232)은 손실 곡선(412)에 의하여 도시되는 바와 같이 부하 회로(210)를 통해 손실된다. 공급 전압(222)은 트랜지스터 스위치(208) 및 전압 레귤레이터(206)의 내부 회로의 비-이상적 특성들, 바이패스 커패시터들(212 및 214)의 전체 커패시턴시, 및 커패시터들의 자가 손실의 함수이다. 방전 경로 없이 바이패스 커패시터들은 2초 이상 동안 평균 작동 전압과 가까운 전압 값을 홀딩할 수 있어, 내부에 저장되는 에너지를 보존한다. 부하 회로(210)의 작동 특성들은 시간 기간(416)과 같은 2초 미만의 시간 기간들로 턴 온 및 턴 오프되도록 구성될 수 있다. 바이패스 커패시터들상에 저장되는 에너지를 절약함으로써, BCS 회로(200)에 이용되는 전력의 1% 이상이 절약될 수 있다.
도 5는 BCS 회로(500)의 예시적인 제2 실시예이다. BCS 회로(500)는 도 2의 BCS 회로(200)와 유사하며, 차이점들 중 하나는 바이패스 커패시터들의 방전 경로를 차단하기(break) 위한 트랜지스터 스위치의 배치이다. BCS 회로(200)에서, 트랜지스터 스위치(208)는 부하 회로(210)에 대한 공급 전압(222)을 분리시킴으로써 바이패스 커패시터들의 방전 경로를 제어가능하게 분리시키도록 배치된다. BCS 회로(500)에서, 트랜지스터 스위치(508)는 공급 전압(522)에 연결하는 바이패스 커패시터들을 분리시킴으로써, 바이패스 커패시터의 방전 경로를 제어가능하게 분리시키도록 배치된다. 일반적으로, BCS 회로(500)는 배터리(504)와 같은 전압원, 전압 레귤레이터(506), 부하 회로(510), 제어기(516), 및 BCS 회로(500) 구현에 적합한 트랜지스터 스위치(508)를 가질 수 있다. 배터리(504)는 부하 회로(510)에 연결되는 스위칭가능하게 제어되고 레귤레이팅된 공급 전압(522)을 생성하는 전압 레귤레이터(506)에 전압(520)을 공급한다. 바이패스 커패시터들(512 및 514)은 부하 회로(510)와의 잡음 간섭을 최소화하기 위하여 공급 전압(522)을 필터링한다.
도 6은 제어기(516)에 의하여 제공되는 타이밍 신호들과 함께 공급 전압(522) 및 바이패스 전압(532)의 관계를 보여주는 도 5의 BCS 회로(500)의 신호 동작들의 타이밍도(600)를 도시한다. 도 6에서, 전력 리셋 신호(524), Vreg 인에이블 신호(526), 및 바이패스 신호(530)의 타이밍은 도 4의 타이밍 다이어그램(400)에 도시된 타이밍과 유사하다. 도 6에 개시되는 바와 같이, 바이패스 전압(532)이 손실 곡선(612)으로 예시된 바와 같이, 시간 기간(614) 동안에 최초 공급 전압에 가깝게 유지되는 동안, 일반적으로 공급 전압(522) 방전은 손실 곡선(602)과 같은 지수 곡을 따른다. 바이패스 전압(532) 손실 곡선(612)은 주로 트랜지스터 스위치(508)의 비-이상적 특성들, 바이패스 커패시터들(512 및 514)의 전체 커패시턴스, 및 커패시터들의 자가 손실의 함수이다.
도 7은 BCS 회로(700)의 예증적인 제3 실시예이다. BCS 회로(700)는 도 2의 BCS 회로(200)와 유사하고, 차이점들 중 하나는 바이패스 커패시터의 방전 경로를 차단하기 위한 트랜지스터 스위치의 배치이다. 예를 들어, 몇몇 트랜지스터 스위치들은 낮은 전압들과 대조적으로 높은 전압들에서 보다 효율적으로 작동한다. 그러한 트랜지스터 스위치와 함께 BCS 회로(200)가 사용될 수 있다. 낮은 전압들에서 보다 효율적으로 작동하는 트랜지스터들에 대하여, BCS 회로(700)가 사용될 수 있다. 트랜지스터 스위치(708)는 부하 회로(710)에 대한 접지 연결을 제어가능하게 분리시키기 위하여 부하 회로(710)의 "풋(foot)"에 배치된다. 부하 회로(710)에 대한 접지 연결을 분리시킴으로써, 트랜지스터 스위치(708)는 또한 바이패스 커패시터들(712 및 714)에 저장되는 에너지에 대한 바이패스 커패시터의 방전 경로를 분리시킨다. 도 7에서, 전력 리셋 신호(724), Vreg 인에이블 신호(726) 및 바이패스 신호(730)의 타이밍은 도 4의 타이밍도에 개시되는 대응하는 신호 타이밍과 유사하게 유지된다. 공급 전압(722)은 유사한 방식으로 도 4에 개시되는 바와 같이 도 2의 공급 전압(222)의 타이밍을 따른다. 일반적으로, BCS 회로(700)는 BCS 회로(700) 구현에 대하여 적절히 배터리(704), 전압 레귤레이터(706), 부하 회로(710), 제어기(716), 및 트랜지스터 스위치(708)와 같은 전압원을 가질 수 있다. 배터리(704)는 부하 회로(710)에 연결되는 스위칭가능하게 제어되고 레귤레이팅된 공급 전압(722)을 생성하는 전압 레귤레이터(706)에 전압(720)을 공급한다. 바이패스 커패시터들(712 및 714)은 부하 회로(710)와의 잡음 간섭을 최소화하기 위하여 공급 전압(722)을 필터링한다.
도 8은 BCS 회로(800)의 예증적인 제4 실시예이다. BCS 회로(800)는 도 2의 BCS 회로(200)와 유사하며, 차이점들 중 하나는 바이패스 커패시터의 방전 경로를 차단하기 위한 트랜지스터 스위치의 배치이다. BCS 회로(800)에서, 트랜지스터 스위치(808)는 커패시터들에 대한 접지 연결을 분리시킴으로써 바이패스 커패시터들의 방전 경로를 제어가능하게 분리시키도록 배치된다. 도 8에서, 전력 리셋 신호(824), Vreg 인에이블 신호(826) 및 바이패스 신호(830)의 타이밍은 도 4에 도시되는 대응 신호들의 타이밍도와 유사하다. 공급 전압(822)은 유사한 방식으로 도 4에 도시된 바와 같이 도 2의 공급 전압(222)의 타이밍을 따른다. 트랜지스터 스위치(808)가 턴 오프될 때, 신호 지점(834)은 부하 회로(810)에 전력을 공급할 때의 공급 전압(822)과 크기를 비교하여 네거티브(negative) 전압으로 전환된다. 일반적으로, BCS 회로(800)는 BCS 회로(800) 구현을 위해 적절히 배터리(804)와 같은 전압원, 전압 레귤레이터(806), 부하 회로(810), 제어기(816) 및 트랜지스터 스위치(808)를 가질 수 있다. 배터리(804)는 부하 회로(810)에 연결되는 스위칭가능하게 제어되고 레귤레이팅된 공급 전압(822)을 생성하는 전압 레귤레이터(806)에 전압(820)을 공급한다. 바이패스 커패시터들(812 및 814)은 부하 회로(810)와의 잡음 간섭을 최소화하기 위하여 공급 전압(822)을 필터링한다.
제어기들(216, 516, 716 및 816) 각각은 부하, 전압 레귤레이터의 인에이블, 바이패스 커패시턴스의 커플링에 대한 리셋 신호를 제어하는 신호들의 시간 시퀀스를 제공한다. 수반되는 제어 신호들 사이에 시간 지연들의 값들은 전압 레귤레이터, 부하 회로 및 바이패스 커패시턴스의 세부 사항들에 좌우된다. 제어기의 목적들 중 하나는 전력을 보존하기 위하여 부하 회로에 공급 전압의 파워 업(power up) 및 파워 다운(power down) 전환들을 제어하기 위한 적절한 시간 시퀀스에서 제어 신호들의 세트를 제공하는 것이다. 제어기의 제어 기능은 다수의 방식들로 구현될 수 있다. 예를 들어, 제어 기능은 특정 부하 회로의 전력 시퀀스를 제어하기 위하여 파워 업 된 채로 유지되는 개별 프로세서상에서 구동하는 소프트웨어 제어기 알고리즘으로서 구현될 수 있다. 대안적으로, 제어기는 비교기들, 인덕터들, 저항들, 커패시터들 및 논리 게이트들과 같은 프로그래밍 불가능한 회로 엘리먼트들을 사용하여 구현될 수 있다. 또한, 제어기에는 각각의 부하 회로에 대하여 제어기 또는 제어기들과 개별적인 전압 레귤레이터에 의하여 전력이 공급될 수 있다. 제어기는 대안적으로 배터리로부터 직접 전력이 공급되고, 3.4 내지 4.4 볼트와 같은 통상적인 배터리 전압들로부터 작동될 수 있는 아날로그 및 디지털 회로들로 구성될 수 있다.
도 9a는 제어기 서브시스템(900)의 예증적인 제1 실시예이다. 제1 제어기 서브시스템(900)은 제어기들(216, 516, 716, 및 816)과 같은 제어기 회로(904) 및 전압 레귤레이터(902)로 구성된다. 제어기 회로는 3개의 순차적으로 연결되는 지연 엘리먼트들, 지연 Tl(906), 지연 T2(908), 및 지연 T3(910), 및 논리 게이트들, NAND 게이트(912), OR 게이트(914) 및 AND 게이트(916)를 더 포함한다.
제어기 회로(904)를 작동시키기 위하여, 예를 들어, 제어기 회로(904)에 공급 전압(920)을 제공하는 전압 레귤레이터(902)에 대한 전력원으로서 배터리에 의하여 소스 전압(918)이 제공된다. 제어기 회로(904)는 제어 회로(904)의 제어하에 특정 부하 회로의 파워 업 및 파워 다운 시퀀스를 개시하는 개별 회로로부터 전력 제어 신호(922)를 수신한다. 전력 제어 신호(922)는 지연 Tl 신호(924), 지연 T2 신호(926), 및 지연 T3 신호(928)를 생성하는 3개 지연 엘리먼트들을 통해 진행된다. NAND 게이트(912)는 도 2의 전력 리셋 신호(224)와 같은 전력 리셋 신호(930)를 생성하기 위하여 입력들로서 전력 제어 신호(922) 및 지연 T3 신호(928)를 수신한다. OR 게이트(914)는 도 2의 Vreg 인에이블 신호(226)와 같은 전압 레귤레이터(Vreg) 인에이블 신호(932)를 생성하기 위하여 입력들로서 지연 Tl 신호(924) 및 지연 T2 신호(926)를 수신한다. AND 게이트(916)는 도 2의 바이패스 신호(230)와 같은 바이패스 신호(934)를 생성하기 위하여 입력들로서 지연 Tl 신호(924) 및 지연 T2 신호(926)를 수신한다.
도 9b는 제어기 서브시스템(940)의 예증적인 제2 실시예이다. 제2 제어기 서브시스템(940)은 전압 레귤레이터(942) 및 제어기 회로(944)로 구성된다. 제어기 회로(944)는 3개의 병렬 지연 엘리먼트들, 지연 Tl(946), 지연 T2(948), 및 지연 T3(950), 및 논리 게이트들, NAND 게이트(952), OR 게이트(954) 및 AND 게이트(956)를 더 포함한다.
제어기 회로(944)를 작동시키기 위하여, 예를 들어, 제어기 회로(944)에 공급 전압(960)을 제공하는 전압 레귤레이터(942)에 대한 전력원으로서 배터리에 의하여 소스 전압(958)이 제공된다. 제어기 회로(944)는 제어기 회로(944)의 제어하에 특정 부하 회로의 파워 업 및 파워 다운 시퀀스를 개시하는 개별 회로로부터 전력 제어 신호(962)를 수신한다. 전력 제어 신호(962)는 지연 Tl 신호(964), 지연 T2 신호(966), 및 지연 T3 신호(968)를 생성하는 3개 지연 엘리먼트들을 통해 진행된다. NAND 게이트(952)는 도 2의 전력 리셋 신호(224)와 같은 전력 리셋 신호(970)를 생성하기 위하여 입력들로서 전력 제어 신호(962) 및 지연 T3 신호(968)를 수신한다. OR 게이트(954)는 도 2의 Vreg 인에이블 신호(226)와 같은 전압 레귤레이터(Vreg) 인에이블 신호(972)를 생성하기 위하여 입력들로서 지연 Tl 신호(964) 및 지연 T2 신호(966)를 수신한다. AND 게이트(956)는 도 2의 바이패스 신호(230)와 같은 바이패스 신호(974)를 생성하기 위하여 입력들로서 지연 Tl 신호(964) 및 지연 T2 신호(966)를 수신한다.
도 9c는 도 9b의 제어기 서브시스템(940)의 신호 동작들의 예증적인 타이밍도(975)를 개시한다. 본 실시예에서, 부하 회로(210)와 같은 부하 회로에 전력이 공급되거나 전력이 붕괴되기 이전, 그 동안, 그리고 그 이후에 제어기 회로(944)에는 전력이 공급된다. 예증적인 타이밍도(975)는 부하 회로의 동적 전력 붕괴 동안의 그리고 파워 업 동안의 제어 신호 동작을 개시한다.
전력 제어 신호(962)는 타이밍 지점(976)에 어서팅된다. 시간 지연 T1(978) 이후에, 지연 T1 신호(964)가 어서팅된다. 시간 지연 T2(980) 이후에, 지연 T2 신호(966)가 어서팅되고, 시간 지연 T3(982) 이후에, 지연 T3 신호(968)가 어서팅된다. Vreg 인에이블 신호(972)는 관계선(984)에 의하여 표시되는 바와 같이 지연 T1 신호(964)에 응답하여 어서팅된다. 바이패스 신호(974)는 관계선(986)에 의하여 표시되는 바와 같이 지연 T2 신호(966)에 응답하여 어서팅된다. 전력 리셋 신호(970)는 관계선(988)에 의하여 표시되는 바와 같이 지연 T4 신호(968)에 응답하여 비활성화된다. 이러한 예증적인 타이밍도(975)에서, Vreg 인에이블 신호(972)는 먼저 어서팅되고, 바이패스 신호(974)가 후속되며, 그 후 전력 리셋 신호(970)가 비활성화된다. 부하 회로의 정확한 동작을 허용할 시간 지연 기간들 T1, T2 및 T3상에 다양한 변화들이 존재한다. 예를 들어, 시간 지연 T1(978) 및 시간 지연 T2(980)은 모두 0에 가깝거나 동일할 수 있으며, 시간 지연 T3(982)은 부하 회로(210)의 평균 작동 전압에 도달하기 위하여 도 2의 부하 공급 전압(232)과 같은 부하 공급 전압이 취하는 것과 동일한 시간으로 설정될 수 있다.
셧 다운(shut down) 시나리오 동안에, 전력 제어 신호(962)는 시점(990)에 비활성화된다. 지연 T1 신호(964), 지연 T2 신호(966), 및 지연 T3 신호(968)는 각각 전력 제어 신호(962)의 비활성화에 후속하여 시간 지연 Tl(978), 시간 지연 T2(980), 및 시간 지연 T3(982)에 의하여 지연된다. 전력 리셋 신호(970)는 관계선(992)에 의하여 표시되는 바와 같이 먼저 활성화된다. 바이패스 신호(974)는 그 다음에 관계선(994)에 의하여 표시되는 바와 같이 비활성화되고, Vreg 인에이블 신호(972)는 그 다음 관계선(996)에 의하여 표시되는 바와 같이 비활성화된다. 이러한 예증적인 시퀀스에서, 부하 회로는 제어된 비기능적 상태로서 리셋 상태로 진입하고, 바이패스 커패시터들은 그들의 방전 경로로부터 분리되며, 공급 전압이 파워 다운된다. 부하 회로의 정확한 동작 및 바이패스 커패시터들에 저장되는 에너지 보존을 허용하는 시간 지연 기간들 Tl, T2, 및 T3 상에 다양한 변경들이 존재한다. 예를 들어, 지연 T2(980)는 바이패스 커패시터들에서 전력을 여전히 보존하면서 지연 T1(978)에 의하여 제공되는 시간 지연 미만으로 설정될 수 있다. 부하 회로는 먼저 리셋 상태가 되고, 이에 후속하여 Vreg 인에이블 신호(972) 및 바이패스 신호(974)가 생성될 수 있다는 것을 또한 유념하라. 이러한 대안적인 시나리오에서, 전력 리셋 신호(970)의 어서팅에 후속하여 Vreg 인에이블 시간 지연이 사용될 수 있다. 유사한 방식으로, 전력 리셋 신호(970)의 어서팅에 후속하여 바이패스 시간 지연이 또한 사용될 수 있다. Vreg 인에이블 시간 지연 및 바이패스 시간 지연은 각각 시간 지연 Tl(978) 및 시간 지연 T2(980)과 관련되나, 도 9a의 NAND 게이트(912) 또는 도 9b의 NAND 게이트(952)로 인하여 기간은 증가된다. NAND 게이트 지연은 대략 50 피코초일 수 있기 때문에, 그러한 지연 증가는 전력 시퀀싱 타이밍을 목적으로 무시해도 될 정도인 것으로 간주될 수 있다.
도 10은 다중-BCS 회로(1000)의 예증적인 실시예이다. 다중-BCS 회로(1000)는 배터리(1002)와 같은 전력원, 프로세서 BCS 회로(1006)와 같은 다수의 BCS 회로들을 지원하기 위하여 분할되는 다중-전압 레귤레이터 회로(1004), 통신 BCS 회로(1008) 및 비디오 BCS 회로(1010)를 포함한다. 프로세서 BCS 회로(1006)는 다중-제어기(MC)(1020)의 일부인 프로세서 부하(P-load) 전압 레귤레이터(1012), 프로세서 바이패스(Pbypass) 트랜지스터(1014), P-load(1016), 바이패스 커패시터들(1017 및 1018), 및 프로세서 제어기(P-Ctl)(1019)를 포함한다. 통신 BCS 회로(1008)는 MC(1020)의 일부인 통신 부하(C-load) 전압 레귤레이터(1022), 통신 바이패스(Cbypass) 트랜지스터(1024), C-부하(1026), 바이패스 커패시터들(1027 및 1028), 및 통신 제어기(C-Ctl)(1029)를 포함한다. 비디오 BCS 회로(1010)는 MC(1020)의 일부인 비디오 부하(V-load) 전압 레귤레이터(1032), 비디오 바이패스(Vbypass) 트랜지스터(1034), V-부하(1036), 바이패스 커패시터들(1037 및 1038), 및 비디오 제어기(V-Ctl)(1039)를 포함한다. P-load, C-load, 및 V-load 전압 레귤레이터들(1012, 1022, 및 1032)과 분리된 다중-제어기 전압 레귤레이터(MC Vreg)(1040)는 각각 MC(1020)에 전력을 공급한다. 프로세서 BCS 회로(1006), 통신 BCS 회로(1008) 및 비디오 BCS 회로(1010)는 도 2의 제1 BCS 회로(200)와 유사한 BCS 회로와 함께 개시되나, 도 10의 3개의 개시된 BCS 회로들은 공통 배터리(1002)를 공유하고, BCS 회로들의 상이한 실시예들이 도시된 것 대신에 또는 도시된 것에 부가하여 사용될 수 있다는 것을 유념해야 한다.
동작시, P-Ctl(1019)은 도 9c의 타이밍도(975)에 도시된 신호 타이밍과 유사한 방식으로, 프로세서 리셋(Preset) 신호(1044), 프로세서 바이패스(Pbypass) 신호(1045), 및 P-부하 전압 레귤레이터 인에이블(Penable) 신호(1046)를 생성한다. C-Ctl(1029)은 도 9c의 타이밍도(975)에 도시되는 신호 타이밍과 유사한 방식으로 통신 리셋(Creset)(1048), 통신 바이패스(Cbypass) 신호(1049), 및 C-load 전압 레귤레이터 인에이블(Cenable) 신호(1050)를 생성한다. 또한, V-Ctl(1039)는 도 9c의 타이밍도(975)에 도시되는 신호 타이밍과 유사한 방식으로 비디오 리셋(Vreset)(1052), 비디오 바이패스(Vbypass) 신호(1053), 및 V-load 전압 레귤레이터 인에이블(Venable) 신호(1054)를 생성한다.
BCS 회로들과 분리되는 감시단(watchdog) 제어기(W)(1042)가 다양한 부하들 내에 또는 시스템에서 생성되는 것과 같은 피드백 신호들에 기초하여 다양한 부하들을 모니터링하고 각각의 부하에 대하여 전력 제어 신호들을 생성하는데 사용된다. 예를 들어, 비디오 BCS 회로(1010)는 컴포넌트(125A)에서 비디오 BCS 회로를 갖는 도 1의 원격 유닛(120)과 같은 디바이스를 동작의 비디오 모드에 놓을 때 전력이 공급되도록 요구될 수 있다. 비디오 BCS 회로(1010)는 예를 들어, 유휴 모드 동작에 있음을 표시하거나 또는 원격 유닛(120)상에서 비디오 모드가 디스에이블되었음을 표시하기 위하여 개별 신호를 생성할 수 있으며, 전력 다운은 전력을 절약하는데 적절할 수 있다. 그러한 입력에 기초하여, 감시단 제어기(1042)는 요구되는 파워 업 또는 파워 다운 시퀀싱을 개시하는 V-Ctl(1039)에 도 9b의 전력 제어 신호(962)와 같은 전력 제어 신호를 발행할 수 있다. 감시단 제어기(1042)에는 각각의 부하의 전력 시퀀싱의 개별적인 제어를 허용하는 MC Vreg(1040)로부터 전력이 공급된다는 것을 유념해야 한다.
도 11은 제어기 서브시스템(1100)의 예증적인 제3 실시예이다. 제3 제어기 서브시스템(1100)은 전압 레귤레이터(1102) 및 제어기 회로(1104)로 구성된다. 제3 제어기 서브시스템(1100)은 부하 회로가 대략 동시에 전환되는 전력 리셋 신호(1130), Vreg 인에이블 신호(1132), 및 바이패스 신호(1134)를 용인할 수 있는 시스템에서 사용된다. 전압 레귤레이터(1102)는 소스 전압(1118)을 수신하고, 공급 전압(1120)을 제공한다. 제어기 회로(1104)는 전력 리셋 신호(1130)를 생성하기 위하여 전력 제어 신호(1110)를 반전시키기 위한 인버터(1108)를 포함한다. 또한, 전력 제어 신호(1110)는 Vreg 인에이블 신호(1132)와 같은 부하 회로에 전력을 공급하는 전압 레귤레이터상에 Vreg 인에이블 신호 입력 포트에 연결될 수 있다. 전력 제어 신호(1110)는 또한 바이패스 신호(1134)와 같은 부하 회로에 바이패스 커패시터들을 연결하는 스위치의 바이패스 신호 입력 포트에 연결될 수 있다. 따라서, Vreg 인에이블 신호(1132) 및 바이패스 신호(1134)는 서로의 하나 또는 2개의 게이트 지연들 내에 전력 리셋 신호(1130)와 대략 동시에 전환할 수 있다. 예를 들어, 도 9c의 전력 리셋(970)과 함께 도시되는 바와 같은 것과 대향 극성일 전력 리셋 신호를 명시할 수 있는 부하 회로들에 대하여, 인버터(1108)는 필수적이지 않을 것임을 추가로 인지할 수 있다. 전력 리셋 신호에 대한 그러한 세부 사항은 부하 회로 내에 전력 제어 신호(1110)를 버퍼링하고 반전시킴으로써 획득될 수 있고, 그 후 전력 리셋 신호로서 내부적으로 사용될 수 있다. 다른 실시예에서, 시스템은 도 10에 도시된 것과 같은 다수의 부하 회로들 및 BCS 회로들로 만들어질 수 있다. 그러한 다수의 부하 및 BCS 회로 시스템에서, 부하들 중 하나는 제3 제어기 서브시스템(1100)을 사용하거나, 대안적으로 전력 리셋 신호(1130), Vreg 인에이블 신호(1132), 및 바이패스 신호(1134) 대신에 전력 제어 신호를 사용하기 위하여 명시될 수 있다.
도 12는 도 2의 BCS 회로(200)와 같은 BCS 회로에 대한 동작들의 흐름도(1200)이다. BCS 회로(200)에 대한 동작들의 예증적인 시퀀스를 설명하기 위하여 도 2의 컴포넌트들 및 도 4의 타이밍도(400)의 시간 기간들을 참조한다. 블록(1201)에서, BCS 회로(200)를 포함하는 도 1의 원격 유닛(120)과 같은 디바이스는 원격 유닛(120)상에 전력 스위치가 눌러질 때 턴 온된다. 결정 블록(1202)에서, 제어기(206)는 부하 회로(210)에 부하 공급 전압(232)을 턴 온 시킬지 여부를 결정한다. 전압이 턴 온될 준비가 되지 않았다면, 제어기(216)는 부하 공급 전압(232)이 턴 온될 수 있는 것으로 결정될 때까지 대기한다. 블록(1204)에서, 전력 리셋 신호(224)는 어서팅되어 부하 공급 전압(232)이 평균 동작 레벨에 도달할 때까지 부하 회로(210)를 리셋으로 홀딩한다. 블록(1206)에서, Vreg 인에이블 신호(226) 및 바이패스 신호(230)가 어서팅된다. 블록(1208)에서, 도 4의 시간(402) 기간과 같은 특정 시간 이후에, 전력 리셋 신호(224)가 턴 오프된다. 이 지점에서, 부하 회로(210)는 가동 준비가 된다.
블록(1210)에서, 제어기(216)는 부하 공급 전압(232)을 턴 오프시킬지 여부를 결정한다. 예를 들어, 전력은 부하 회로(210)에 대해 추가의 펜딩(pending) 작업 없이 업무의 완료시 순환될 수 있다. 전압이 턴 오프되지 않을 때, 제어기(216)는 부하 공급 전압(232)이 턴 오프되어야 하는 것으로 결정될 때까지 대기한다. 블록(1212)에서, 전력 리셋 신호(224)는 부하 공급 전압(232)이 턴 오프되면서 부하 회로(210)를 리셋 상태로 홀딩하기 위하여 어서팅된다. 블록(1214)에서 그리고 시간 기간(406)과 같은 특정 시간 이후에, 바이패스 신호(230)가 턴 오프된다. 이러한 지점에서, 부하 회로(210)는 바이패스 커패시터들(212 및 214)로부터 분리되고, 바이패스 커패시터들의 방전을 분리시키며, 바람직하게 바이패스 커패시터들에 저장되는 에너지를 보존하였다. 블록(1216)에서, 제2 시간 기간(408)과 같은 특정 시간 이후에, Vreg 인에이블 신호(226)가 턴 오프된다. 이러한 지점에서, 공급 전압(222)은 전압 레귤레이터(206)로부터 분리되었다. 블록(1202)으로 돌아가, 바이패스 커패시터들에 보존된 에너지는 부하 회로(210)에 대하여 공급 전압을 턴 온시키도록 결정될 때 이용가능하다.
본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 엘리먼트들, 및/또는 컴포넌트들은 본 명세서에서 설명되는 기능들을 수행하도록 설계된 범용 프로세서, 디지털 신호 프로세서(DSP), 애플리케이션 특정 집적 회로(ASIC), 필드 프로그래밍가능한 게이트 어레이(FPGA) 또는 다른 프로그래밍가능한 로직 장치, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 이들의 임의의 조합을 통해 구현되거나 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있으며, 대안적으로 범용 프로세서는 임의의 기존의 프로세서, 제어기, 마이크로콘트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 장치들의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연결된 하나 이상의 마이크로프로세서들 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
본 명세서에서 제시되는 실시예들과 관련하여 설명되는 방법들은 하드웨어로 직접 구현되거나, 프로세서에 의해 실행되는 소프트웨어 모듈로 구현되거나, 또는 이들의 결합에 의해 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 이동식 디스크, CD-ROM, 또는 본 기술분야에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서에 연결되어, 프로세서는 저장 매체로부터의 정보를 판독하고 저장 매체로 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
본 발명은 배터리 공급부를 갖는 휴대용 유닛의 관점에서 개시되나, 상기 논의 및 하기에 뒤따르는 청구항들에 부합하여 본 기술분야의 당업자들에 의해 본 발명의 기술들을 사용하는, 전자 디바이스들상에서 바이패스 커패시터 에너지를 보존하는 것과 같은 다양한 구현예들이 이용될 수 있다는 것을 인지할 수 있을 것이다.

Claims (20)

  1. 휴대용 디바이스에서 전력을 절약하기 위한 장치로서,
    바이패스(bypass) 커패시터;
    스위칭가능한 출력 공급 전압을 갖는 전력원;
    상기 출력 공급 전압 및 상기 출력 공급 전압을 필터링하도록 작동되는 상기 바이패스 커패시터에 연결되는 상기 휴대용 디바이스의 부하 회로;
    트랜지스터 스위치가 디스에이블(diable)될 때, 상기 부하 회로를 통한 상기 바이패스 커패시터의 방전 경로를 분리시키도록 작동되는 트랜지스터 스위치; 및
    상기 부하 회로를 리셋 상태로 홀딩하기 위해서 상기 부하 회로에 전력 리셋 신호를 어서팅(assert)하고 상기 바이패스 커패시터에 저장되는 에너지를 보존하기 위하여 상기 출력 공급 전압 및 상기 트랜지스터 스위치를 턴 오프(turn off)시키도록 작동되는 제어기
    를 포함하는, 전력을 절약하기 위한 장치.
  2. 제1항에 있어서,
    상기 트랜지스터 스위치는 상기 부하 회로와 상기 전력원으로부터의 상기 출력 공급 전압 사이에 연결되고, 상기 제어기에 제어가능하게 연결되는, 전력을 절약하기 위한 장치.
  3. 제1항에 있어서,
    상기 트랜지스터 스위치는 상기 바이패스 커패시터와 상기 출력 공급 전압 사이에 연결되고, 상기 제어기에 제어가능하게 연결되는, 전력을 절약하기 위한 장치.
  4. 제1항에 있어서,
    상기 트랜지스터 스위치는 상기 부하 회로와 접지 사이에 연결되고, 상기 제어기에 제어가능하게 연결되는, 전력을 절약하기 위한 장치.
  5. 제1항에 있어서,
    상기 트랜지스터 스위치는 상기 바이패스 커패시터와 접지 사이에 연결되고, 상기 제어기에 제어가능하게 연결되는, 전력을 절약하기 위한 장치.
  6. 제1항에 있어서,
    상기 전력원은 상기 부하 회로와 상기 바이패스 커패시터에 돌입 전류(in rush current)를 제한하기 위해 상기 출력 공급 전압을 제어하는, 전력을 절약하기 위한 장치.
  7. 제1항에 있어서,
    상기 제어기는 상기 출력 공급 전압과 분리된 전압원으로부터 전력을 공급받는, 전력을 절약하기 위한 장치.
  8. 제1항에 있어서,
    상기 전력원은 상기 휴대용 디바이스 외부의 전압 공급부 또는 배터리로부터 입력 전압을 수신하는 전압 레귤레이터이며, 상기 입력 전압은 재충전된(recharged) 배터리와 동일한 전압 레벨에 있는, 전력을 절약하기 위한 장치.
  9. 전자 디바이스에서 부하 회로의 바이패스 커패시터에 저장되는 에너지를 보존하는 방법으로서,
    상기 부하 회로를 리셋 상태로 홀딩하기 위하여 상기 부하 회로에 제1 신호를 어서팅하는 단계 ― 상기 제 1 신호는 제어기에 의해 생성됨 ―;
    상기 제1 신호의 어서팅에 후속하는 제1 시간 기간 이후에 상기 부하 회로에 전압을 공급하는데 사용되는 전압원을 디스에이블시키는 단계; 및
    상기 부하 회로를 통한 상기 바이패스 커패시터의 방전을 최소화시키기 위해 상기 제1 신호의 어서팅에 후속하는 제2 시간 기간 이후에 상기 부하 회로로부터 상기 바이패스 커패시터를 분리시키는 단계
    를 포함하며, 상기 바이패스 커패시터에 저장되는 에너지는 보존되는, 에너지를 보존하는 방법.
  10. 제9항에 있어서,
    상기 바이패스 커패시터와 상기 부하 회로 사이의 연결은 상기 제어기에 의하여 생성되는 바이패스 신호에 기초하여 디스에이블되는, 에너지를 보존하는 방법.
  11. 제9항에 있어서,
    상기 전압원은 상기 제어기에 의하여 생성되는 전압 레귤레이터 인에이블 신호에 기초하여 턴 오프되는, 에너지를 보존하는 방법.
  12. 제9항에 있어서,
    상기 제1 시간 기간은 상기 제2 시간 기간 이상인, 에너지를 보존하는 방법.
  13. 제9항에 있어서,
    상기 제1 시간 기간 및 상기 제2 시간 기간 모두는 서로 하나 또는 두개의 게이트 지연들 내에서 0과 동일한, 에너지를 보존하는 방법.
  14. 제9항에 있어서,
    상기 제1 시간 기간은 상기 제2 시간 기간 이하인, 에너지를 보존하는 방법.
  15. 제9항에 있어서,
    상기 부하 회로에 전압을 공급하는데 사용되는 상기 전압원을 인에이블시키는 단계; 및
    상기 바이패스 커패시터와 상기 부하 회로 사이의 연결을 스위치 온(switching on)하는 단계
    를 더 포함하며, 상기 바이패스 커패시터는 상기 바이패스 커패시터에 보존되는 에너지에 기초하여 최소의 재충전을 요구하는, 에너지를 보존하는 방법.
  16. 제15항에 있어서,
    상기 바이패스 커패시터와 상기 부하 회로 사이의 연결은 상기 전압원이 인에이블되는 것과 동시에 인에이블되는, 에너지를 보존하는 방법.
  17. 휴대용 디바이스의 회로의 다수의 전력 도메인(domain)들과 연관되는 다수의 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법으로서,
    하나 이상의 전력 도메인들에 대하여 개별적으로 하나 이상의 전력 다운 이벤트들을 생성하는 단계;
    전력 다운 이벤트에 응답하여 상기 하나 이상의 전력 도메인들 각각에서 개별 제어기에 의해 생성되는 하나 이상의 전력 리셋 신호들에 기초하여 전력 다운될 상기 하나 이상의 전력 도메인들을 제어된 비-기능적 상태로 홀딩하는 단계;
    전력 다운될 상기 하나 이상의 전력 도메인들과 연관되는 바이패스 커패시터들을 이들과 연관되는 부하로부터 분리시키는 단계; 및
    전력 다운될 상기 하나 이상의 전력 도메인들에 대한 공급 전압을 디스에이블시키는 단계
    를 포함하는, 에너지를 보존하기 위한 방법.
  18. 제17항에 있어서,
    상기 바이패스 커패시터들을 분리시키기 위하여 상기 전력 다운 이벤트 이후에 제1 시간 기간을 대기하는 단계; 및
    상기 공급 전압을 디스에이블시키기 위하여 상기 전력 다운 이벤트 이후에 제2 시간 기간을 대기하는 단계
    를 더 포함하는, 에너지를 보존하기 위한 방법.
  19. 제18항에 있어서,
    상기 제1 시간 기간은 상기 제2 시간 기간 이하인, 에너지를 보존하기 위한 방법.
  20. 제17항에 있어서,
    전력 도메인의 전력 다운이 발생할 수 있음을 표시하는 어서팅된 전력 다운 표시자에 대해 상기 휴대용 디바이스의 상태를 모니터링하는 단계; 및
    어서팅된 전력 다운 표시자에 응답하여 상기 전력 도메인의 전력 다운을 개시하기 위해 전력 다운 이벤트를 생성하는 단계
    를 더 포함하는, 에너지를 보존하기 위한 방법.
KR1020107009820A 2007-10-03 2008-10-02 동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치 KR101105983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/866,736 2007-10-03
US11/866,736 US7772721B2 (en) 2007-10-03 2007-10-03 Method and apparatus for conserving energy stored in bypass capacitors during dynamic power collapse
PCT/US2008/078602 WO2009046202A2 (en) 2007-10-03 2008-10-02 Method and apparatus for conserving energy stored in bypass capacitors during dynamic power collapse

Publications (2)

Publication Number Publication Date
KR20100080922A KR20100080922A (ko) 2010-07-13
KR101105983B1 true KR101105983B1 (ko) 2012-01-18

Family

ID=40416894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009820A KR101105983B1 (ko) 2007-10-03 2008-10-02 동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US7772721B2 (ko)
EP (1) EP2195904A2 (ko)
JP (1) JP5161312B2 (ko)
KR (1) KR101105983B1 (ko)
CN (1) CN101816114B (ko)
WO (1) WO2009046202A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604847B2 (en) * 2012-05-03 2013-12-10 Texas Instruments Incorporated Detection of fast supply ramp in reset circuit
CN103051044A (zh) * 2012-12-07 2013-04-17 陕西千山航空电子有限责任公司 一种电源断电维持电路
FR2999827A1 (fr) * 2012-12-17 2014-06-20 Thomson Licensing Module d'alimentation a decoupage ayant un mode relaxe et equipement alimente par ledit module
TW201436436A (zh) * 2013-03-05 2014-09-16 Hon Hai Prec Ind Co Ltd 保護電路及電子裝置
TWI677173B (zh) * 2018-10-29 2019-11-11 群光電能科技股份有限公司 電源轉換器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126391A1 (en) * 2005-12-02 2007-06-07 Kazuaki Tobari Vector controller for a permanent magnet synchronous motor, inverter module, and permanent magnet synchronous motor constant display system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097973A (en) * 1997-12-19 2000-08-01 Motorola, Inc. Electronic circuit for a portable electronic device
US6462523B1 (en) * 1999-03-23 2002-10-08 Siemens Aktiengesellschaft Load-synchronous doppler charge pump with an integrated series-path regulator
US6462437B1 (en) 1999-11-12 2002-10-08 Koninklijke Philips Electronics N.V. System and method for alternating standby mode
JP2001218387A (ja) * 2000-02-01 2001-08-10 Kansai Coke & Chem Co Ltd 電気二重層コンデンサ蓄電電源装置
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2002112457A (ja) * 2000-09-28 2002-04-12 Citizen Watch Co Ltd 電源供給装置
JP4910259B2 (ja) * 2001-07-25 2012-04-04 日本テキサス・インスツルメンツ株式会社 半導体集積回路
US6618296B2 (en) * 2001-08-22 2003-09-09 Texas Instruments Incorporated Charge pump with controlled charge current
TW539934B (en) * 2001-12-06 2003-07-01 Delta Electronics Inc Inrush current suppression circuit
US6831447B1 (en) * 2003-05-20 2004-12-14 Itt Manufacturing Enterprises, Inc. Surge limiting circuit with optional short circuit detection
US7126391B1 (en) * 2003-07-16 2006-10-24 Cypress Semiconductor Corporation Power on reset circuits
JP4193704B2 (ja) * 2004-01-20 2008-12-10 トヨタ自動車株式会社 電源装置およびそれを搭載する自動車
CN2729786Y (zh) * 2004-09-30 2005-09-28 深圳市豪腾电脑科技有限公司 一种带有新型供电装置的计算机
US20060145673A1 (en) * 2005-01-03 2006-07-06 Fogg John K Method and apparatus for reducing inrush current to a voltage regulating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126391A1 (en) * 2005-12-02 2007-06-07 Kazuaki Tobari Vector controller for a permanent magnet synchronous motor, inverter module, and permanent magnet synchronous motor constant display system

Also Published As

Publication number Publication date
US20090091188A1 (en) 2009-04-09
EP2195904A2 (en) 2010-06-16
WO2009046202A2 (en) 2009-04-09
JP2010541536A (ja) 2010-12-24
WO2009046202A3 (en) 2009-10-15
JP5161312B2 (ja) 2013-03-13
US7772721B2 (en) 2010-08-10
CN101816114B (zh) 2013-05-01
KR20100080922A (ko) 2010-07-13
CN101816114A (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
CN109039048B (zh) 电力转换器电路中开关电容器的软充电
US20170102763A1 (en) Voltage regulator
JP5791007B2 (ja) 電力供給の装置および方法ならびにユーザ装置
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
US7834599B2 (en) Rapid supply voltage ramp using charged capacitor and switch
KR101105983B1 (ko) 동적 전력 붕괴 동안 바이패스 커패시터들에 저장되는 에너지를 보존하기 위한 방법 및 장치
WO2013000367A1 (zh) 电子设备和单个电源向至少两个不同负载供电的方法
AU2018244076B2 (en) Power multiplexing with an active load
US20090224741A1 (en) Low power supply maintaining circuit
RU2660959C2 (ru) Способ и устройство для минимизирования коммутационных помех и их воздействия
US20140077776A1 (en) Voltage regulator
US9142974B2 (en) Configurable power supply system
KR20160008481A (ko) 높은 피크 전류 특성을 가지는 디바이스를 사용하는 스위칭 전원
US20030231049A1 (en) Integrated circuit with voltage divider and buffered capacitor
JP2021157769A (ja) バッテリ電力が限られているシステムのためのターボサポート
WO2023147216A1 (en) Power supply circuit with low quiescent current in bypass mode
WO2007128166A1 (en) Method and architecture for power management

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8